JPS63306658A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63306658A
JPS63306658A JP62141567A JP14156787A JPS63306658A JP S63306658 A JPS63306658 A JP S63306658A JP 62141567 A JP62141567 A JP 62141567A JP 14156787 A JP14156787 A JP 14156787A JP S63306658 A JPS63306658 A JP S63306658A
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
silicide
metal layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62141567A
Other languages
English (en)
Inventor
Takashi Morimoto
孝 森本
Hideo Yoshino
吉野 秀男
Masao Nagase
雅夫 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62141567A priority Critical patent/JPS63306658A/ja
Publication of JPS63306658A publication Critical patent/JPS63306658A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法に係り、特に
、シリコン基板表面への不純物拡散領域の形成と、半導
体層と該不純物拡散領域とのオーミンクコンタクトの形
成を共に自己整合的に行うことが可能な半導体装置およ
びその製造方法に関する。
〔従来の技術〕
半導体装置においては、高集積化、製造歩留まりの向上
、製造工程の簡素化などの要求があり、例えば、自己整
合の実施によるパターン合わせ余裕の改善が得策である
しかし、多結晶シリコン層と不純物拡散領域のコンタク
トを自己整合的に行う、いわゆる埋込みコンタクト(ベ
リード コンタクト(Buried(ontact) 
)においては、スケールダウンして行くと従来技術では
コンタクトが不十分となるのが現状である。
従来、多結晶シリコン層と不純物拡散領域との間にオー
ミックコンタクトを実現し、該不純物拡散領域の形成を
該多結晶シリコン層からの不純物拡散で行う埋込みコン
タクトは、以下に示す方法により製造されていた。第4
図(a)〜(c)は、従来の埋込みコンタクトを含む半
導体装置の製造方法を示す工程断面図である。
まず、同図(a)に示すように、P形シリコン基板1の
主面に、ロコス(LOCO8)やゲート酸化等の工程を
施して素子分離絶縁膜101やゲート酸化膜102を形
成する。
次に、同図(b)に示すように、ゲート酸化膜102の
所定の位置に、コンタクト窓部103およびN1拡散層
105を形成する。
次に、同図(Q)に示すように、ゲート酸化膜102上
に、ゲート層や抵抗層となる多結晶シリコン層104を
被着形成し、N4拡散層105と多結晶シリコン層10
4との直接、接触を形成する。
しかし、このような製造方法により埋込みコンタクトを
作製する場合には、コンタクト窓部103におけるシリ
コン基板1の表面に形成される自然酸化膜が問題となる
例えば、シリコン基板表面を空気にさらしたり、純水中
で洗浄することにより、該シリコン基板表面は閘めて容
易に酸化され、該表面に自然酸化膜が形成される。した
がって、コンタクト窓部103内に露出するシリコン基
板1上には直ちに自然酸化膜ができ、このため、この上
に多結晶シリコン層104を形成しても、N+拡散層1
05と多結晶シリコン層104間の電気的導通を確保す
ることは難しい。N+拡散層105上の自然酸化膜は、
アニール処理を行っても安定であるため、コンタクト性
を改善することはできない。
一方、例えば、アルミニウムやチタンがシリコン基板上
の自然酸化膜と反応性が高いことは従来より周知なこと
である。この効果により、シリコン基板上に開口部をも
って形成されたN”拡散層上に良好なオーミックコンタ
クトを形成するため。
例えば、チタンを第1層金属とし、上層に例えば。
タングステンを第2層金属として配線を形成する技術が
、例えば、特開昭61−135156号公報や特開昭6
1−147549号公報に記載されている。
また、チタンとシリコンとの自己整合的なチタンシリサ
イド層の形成に関して、酸素を含有するガス雰囲気中で
反応させることにより、シリコン酸化膜上にも不用なチ
タンシリサイド層が形成されることを防止する技術が、
特開昭61−125046号公報に記載されている。し
かし、これらの発明には多結晶シリコン層とシリコン基
板との埋込みコンタクトに関する記述はない。
〔発明が解決しようとする問題点〕
従来技術においては、シリコン基板表面の開口部と多結
晶シリコン層との良好なオーミックコンタクトを図る場
合には、上述のように、該開口部に存在する自然酸化膜
が電気的接続不良の原因となり、したがって、製品の歩
留まりにも影響していた。
そこで1本発明は、シリコン基板表面の開口部における
自然酸化膜のみを破壊し、シリコン基板表面と多結晶シ
リコン層等の半導体層間のオーミックコンタクトを安定
に形成すると共に、該開口部において上記多結晶シリコ
ン層の下部シリコン基板領域にPN接合を形成すること
が可能な半導体装置の製造方法を提供することを目的と
し、これにより、コンタクト抵抗が小さくて信頼性の高
い半導体装置を歩留まりよく提供することを目的とする
〔問題点を解決するための手段〕
本発明者らは、チタン等による自然酸化膜の還元反応と
、モリブデンシリサイド等の有する耐酸化性に注目し、
チタンおよびモリブデンが10nm程度の膜厚で表面を
万遍なく堆積でき、上記チタンおよびモリブデンのシリ
サイドが均一な膜厚で形成できることから多結晶シリコ
ン層とシリコン基板との間に介在しても不純物拡散の妨
げとならないことを知見するに至った。
本発明は、このような知見に基づいてなされたもので、
開口部を有する絶縁膜で少なくとも一部が覆われたシリ
コン基板を有する半導体装置において、該開口部の表面
に自然酸化膜を有するシリコン基板表面と、その上部の
半導体層のオーミックコンタクトが良好な埋込みコンタ
クトを形成するにあたり、上記自然酸化膜を破壊するよ
うに、例えばチタン等の高融点金属からなる下部金属層
を被着し、該下部金属層上に例えばモリブデン等の高融
点金属からなる上部金属層を下部金属を被着した後、大
気または酸化性雰囲気と触れることなく真空中で被着し
た後、酸素を含むガス雰囲気中で例えば400℃以上の
アニールを行う上記シリコン基板と上記下部および上部
金属層とのシリサイド反応工程と不用金属層の自己整合
的なエツチング工程を経て、上記上部金属のシリサイド
層上に不純物を含む半導体層を形成し、熱処理を施して
上記不純物をシリコン基板ヘドープすることを特徴とす
るものである。なお、上記金属層は1層のみで構成する
ことも可能である。
〔作用〕
このように、自然酸化膜が形成されるシリコン基板上の
開口部に対して、自己整合的に金属のシリサイド層を形
成する。上記下部金属層として高融点金属である、チタ
ン、タンタル、ニオブ、ハフニウムおよびジルコニウム
を用いた場合には、これらの金属の酸化物生成の標準自
由エネルギーがSiO□膜生成の標準自由エネルギーと
同等かまたは小さいため、シリコンの自然酸化膜を還元
し、消滅させることができる6上記上部金属層とじて高
融点金属であるタングステンまたはモリブデンを用いた
場合には、該高融点金属のシリサイド層は、過酸化水素
水等の酸に対して表面が酸化されにくいため、開口部上
の高融点金属層をシリサイド化させた後に、絶縁膜上の
不用になった高融点金属層をエツチングによって選択的
に除去するにあたり、エツチング液による新たな表面酸
化が起こらない。
上記下部金属層の膜厚は、シリコンの自然酸化膜をすべ
て還元でき、かつ、シリコン基板表面に万遍なく被着す
る厚さであれば十分であり、望ましくはlOnm以下で
ある。また、上記上部金属層の厚さも下部金属層上に万
遍なく被着できる厚さであればよく、望ましくは10n
m程度である。
熱処理を行うと、下部金属層は自然酸化膜を還元させ、
シリコン基板と接する該下部金属層の界面に新たに金属
の酸化膜を生成するが、この金属酸化膜は膜厚が0から
10nmと極めて不均一であり、大部分の領域でタング
ステンまたはモリブデンが上記下部金属層を介してシリ
コン基板表面と接触することになる。すなわち、熱処理
によって上記下部金属層がシリサイド反応をした後、タ
ングステンまたはモリブデン層のシリサイド反応が起こ
り、局部的な応力発生による波打ちは生じるものの、膜
厚は均一な上記金属のシリサイド層を形成することがで
きる。タングステンまたはモリブデンのシリサイド層は
不純物の拡散係数が小さく、高抵抗体への不純物拡散に
対するバリヤとして使用されることがある程であるが、
上記のように1本発明で必要な膜厚は50n mに満た
なくてよく、かつ、はぼ均一な膜厚であるため、例えば
900°C130分程度のアニールにより上記半導体層
にドープされている不純物は、シリコン基板表面にまで
拡散し、高濃度の不純物拡散層を形成することができる
〔実施例〕
以下、本発明を埋込みコンタクトの形成に適用した一実
施例について、図面を参照しながら説明する。
第1図は1本発明による埋込みコンタクトを示す断面図
である。図において、1はP形シリコン基板、6は絶縁
膜、3は絶縁膜6に設けられたコンタクト患部、12は
P形シリコン基板1の表面に形成されたN+拡散層、2
はN+拡散層12とコンタクトを取るための多結晶シリ
コン層、4はコンタクト窓部3に形成された下部シリサ
イド層、5はコンタクト窓部3に形成された上部シリサ
イド層である。
本実施例の埋込みコンタクトは、N+拡散層12(不純
物拡散層)、多結晶シリコン層2(半導体層)、絶縁膜
6を開口してなるコンタクト窓部3に形成された下部シ
リサイド層4、および上部シリサイド層5から構成され
る。多結晶シリコン層2の一端部は、N+拡散層12と
コンタクト窓部3において下部シリサイド層4および上
部シリサイド層5を介して接続される。このように構成
される埋込みコンタクトを製造するにあたり、コンタク
ト窓部3におけるN1拡散層12、多結晶シリコン層2
間の接続状態を良好なものとし、下部シリサイド層4と
N+拡散層12を自己整合的に形成するには、次のよう
な方法によればよい。
以下、第1図に示した埋込みコンタクトを有する半導体
装置の製造方法を第3図(a)〜(e)を用いて説明す
る。
まず、同図(a)に示すように、P形シリコン基板1上
に選択酸化やゲート酸化によって、素子分離絶縁(S 
x Oz )膜101やゲート酸化膜102を形成した
後、写真食刻法により所望の位置のゲート酸化膜を全て
エツチングしてコンタクト窓部103を形成する。
このとき、コンタクト窓部103内に露出するシリコン
基板1の表面には、自然酸化膜7が表面に形成される。
そこで、同図(b)に示すように、例えば、図示しない
複数ターゲットを有するスパッタ装置内においてチタン
、タンタル、ニオブ、ハフニウム、ジルコニウムのうち
少なくとも1種の金属からなる下部高融点金属層8をl
Onma度の膜厚で被着し、この下部高融点金属層8上
に同じくスパッタ% IZを用いてタングステンあるい
はモリブデン、またはその両者からなる上部高融点金属
層9を下部高融点金属M8の形成後、大気または酸化性
雰囲気と触れることなく真空中でIon m程度の膜厚
で被着する。
次に、0.1%ないし10%程度の酸素を含むN2゜A
rまたはNe等のガス雰囲気中で400℃以上のアニー
ルを施すことにより、コンタクト窓部103においてシ
リコン基板1の表面と直接接触している部分で下部高融
点金属層8による自然酸化膜7の還元とシリサイド反応
、続いて、上部高融点金属層9のシリサイド反応が順次
に起きて、同図(c)に示すように、下部高融点金属の
シリサイド層10と上部高融点金属のシリサイド層11
からなる導電層を形成する。酸素を含むガス中でアニー
ルすることによって、酸化膜1旧、102上の高融点金
属層にはシリコンの拡散が抑制されて不用なシリサイド
反応を防止することができる。
酸化膜101,102上の不用になった高融点金属層8
と9(同図(b))は、H2O2とNH,の混合液を用
いて選択的に除去する。酸化膜上に不用なシリサイド層
が形成されるのを防止したので、上記エツチング工程に
よってシリサイド層10および11を電気的に良好に分
離できる°、なお、上部高融点金属のシリサイド層11
は、上記の混合液により表面の酸化が起こらないため、
後述する多結晶シリコンの堆積層とシリサイド層11と
の良好なオーミックコンタクトが実現できることが本発
明の一つの特徴である1 次に、同図(d)に示すように、例えば、減圧CVD 
(ケミカル・ベイパー・デポジション(Chemica
l Vapor Deposition))法により燐
を含有した多結晶シリコン層104を厚さ0.3.形成
する。なお、多結晶シリコン層に選択的に不純物をドー
プする場合には、最初に不純物をドープしていないもの
を形成し、その後1例えばイオン注入法により所望の位
置に不純物をドープするようにしてもよい。この後、写
真食刻法により多結晶シリコン層104上に図示しない
ホトレジストパターンを形成し、該ホトレジストパター
ンをマスクとして例えばRIE (リアクティブ・イオ
ン・エツチング(React ive Ion Etc
hing))法により多結晶シリコン層をエツチングす
ることにより、コンタクト窓部103上に配置されてな
る多結晶シリコン層104を形成する。
引き続き、基板全面にひ素をイオン注入した後、同図(
e)に示すように1例えばN2雰囲気中において900
℃、30分程度のアニールを施すことにより多結晶シリ
コン層104にドープされている燐をシリサイド層10
および11を介してシリコン基板1の表面に拡散させ、
N形の不純物拡散層105と上記のひ素のイオン注入に
よるN形の不純物拡散層106を形成する。その結果、
コンタクト窓部103に自己整合的にシリサイド層10
.11と不純物拡散層105,106を形成できるため
、高集積な半導体装置を得ることができる。
上記実施例では、多結晶シリコン層104とシリコン基
板1の表面とのコンタクト抵抗を低減するため、表面が
酸化されにくい上部シリサイド層11を設けているが、
上部シリサイドN!j11は省略して、第2図に示すよ
うに構成してもよい。
なお、上記実施例で用いた多結晶シリコン層104の代
わりに多結晶シリコンのポリサイド等を用いてもよい、
また、コンタクト窓部103はゲート酸化膜102上に
開口してなる上記実施例に限らず、例えば、層間絶縁膜
上に開口してなる構成においても本発明を適用できるこ
とは言うまでもない、また、上記実施例では、P形シリ
コン基板上にN形不純物の燐によるN形不純物拡散層を
形成する例について説明したが、P形不純物の、例えば
ほう素によるP形不純物拡散層の形成にも同様にして適
用することができる。また、コンタクト窓部103はシ
リコン基板1の上に限らず、多結晶シリコン層上でもよ
く、また、コンタクト窓部103上に多結晶シリコン層
が全面を覆っている構成であってもよい、したがって1
本発明は、LSI製造における不純物拡散層と該不純物
拡散層とオーミックコンタクトを必要とする上部電極層
の形成にあたっては、MO8LSIにおいてはソースま
たはドレインとのコンタクト部分または、基板あるいは
ウェルとのコンタクト部分に適“用でき、バイポーラL
SIにおいてはエミッタ、ベースおよびコレクタのコン
タクト部分に適用できる。
〔発明の効果〕
以上説明したように、本発明によれば、開口部を有する
絶縁物で少なくとも一部が覆われたシリコン基板と半導
体層間にコンタクトを形成するにあたり、両者の界面に
存在する自然酸化膜を破壊し、シリコン基板と半導体層
の良好なオーミックコンタクトとPN接合を自己整合的
に形成できるため、高集積半導体装置に適し、極めて信
頼性の高い半導体装置を歩留り良く得ることができる。
【図面の簡単な説明】
第1図は、本発明の半導体装置の一実施例を示す断面図
、第2図は1本発明の半導体装置の別の実施例を示す断
面図、第3図(a)〜(e)は、第1図に示した半導体
装置の製造方法の一実施例を工程順に示す断面図、第4
図(a)〜(c)は。 従来の半導体装置の製造方法の一例を工程順に示す断面
図である。 1・・・シリコン基板 2.104・・・半導体層 3,103・・・コンタクト窓部 4・・・下部シリサイド層 5・・・上部シリサイド層 6・・・絶縁膜 7・・・自然酸化膜 8・・・下部高融点金属層 9・・・上部高融点金属層 10.11・・・高融点金属のシリサイド層12、10
5・・・不純物拡散層 101・・・素子間分離絶縁層 102・・・ゲート酸化膜 特許出願人  日本電信電話株式会社 代理人弁理士  中 村 純之助 才1 図 5JP2 図 才3図 才4 図

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上に形成された絶縁膜と、該絶縁膜に
    形成された開口部と、該開口部において上記シリコン基
    板表面と接して形成された少なくとも1層からなるシリ
    サイド層と、該シリサイド層上に少なくとも一部が接し
    て形成された半導体層と、上記シリサイド層が接する上
    記シリコン基板表面に形成された不純物拡散領域とを具
    備することを特徴とする半導体装置。 2、上記シリサイド層が、上記シリコン基板と接してな
    る下部シリサイド層と、該下部シリサイド層上に形成さ
    れた上部シリサイド層とを含んでなることを特徴とする
    特許請求の範囲第1項記載の半導体装置。 3、シリコン基板上に開口部を有する絶縁膜を形成する
    工程と、上記開口部に自然酸化膜が形成された上記シリ
    コン基板表面上に、少なくとも1種の金属からなり、か
    つ、少なくとも1層からなる金属層を被着する工程と、
    熱処理により上記シリコン基板に接する上記金属層の少
    なくとも1層が上記自然酸化膜を還元・消滅するように
    、該金属層と上記シリコン基板とを反応させて上記金属
    層をシリサイド層に変化させる工程と、少なくとも該シ
    リサイド層の一部上に、少なくとも1種の不純物を含有
    する半導体層を形成する工程と、熱処理により該半導体
    層から上記不純物を上記シリコン基板表面に拡散させて
    不純物拡散領域を形成する工程とを含むことを特徴とす
    る半導体装置の製造方法。 4、上記金属層がチタン、タンタル、ニオブ、ハフニウ
    ム、ジルコニウムのうち少なくとも1種の金属からなる
    1層により構成されることを特徴とする特許請求の範囲
    第3項記載の半導体装置の製造方法。 5、上記金属層を形成する工程において、まず、チタン
    、タンタル、ニオブ、ハフニウム、ジルコニウムのうち
    少なくとも1種の金属からなる下部金属層を被着した後
    、該下部金属層上にタングステンあるいはモリブデン、
    またはその両者からなる上部金属層をその被着中大気ま
    たは酸化性雰囲気に触れることなく被着し、かつ、上記
    シリサイド層を形成する工程においては、上記下部金属
    層が上記自然酸化膜を還元・消滅するように該下部金属
    層と上記シリコン基板とを反応させて該下部金属層のシ
    リサイド層を形成し、かつ、上記上部金属層のシリサイ
    ド層を形成することを特徴とする特許請求の範囲第3項
    記載の半導体装置の製造方法。 6、上記半導体層に含有される不純物が、燐、ひ素、ほ
    う素、アンチモンのうち少なくとも1種であることを特
    徴とする特許請求の範囲第3項記載の半導体装置の製造
    方法。
JP62141567A 1987-06-08 1987-06-08 半導体装置およびその製造方法 Pending JPS63306658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62141567A JPS63306658A (ja) 1987-06-08 1987-06-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62141567A JPS63306658A (ja) 1987-06-08 1987-06-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63306658A true JPS63306658A (ja) 1988-12-14

Family

ID=15294978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62141567A Pending JPS63306658A (ja) 1987-06-08 1987-06-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63306658A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410174A (en) * 1991-07-31 1995-04-25 Sgs-Thomson Microelectronics, Inc. Contact structure for integrated circuits

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162873A (en) * 1980-05-19 1981-12-15 Nec Corp Insulated gate type field effect semiconductor device
JPS56164578A (en) * 1980-05-21 1981-12-17 Oki Electric Ind Co Ltd Manufacture of mos type semiconductor device
JPS5721865A (en) * 1980-07-14 1982-02-04 Nec Corp Manufacture of semiconductor device
JPS60198813A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体への不純物拡散法
JPS61110462A (ja) * 1984-11-02 1986-05-28 Hitachi Ltd 半導体装置およびその製造方法
JPS61263275A (ja) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6262555A (ja) * 1985-09-13 1987-03-19 Hitachi Ltd 半導体装置
JPS62186531A (ja) * 1986-02-03 1987-08-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162873A (en) * 1980-05-19 1981-12-15 Nec Corp Insulated gate type field effect semiconductor device
JPS56164578A (en) * 1980-05-21 1981-12-17 Oki Electric Ind Co Ltd Manufacture of mos type semiconductor device
JPS5721865A (en) * 1980-07-14 1982-02-04 Nec Corp Manufacture of semiconductor device
JPS60198813A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体への不純物拡散法
JPS61110462A (ja) * 1984-11-02 1986-05-28 Hitachi Ltd 半導体装置およびその製造方法
JPS61263275A (ja) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6262555A (ja) * 1985-09-13 1987-03-19 Hitachi Ltd 半導体装置
JPS62186531A (ja) * 1986-02-03 1987-08-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410174A (en) * 1991-07-31 1995-04-25 Sgs-Thomson Microelectronics, Inc. Contact structure for integrated circuits

Similar Documents

Publication Publication Date Title
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US4609568A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US4528744A (en) Method of manufacturing a semiconductor device
EP0126424A2 (en) Process for making polycide structures
US4900257A (en) Method of making a polycide gate using a titanium nitride capping layer
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
KR19980053694A (ko) Mosfet 제조 방법
KR100281887B1 (ko) 반도체장치의 제조방법
US6602754B1 (en) Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
JPH0837164A (ja) 半導体装置の製造方法
US5322815A (en) Method for producing semiconductor device with multilayer leads
JP3688727B2 (ja) 半導体装置の製造方法
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPS63306658A (ja) 半導体装置およびその製造方法
JPH0454393B2 (ja)
EP0292042B1 (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JPH04303944A (ja) 半導体装置の製造方法
JPH05136398A (ja) 半導体装置の製造方法
JPH0554263B2 (ja)
JPH0564469B2 (ja)