JPS61110462A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS61110462A
JPS61110462A JP23148984A JP23148984A JPS61110462A JP S61110462 A JPS61110462 A JP S61110462A JP 23148984 A JP23148984 A JP 23148984A JP 23148984 A JP23148984 A JP 23148984A JP S61110462 A JPS61110462 A JP S61110462A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
region
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23148984A
Other languages
English (en)
Inventor
Osamu Saito
修 斉藤
Yutaka Misawa
三沢　豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23148984A priority Critical patent/JPS61110462A/ja
Priority to DE8585113904T priority patent/DE3572423D1/de
Priority to EP85113904A priority patent/EP0183995B1/en
Publication of JPS61110462A publication Critical patent/JPS61110462A/ja
Priority to US07/184,370 priority patent/US4901134A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、たとえば絶縁ゲート型電界効果トランジスタ
（ＭＯＳＦＥＴ）等を対象とする半導体装置およびその
製造方法に関する。
〔発明の背景〕
近年、ＭＯ５ＬＳＩの高集積化に伴ない、従来のアルミ
ニウムシリサイド配線と併用して、多結晶シリコンを配
線に用いその一部を高抵抗領域として用いる手法が実用
化されている。第２図は多結晶シリコンを配線に用いた
従来構造のＭＯ３Ｆ［ＥＴを示す（特開昭５０−１９８
６号公報参照）、多結晶シリコンゲート電極３１とする
ＭＯＳＦＥＴのソース・ドレイン領域１２には、多結晶
シリコンの配線３３が接続されている。この多結晶シリ
コンはＣＶＤ法により形成される。このＣＶＤ法は、加
熱した石英管の中にシリコンウェハを導入して、そこへ
原料ガス（モノシラン）を供給してシリコンウェハに多
結晶シリコンを被着する。方法である。ここで。
シリコンウェハ石英管内に導入する際に１石英管炉口か
らの酸素のまき込みによりシリコンウェハ内のコンタク
ト領域（窓）内のシリコンが若干酸化されてしまうとい
う問題がある。その結果シリコンと多結晶シリコンの界
面に薄い酸化膜が形成され、コンタクト抵抗が上がって
素子の性能が低下したり、ｔｆｌｆｌな場合はコンタク
ト不良を起こし素子の歩留りを低下させてしまう、今後
さらに素子の高集積化が進むと、素子面積の縮少に伴な
いコンタクト領域（窓）の面積も小さくなる。この時、
従来のようにして多結晶シリコンを配線に用いると、前
述した多結晶シリコン形成時の問題点がよりクローズア
ップされてきて、コンタクト抵抗の増大、及びコンタク
トの再現性（歩留り）の劣化という問題点が明確になる
。
〔発明の目的〕
本発明の目的は、コンタクト抵抗が高く、コンタクトの
再現性も劣るという上記従来技術の欠点を除去した高性
能、高集積の半導体装置およびその製造方法を提供する
ことにある。
〔発明の概要〕 かかる目的を達成するため本発明の特徴とするところは
、多結晶シリコンの配線が拡散層と接する領域にシリサ
イド層を設けて、多結晶シリコン配線と拡散層のコンタ
クト抵抗を下げると同時に多結晶シリコン配線と拡散層
の間のコンタクトの再現性（歩留り）を良好にするよう
にしたものである。
〔発明の実施例〕
以上１図面を用いて本発明による半導体９１ｉ！および
その製造方法の実施例を説明する。
第１図は本発明による半導体装置の一実施例を示す断面
図である。同図において、ｐ型車結晶シリコン１０があ
り、このｐ型車結晶シリコン１０の表面はＭＯ３ＦＩＩ
！Ｔの形成領域を除いて比較的膜厚の厚いシリコン酸化
膜２１が形成されている。このシリコン酸化膜２１は他
の領域に形成される素子との分離を行なうものであり、
　ＬＯＧＯ３酸化股と称されるものである。このＬＯＧ
Ｏ５酸化膜に囲まれた領域のｐ型車結晶シリコン１０表
面の中央には該領域を２分するようにゲート酸化膜２０
が形成されている。そして、このゲート酸化膜２０上に
はゲート電極となる多結晶シリコン層３１が形成されて
いる。
また、該ゲート酸化膜２０が形成されている領域を除く
前記ｐ型車結晶シリコン１０の表面にはｎ型不純物がド
ープされてソース領域１１およびドレイン領域１２が形
成されている。このソース領域１１およびドレイン領域
１２のそれぞれの表面全域にはＭ　ｏシリサイド層２４
が形成され、このＭｏシリサイド層２４の一部を露呈（
コンタクト孔）させ、前記多結晶シリコン層３１および
シリコン酸化ｗＡ２１表面にまで及んでＣＶＤ酸化膜２
５が形成されている。さらに、このＣＶＤ酸化膜２５に
は前記コンタクト孔にて前記ＭＯシリサイド７５２４と
接続された多結晶シリコン３３からなる配ＲｓＭが形成
されている。
第３図（ａ）ないしくｈ）は第２図に示すＭＯＳＬＳＩ
の製造方法の一実施例を示した工程図である。まず第３
図（ａ）に示す如くｐ型車結晶シリコン１０の一生面に
素子分離用の厚い酸化膜（Ｓ　１Ｏｓ）　２１を逼択酸
化（ＬＯＧＯ３）法により形成した後、ゲ−ト酸化膜と
なる薄いＳ　ｘ　Ｏｘ　ＩＩ！［２０を形成する。
次いで全面に多結晶シリコン膜をＣＶＤ法により被着さ
せた後、導電性をもたせるため多結晶シリコン内にリン
（Ｐ）を熱拡散する０次いで第３図（ｂ）に示す如くホ
トエツチング技術により所望の寸法に多結晶シリコン膜
を加工してゲート酸化膜３１を形成し、更にセルファラ
インでソース・ドレイン形成部にヒ素（Ａ８）をイオン
ビームで照射してＭＯＳＦＥＴのソース領域１１および
ドレイン領域１２を形成する１次に第３図（Ｑ）に示す
如くシリコン酸化膜を公知のエツチング技術により除去
する。その後第３図（ｄ）に示す如くモリブデン（ＭＯ
）膜２３を真空スパッタ技術により厚さ５００人で全面
に被着せしめる１次いで１０００℃。
３０分間の熱処理を施し、モリブデン膜と直接接しでい
るシリコン（ソース領域１１．ドレイン領域１２及びゲ
ートｆｔルミ３１上）の表面を合金化せしめＭｏシリサ
イド層を選択的に形成する。このＭｏシリサイド層は、
シリコン面にのみ形成されＳｉｎ、膜２１．２６上には
形成されないので。
モリブデン膜がそのまま残る０次に第３図（ｅ）に示す
如く王水によってＳ　ｉ　Ｏ，膜２１．２６上に残って
いるモリブデンｆｉ２３を選択的にエツチング除去しソ
ース・ドレイン領域１２及びゲート電極３１上をＭＯシ
リサイド化する８次いで第３図（ｆ）に示す如＜ＣＶＤ
法により全面にシリコン酸化膜２５を被着せしめる。そ
の後第３図（ｇ）に示す如くソース領域１１．ドレイン
領域１２上のシリコン酸化膜２５にコンタクト用の窓を
ホトエツチング技術を用いて開ける。さらに全面に多結
晶シリコンｌ［Ｉ３３をＣＶＤ法により被着させ、導電
性をもたせるためさらに全面にひ素（Ａｓ）のイオンビ
ーム後、１０００℃、１０分間の熱処理を施こす０次い
で第３図（ｈ）に示す如くソース領域１１゜ドレイン領
域１２につながる配線に用いる多結晶シリコン３３を残
して他の領域の多結晶シリコンをホトエツチング技術に
より除去する。
以上説明したように本実施例によれば、シリコン基板と
配線に用いる多結晶シリコンの間にＭ。
シリサイド層が入ることにより、抵抗の低いコンタクト
を再現性良く得ることができる。また。
ＭＯＳＦＥＴの拡散層も全面シリサイド化されることか
ら、拡散層の横方向の抵抗も低減でき、ＭＯＳＦＩＩＩ
Ｔのｇ、も改善される利点を有する。
〔発明の効果〕
本発明によれば、多結晶シリコンの配７９．と拡散層の
コンタクト抵抗を下げるとともに、コンタクトの再現性
も良好になるという効果を有する。従ってデバイスの高
集積化、高速化が画れることとなる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例を示す新面
図、第２図は従来の半導体装口の一例を示す断面図、第
３図（ａ）ないしくｈ）は本発明による半導体装置の製
造方法の一実施例を示す工程図である。 １０・・・ｐ型車結晶シリコン、１１・・・ソース領域
、１２・・・ドレイン領域、２０・・・ゲート酸化膜、
２１・・・シリコン酸化膜、２２・・・コンタクト用窓
、２３・・・スパッタＭｏ１Ｉ！Ｉ［，２４・・・Ｍｏ
シリサイド暦。 ２５・・・ＣＶＤ酸化膜、３１・・・多結晶シリコン層
、３３・・・多結晶シリコンＭ（第２層）。

Claims (1)

  1. 【特許請求の範囲】 １、導電型半導体の表面に、少なくともその表面に接触
    する部分において多結晶シリコンからなる電極を有する
    半導体装置において、前記導電型半導体と多結晶シリコ
    ンとの間にシリサイド層を介在させてなることを特徴と
    する半導体装置。 ２、導電型半導体表面に金属層を形成する工程と前記金
    属層を熱処理することによつて半導体表面近傍の金属を
    シリサイド化する工程と、シリサイド化されていない金
    属を除去する工程と、前記シリサイド化された金属表面
    に多結晶シリコンからなる配線層を形成する工程とを含
    むことを特徴とする半導体装置の製造方法。
JP23148984A 1984-11-02 1984-11-02 半導体装置およびその製造方法 Pending JPS61110462A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23148984A JPS61110462A (ja) 1984-11-02 1984-11-02 半導体装置およびその製造方法
DE8585113904T DE3572423D1 (en) 1984-11-02 1985-10-31 Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture
EP85113904A EP0183995B1 (en) 1984-11-02 1985-10-31 Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture
US07/184,370 US4901134A (en) 1984-11-02 1988-04-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23148984A JPS61110462A (ja) 1984-11-02 1984-11-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS61110462A true JPS61110462A (ja) 1986-05-28

Family

ID=16924289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23148984A Pending JPS61110462A (ja) 1984-11-02 1984-11-02 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS61110462A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306658A (ja) * 1987-06-08 1988-12-14 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US6114241A (en) * 1998-06-29 2000-09-05 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance
US6277738B1 (en) 1999-06-23 2001-08-21 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306658A (ja) * 1987-06-08 1988-12-14 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US6114241A (en) * 1998-06-29 2000-09-05 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance
US6277738B1 (en) 1999-06-23 2001-08-21 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance

Similar Documents

Publication Publication Date Title
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JP2662325B2 (ja) 電界効果型半導体素子の構造およびその製造方法
JPS58175846A (ja) 半導体装置の製造方法
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US4901134A (en) Semiconductor device and manufacturing method thereof
JPS6056293B2 (ja) 半導体集積回路装置の製造方法
JP2615016B2 (ja) Ｍｏｓ電界効果トランジスタの形成方法
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JPS61110462A (ja) 半導体装置およびその製造方法
US4216573A (en) Three mask process for making field effect transistors
JPH08204188A (ja) 半導体装置およびその製造方法
JPS62154784A (ja) 半導体装置
JPH01243452A (ja) 半導体集積回路装置
JPS63127552A (ja) 半導体装置
JP3147374B2 (ja) 半導体装置
JPS61135156A (ja) 半導体装置およびその製造方法
JPH08340106A (ja) 半導体装置の製造方法
JPS59181645A (ja) 半導体装置の製造方法
JPH02170416A (ja) 半導体集積回路の製造方法
JPS61129863A (ja) 半導体装置およびその製造方法
JPS6170739A (ja) 半導体装置の製造方法
JPS61156853A (ja) 相補型半導体装置の製造方法
JPH0614547B2 (ja) パワーｍｏｓｆｅｔ
JPS61152074A (ja) 半導体集積回路装置の製造方法
JPH0851200A (ja) 半導体装置の製造方法