JPS61156853A - 相補型半導体装置の製造方法 - Google Patents
相補型半導体装置の製造方法Info
- Publication number
- JPS61156853A JPS61156853A JP59276138A JP27613884A JPS61156853A JP S61156853 A JPS61156853 A JP S61156853A JP 59276138 A JP59276138 A JP 59276138A JP 27613884 A JP27613884 A JP 27613884A JP S61156853 A JPS61156853 A JP S61156853A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- contact hole
- forming
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000000295 complement effect Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 49
- 239000012535 impurity Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 3
- -1 silicon ions Chemical class 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 28
- 239000011521 glass Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010936 titanium Substances 0.000 description 10
- 229910021341 titanium silicide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005755 formation reaction Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は相補型半導体装置の製造方法に関し、特にコン
タクトホールと配線の形成に改良を加えた相補型半導体
装置の製造方法に係わる。
タクトホールと配線の形成に改良を加えた相補型半導体
装置の製造方法に係わる。
周知の如く、半導体装置の高速化、高集積化が進んで素
子の小型化が行われているに従い、配線用のコンタクト
ホールのサイズも著しい縮小を行なうことが必要とされ
ている。ところで、コンタクトホールのサイズを縮小す
る場合、素子の縦方向の寸法も比例して縮小されるとは
限らない。一般には、素子の微細化に従って例えばコン
タクトホール部の絶縁膜の膜厚とコンタクトホールのサ
イズとの比は大きくなり、深いコンタクト窓を形成する
ことが必要とされる。このように、深いコンタクトホー
ルを形成し、そこに配線用金属を被着形成し配線を形成
した場合、コンタクトホール内において配線に局部的に
薄い部分が形成する等の不都合が生じ、配線の信頼性が
著しく低下する。
子の小型化が行われているに従い、配線用のコンタクト
ホールのサイズも著しい縮小を行なうことが必要とされ
ている。ところで、コンタクトホールのサイズを縮小す
る場合、素子の縦方向の寸法も比例して縮小されるとは
限らない。一般には、素子の微細化に従って例えばコン
タクトホール部の絶縁膜の膜厚とコンタクトホールのサ
イズとの比は大きくなり、深いコンタクト窓を形成する
ことが必要とされる。このように、深いコンタクトホー
ルを形成し、そこに配線用金属を被着形成し配線を形成
した場合、コンタクトホール内において配線に局部的に
薄い部分が形成する等の不都合が生じ、配線の信頼性が
著しく低下する。
このようなことから、コンタクトホールの上部にテーパ
を付け、コンタクトホール内への金属の被着特性を向上
させるため、次の技術が提案されている（特公昭５８−
４８１７）。即ち、これは、まず半導体基板１上の絶縁
１１２の上部に予め低温溶融絶縁膜としてリンをドープ
したガラス膜（ＰＳＧ＞３を形成した後、コンタクトホ
ール４を開孔し、更に基板１全部を高温に加熱してＰＳ
Ｇ３を流動化させテーパを形成する方法である。なお、
図中の５はＮ型の拡散層である。
を付け、コンタクトホール内への金属の被着特性を向上
させるため、次の技術が提案されている（特公昭５８−
４８１７）。即ち、これは、まず半導体基板１上の絶縁
１１２の上部に予め低温溶融絶縁膜としてリンをドープ
したガラス膜（ＰＳＧ＞３を形成した後、コンタクトホ
ール４を開孔し、更に基板１全部を高温に加熱してＰＳ
Ｇ３を流動化させテーパを形成する方法である。なお、
図中の５はＮ型の拡散層である。
しかしながら、この方法を相補型半導体装置に適用した
場合、 ■、ＰＳＧ中に不純物として含まれるリンが高温状態で
Ｐ型拡散層中に拡散すること、■、Ｎ型拡散拡散層中型
不純物がＰ型拡敢層中に拡散、あるいはＰ型拡敢層中の
ｎ型不純物がＮ型拡散層中に拡散すること、 等の理由により、半導体ｉ板表面のＮ型あるいはＰ型拡
散層の表面不純物濃度が低下し、次工程で配線とのコン
タクトを形成したい時にコンタクト抵抗の増大をもたら
す。
場合、 ■、ＰＳＧ中に不純物として含まれるリンが高温状態で
Ｐ型拡散層中に拡散すること、■、Ｎ型拡散拡散層中型
不純物がＰ型拡敢層中に拡散、あるいはＰ型拡敢層中の
ｎ型不純物がＮ型拡散層中に拡散すること、 等の理由により、半導体ｉ板表面のＮ型あるいはＰ型拡
散層の表面不純物濃度が低下し、次工程で配線とのコン
タクトを形成したい時にコンタクト抵抗の増大をもたら
す。
本発明は上記事情に鑑みてなされたもので、コンタクト
抵抗の増大をもたらすことなく、コンタクトホールにテ
ーパを形成して配線の信頼性を増大し得る等の種々の効
果を有した相補型半導体装置の製造方法を提供すること
を目的とする。
抵抗の増大をもたらすことなく、コンタクトホールにテ
ーパを形成して配線の信頼性を増大し得る等の種々の効
果を有した相補型半導体装置の製造方法を提供すること
を目的とする。
本願筒１の発明は、Ｎ型拡散層、Ｐ型拡散層及びゲート
電極を夫々形成した半導体基板上に絶縁膜を形成する工
程と、前記Ｎ型拡散層、Ｐ型拡散層に夫々対応する前記
絶縁膜を選択的にエツチング除去しコンタクトホールを
形成する工程と、このコンタクトホールから露出するＮ
型拡散層、Ｐ型拡散層表面に高融点金属のシリサイド膜
を形成する工程と、前記基板表面を加熱することにより
前記コンタクトホール周辺部の前記絶縁膜の少なくとも
一部を溶融しテーパを形成する工程と、前記コンタクト
ホールに配線を形成する工程とを具備し、■異種不純物
が拡散層へ混入したり、拡散層から該拡散層を構成して
いる不純物が消失することを抑制し、コンタクト抵抗の
増大防止、■配線をコンタクトホール周辺部のテーパ部
に形成して配線の信頼性確保等を図ったものである。
電極を夫々形成した半導体基板上に絶縁膜を形成する工
程と、前記Ｎ型拡散層、Ｐ型拡散層に夫々対応する前記
絶縁膜を選択的にエツチング除去しコンタクトホールを
形成する工程と、このコンタクトホールから露出するＮ
型拡散層、Ｐ型拡散層表面に高融点金属のシリサイド膜
を形成する工程と、前記基板表面を加熱することにより
前記コンタクトホール周辺部の前記絶縁膜の少なくとも
一部を溶融しテーパを形成する工程と、前記コンタクト
ホールに配線を形成する工程とを具備し、■異種不純物
が拡散層へ混入したり、拡散層から該拡散層を構成して
いる不純物が消失することを抑制し、コンタクト抵抗の
増大防止、■配線をコンタクトホール周辺部のテーパ部
に形成して配線の信頼性確保等を図ったものである。
本願筒２の発明は、本願筒１の発明に対し、シリサイド
膜の形成、基板上への絶縁膜の形成、コンタクトホール
の形成を順に行なった後、テーパの形成、配線の形成を
行なうもので、これにより第１の発明と同様な効果を得
ることを図ったものである。
膜の形成、基板上への絶縁膜の形成、コンタクトホール
の形成を順に行なった後、テーパの形成、配線の形成を
行なうもので、これにより第１の発明と同様な効果を得
ることを図ったものである。
以下、本発明を相補型ＭＯＳトランジスタの製造に適用
した場合について、第１図（ａ）〜（ｅ）、第２図（ａ
）、（ｂ）を参照して説明する。
した場合について、第１図（ａ）〜（ｅ）、第２図（ａ
）、（ｂ）を参照して説明する。
実施例１
（１）、まず、例えばＰ型の（１００）のシリコン基板
１１表面にＮ型のウェル１２を形成した後、同基板１１
表面に素子分離領域１３を形成した。
１１表面にＮ型のウェル１２を形成した後、同基板１１
表面に素子分離領域１３を形成した。
つづいて、Ｎチャネル側の基板１１上にゲート酸化膜１
４ａを介してｎ型不純物をドープした多結晶シリコンか
らなるゲート電極１５ａを形成するとともに、Ｐチャネ
ル側のウェル１２上にゲート酸化１！１１４ｂを介して
上記と同材料のゲート電極１５ｂを形成した。次いで、
Ｎチャネル側の基板１１表面にＮ型拡散層としてのＮ＋
型のソース領域１６、ドレイン領域１７を形成した後、
Ｐチャネル側のウェル１２表面にＰ型拡散層としてのＰ
１型のソース領域１８、ドレイン領域１９を形成した。
４ａを介してｎ型不純物をドープした多結晶シリコンか
らなるゲート電極１５ａを形成するとともに、Ｐチャネ
ル側のウェル１２上にゲート酸化１！１１４ｂを介して
上記と同材料のゲート電極１５ｂを形成した。次いで、
Ｎチャネル側の基板１１表面にＮ型拡散層としてのＮ＋
型のソース領域１６、ドレイン領域１７を形成した後、
Ｐチャネル側のウェル１２表面にＰ型拡散層としてのＰ
１型のソース領域１８、ドレイン領域１９を形成した。
以上、周知の技術を用いる。更に、全面に層間絶縁膜と
しての厚い５１０２膜２０、低温溶融絶縁膜としてのリ
ンドープガラスＷＩＡ２１を形成した（第１図（ａ）図
示）。なお、低温での溶融性を増すためにリンドープガ
ラス膜２１にはボロンを添加することが好ましい。
しての厚い５１０２膜２０、低温溶融絶縁膜としてのリ
ンドープガラスＷＩＡ２１を形成した（第１図（ａ）図
示）。なお、低温での溶融性を増すためにリンドープガ
ラス膜２１にはボロンを添加することが好ましい。
（２９次に、前記ソース領域１６．１８、ドレインｌ域
１７．１９及ヒケ−上電極１５ ａ、 １５ ｂに対応
する５ｉＯｚ膜２０、ガラス１！２１を、写真蝕刻法（
ＰＥＰ）法により選択的に除去し、コンタクトホール２
２を形成した（第１図（ｂ）図示）。なお、ドレイン領
域１９とゲート電極１５ａ、１５ｂに対するコンタクト
ホールは図示しない。つづいて、基板全面に厚さ５００
人のチタン（Ｔｉ）１！２３を被着した。次いで、前記
Ｎ＋型の゛ソース、ドレイン領域１６．１７とその上の
Ｔｉ膜２３との界面にはｎ型不純物であるヒ素あるいは
リンをｌＸ１０”αクイオン注入し、Ｐ＋型のソース、
ドレイン領域１８．１９とその上のＴｉ膜２３との界面
にはｐ型不純物であるボロンを同程度イオン注入した。
１７．１９及ヒケ−上電極１５ ａ、 １５ ｂに対応
する５ｉＯｚ膜２０、ガラス１！２１を、写真蝕刻法（
ＰＥＰ）法により選択的に除去し、コンタクトホール２
２を形成した（第１図（ｂ）図示）。なお、ドレイン領
域１９とゲート電極１５ａ、１５ｂに対するコンタクト
ホールは図示しない。つづいて、基板全面に厚さ５００
人のチタン（Ｔｉ）１！２３を被着した。次いで、前記
Ｎ＋型の゛ソース、ドレイン領域１６．１７とその上の
Ｔｉ膜２３との界面にはｎ型不純物であるヒ素あるいは
リンをｌＸ１０”αクイオン注入し、Ｐ＋型のソース、
ドレイン領域１８．１９とその上のＴｉ膜２３との界面
にはｐ型不純物であるボロンを同程度イオン注入した。
なお、このイオン注入工程は必ずしも必要で“ないが、
コンタクトホール部分に深いＮ＋型またはＰ＋型層を形
成することができ、接合の信頼性を増す。しがる後、基
板１１を６００℃に加熱してソース領域１６．１８、ド
レイン領域１７．１９上のＴｉ膜２３を夫々基板１１の
Ｓｉと反応させ、チタンシリサイド層２４を形成した。
コンタクトホール部分に深いＮ＋型またはＰ＋型層を形
成することができ、接合の信頼性を増す。しがる後、基
板１１を６００℃に加熱してソース領域１６．１８、ド
レイン領域１７．１９上のＴｉ膜２３を夫々基板１１の
Ｓｉと反応させ、チタンシリサイド層２４を形成した。
この際、５ｉ０２膜２０やガラス膜２１上に形成されて
いるＴｉ膜２３は、基板１１と接触しないために５ｉと
は反応せずＴｉ膜のままである。更に、Ｓｌを１Ｘ１０
”０１’程度、全面にイオン注入した（第１図（Ｃ）図
示）。このイオン注入は、チタンシリサイド層２４の形
成反応を均一に促進させる効果を有しており、行なうこ
とが好ましい。
いるＴｉ膜２３は、基板１１と接触しないために５ｉと
は反応せずＴｉ膜のままである。更に、Ｓｌを１Ｘ１０
”０１’程度、全面にイオン注入した（第１図（Ｃ）図
示）。このイオン注入は、チタンシリサイド層２４の形
成反応を均一に促進させる効果を有しており、行なうこ
とが好ましい。
（３１次に、Ｓｉと反応していないＴｉ膜２３を過酸化
水素、アンモニア、水混合液により除去した後、全体を
９００℃程度に加熱した（第１図（ｄ）図示）。なお、
この加熱工程により、ガラス膜２１が溶融してコンタク
トホール部分並びにその他のステップ部分にテーパＡが
形成され平滑化されるとともに、チタンシリサイド層２
４の抵抗が更に低下した。つづいて、全面に配線用金属
としてＡ２合金を蒸着した後、パターニングして前記コ
ンタクトホール１２に配＄１２５を形成し相補型ＭｏＳ
トランジスタを製造した（第１図（ｅ）図示）。
水素、アンモニア、水混合液により除去した後、全体を
９００℃程度に加熱した（第１図（ｄ）図示）。なお、
この加熱工程により、ガラス膜２１が溶融してコンタク
トホール部分並びにその他のステップ部分にテーパＡが
形成され平滑化されるとともに、チタンシリサイド層２
４の抵抗が更に低下した。つづいて、全面に配線用金属
としてＡ２合金を蒸着した後、パターニングして前記コ
ンタクトホール１２に配＄１２５を形成し相補型ＭｏＳ
トランジスタを製造した（第１図（ｅ）図示）。
しかして、実施例１によれば、以下に示す効果を有する
。
。
■、シコンクトホール２２がら露出するソース領域１６
．１８やドレイン領ｔｉ１７．１９の表面にチタンシリ
サイド膜２４を形成するため、異種不純物がコンタクト
ホール２２がら前記ソース、ドレイン領域１６〜１９へ
混入することを防止できる。また、前記と同様な理由に
より、前記ソース、ドレイン領域１６〜１９から該領域
を構成する不純物がコンタクトホール２２を介して基板
の外へ消失する速度を低減できる。従って、これら領ｔ
ａ１６〜１９の表面濃度の低下を回避し、コンタクト抵
抗の増大を防止できる。
．１８やドレイン領ｔｉ１７．１９の表面にチタンシリ
サイド膜２４を形成するため、異種不純物がコンタクト
ホール２２がら前記ソース、ドレイン領域１６〜１９へ
混入することを防止できる。また、前記と同様な理由に
より、前記ソース、ドレイン領域１６〜１９から該領域
を構成する不純物がコンタクトホール２２を介して基板
の外へ消失する速度を低減できる。従って、これら領ｔ
ａ１６〜１９の表面濃度の低下を回避し、コンタクト抵
抗の増大を防止できる。
■、コンタクトホール２２を形成した後、基板表面を平
坦化できる。特に、第１図＜ｄ）の９゜Ｏ℃程度の加熱
工程でコンタクトホール周辺部にテーパを形成すること
ができるため、次の工程で、コンタクトホール２２に配
線２５を形成する際、従来の様に局部的に膜厚が薄い部
分ができることなく、一様な厚みにでき、配線２５の信
頼性を向上できる。
坦化できる。特に、第１図＜ｄ）の９゜Ｏ℃程度の加熱
工程でコンタクトホール周辺部にテーパを形成すること
ができるため、次の工程で、コンタクトホール２２に配
線２５を形成する際、従来の様に局部的に膜厚が薄い部
分ができることなく、一様な厚みにでき、配線２５の信
頼性を向上できる。
■、チタンシリサイド層２４の存在により、ソース、ド
レイン領域１６〜１９を浅く形成することができ、素子
の微細化が可能となる。
レイン領域１６〜１９を浅く形成することができ、素子
の微細化が可能となる。
実施例２
まず、実施例１の第１図（ａ）と同様にしてシリコン基
板１１にソース、ドレイン領域１６〜１９及びゲート電
極１５ａ、１５ｂ等を形成し、更にソース、ドレイン領
域１６〜１９の表面にチタンシリサイド膜２４を形成し
た後、ＳｉＯ２膜２０、リンドープガラス膜２１を形成
した（第２図（ａ）図示）。つづいて、前記チタンシリ
サイド膜２４に対応するガラス膜２１、ＳｉＯ２膜２０
を夫々選択的にエツチング除去し、コンタクトホール２
２を形成したく第２図（ｂ）図示）。以下、実施例１と
同様にして相補型ＭｏＳトランジスタを製造した。
板１１にソース、ドレイン領域１６〜１９及びゲート電
極１５ａ、１５ｂ等を形成し、更にソース、ドレイン領
域１６〜１９の表面にチタンシリサイド膜２４を形成し
た後、ＳｉＯ２膜２０、リンドープガラス膜２１を形成
した（第２図（ａ）図示）。つづいて、前記チタンシリ
サイド膜２４に対応するガラス膜２１、ＳｉＯ２膜２０
を夫々選択的にエツチング除去し、コンタクトホール２
２を形成したく第２図（ｂ）図示）。以下、実施例１と
同様にして相補型ＭｏＳトランジスタを製造した。
しかるに、実施例２によれば、実施例１と同様な効果を
得ることができる。
得ることができる。
なお、上記実施例では、高融点金属としてチタンを用い
たが、これに限らず、例えばタングステン、モリブデン
等を用いてもよい。
たが、これに限らず、例えばタングステン、モリブデン
等を用いてもよい。
以上詳述した如く本発明によれば、コンタクト抵抗の増
大の防止、拡散層への異種不純物の混入の防止、配線の
信頼性の向上、素子の微細化を達成できる相補型半導体
装置の製造方法を提供できるものである。
大の防止、拡散層への異種不純物の混入の防止、配線の
信頼性の向上、素子の微細化を達成できる相補型半導体
装置の製造方法を提供できるものである。
第１図（ａ）〜（ｅ）は本発明の実施例１に係る相補型
ＭＯＳトランジスタの製造方法を工程順に示す断面図、
第２図（ａ）、ｌ）は本発明の実施例２に係る相補型Ｍ
ＯＳトランジスタの製造方法を工程順に示す断面図、第
３図は従来の半導体装習の断面図である。 １１・・・Ｐ型の（１００）基板、１２・・・Ｎ型のウ
ェル、１３・・・素子分離領域、１４ａ、１４ｂ・・・
ゲート酸化膜、１５ａ、１５ ｂ−・・ゲート電極、１
６．１８・・・ソース領域、１７．１９・・・ドレイン
領域、２ｏ・・・ＳｉＯ２膜、２１・・・リンドープガ
ラス膜、２２・・・コンタクトホール、２３・・・Ｔｉ
１Ｉ、２４・・・チタンシリサイド膜、２５・・・配線
。
ＭＯＳトランジスタの製造方法を工程順に示す断面図、
第２図（ａ）、ｌ）は本発明の実施例２に係る相補型Ｍ
ＯＳトランジスタの製造方法を工程順に示す断面図、第
３図は従来の半導体装習の断面図である。 １１・・・Ｐ型の（１００）基板、１２・・・Ｎ型のウ
ェル、１３・・・素子分離領域、１４ａ、１４ｂ・・・
ゲート酸化膜、１５ａ、１５ ｂ−・・ゲート電極、１
６．１８・・・ソース領域、１７．１９・・・ドレイン
領域、２ｏ・・・ＳｉＯ２膜、２１・・・リンドープガ
ラス膜、２２・・・コンタクトホール、２３・・・Ｔｉ
１Ｉ、２４・・・チタンシリサイド膜、２５・・・配線
。
Claims (6)
- （１）、Ｎ型拡散層、Ｐ型拡散層及びゲート電極を夫々
形成した半導体基板上に絶縁膜を形成する工程と、前記
Ｎ型拡散層、Ｐ型拡散層に夫々対応する前記絶縁膜を選
択的にエッチング除去しコンタクトホールを形成する工
程と、このコンタクトホールから露出するＮ型拡散層、
Ｐ型拡散層表面に高融点金属のシリサイド膜を形成する
工程と、前記基板表面を加熱することにより前記コンタ
クトホール周辺部の前記絶縁膜の少なくとも一部を溶融
しテーパを形成する工程と、前記コンタクトホールに配
線を形成する工程とを具備することを特徴とする相補型
半導体装置の製造方法。 - （２）、Ｎ型拡散層、Ｐ型拡散層表面に高融点金属のシ
リサイド膜を形成した後、コンタクトホールからＮ型拡
散層中にはｎ型不純物を、かつＰ型拡散層中にはｐ型不
純物をイオン注入し、その後基板表面を加熱することを
特徴とする特許請求の範囲第１項記載の相補型半導体装
置の製造方法。 - （３）、Ｎ型拡散層、Ｐ型拡散層表面に高融点金属のシ
リサイド膜を形成した後、Ｎ型拡散層、Ｐ型拡散層中に
シリコンをイオン注入し、その後基板表面を加熱するこ
とを特徴とする特許請求の範囲第１項記載の相補型半導
体装置の製造方法。 - （４）、半導体基板上にＮ型拡散層、Ｐ型拡散層及びゲ
ート電極を夫々形成する工程と、前記Ｎ型拡散層、Ｐ型
拡散層表面に高融点金属のシリサイド膜を形成する工程
と、前記基板上に絶縁膜を形成する工程と、前記Ｎ型拡
散層、Ｐ型拡散層上のシリサイド膜に夫々対応する前記
絶縁膜を選択的にエッチング除去しコンタクトホールを
形成する工程と、前記基板表面を加熱することにより前
記コンタクトホール周辺部の前記絶縁膜の少なくとも一
部を溶融しテーパを形成する工程と、前記コンタクトホ
ールに配線を形成することを具備するこを特徴とする相
補型半導体装置の製造方法。 - （５）、Ｎ型拡散層、Ｐ型拡散層表面に高融点金属のシ
リサイド層を形成した後、コンタクトホールからＮ型拡
散層中にはｎ型不純物を、かつＰ型拡散層中にはｐ型不
純物をイオン注入し、その後基板表面を加熱することを
特徴とする特許請求の範囲第４項記載の相補型半導体装
置の製造方法。 - （６）、Ｎ型拡散層、Ｐ型拡散層表面に高融点金属のシ
リサイド膜を形成した後、Ｎ型拡散層、Ｐ型拡散層中に
シリコンをイオン注入し、その後基板表面を加熱するこ
とを特徴とする特許請求の範囲第４項記載の相補型半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276138A JPS61156853A (ja) | 1984-12-28 | 1984-12-28 | 相補型半導体装置の製造方法 |
| US06/813,142 US4743564A (en) | 1984-12-28 | 1985-12-24 | Method for manufacturing a complementary MOS type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276138A JPS61156853A (ja) | 1984-12-28 | 1984-12-28 | 相補型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156853A true JPS61156853A (ja) | 1986-07-16 |
| JPH0147018B2 JPH0147018B2 (ja) | 1989-10-12 |
Family
ID=17565305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276138A Granted JPS61156853A (ja) | 1984-12-28 | 1984-12-28 | 相補型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222470A (ja) * | 1988-03-01 | 1989-09-05 | Nec Corp | 半導体装置 |
-
1984
- 1984-12-28 JP JP59276138A patent/JPS61156853A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222470A (ja) * | 1988-03-01 | 1989-09-05 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0147018B2 (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242385B2 (ja) | ||
| JPH1126597A (ja) | 半導体装置の製造方法 | |
| US4348802A (en) | Process for producing a semiconductor device | |
| US5086006A (en) | Semiconductor device and method of production | |
| JPS61156853A (ja) | 相補型半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS60124972A (ja) | 半導体装置の製造方法 | |
| JPS61110462A (ja) | 半導体装置およびその製造方法 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPS5988868A (ja) | 半導体装置の製造方法 | |
| JPS61102781A (ja) | 電界効果トランジスタの製造方法 | |
| JPS639658B2 (ja) | ||
| JPS613461A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS60217666A (ja) | 半導体装置の製造方法 | |
| JPH09107101A (ja) | 半導体装置の製造方法 | |
| JPS586138A (ja) | リンケイ酸ガラス被膜の平担化方法 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS60217667A (ja) | 半導体装置の製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS61220468A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |