JPS613461A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS613461A JPS613461A JP12465784A JP12465784A JPS613461A JP S613461 A JPS613461 A JP S613461A JP 12465784 A JP12465784 A JP 12465784A JP 12465784 A JP12465784 A JP 12465784A JP S613461 A JPS613461 A JP S613461A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- wiring
- layer
- oxide film
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000003870 refractory metal Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 238000009792 diffusion process Methods 0.000 description 28
- 230000005669 field effect Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３−１．技術分野
本発明は半導体装置の製造方法に係シ、とくに電界効果
型半導体装置のゲート電極及び配線上と、拡散層上に同
時に、かつ、自己整合的に高融点金属のシリサイドを形
成する方法に関するものである。
型半導体装置のゲート電極及び配線上と、拡散層上に同
時に、かつ、自己整合的に高融点金属のシリサイドを形
成する方法に関するものである。
３−２− 従来技術
従来、電界効果型トランジスタのソース・ドレイン拡散
層上と、ゲート電極及び配線上に自己整合的に高融点金
属のシリサイドを形成するには、前記ゲート電極及び配
線の側面に熱酸化膜を残して、ゲート電極及び配線上部
と前記拡散層上部を露出させ、然る後、全面に高融点金
属膜を被着させ、シリコンが露出している部分でのみシ
リサイド化反応を生じせしめ、シリサイド層を形成した
後、未反応の前記高融点金属膜を除去するという方法が
用いられて来た。上記の様な従来方法では、浅い接合（
本発明に於ける浅い接合とは、接合深さが０．５μｍ以
下のものを意味する。）を有する拡散層の上部を高融点
金属のシリサイド化する場合、シリサイド層が、前記拡
散層の接合よりも深く形成される場合があシ、接合がリ
ーク特性を示すか、あるいは、接合がショートする危険
がある。
層上と、ゲート電極及び配線上に自己整合的に高融点金
属のシリサイドを形成するには、前記ゲート電極及び配
線の側面に熱酸化膜を残して、ゲート電極及び配線上部
と前記拡散層上部を露出させ、然る後、全面に高融点金
属膜を被着させ、シリコンが露出している部分でのみシ
リサイド化反応を生じせしめ、シリサイド層を形成した
後、未反応の前記高融点金属膜を除去するという方法が
用いられて来た。上記の様な従来方法では、浅い接合（
本発明に於ける浅い接合とは、接合深さが０．５μｍ以
下のものを意味する。）を有する拡散層の上部を高融点
金属のシリサイド化する場合、シリサイド層が、前記拡
散層の接合よりも深く形成される場合があシ、接合がリ
ーク特性を示すか、あるいは、接合がショートする危険
がある。
そのため、従来方法では、ある程度の深い接合（本発明
に於ける深い拡散層とは接合深さが０．５μｍ以上のも
のを意味する。）を有した拡散層の上部をシリサイド化
する場合に限って、使用されていた。高集積度の電界効
果型半導体集積回路を製造する場合には、短ゲート長の
トランジスタを形成するだめの浅い接合を有した拡散層
の形成が絶対に必要であり、かつ、集積回路の高速化の
ためには、拡散層の低抵抗化が必要である。
に於ける深い拡散層とは接合深さが０．５μｍ以上のも
のを意味する。）を有した拡散層の上部をシリサイド化
する場合に限って、使用されていた。高集積度の電界効
果型半導体集積回路を製造する場合には、短ゲート長の
トランジスタを形成するだめの浅い接合を有した拡散層
の形成が絶対に必要であり、かつ、集積回路の高速化の
ためには、拡散層の低抵抗化が必要である。
従って、従来方法では、高集積度の電界効果型半導体集
積回路の浅い接合を有した拡散層上部を、拡散層の接合
特性を損うことなく、シリサイド化することは困難であ
る。
積回路の浅い接合を有した拡散層上部を、拡散層の接合
特性を損うことなく、シリサイド化することは困難であ
る。
３−３、発明の目的
本発明の目的は、電界効果型半導体装置のゲート電極及
び配線上と、拡散層上に同時にかつ、自己整合的に高融
点金属のシリサイド層を形成する方法の内、特に浅い接
合を有する拡散層上に於いても、接合の電気的特性を損
うことなく、前記拡散層上部にシリサイド層を形成する
ことを可能ならしめる半導体装置の製造方法を提供する
ものである。
び配線上と、拡散層上に同時にかつ、自己整合的に高融
点金属のシリサイド層を形成する方法の内、特に浅い接
合を有する拡散層上に於いても、接合の電気的特性を損
うことなく、前記拡散層上部にシリサイド層を形成する
ことを可能ならしめる半導体装置の製造方法を提供する
ものである。
３−４１発明の構成
上記目的を達成するための本発明の構成を次に説明する
。本発明は電界効果型半導体装置のゲート電極及び配線
上と、拡散層上°に、同時に、かつ、自己整合的に高融
点金属のシリサイド層を形成するに当り、前記ゲート電
極及び配線の側面に熱酸化膜を残して、ゲート電極及び
配線上部の多結晶シリコンと、拡散層上部のシリコン基
板を露出させ、然る後、選択的なエピタキシャル成長法
によって、拡散層上に単結晶シリコン、ゲート電極及び
配線上に多結晶シリコンを成長させるか、或いはＣＶＤ
法によって、選択的に多結晶シリコンを拡散層上とゲー
ト電極及び配線上に成長させ、然る後、半導体基板上、
全面に高融点金属膜を被着させ、熱処理を施し、選択的
に成長させた前記シリコン層のみをシリサイド化し、熱
酸化膜上の未反応の高融点金属膜を除去し、拡散層上と
ゲート電極及び配線上に自己整合的に高融点金属のシリ
サイド層を形成するという特徴を有する半導体装置の製
造方法である。
。本発明は電界効果型半導体装置のゲート電極及び配線
上と、拡散層上°に、同時に、かつ、自己整合的に高融
点金属のシリサイド層を形成するに当り、前記ゲート電
極及び配線の側面に熱酸化膜を残して、ゲート電極及び
配線上部の多結晶シリコンと、拡散層上部のシリコン基
板を露出させ、然る後、選択的なエピタキシャル成長法
によって、拡散層上に単結晶シリコン、ゲート電極及び
配線上に多結晶シリコンを成長させるか、或いはＣＶＤ
法によって、選択的に多結晶シリコンを拡散層上とゲー
ト電極及び配線上に成長させ、然る後、半導体基板上、
全面に高融点金属膜を被着させ、熱処理を施し、選択的
に成長させた前記シリコン層のみをシリサイド化し、熱
酸化膜上の未反応の高融点金属膜を除去し、拡散層上と
ゲート電極及び配線上に自己整合的に高融点金属のシリ
サイド層を形成するという特徴を有する半導体装置の製
造方法である。
３−５．実施例の説明
これを第１図によυ具体的に説明すれば下記のとおシで
ある。
ある。
第１図（ａ）二通常の方法によって、トランジスタ領域
とフィールド領域２に分け、トランジスタ領域にゲート
酸化膜３を形成し、多結晶シリコンをパターンニングし
て、ゲート電極及び配線となるべき、多結晶シリコン４
を残す。然る後、多結晶シリコンゲート電極をマスクと
して、半導体基板１と逆導電型の不純物のイオン注入を
行ない、自己整合的に、ソース・ドレイン拡散層５を形
成し、半導体基板表面とゲート電極及び配線表面に熱酸
化膜６を形成する。
とフィールド領域２に分け、トランジスタ領域にゲート
酸化膜３を形成し、多結晶シリコンをパターンニングし
て、ゲート電極及び配線となるべき、多結晶シリコン４
を残す。然る後、多結晶シリコンゲート電極をマスクと
して、半導体基板１と逆導電型の不純物のイオン注入を
行ない、自己整合的に、ソース・ドレイン拡散層５を形
成し、半導体基板表面とゲート電極及び配線表面に熱酸
化膜６を形成する。
第１図（ｂ）：前記熱酸化膜６を異方性プラズマエツチ
ングを行ない、ゲート電極及び配線の側面にのみ前記熱
酸化膜６を残し、前記拡散層５と前記ゲート電極及び配
線上部のシリコンを露出させる。
ングを行ない、ゲート電極及び配線の側面にのみ前記熱
酸化膜６を残し、前記拡散層５と前記ゲート電極及び配
線上部のシリコンを露出させる。
第１図（Ｃ）：選択的な半導体層成長法により、前記拡
散層上部に単結晶シリコン７、前記ゲート電極及び配線
上部に多結晶シリコン７を成長させるか、若しくは、Ｃ
ＶＤ法により、前記拡散層上部と前記ゲート電極及び配
線上部に選択的に多結晶シリコン７を成長させる。
散層上部に単結晶シリコン７、前記ゲート電極及び配線
上部に多結晶シリコン７を成長させるか、若しくは、Ｃ
ＶＤ法により、前記拡散層上部と前記ゲート電極及び配
線上部に選択的に多結晶シリコン７を成長させる。
第１図（ｄ）：半導体基板１上全面に高融点金属８をス
パッタ法又は蒸着法により被着させる。
パッタ法又は蒸着法により被着させる。
第４図（ｅ）：高融点金属のシリサイド層を形成するた
めの熱処理を行ない、前記拡散層上とゲート電極及び配
線上に成長させた単結晶シリコン層若しくは、多結晶シ
リコン層をシリサイド化する９、然る後、熱酸化膜上に
残った未反応の高融点金属膜を除去する。
めの熱処理を行ない、前記拡散層上とゲート電極及び配
線上に成長させた単結晶シリコン層若しくは、多結晶シ
リコン層をシリサイド化する９、然る後、熱酸化膜上に
残った未反応の高融点金属膜を除去する。
第１図（ｆ）二層間絶縁膜ｉｏを成長させ、所定の位置
にコンタクト孔を開孔し、金属配線１１を施す。図は本
発明の半導体装置の最終工程断面図である。
にコンタクト孔を開孔し、金属配線１１を施す。図は本
発明の半導体装置の最終工程断面図である。
３−６９発明の効果
本発明の製造方法により、電界効果型半導体装置の拡散
層上と、ゲート電極及び配線上に高融点金属のシリサイ
ド層を形成する時、拡散層の接合が浅い場合、さらに被
着した高融点金属膜が厚い場合においても、拡散層上に
成長させた単結晶シリコン又は多結晶シリコン層にシリ
サイド層が形成されるだめ、シリサイド層が拡散層の接
合を突き抜け、拡散層の接合特性を劣化させることがな
く、さらに、拡散層上のシリサイド層を厚く形成するこ
とも可能となり、低い層抵抗を実現できる、さらに、ン
ース・ドレイン拡散層上及びゲート電極上に於いても自
己整合的に高融点金属のシリサイド層が形成されるため
微細な電界効果半導体装置に適用できるという効果があ
る。
層上と、ゲート電極及び配線上に高融点金属のシリサイ
ド層を形成する時、拡散層の接合が浅い場合、さらに被
着した高融点金属膜が厚い場合においても、拡散層上に
成長させた単結晶シリコン又は多結晶シリコン層にシリ
サイド層が形成されるだめ、シリサイド層が拡散層の接
合を突き抜け、拡散層の接合特性を劣化させることがな
く、さらに、拡散層上のシリサイド層を厚く形成するこ
とも可能となり、低い層抵抗を実現できる、さらに、ン
ース・ドレイン拡散層上及びゲート電極上に於いても自
己整合的に高融点金属のシリサイド層が形成されるため
微細な電界効果半導体装置に適用できるという効果があ
る。
本発明の製造方法はＮチャンネル型電界効果半導体装置
及びＰチャンネル型電界効果半導体装置に対して容易に
適用でき、高速かつ、高集積度なる電界効果型半導体集
積回路の製造を可能ならしめるものである。
及びＰチャンネル型電界効果半導体装置に対して容易に
適用でき、高速かつ、高集積度なる電界効果型半導体集
積回路の製造を可能ならしめるものである。
第１図ｔａｌ、 ｔｂｌ、 ＦＣ）、 （ｄ）、 （ｅ
）、げ）は本発明による電界効果型半導体装置の製造工
程断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート酸化膜、４・・・・・・
ゲート電極、５・・・・・・ンース・ドレイン拡散層、
６・・・・・・熱酸化膜、７・・・・・・単結晶シリコ
ン又は多結晶シリコン、８・・・・・・高融点金属膜、
９・・・・・・高融点金属のシリサイド層、１０・・・
・・・層間絶縁膜、１１・・・・・・金属配線である。 ￥１回 ￥１回
）、げ）は本発明による電界効果型半導体装置の製造工
程断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート酸化膜、４・・・・・・
ゲート電極、５・・・・・・ンース・ドレイン拡散層、
６・・・・・・熱酸化膜、７・・・・・・単結晶シリコ
ン又は多結晶シリコン、８・・・・・・高融点金属膜、
９・・・・・・高融点金属のシリサイド層、１０・・・
・・・層間絶縁膜、１１・・・・・・金属配線である。 ￥１回 ￥１回
Claims (1)
- 一導電型半導体基板に設けられた逆導電型の不純物領域
と、多結晶シリコンより成るゲート電極と及び配線層と
のそれぞれの上表面部に高融点金属のシリサイド層を形
成するに当り、前記ゲート電極及び配線層の側面に熱酸
化膜を残して、前記ゲート電極及び配線層の上部と、前
記不純物領域の上部を露出させる工程と、選択的に前記
ゲート電極及び配線層上に多結晶シリコン又は単結晶シ
リコンの半導体層を各々成長させる工程と、前記半導体
基板上全面に高融点金属膜を被着する工程と、熱処理を
することにより前記半導体層と前記高融点金属とのシリ
サイドを形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12465784A JPS613461A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12465784A JPS613461A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613461A true JPS613461A (ja) | 1986-01-09 |
Family
ID=14890823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12465784A Pending JPS613461A (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115376A (ja) * | 1985-10-30 | 1988-05-19 | ハリス コーポレイション | Ｍｏｓ電界効果トランジスタとその製造法 |
| US5571735A (en) * | 1994-06-21 | 1996-11-05 | Nec Corporation | Method of manufacturing a semiconducter device capable of easily forming metal silicide films on source and drain regions |
| US5906322A (en) * | 1996-08-29 | 1999-05-25 | Kabushiki Kaisha Harmo Souken | Crusher and movable section for the same |
-
1984
- 1984-06-18 JP JP12465784A patent/JPS613461A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115376A (ja) * | 1985-10-30 | 1988-05-19 | ハリス コーポレイション | Ｍｏｓ電界効果トランジスタとその製造法 |
| US5571735A (en) * | 1994-06-21 | 1996-11-05 | Nec Corporation | Method of manufacturing a semiconducter device capable of easily forming metal silicide films on source and drain regions |
| US5906322A (en) * | 1996-08-29 | 1999-05-25 | Kabushiki Kaisha Harmo Souken | Crusher and movable section for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPS6042866A (ja) | 半導体装置及びその製造方法 | |
| JP2543416B2 (ja) | 半導体装置 | |
| JPS613461A (ja) | 半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6310896B2 (ja) | ||
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JP2632159B2 (ja) | 半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62245657A (ja) | 半導体装置の製造方法 | |
| JPH11186546A (ja) | 半導体装置及びその製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS61220468A (ja) | 半導体装置 | |
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62115776A (ja) | 半導体装置の製造方法 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS5947473B2 (ja) | 半導体装置の製造方法 | |
| JPH04114477A (ja) | Ｍｉｓ電界効果トランジスタ |