JPS596073B2 - ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ - Google Patents

ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ

Info

Publication number
JPS596073B2
JPS596073B2 JP7257975A JP7257975A JPS596073B2 JP S596073 B2 JPS596073 B2 JP S596073B2 JP 7257975 A JP7257975 A JP 7257975A JP 7257975 A JP7257975 A JP 7257975A JP S596073 B2 JPS596073 B2 JP S596073B2
Authority
JP
Japan
Prior art keywords
insulating film
source
silicon
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7257975A
Other languages
English (en)
Other versions
JPS51148378A (en
Inventor
一成 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7257975A priority Critical patent/JPS596073B2/ja
Publication of JPS51148378A publication Critical patent/JPS51148378A/ja
Publication of JPS596073B2 publication Critical patent/JPS596073B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、製造工程を簡略化した絶縁ゲート形電界効果
トランジスタの製造方法に関するものである。
絶縁ゲート形電界効果トランジスタは、半導体基板上に
ゲート絶縁膜を形成し、この上に被着したゲート電極に
より、半導体表面の導電度を制御するトランジスタで、
一般的には、半導体基板として、シリコン・ゲート絶縁
膜として、シリコン基板を熱酸化して得られる二酸シリ
コン・ゲート電極としてアルミニウムが多用されている
ゲート電極として、モリブデン、タングステン等の高融
点金属、シリコンなどを使用すれば、ゲート電極をマス
クとしてゲート絶縁膜のパターニング及びソース・ドレ
イン拡散が行える結果、いわゆるゲートとソース・ドレ
イン領域の自己位置合せ(アルファライン)ができ、小
形のトランジスタが製作できるので、最近の高密度集積
回路では、シリフンゲートトランジスタが用いられる傾
向にある。トランジスタの小形化のためには、別の方策
も考えられており、一つの解決法は、ソース・ドレイン
の拡散深さを小さくして、ゲート下への横方向拡散を抑
制し、ショートチャンネルとするものである。
このショートチャンネル、シリコンゲート、トランジス
タの製造工程を図面により説明すると、第1図はこのト
ランジスタの断面図であつて、1はP型シリコン基板、
2は二酸化シリコンのフィールド絶縁膜、3は薄い二酸
化シリコンのゲート絶縁膜、4は多結晶シリコンのゲー
ト電極、5は燐シリケートガラス(PSG)膜、6はノ
ース領域、1はドレイン領域である。
このトランジスタの製造工程は次の通りである。
(ハ P型シリコン基板1を用意し、熱酸化で厚い二酸
化シリコンのフィールド絶縁膜2を全面に、生成する。
(2)トランジスタを形成すべき表面領域にて絶縁膜2
をフォトエッチングにより選択除去し、再酸化により、
およそ1000λの厚さの二酸化シリコンを生成してゲ
ート絶縁膜3とする。
(3)気相成長法を適用して、多結晶シリコンを全面に
生成する。シリコンのソースは通常はモノシラン(Si
H4)である。フォトエッチングにより、多結晶シリコ
ンを選択除去し、ゲート電極4を形成する。この際ゲー
ト絶縁膜3はエッチングせずに残しておく。)− (4)フオトレジストを塗布し、電極コンタクトを形成
すべき部分にてレジストを除去し、ゲート絶縁膜に開口
9を設ける。
(5)表面に拡散すべき不純物としての燐を含んだPS
G膜5を気相成長法により被着する。
燐のソースはフオスフイン(PH3)であり、シリコン
のソースはSiH4で酸素雰囲気中で反応させることに
よりPSGが生成する。後述するが、このPSGは次工
程で軟化溶融させるため、燐濃度は比較的高く選ぶ。P
H3の流量と(PH3の流量+SiH4の流量)の比が
20〜30%であるようにする。(6)ンース・ドレイ
ン領域の形成のため加熱処理を施す。
シリコン基板に直接PSGが付着しているコンタクト部
では、比較的深く拡散されるが、ゲート近傍にはゲート
絶縁膜を残してあるので、上層にあるPSGと反応が進
んでシリコン表面に達するまでシリコンへの拡散を生ぜ
ず従つて、比較的浅いソース領域6aとドレイン領域7
aが形成できる。このような拡散はメルト・スルー方式
と称されている。(7)フオトエツチングを適用して、
開口9内のPSG5を除去し、電極コンタクト窓10を
設ける。
(8)窓10の断面をなめらかにして電極配線の断線を
防止するため、およそ1100℃で所定時間アニールを
施し、PSG5を軟化溶融させると、PSG5の表面は
なめらかとなり、かつ窓10ではその角がとれてなめら
かとなる。
この結果を第2図に示す。上記の製造工程をみると、工
程数が多く、小形で高性能のトランジスタを得るには長
時間を要し、生産性が悪い。
また開口9内に窓10を位置合せしなければならず、又
上記の工程(8)で、熱処理が入ると先に浅くソース・
ドレインの浅い拡散領域6a,7aが再拡散してその深
さを広げるので、より一層のシヨートチャンネル化の障
害となる。本発明は、かかる欠点に鑑みて、製造工程の
簡略化された絶縁ゲート形電界効果トランジスタの製造
方法を提供することを目的とするものである。また本発
明は、ソース・ドレインの拡散と同時にコンタクト窓に
傾斜を付すことのできるトランジスタの製造方法を提供
せんとするものである。更に、本発明はソース・ドレイ
ンの形成後に高温度の熱処理が入らず、従つてより一層
のシヨートチヤンネル化が図れるトランジスタの製造方
法を提供せんとするものである。この目的のため、本発
明では、ゲート絶縁膜を備える半導体基板のソース・ド
レイン領域を形成すべき半導体表面を露出した後、不純
物を含む絶縁膜を付着し、該ソース・ドレイン領域内の
電極コンタクト部を露出すべく該絶縁膜に開口を設けこ
の後、ソース・ドレインを形成する不純物と同じ導電型
の不純物をイオン注入し、次いで非酸化性雰囲気中での
加熱処理により、該絶縁膜中の不純物を拡散して、ソー
ス・ドレイン領域を形成すると共に、該絶縁膜を軟化し
て、該開口の断面をなめらかに傾斜させ、次いで、該開
口に電極コンタクトを設ける工程が含まれることを特徴
とする絶縁ゲート形電界効果トランジスタの製造方法と
するものである。
以下図面を参照して本発明を詳細に説明しよう。第3図
乃至第6図は本発明実施例になるシリコンゲート形電界
効果トランジスタの製造過程を示す断面図である。
第3図 (1) P型シリコン基板11を用意し、表面に熱酸化
で厚いフイールド酸化膜12を生成する。
(2) トランジスタを形成すべき表面領域にて絶縁膜
12をフオトエツチングにより選択除去し、1100℃
、50分の加熱処理を乾燥酸素雰囲気中にて施せば、厚
さ1000λの二酸化シリコンが生成し、これをゲート
絶縁膜13とする。(3)気相成長法を適用して、多結
晶シリコンを、5000λの厚さで全面に生成する。気
相成長は0.2T0rr以下の減圧系で行えば、多数枚
の基板に均一な膜厚で成長を行える。フオトエツチング
により多結晶シリコンを選択除去し、ゲート電極14を
形成する。
この際ゲート絶縁膜13はエツチングしない。(4)フ
オトレジストを塗布し、電極コンタクトを形成すべき部
分にてレジストを除去し、エツチングしてゲート絶縁膜
に開口19を施ける。
第4図(5)表面に拡散すべき不純としての燐を含んだ
PSG膜15を気相成長法により1μの厚さに被着する
燐濃度は前記のパーセント表示で、30%のものを生成
した。フオトエツチングを適用して、開口19内に電極
コンタクト窓20を設ける。
第5図 (6)イオン注入法を適用して燐イオンを150keV
・1015cr1iのドーズ量にて打込む。
この場合、ピーク濃度位置はシリコン表面より、190
0λの位置にある。この注入条件では、次の拡散条件で
は、表面濃度1020cm−3に達するものである。尚
注入層は21で示す。第6図(7)非酸化性の乾燥窒素
雰囲気中で1100℃、10分の加熱処理を施す。
酸化膜13によつて拡散の制限された浅いソース領域1
6a、ドレイン領域17aの深さは0.5μであるが、
他のソース領域16、ドレイン領域17はおよそ2μの
深さとなる。この加熱処理で、PSGl5は軟化、溶融
するから表面はなめらかとなると共に、窓20の角部も
とれてゆるやかとなる。
また加熱雰囲気は非酸化性雰囲気であるから窓20内で
露出しているシリコン表面は酸化されず、且つ表面不純
物濃度は上記の通り102れcm−3に達するものでこ
こに直接アルミニウム等の電極材料を被着し必要あれば
アニールを施せば良好なオーミツクコンタクトが形成で
きる。上記の工程において、イオン注入工程を省き、拡
散処理を通常のガス拡散を用いれば、上記と同じ接合形
状が実現されるが、この場合、窓20内のシリコン表面
は酸化され、従つてコンタクト窓あけには再度のエツチ
ングが必要となる。
高密度の集積回路ではコンタクト窓内に更に窓あけをす
るのは技術的に極めて困難であり、従つて全面エツチン
グを適用するが、このときPSGも極めて早くエツチン
グされるので安定な特性のトランジスタを得る上で好ま
しくない。さて、上記の工程を振返つてみると本発明の
工程ではイオン注入装置を必要とするが、この装置は現
在では各種半導体デバイスの製造に用いられており、特
種のものである必要はないものであつて、第1図及び第
2図に関連して説明した工程(8)は完全に不要となつ
ており、工程(7)におけるような高度の位置合せ操作
も不要となつている。即ち第1図の窓10を設けるため
には窓10は開口9内に位置させる必要があり、窓10
が開口9にまたがるときは、浅い拡散領域6a,7a上
に電極材料であるアルミニウムが付着することになり、
このアルミニウムはシリコンと容易に反応して、シリコ
ン内にアルミニウムが侵入してゆき、浅い接合を破壊す
る危険がある。これに対して上記の本発明においては、
窓20が開口19にまたがるとしても、PSGのエツチ
ングプレートは熱酸化膜に比べて約10倍に調製できる
から、実質的に酸化膜13のエツチングを防げるもので
あり、仮りに酸化膜13がエツチングされたとしても、
該部にはイオン注入が施されて深い位置に接合が形成さ
れ、且つ浅い領域16a,17aの長さが変るだけで特
性上は何等さしつかえない。一層簡略化された製造法を
次に示す。
第7図は、この製造方法を示す断面図で、最も基礎的な
シリコンゲート、トランジスタの製造方法である。
(1) P型シリコン基板22を用意し、表面に熱酸化
で厚いフイールド酸化膜23を生成する。
(2) トランジスタを形成すべき表面領域にて絶縁膜
23をフオトエツチングにより選択除去し、1100℃
、50分の加熱処理を乾燥酸素雰囲気中にて施せば厚さ
1000λの二酸化シリコンが生成し、これをゲート絶
縁膜24とする。(3)気相成長法を適用して多結晶シ
リコンを5000λの厚さで全面に生成する。フオトエ
ツチングにより多結晶シリコンを選択除去し、ゲート電
極25を形成する。
続いて多結晶シリコンのゲート25をマスクとして弗酸
系エツチング液で露出しているゲート絶縁膜24を全て
除去する。(4)気相成長法によりPSG膜26を1μ
の厚さに被着する。
燐濃度は前記のパーセント表示で30%のものを生成し
た。フオトエツチングを適用して、電極コンタクト窓2
7をPSG膜26に設ける。
(5)以後、第5図の工程(6)、第6図(7)を施せ
ば第6図と同様のシヨートチヤンネルMOSトランジス
タが製作でき、この方法では一層製造工程が簡略化され
ていることは明らかである。
上記の如く、本発明では、ソース・ドレイン拡散に先立
ち、ソース・ドレインのコンタクト窓あけを行ない、該
部にイオン注入を施した後、非酸化性雰囲気中で拡散処
理と共に固体一固体拡散に用いた絶縁膜を軟化溶融せし
めるようにしたのでコンタクト窓の角がゆるやかとなり
、且つ表面は平担となるので電極配線の断線は生ぜずク
ロスオーバー個所での断線障害も発生しないで、シヨー
トチヤンネルトランジスタを簡略化された工程で製作で
きる利点がある。
【図面の簡単な説明】
第1図及び第2図は従来のシリコンゲート形MOSトラ
ンジスタの製造過程を示すシリコン基板の各断面図、第
3図乃至第6図は本発明の一実施例になるトランジスタ
の製造過程を示すシリコン基板の各断面図、第7図は他
の実施例になるトランジスタの製造過程を示すシリコン
基板の断面図である。

Claims (1)

    【特許請求の範囲】
  1. 1 ゲート絶縁膜を備える半導体基板のソース・ドレイ
    ン領域を形成すべき半導体表面を露出した後不純物を含
    む絶縁膜を付着し、該ソース・ドレイン領域内の電極コ
    ンタクト部を露出すべく、該絶縁膜に開口を設けこの後
    、ソース・ドレインを形成する不純物と同じ導電型の不
    純物をイオン注入し、次いで非酸化性雰囲気中での加熱
    処理により該絶縁膜中の不純物を拡散して、ソース・ド
    レイン領域を形成すると共に、該絶縁膜を軟化して該開
    口の断面をなめらかに傾斜させ、次いで該開口に電極コ
    ンタクトを設ける工程が含まれることを特徴とする絶縁
    ゲート形電界効果トランジスタの製造方法。
JP7257975A 1975-06-14 1975-06-14 ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ Expired JPS596073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7257975A JPS596073B2 (ja) 1975-06-14 1975-06-14 ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7257975A JPS596073B2 (ja) 1975-06-14 1975-06-14 ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ

Publications (2)

Publication Number Publication Date
JPS51148378A JPS51148378A (en) 1976-12-20
JPS596073B2 true JPS596073B2 (ja) 1984-02-08

Family

ID=13493421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7257975A Expired JPS596073B2 (ja) 1975-06-14 1975-06-14 ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ

Country Status (1)

Country Link
JP (1) JPS596073B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122092A (en) * 1978-03-16 1979-09-21 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit
JPS58127381A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS51148378A (en) 1976-12-20

Similar Documents

Publication Publication Date Title
US4945070A (en) Method of making cmos with shallow source and drain junctions
JPS596073B2 (ja) ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ
JPH0581051B2 (ja)
JPS6226573B2 (ja)
KR100624961B1 (ko) 메탈 게이트를 채용한 트랜지스터 제조방법
JPH0719759B2 (ja) 半導体装置の製造方法
JPS62266829A (ja) 浅い接合層の形成方法
JPH0471236A (ja) 半導体装置の製造方法
JPS5836505B2 (ja) 半導体記憶装置の製造方法
JPS61204979A (ja) 絶縁ゲート電界効果装置を製造する方法
JPS6247122A (ja) 半導体装置の製造方法
JPS5988868A (ja) 半導体装置の製造方法
JPS6059749B2 (ja) Mos型半導体装置の製造方法
JPS613461A (ja) 半導体装置の製造方法
JPS61156883A (ja) 半導体装置の製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法
JPS60217666A (ja) 半導体装置の製造方法
JPS62281351A (ja) 半導体装置の製造方法
JPH01112770A (ja) 半導体装置の製造方法
JPS63257245A (ja) 半導体集積回路装置の製造方法
JPH0527243B2 (ja)
JPS60217667A (ja) 半導体装置の製造方法
JPH02122620A (ja) 半導体装置の製造方法
JPS61119032A (ja) 半導体装置の製造方法
JPS60193330A (ja) 半導体への不純物拡散方法