JPS58127381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58127381A JPS58127381A JP1036482A JP1036482A JPS58127381A JP S58127381 A JPS58127381 A JP S58127381A JP 1036482 A JP1036482 A JP 1036482A JP 1036482 A JP1036482 A JP 1036482A JP S58127381 A JPS58127381 A JP S58127381A
- Authority
- JP
- Japan
- Prior art keywords
- lamp
- source
- radiated light
- semiconductor substrate
- glass flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 19
- 230000005469 synchrotron radiation Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- 229910052736 halogen Inorganic materials 0.000 abstract description 3
- 150000002367 halogens Chemical class 0.000 abstract description 3
- 230000020169 heat generation Effects 0.000 abstract 2
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 230000005855 radiation Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。特にＭＯ８！
半導体基板表面の平担化において有効である。
半導体基板表面の平担化において有効である。
従来段差構造を持つ半導体基板表面のＰ８ＧＩＩグラス
７０−は電気炉を用いて１０００℃程度に長時間加熱す
るのが通例であった。しかるに高温で長時間加熱する場
合は半導体基板内の不純物拡散が大きく、ＭＯ８！半導
体装置ではソース・ドレインの接合深さおよび横拡がり
が大きくなり半導体の小型化に対する制限が生じるとい
う欠点があった。
７０−は電気炉を用いて１０００℃程度に長時間加熱す
るのが通例であった。しかるに高温で長時間加熱する場
合は半導体基板内の不純物拡散が大きく、ＭＯ８！半導
体装置ではソース・ドレインの接合深さおよび横拡がり
が大きくなり半導体の小型化に対する制限が生じるとい
う欠点があった。
本１発明はかかる従来の欠点をなくするため、ｒ８Ｇ膜
表面にはイオン注入層を形成しランプを発熱源とした放
射光により熱処理しグラス７ａ−することを特徴として
いる０本発明の目的とするところは、牛導体表面の一層
の平担化・結晶欠陥の減少・一層の小皺化のなされた半
導体装置の製造方法を提供することにある。
表面にはイオン注入層を形成しランプを発熱源とした放
射光により熱処理しグラス７ａ−することを特徴として
いる０本発明の目的とするところは、牛導体表面の一層
の平担化・結晶欠陥の減少・一層の小皺化のなされた半
導体装置の製造方法を提供することにある。
以下実施例を用いて詳細に説明する。
第１図は従来及び本発明の多結晶シリコンゲー）ＭＯ１
ｉｌ型半導体装稙の製造工程であり、■のコンタクトホ
ール形成後、従来工程（Ｉ）では電気炉によるＭ、熱拡
散アニール（Ｉ）でソース・ドレインの不純物層の活性
化及びＰＥ３Ｇ絶縁層のグラス・フローを行ない、一方
本発明の実施例（１）によればＰ８Ｇ絶縁膜表面にイオ
ン注入後、ランプを発熱源とした放射光によりソース・
ドレインの不純物活性化及びＰＳＧ絶縁層のグラス・フ
ローを行なう。
ｉｌ型半導体装稙の製造工程であり、■のコンタクトホ
ール形成後、従来工程（Ｉ）では電気炉によるＭ、熱拡
散アニール（Ｉ）でソース・ドレインの不純物層の活性
化及びＰＥ３Ｇ絶縁層のグラス・フローを行ない、一方
本発明の実施例（１）によればＰ８Ｇ絶縁膜表面にイオ
ン注入後、ランプを発熱源とした放射光によりソース・
ドレインの不純物活性化及びＰＳＧ絶縁層のグラス・フ
ローを行なう。
第２図〜第５図は本発明の実施例として第１図（Ｉ）に
示した半導体装置製造工程順図である。
示した半導体装置製造工程順図である。
＃ＩＩ２図はＭＯｓ型半導体装置の第１図■コンタクト
ホール形成直後の断面図である。第３図では絶縁膜層１
の表面にイオン注入し不純物層６を形成している。８４
図ではＸθクランプよるフラッジ＾放射光７またはハロ
ゲンランプ加熱による放射光６などのランプを発熱源と
した放射光によりソース・ドレイン不純物層の活性化８
及び絶縁膜層１のグラス７ｇ−を行なう、第５図では再
びコンタクトホールを形成する。
ホール形成直後の断面図である。第３図では絶縁膜層１
の表面にイオン注入し不純物層６を形成している。８４
図ではＸθクランプよるフラッジ＾放射光７またはハロ
ゲンランプ加熱による放射光６などのランプを発熱源と
した放射光によりソース・ドレイン不純物層の活性化８
及び絶縁膜層１のグラス７ｇ−を行なう、第５図では再
びコンタクトホールを形成する。
本発明によればソース・ドレインの不純物層の活性化お
よび第２ ｙｔａ１ａ絶縁膜のグラス７０−をランプ加
熱の放射光で短時間に処理するために、ソース・ドレイ
ンの接合深さおよび横拡がりを小さく制御することが可
能になり半導体装置を一層小型化できる。また絶縁膜表
面の不純物層の放射光エネルギー吸収が大きく一層なめ
らかなグラスフローが可能である。
よび第２ ｙｔａ１ａ絶縁膜のグラス７０−をランプ加
熱の放射光で短時間に処理するために、ソース・ドレイ
ンの接合深さおよび横拡がりを小さく制御することが可
能になり半導体装置を一層小型化できる。また絶縁膜表
面の不純物層の放射光エネルギー吸収が大きく一層なめ
らかなグラスフローが可能である。
第６図〜第７図はノ１０ゲンランプ加熱による放射光の
放射時間に対する半導体基板表面の昇降濃度曲線であり
、Ｐ工１）−８ＯＲ制御方式により昇降温度曲線が設定
される。ランプを発熱源とした放射光により熱処理する
時第６図の昇降温度曲線または第７図（２）の昇降温度
曲線にて半導体基板を加熱すると半導体基板周辺にスリ
ップ・フィンが発生したり、半導体基板がそるという欠
点を持つ。
放射時間に対する半導体基板表面の昇降濃度曲線であり
、Ｐ工１）−８ＯＲ制御方式により昇降温度曲線が設定
される。ランプを発熱源とした放射光により熱処理する
時第６図の昇降温度曲線または第７図（２）の昇降温度
曲線にて半導体基板を加熱すると半導体基板周辺にスリ
ップ・フィンが発生したり、半導体基板がそるという欠
点を持つ。
本発明はかかる欠点をなくするため第７図（Ｉ）の昇降
温度曲線にて半導体基板を加熱する。半導体基板温度を
半導体基板内の不純物の拡散スピードが小さい温度領域
で低速昇温した後、高速で昇温・降温し短時間でグラス
フローした後、半導体基板内の不純物の拡散スピードが
小さい温度領域で低速降温している。第７図（Ｉ［）の
昇降温度にて半導体基板を加熱すると半導体基板にスリ
ップ・ラインや基板のそりが発生しない。またソース・
ドレインの接合位置の深さおよび横拡がりは第６図の昇
降温度と同程度に小さく制御できる。
温度曲線にて半導体基板を加熱する。半導体基板温度を
半導体基板内の不純物の拡散スピードが小さい温度領域
で低速昇温した後、高速で昇温・降温し短時間でグラス
フローした後、半導体基板内の不純物の拡散スピードが
小さい温度領域で低速降温している。第７図（Ｉ［）の
昇降温度にて半導体基板を加熱すると半導体基板にスリ
ップ・ラインや基板のそりが発生しない。またソース・
ドレインの接合位置の深さおよび横拡がりは第６図の昇
降温度と同程度に小さく制御できる。
本発明によればグラスフローにより半導体表面の一層の
平担化・欠陥およびそりのない、小型化のなされた半導
体装置の製造方法を与える。
平担化・欠陥およびそりのない、小型化のなされた半導
体装置の製造方法を与える。
第１図・・・・・・従来及び本発明によるＭＯ８型半導
体装置の製造工程。 第２図〜第５図・・・・・・本発明によるランプ加熱グ
ラス７０−の工程断面図。 第６図〜第７図・・・・・・ハロゲンランプ加熱による
光放射時間に対する半導体基板表面の昇降温度曲線。 １・・・・・・第２７ｉｅｌｎ絶縁膜 ２・・・・・・第１ ？１ｅｌＬ絶縁膜３・・・・・・
８１基板 ４・・・・・・１）０１７Ｓｉ ゲーＦ５・・・・・
・ソース・ドレイン不純物６・・・・・・イオン注入不
純物 ７・・・・・・放射光 ８・・・・・・活性化したソース・ドレイン不純物層
上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務 第３図 ↓↓↓↓↓↓↓〜６ １４図 第５図 第６図 第７０ 尤放射峙藺（朴）
体装置の製造工程。 第２図〜第５図・・・・・・本発明によるランプ加熱グ
ラス７０−の工程断面図。 第６図〜第７図・・・・・・ハロゲンランプ加熱による
光放射時間に対する半導体基板表面の昇降温度曲線。 １・・・・・・第２７ｉｅｌｎ絶縁膜 ２・・・・・・第１ ？１ｅｌＬ絶縁膜３・・・・・・
８１基板 ４・・・・・・１）０１７Ｓｉ ゲーＦ５・・・・・
・ソース・ドレイン不純物６・・・・・・イオン注入不
純物 ７・・・・・・放射光 ８・・・・・・活性化したソース・ドレイン不純物層
上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務 第３図 ↓↓↓↓↓↓↓〜６ １４図 第５図 第６図 第７０ 尤放射峙藺（朴）
Claims (1)
- 【特許請求の範囲】 （１）段差構造を持つ半導体基板上に絶縁膜を形成した
後、絶縁膜表面にイオン注入により不純物層を形成し、
ランプを発熱源とした放射光により熱処理し絶縁属をグ
ラス７０−することを特徴とする半導体装置の製造方法
。 （８） ランプを発熱源とした放射光により熱処理す
る時、半導体基板温度を半導体基板内の不純物の拡散ス
ピードが小さい温度領域で低速昇温した後、高速で昇温
、降温し短時間でグラス７０−した後、半導体基板内の
不純物の拡散スピードが小さい領域で低連降温すること
を特徴とする特許請求Ｏ範ｌ１１１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036482A JPS58127381A (ja) | 1982-01-26 | 1982-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036482A JPS58127381A (ja) | 1982-01-26 | 1982-01-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127381A true JPS58127381A (ja) | 1983-07-29 |
| JPH0547978B2 JPH0547978B2 (ja) | 1993-07-20 |
Family
ID=11748102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036482A Granted JPS58127381A (ja) | 1982-01-26 | 1982-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127381A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114135A (ja) * | 1986-10-31 | 1988-05-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005527972A (ja) * | 2002-03-29 | 2005-09-15 | マットソン、テクノロジー、インコーポレーテッド | 加熱源の組み合わせを使用する半導体パルス加熱処理方法 |
| JP2012004584A (ja) * | 2011-08-09 | 2012-01-05 | Renesas Electronics Corp | 回路製造方法、アニール制御方法、および情報記録媒体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148378A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Manufacturing method of insulation gate type electric field effect tra nsistor |
| JPS5575738A (en) * | 1978-12-01 | 1980-06-07 | Ushio Inc | Annealing method for nonmetal |
| JPS5671954A (en) * | 1979-11-19 | 1981-06-15 | Seiko Epson Corp | Mos type semiconductor device |
-
1982
- 1982-01-26 JP JP1036482A patent/JPS58127381A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148378A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Manufacturing method of insulation gate type electric field effect tra nsistor |
| JPS5575738A (en) * | 1978-12-01 | 1980-06-07 | Ushio Inc | Annealing method for nonmetal |
| JPS5671954A (en) * | 1979-11-19 | 1981-06-15 | Seiko Epson Corp | Mos type semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114135A (ja) * | 1986-10-31 | 1988-05-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005527972A (ja) * | 2002-03-29 | 2005-09-15 | マットソン、テクノロジー、インコーポレーテッド | 加熱源の組み合わせを使用する半導体パルス加熱処理方法 |
| JP2012004584A (ja) * | 2011-08-09 | 2012-01-05 | Renesas Electronics Corp | 回路製造方法、アニール制御方法、および情報記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547978B2 (ja) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5297323B2 (ja) | 半導体装置の製造方法 | |
| JP2004063574A5 (ja) | ||
| GB2065973A (en) | Processes for manufacturing semiconductor devices | |
| JPS6063926A (ja) | 半導体装置の製造方法 | |
| JP2001007039A5 (ja) | ||
| JP2005072045A (ja) | 半導体装置およびその製造方法 | |
| JPS58127381A (ja) | 半導体装置の製造方法 | |
| JP2005167005A (ja) | 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 | |
| JPS6476737A (en) | Manufacture of semiconductor integrated circuit device | |
| US6909154B2 (en) | Sacrificial annealing layer for a semiconductor device and a method of fabrication | |
| KR100231594B1 (ko) | 반도체 소자의 웰 형성방법 | |
| JP4481528B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPS6250971B2 (ja) | ||
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPS60145629A (ja) | 熱処理法 | |
| JP2575106B2 (ja) | 半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JPS595633A (ja) | 半導体装置の製造方法 | |
| KR20090056671A (ko) | 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법 | |
| US3469308A (en) | Fabrication of semiconductive devices | |
| JPS63226933A (ja) | 半導体装置の制造方法 | |
| JPH04234150A (ja) | 層間絶縁膜平坦化法 | |
| GB2099219A (en) | Semiconductor device manufacture | |
| JPS63221648A (ja) | 半導体装置の製造方法 | |
| JPH0469954A (ja) | 半導体装置の製造方法 |