JPS63221648A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63221648A JPS63221648A JP5592487A JP5592487A JPS63221648A JP S63221648 A JPS63221648 A JP S63221648A JP 5592487 A JP5592487 A JP 5592487A JP 5592487 A JP5592487 A JP 5592487A JP S63221648 A JPS63221648 A JP S63221648A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- melting point
- high melting
- manufacturing
- layer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000005388 borosilicate glass Substances 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- 238000002844 melting Methods 0.000 abstract description 19
- 230000008018 melting Effects 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 150000002736 metal compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体装置の製造方法に関し、特に基板表面
の段差部を覆う層間絶縁膜の段差形状の緩和に関するも
のである。
の段差部を覆う層間絶縁膜の段差形状の緩和に関するも
のである。
[従来の技術]
従来から、半導体装置のII造方法において最終工程で
形成される電極配線の信頼性を向上させ、かつ製造歩留
りを向上させるという目的で、下地段差を低減する方法
がとられている。この方法としてはCVD法等で下地段
差上に眉間絶縁膜を形成した後、これを熱処理によって
軟化させて段差を緩和させる技術が一般的である。
形成される電極配線の信頼性を向上させ、かつ製造歩留
りを向上させるという目的で、下地段差を低減する方法
がとられている。この方法としてはCVD法等で下地段
差上に眉間絶縁膜を形成した後、これを熱処理によって
軟化させて段差を緩和させる技術が一般的である。
第3図は従来の製造方法による概略工程断面図である。
以下、図を参照してこの製造方法について説明する。
たとえばシリコンよりなる半導体基板1上にポリシリコ
ン層を形成した後これを写真製版技術等でバターニング
を行ない、所望のゲート電極2を形成する。次に、ゲー
ト電極2をマスクとしてイオン注入を行なって不純物拡
散領域3を形成し、ざらにゲート電極2を含み、半導体
基板1上全体にCVD法等によって例えばl) S G
よりなる層間絶縁膜4を形成する。このとき層間絶縁膜
4の表面形状はゲート電極2の段差形状をそのまま反映
しており、平坦化されていない(第3図(a)*照〉。
ン層を形成した後これを写真製版技術等でバターニング
を行ない、所望のゲート電極2を形成する。次に、ゲー
ト電極2をマスクとしてイオン注入を行なって不純物拡
散領域3を形成し、ざらにゲート電極2を含み、半導体
基板1上全体にCVD法等によって例えばl) S G
よりなる層間絶縁膜4を形成する。このとき層間絶縁膜
4の表面形状はゲート電極2の段差形状をそのまま反映
しており、平坦化されていない(第3図(a)*照〉。
次に、これを水蒸気中での850℃以上の熱処理を約1
0分間行なって加熱7すると層間絶縁膜41、J軟化し
てその表面は平坦化され(第3図(b )参照)、また
高温効果により不純物拡散領13中の不純物が拡散され
拡散領域が深く形成される(第3図(C)参照)。
0分間行なって加熱7すると層間絶縁膜41、J軟化し
てその表面は平坦化され(第3図(b )参照)、また
高温効果により不純物拡散領13中の不純物が拡散され
拡散領域が深く形成される(第3図(C)参照)。
上記のような従来の製造方法では、層間絶縁膜の十分な
段差緩和形状を得るには相当の高温状態が所定時開必要
とされるので、不純物拡散層域が必要以上に拡大してし
、まい、これが高II化にとって必須の素子の微細化に
対し大きな妨げとなるという問題点があった。
段差緩和形状を得るには相当の高温状態が所定時開必要
とされるので、不純物拡散層域が必要以上に拡大してし
、まい、これが高II化にとって必須の素子の微細化に
対し大きな妨げとなるという問題点があった。
一方、熱処理方法として従来の電気炉等によるもののほ
かに最近の半導体素子の微細化に伴ない、熱処理制御性
の侵れたラン//−−ル茂術が採用されでいるがこれに
よっても上記問題点は解決し得ない。
かに最近の半導体素子の微細化に伴ない、熱処理制御性
の侵れたラン//−−ル茂術が採用されでいるがこれに
よっても上記問題点は解決し得ない。
すなわち、ランプアニール技術による加熱源として赤外
線を照射することによって1111gl絶縁膜を昇温し
ようとしても、PSG等は一般に赤外線吸収係数が小さ
いため昇温特性が悪くその十分な段差緩和形状を得るに
は相当の高温熱量を必要とするのである。したがって、
ランプアニール技術を用いたとしても究極的には電気炉
等を使用した場合と同程度の熱量が必要となってしまい
、結局不純物拡散層の不必要な拡大を抑制できないので
ある。
線を照射することによって1111gl絶縁膜を昇温し
ようとしても、PSG等は一般に赤外線吸収係数が小さ
いため昇温特性が悪くその十分な段差緩和形状を得るに
は相当の高温熱量を必要とするのである。したがって、
ランプアニール技術を用いたとしても究極的には電気炉
等を使用した場合と同程度の熱量が必要となってしまい
、結局不純物拡散層の不必要な拡大を抑制できないので
ある。
この発明はかかる問題点を解決するためになされたもの
で、層間絶a膜の段差形状は十分に緩和しつつ、不純物
拡散領域の不必要な拡大を防止する半導体装置の製造方
法を提供することを目的とする。
で、層間絶a膜の段差形状は十分に緩和しつつ、不純物
拡散領域の不必要な拡大を防止する半導体装置の製造方
法を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る半導体装置の製造方法は、形成された層
間絶縁膜上に高融点金属または高融点金属化合物よりな
る膜を形成する工程を追加し、ざらに赤外線の照射によ
る熱処理を行なうものである。
間絶縁膜上に高融点金属または高融点金属化合物よりな
る膜を形成する工程を追加し、ざらに赤外線の照射によ
る熱処理を行なうものである。
[作用]
この発明においては、層間絶縁膜上の高融点金属または
高融点金属化合物よりなる躾が効率良く熱処理における
赤外線を吸収して濃度上昇に優れるので、その下部の層
間絶縁膜の上昇温度は半導体基板のそれに比して大きく
、不純物拡散層の不必要な拡大が生じる温度に半導体基
板がなる前に層間絶縁膜の平坦化が終了する。
高融点金属化合物よりなる躾が効率良く熱処理における
赤外線を吸収して濃度上昇に優れるので、その下部の層
間絶縁膜の上昇温度は半導体基板のそれに比して大きく
、不純物拡散層の不必要な拡大が生じる温度に半導体基
板がなる前に層間絶縁膜の平坦化が終了する。
[実施例]
第1図はこの発明の一実施例を示す概略製造工程図であ
る。
る。
以下、図を参照してこの発明の製造方法について説明す
る。
る。
第1図(a )は従来技術における第3図(a )と同
様であるが、たとえばシリコンよりなる半導体基板1上
にポリシリコンよりなるゲート電極2を11真製版技t
#等によって形成する。次にゲート電極2をマスクとし
てイオン注入を行なって不純物拡散領1ii!3e形成
【ノ、さらにゲート電極2上を含み、半導体基板1上全
体にCV D法等によってたとえばPSGよりなるll
J間絶縁fllI4を形成する。
様であるが、たとえばシリコンよりなる半導体基板1上
にポリシリコンよりなるゲート電極2を11真製版技t
#等によって形成する。次にゲート電極2をマスクとし
てイオン注入を行なって不純物拡散領1ii!3e形成
【ノ、さらにゲート電極2上を含み、半導体基板1上全
体にCV D法等によってたとえばPSGよりなるll
J間絶縁fllI4を形成する。
次に、平ill化されていない層間絶縁II J上に高
融点金属lI5を形成(′:gI図(11)*照)した
後、赤外線ランプアニール装置によって熱処理を行なう
。この熱処理としては窒素′#囲気中に゛C半IJ体基
板温l■で600℃Jx上の状態で数秒からa十秒実施
するが赤外線による放射熱6が半導体基板1の両面から
加えられることになる(第1図(C)参照)。
融点金属lI5を形成(′:gI図(11)*照)した
後、赤外線ランプアニール装置によって熱処理を行なう
。この熱処理としては窒素′#囲気中に゛C半IJ体基
板温l■で600℃Jx上の状態で数秒からa十秒実施
するが赤外線による放射熱6が半導体基板1の両面から
加えられることになる(第1図(C)参照)。
第2図はこの状態における半導体基板のlfi度と高融
点fL属膜の1度との関係を示した図である。
点fL属膜の1度との関係を示した図である。
図において、横軸に基板温度を縦軸にam点金属Mfi
度をと)でいるが、この結果はたとえば半導体11が7
00℃のとき高融点金属!J5は900℃近くの41−
なることを示している。
度をと)でいるが、この結果はたとえば半導体11が7
00℃のとき高融点金属!J5は900℃近くの41−
なることを示している。
したがって、ヤ嘴作基板1の湿曵が^温になる前に8w
1点金属膜5下の層間絶縁11114が既に平坦化され
ているので、不純物拡散領域3の必要以上の拡大は生じ
ない。最後に高融点金属膜5を取除くことによって平坦
化された層間絶縁1!!4が露出する(第1図(d )
参照)。
1点金属膜5下の層間絶縁11114が既に平坦化され
ているので、不純物拡散領域3の必要以上の拡大は生じ
ない。最後に高融点金属膜5を取除くことによって平坦
化された層間絶縁1!!4が露出する(第1図(d )
参照)。
なお、上記実施例では、1問絶縁膜上に高融点金属膜を
形成しているが高融点金属化合物の膜であっても同様の
効果を奏する。
形成しているが高融点金属化合物の膜であっても同様の
効果を奏する。
また、上記実施例では層間絶縁膜としてPSGを例とし
ているが、BSGであってもよい。
ているが、BSGであってもよい。
また、上記実施例ではゲート電極部まわりの段差形状の
緩和について説明しているが、他の部品による段差部を
覆う層間絶縁膜の平坦化のすべてにつき適用できること
は言うまでもない。
緩和について説明しているが、他の部品による段差部を
覆う層間絶縁膜の平坦化のすべてにつき適用できること
は言うまでもない。
さらに、上記実施例では、ランプアニールの雰囲気を窒
素雰囲気としているがアルゴン、酸素または水蒸気等よ
りなる雰囲気であっても同様である。
素雰囲気としているがアルゴン、酸素または水蒸気等よ
りなる雰囲気であっても同様である。
[発明の効果J
この発明は以上説明したとおり、高融点金属または高融
点金属化合物よりなる膜を形成することによって効率良
り111問絶縁114を平坦化させるので、不純物拡散
領域が必要以上に拡大せず、素子の微細化すなわち高集
積化が容易となる効果がある。
点金属化合物よりなる膜を形成することによって効率良
り111問絶縁114を平坦化させるので、不純物拡散
領域が必要以上に拡大せず、素子の微細化すなわち高集
積化が容易となる効果がある。
第1図はこの発明の一実施例を示す概略製造工程図、第
2図はこの発明の一実施例における半導体基板と高融点
金属膜との温度関係を示した図、第3図は従来の製造方
法による概略製造工程図である。 図において、1は半導体基板、2はゲート電極、3は不
純物拡散領域、4は眉間絶縁膜、5は高融点金属膜であ
る。 なお、各図中同一符号は同一または相当部分を示す。
2図はこの発明の一実施例における半導体基板と高融点
金属膜との温度関係を示した図、第3図は従来の製造方
法による概略製造工程図である。 図において、1は半導体基板、2はゲート電極、3は不
純物拡散領域、4は眉間絶縁膜、5は高融点金属膜であ
る。 なお、各図中同一符号は同一または相当部分を示す。
Claims (6)
- (1)半導体基板表面の段差部を層間絶縁膜で覆う半導
体装置の製造方法であって、 半導体基板上に前記段差部をもたらす部品を形成する工
程と、 前記部品をマスクとして、前記半導体基板に不純物を注
入する工程と、 前記部品を含み、前記不純物が注入された前記半導体基
板上の全面に前記層間絶縁膜を形成する工程と、 前記層間絶縁膜上に高融点金属または高融点金属化合物
よりなる膜を形成する工程と、 赤外線の照射による熱処理を行なう工程とを備え、 前記熱処理によって注入された前記不純物を拡散し、か
つ前記部品の形状に沿って形成された前記層間絶縁膜を
平坦化する、半導体装置の製造方法。 - (2)前記熱処理は、赤外線ランプアニール法である、
特許請求の範囲第1項記載の半導体装置の製造方法。 - (3)前記層間絶縁膜は、CVD法で形成する、特許請
求の範囲第1項または第2項記載の半導体装置の製造方
法。 - (4)前記層間絶縁膜は、ほう珪酸ガラス (BSG)である、特許請求の範囲第1項、第2項また
は第3項記載の半導体装置の製造方法。 - (5)前記層間絶縁膜は、りん珪酸ガラス (PSG)である、特許請求の範囲第1項、第2項また
は第3項記載の半導体装置の製造方法。 - (6)前記熱処理による温度は、前記半導体基板におい
て少なくとも600℃である、特許請求の範囲第3項、
第4項または第5項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5592487A JPS63221648A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5592487A JPS63221648A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63221648A true JPS63221648A (ja) | 1988-09-14 |
Family
ID=13012653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5592487A Pending JPS63221648A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63221648A (ja) |
-
1987
- 1987-03-10 JP JP5592487A patent/JPS63221648A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07114199B2 (ja) | 半導体装置の製造方法 | |
JPS6140035A (ja) | 半導体装置の製造方法 | |
JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
JPS63221648A (ja) | 半導体装置の製造方法 | |
JPS63221647A (ja) | 半導体装置の製造方法 | |
JPH0719759B2 (ja) | 半導体装置の製造方法 | |
JP2575106B2 (ja) | 半導体装置の製造方法 | |
JPH0547978B2 (ja) | ||
JPH022633A (ja) | Mis電界効果半導体装置の製造方法 | |
JPS6161268B2 (ja) | ||
JPH0469954A (ja) | 半導体装置の製造方法 | |
JPS60119718A (ja) | 半導体装置の製造方法 | |
JPS63226933A (ja) | 半導体装置の制造方法 | |
JP2743396B2 (ja) | 半導体装置の製造方法 | |
JPH10125623A (ja) | 半導体装置の製造方法 | |
JPH09289292A (ja) | 半導体装置の製造方法 | |
JPS6297325A (ja) | 半導体装置の製造方法 | |
JPH0669039B2 (ja) | 半導体装置の製造方法 | |
JPS621269B2 (ja) | ||
JPS61181148A (ja) | 半導体装置の製造方法 | |
JPH10106966A (ja) | 半導体装置の製造方法 | |
JPH03184343A (ja) | 半導体装置の製造方法 | |
JPH06302682A (ja) | 半導体装置の製造方法 | |
JPS63289842A (ja) | 配線形成方法 | |
JPH04199706A (ja) | 半導体装置の製造方法 |