JPH10106966A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 イオン注入により半導体基板に生じた結晶欠
陥の回復過程を利用して、実質的に浅い接合深さをもつ
不純物拡散層を形成する。 【解決手段】 不純物拡散層を形成するに際して、シリ
コン半導体基板にイオン注入した後に、３００℃以上５
００℃以下の比較的低温のアニール処理を施し、続いて
８００℃以上の比較的高温の急速アニール処理を施す。 【効果】 急速アニール処理後には、濃度曲線Ｂに示す
ように、半導体基板の表面から深さ方向への不純物濃度
分布において、その濃度分布のピークが、イオン注入直
後（濃度曲線Ａ）のピークに比して、浅い部位に位置す
る。従って、実質的に浅い接合深さをもつ不純物拡散層
が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばトランジス
タのソース拡散層及びドレイン拡散層をイオン注入及び
それに続くアニール処理を行うことにより形成する半導
体装置の製造方法に関する。

【０００２】

【従来の技術】半導体素子であるトランジスタのソース
／ドレイン拡散層を形成するに際しては、制御性に優れ
たイオン注入法が一般的に用いられている。このイオン
注入は、不純物イオンに所定の加速エネルギーを与えて
加速させて半導体基板の表面に打ち込み、この半導体基
板の表面領域の物性を制御する手法である。

【０００３】ところがこのイオン注入法は、優れた制御
性を有する反面、次のような問題があった。即ち、不純
物イオンに与える加速エネルギーが半導体基板を構成す
る結晶の原子変位エネルギー（シリコン結晶の場合では
約１４ｅＶ）に比して極めて大きい（１０〜数百ｋｅ
Ｖ）ために、半導体基板の結晶中に多数の格子欠陥が発
生し、特に１０¹⁵／ｃｍ² 以上の高濃度注入では注入領
域はほぼ完全な非晶質（アモルファス）となる。

【０００４】そこで、イオン注入を行った後に、この半
導体基板に高温熱処理（高温アニール処理）を施すこと
が行われている。この高温アニール処理を施すことによ
り、イオン注入により格子欠陥や非晶質化が生じた半導
体基板の結晶性を回復させることができる。

【０００５】具体的には、例えばｐ型のシリコン半導体
基板に不純物としてｎ型の砒素（Ａｓ）をイオン注入し
た後に、このシリコン半導体基板に９５０℃〜１１００
℃の温度で１０分〜６０分程度の高温アニール処理を施
す。この高温アニール処理により、砒素が活性化される
とともに、イオン注入によりシリコン半導体基板に生じ
た結晶欠陥が回復してソース／ドレイン拡散層が形成さ
れる。ここで、不純物として砒素の代わりに他のｎ型不
純物イオンを用いても同様であり、また、ｎ型のシリコ
ン半導体基板にｐ型不純物イオンを打ち込む場合でも同
様である。

【０００６】

【発明が解決しようとする課題】ところで、近時におけ
る半導体装置の更なる高集積化及び微細化が進行するに
つれて、トランジスタの一対の不純物拡散層であるソー
ス拡散層及びドレイン拡散層の接合深さをより浅く形成
することが要求されている。

【０００７】しかしながら、上述した高温アニール処理
を行うことにより、半導体基板に注入された不純物が熱
拡散し、結果としてソース拡散層及びドレイン拡散層の
接合深さが増大するという問題がある。例えば、ｐ型の
シリコン半導体基板に砒素を３５ｋｅＶの加速エネルギ
ーでイオン注入した場合、シリコン半導体基板の打ち込
み深さは０．１μｍ程度となるが、１１００℃の温度で
高温アニール処理を行った後には、形成された不純物拡
散層の接合深さは０．３５μｍ程度に増大する。このよ
うな不純物拡散層の接合深さの増大化は、トランジスタ
を中心とする半導体素子の高集積化及び微細化を妨げる
主な要因の１つとなっている。

【０００８】上述した問題に対処するために、例えば特
開昭６１−２８３１３３号公報では、イオン注入後に先
ず６００℃以上の急速アニールを行った後に、４００℃
〜６００℃の温度で２回目のアニールを行う方法が開示
されている。この方法によれば、２回目のアニールによ
り急速アニールによって低下した少数キャリヤ寿命を回
復させる。

【０００９】また、特開平５−２７５３６２号公報で
は、半導体結晶基板にアモルファス領域を形成しない条
件で一次イオン注入を行った後に、８００℃〜９００℃
の温度で高温アニールを行い、しかる後、半導体結晶基
板が受けるダメージが一次イオン注入以下となる条件で
二次イオン注入を行う方法が開示されている。また、こ
の特開平５−２７５３６２号公報では、半導体結晶基板
にアモルファス領域を形成する条件で一次イオン注入を
行った後に、２００℃を越え７００℃を越えない温度で
アニールを行う前に、７００℃以上の高温で熱処理を行
う方法も開示されている。この方法によれば、アニール
を比較的高温で行うことにより、一次イオン注入で生じ
た結晶欠陥の量を制御し、その後の増速拡散を防止す
る。そして、二次イオン注入でダメージ構造を変化さ
せ、所望のアニールにおける拡散の増長を抑える。

【００１０】このように、特開昭６１−２８３１３３号
公報の方法や特開平５−２７５３６２号公報の方法にお
いては、イオン注入を行った後に高温のアニール処理が
施される。ところが、イオン注入の直後に５５０℃以上
の高温でアニール処理を施すと、イオン注入により半導
体基板に生じた結晶欠陥はその全てについて殆ど完全に
回復する反面、打ち込まれた不純物の熱拡散が引き起こ
され、ソース／ドレイン拡散層の接合深さはこのとき決
定されることになる。従ってこれらの場合、最終的に形
成される不純物拡散層の接合深さを実質的に浅くするこ
とは困難であり、このことがトランジスタの高集積化及
び微細化の限界を決定する主な要因の１つとなる。

【００１１】そこで、本発明の目的は、イオン注入によ
り半導体基板に生じた結晶欠陥の回復過程を利用して、
実質的に更なる浅い接合深さをもつ不純物拡散層を形成
することができる半導体装置の製造方法を提供すること
である。

【００１２】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板に不純物をイオン注入する第１の
工程と、前記第１の工程後、前記半導体基板に対し３０
０℃以上５００℃以下の温度で第１の熱処理を行う第２
の工程と、前記第２の工程後、前記半導体基板に対し８
００℃以上の温度で第２の熱処理を行う第３の工程とを
有する。

【００１３】本発明の半導体装置の製造方法の一態様例
においては、前記第３の工程において、前記第２の熱処
理を行う際の前記昇温速度を１００℃／秒以上とし、前
記第３の工程の後に、前記半導体基板の温度が３００℃
に達するまで５０℃／秒以上の降温速度で前記半導体基
板を冷却する第４の工程が更に設けられる。

【００１４】本発明の半導体装置の製造方法の一態様例
においては、前記第３の工程において、前記半導体基板
の温度が８００℃以上にある継続時間を１５分以内とす
る。

【００１５】本発明の半導体装置の製造方法の一態様例
においては、前記第３の工程又は前記第４の工程におい
て、前記第２の熱処理又は前記第３の熱処理を、前記半
導体基板に赤外線を照射しながら行う。

【００１６】本発明の半導体装置の製造方法の一態様例
においては、前記第１の工程において、前記半導体基板
に前記不純物をイオン注入する際に、前記不純物の前記
半導体基板の表面に対する入射角を、前記半導体基板の
前記表面の法線からの角度が０°より大きい角度とし、
且つ前記半導体基板を前記表面の法線と平行な軸の回り
に回転させながらイオン注入を行う。

【００１７】本発明の半導体装置の製造方法は、半導体
基板上に絶縁膜を介してゲート電極を有し、このゲート
電極の両側の前記半導体基板の表面領域に一対の不純物
拡散層が形成されてなる方法であって、前記ゲート電極
が形成された前記半導体基板に対して、この半導体基板
の導電型と逆導電型の不純物をイオン注入して前記ゲー
ト電極の両側の前記半導体基板の前記表面領域に一対の
不純物導入層を形成する第１の工程と、前記第１の工程
後、前記半導体基板に対し３００℃以上５００℃以下の
温度で第１の熱処理を行う第２の工程と、前記第２の工
程後、前記半導体基板を前記第１の熱処理に比して大き
い昇温速度で８００℃以上の温度に加熱する第２の熱処
理を行って前記一対の不純物導入層を前記一対の不純物
拡散層とする第３の工程とを有する。

【００１８】本発明の半導体装置の製造方法の一態様例
においては、前記第１の工程の後、遅くとも前記第３の
工程の前に、５００℃以下の温度条件で前記ゲート電極
及び前記一対の不純物導入層が形成された前記半導体基
板の表面領域を含む前記半導体基板の表面を覆うように
絶縁膜を形成する第４の工程が更に設けられる。

【００１９】本発明の半導体装置の製造方法は、半導体
基板上に絶縁膜を介してゲート電極を有し、このゲート
電極の両側の前記半導体基板の表面領域に一対の不純物
拡散層が形成されてなる方法であって、前記ゲート電極
が形成された前記半導体基板に対して、この半導体基板
の導電型と逆導電型の不純物を打ち込んで前記ゲート電
極の両側の表面領域に一対の不純物導入層を形成する第
１の工程と、前記第１の工程後、３００℃以上５００℃
以下の温度条件で、前記ゲート電極及び前記一対の不純
物導入層が形成された前記半導体基板の表面領域を含む
前記半導体基板の表面を覆うように絶縁膜を形成する第
２の工程と、前記第２の工程後、前記半導体基板を、前
記第２の工程よりも大きい昇温速度で８００℃以上の温
度に加熱する熱処理を行って前記一対の不純物導入層を
前記一対の不純物拡散層とする第３の工程とを有する。

【００２０】

【作用】イオン注入によって半導体基板の表面領域には
一対の不純物導入層が形成されるが、この表面領域には
結晶欠陥が発生している。この不純物導入層のうち浅い
部位の結晶欠陥は不純物が通過することにより生じたも
のであり、他方、不純物導入層のうち打ち込まれた不純
物の前面部分に相当する深い部位の結晶欠陥は半導体基
板の結晶に不純物が衝突して生じたものである。ここ
で、上述の浅い部位では主に格子欠陥等のように結晶を
構成する原子間の結合が切断された状態にあるのに対
し、上述の深い部位では主に結晶格子が歪んではいるが
原子間の結合は切断されずに保たれている状態にある。

【００２１】本発明の半導体基板の製造方法において
は、第１の工程において表面部位に不純物が打ち込まれ
て一対の不純物導入層が形成された半導体基板に対し
て、第２の工程において３００℃〜５００℃の比較的低
温で第１の熱処理を行うことにより、不純物導入層の深
い部位ではそのダメージが小さいために欠陥は回復して
元のほぼ完全な結晶状態に戻るとともに、打ち込まれた
不純物の熱拡散が抑止されるが、不純物導入層の浅い部
位では切断された原子間結合は殆ど回復せず、依然とし
て多くの欠陥を含んだ状態となっている。このとき、深
い部位における欠陥が回復することに伴い、半導体基板
の深部まで打ち込まれた不純物が押し出されて表面側に
移動し、浅い部位でも同様に結晶欠陥に沿って打ち込ま
れた不純物が表面側に移動するために、打ち込まれた不
純物は全体的に浅い方向へ再分布する。そして、第３の
工程において、第１の熱処理に比して大きい昇温速度
で、即ち半導体基板を急速加熱して８００℃以上の高温
で第２の熱処理を行うことにより、不純物濃度分布にお
けるピーク位置を殆ど変化させることなく、不純物の熱
拡散を抑止して実質的に浅く接合深さが確定された一対
の不純物拡散層が形成される。

【００２２】すなわち、本発明の半導体基板の製造方法
においては、イオン注入により形成された熱処理前の不
純物導入層よりも浅い位置に不純物濃度のピークを有
し、実質的に浅い接合深さを持つ不純物拡散層が形成さ
れることになる。

【００２３】

【発明の実施の形態】以下、本発明のいくつかの具体的
な実施の形態について、図面を参照しながら詳細に説明
する。

【００２４】（第１の実施の形態）先ず、第１の実施の
形態について説明する。この第１の実施の形態において
は、図１に示すように、シリコン半導体基板１上にゲー
ト電極膜５を備え、このシリコン半導体基板の表面領域
に一対の不純物拡散層６，７が形成されてなるＭＯＳト
ランジスタの製造方法について例示する。

【００２５】先ず、図１（ａ）に示すように、ｎ型のシ
リコン半導体基板１の表面に素子分離構造として例えば
ＬＯＣＯＳ法によりフィールド酸化膜３を形成して前記
表面上にフィールド酸化膜３に囲まれた素子形成領域２
を画定する。

【００２６】なお、素子分離構造としては、フィールド
酸化膜３の代わりに、いわゆるフィールドシールド素子
分離法により、シリコン半導体基板１上にシリコン酸化
膜、多結晶シリコン膜、シリコン酸化膜を順次積層形成
し、フォトリソグラフィー及びそれに続くエッチングを
施すことにより、シリコン酸化膜内にシールドゲート電
極が埋設されてなるフィールドシールド素子分離領域を
形成してもよい。

【００２７】さらに、図１（ｂ）に示すように、シリコ
ン半導体基板１の素子形成領域２の全面に熱酸化を施し
てゲート酸化膜４を形成する。

【００２８】続いて、例えばＣＶＤ法等の真空薄膜形成
技術により、全面に多結晶シリコン膜を形成した後、こ
れをフォトリソグラフィー及びそれに続くドライエッチ
ング等によりパターニングし、ゲート酸化膜４上にトラ
ンジスタのゲート電極膜５を形成する。ここでは、素子
形成領域２のゲート酸化膜４上に形成されたゲート電極
膜５のみを図示する。

【００２９】次いで、図１（ｃ）に示すように、ゲート
電極膜５をマスクとして、素子形成領域２におけるシリ
コン半導体基板１に対してｐ型の導電型の不純物、ここ
ではホウ素（Ｂ）のイオン注入を施し、後述するアニー
ル処理等を行ってゲート電極膜５の両側におけるシリコ
ン半導体基板１の表面領域にソース拡散層６及びドレイ
ン拡散層７を形成する。

【００３０】ここで、ソース拡散層６及びドレイン拡散
層７は、それらの両端部がそれぞれゲート酸化膜４を介
して上部に存するゲート電極膜５の両端部と若干オーバ
ーラップするように形成される。

【００３１】そして、図示は省略するが、全面にシリケ
ートガラス等を材料として絶縁膜を堆積させて層間絶縁
膜を形成し、更に同様に形成される層間絶縁膜を介して
ビットラインやワードライン等の各種の配線層をパター
ン形成し、全面に保護膜等を成膜することにより、ＭＯ
Ｓトランジスタを完成させる。

【００３２】以下、図１（ｃ）で示した一対の不純物拡
散層であるソース拡散層６及びドレイン拡散層７の形成
方法について具体的に説明する。図３は、イオン注入さ
れたシリコン半導体基板１の表面領域における濃度プロ
ファイルを示す特性図である。

【００３３】先ず、図１（ｂ）に示したようにゲート電
極膜５をパターン形成した後に、図２に示すように、シ
リコン半導体基板１にゲート電極膜５をマスクとして、
４０ｋｅＶの加速エネルギーでシリコン半導体基板１の
表面に対してほぼ垂直にホウ素を打ち込む。このとき、
ゲート電極膜５の両側におけるシリコン半導体基板１の
表面領域には、ホウ素がイオン注入されて一対の不純物
導入層１１，１２が形成される。

【００３４】このときのシリコン半導体基板１の表面領
域における一対の不純物導入層１１，１２の濃度プロフ
ァイルは、図３中の曲線Ａで示すように、シリコン半導
体基板１の表面から約２００ｎｍの深さにピークを有し
約５００ｎｍの深さまでの分布を示す。ここで、シリコ
ン半導体基板１の表面領域にはイオン注入によって結晶
欠陥が誘起されている。不純物導入層１１，１２のうち
浅い部位の結晶欠陥は不純物であるホウ素が通過するこ
とにより生じたものであり、他方、不純物導入層１１，
１２のうち打ち込まれたホウ素の前面部分に相当する深
い部位の結晶欠陥はシリコン半導体基板１のシリコン結
晶に不純物が衝突して生じたものである。この場合、上
述の浅い部位では主に格子欠陥等のようにシリコン結晶
を構成する原子間の結合が切断された状態にあるのに対
し、上述の深い部位では主にシリコン結晶格子に歪みが
生じてはいるがシリコン結晶を構成する原子間の結合は
切断されずに保たれている状態にある。

【００３５】続いて、不純物導入層１１，１２が形成さ
れたシリコン半導体基板１を所定の加熱炉内に配置し、
３００℃〜５００℃の比較的低温でシリコン半導体基板
１に第１の熱処理を施す。ここでは、３００℃のアニー
ル処理を３０分間行った。

【００３６】ここで、不純物導入層１１，１２の深い部
位ではそのダメージが小さいために欠陥は回復して元の
ほぼ完全な結晶状態に戻るとともに、イオン注入された
ホウ素の熱拡散が抑止されるが、不純物導入層１１，１
２の浅い部位では切断された原子間結合は殆ど回復せ
ず、依然として多くの欠陥を含んだ状態となっている。
このとき、深い部位における欠陥が回復することに伴
い、シリコン半導体基板１の深部まで打ち込まれたホウ
素が押し出されて表面側に移動し、浅い部位でも同様に
結晶欠陥に沿って打ち込まれたホウ素が表面側に移動す
るために、打ち込まれたホウ素は全体的に浅い方向へ再
分布する。具体的には、このときのシリコン半導体基板
１の表面領域における一対の不純物導入層１１，１２の
濃度プロファイルは、図３の曲線Ｂに示すように、シリ
コン半導体基板１の表面から約１５０ｎｍの深さにピー
クを有し４００ｎｍ程度までの分布を示す。

【００３７】そして、第１の熱処理が施されたシリコン
半導体基板１を所定の急速加熱炉内に配置し、８００℃
以上の高温でシリコン半導体基板１に第２の熱処理を施
す。ここでは、１１００℃のアニ−ル処理を１２０秒間
行った。この場合、高温のアニ−ル処理による不純物導
入層１１，１２の拡散を抑えるために、１１００℃に達
するまでの昇温速度を１００℃／秒以上とするととも
に、１１００℃から３００℃に達するまでの降温速度を
５０℃／秒以上として、急速加熱及び急速冷却を行うこ
とが好適である。このとき、８００℃以内にある時間を
１５分以内とする。以上の各工程を経て、図１（ｃ）に
示した一対の不純物拡散層であるソース拡散層６及びド
レイン拡散層７が形成される。

【００３８】このとき、ソース拡散層６及びドレイン拡
散層７の濃度プロファイルは、図３の曲線Ｃに示すよう
に、不純物の濃度分布が若干広がるが、曲線Ｂと殆ど変
わらない位置にピークを有する分布を示す。すなわち、
この第２の熱処理により不純物であるホウ素の濃度分布
のピーク位置を変化させることなく結晶欠陥を回復させ
るとともに不純物であるホウ素を活性化させて接合深さ
を確定させ、ソース拡散層６及びドレイン拡散層７が形
成されることになる。

【００３９】このように、第１の実施の形態のＭＯＳト
ランジスタの製造方法によれば、イオン注入により形成
された直後における第１，第２の熱処理前の不純物導入
層１１，１２よりも浅い位置に不純物濃度のピークを有
し、実質的に浅い接合深さを持つ不純物拡散層であるソ
ース拡散層６及びドレイン拡散層７が形成される。

【００４０】（第２の実施の形態）次に、本発明の第２
の実施の形態について説明する。この第２の実施の形態
においては、第１の実施の形態と略同様の工程を経てＭ
ＯＳトランジスタを製造する方法について例示するが、
本発明の第２の実施の形態は、ＭＯＳトランジスタの不
純物拡散層を形成する手法が若干異なる点で第１の実施
の形態と相違する。したがって、不純物拡散層を形成す
る工程以外は第１の実施の形態に示した各工程と同様で
あるため、ここでは説明を省略する。また、ＭＯＳトラ
ンジスタの構成要素等についても、第１の実施の形態に
対応するものについては同符号を記して説明を省略す
る。

【００４１】先ず、図４に示すように、素子形成領域２
にゲート酸化膜４を介してゲート電極膜５が形成された
シリコン半導体基板１に、ゲート電極膜５をマスクとし
て、４０ｋｅＶの加速エネルギーでシリコン半導体基板
１の表面の法線Ｌからの角度が０°より大きい所定の入
射角θをもって、シリコン半導体基板１を法線Ｌと平行
な軸の回りに回転させながらホウ素のイオン注入を行
う。

【００４２】このとき、ゲート電極膜５の両側における
シリコン半導体基板１の表面領域にはホウ素がイオン注
入され、第１の実施の形態で示したようにイオン注入の
入射角θを０°（シリコン半導体基板１の表面に対して
垂直）とした場合に比して浅い接合深さの一対の不純物
導入層１１，１２が形成される。

【００４３】そして、第１の実施の形態と同様に、シリ
コン半導体基板１に対して３００℃〜５００℃の比較的
低温の第１の熱処理、ここでは３００℃のアニール処理
を３０分間行った後に、８００℃以上の高温で第２の熱
処理、ここでは１１００℃のアニ−ル処理を１２０秒間
行い、一対の不純物拡散層であるソース拡散層６及びド
レイン拡散層７を形成する。

【００４４】具体的に、上述したイオン注入時におい
て、例えば入射角θを６０°とした場合では、不純物導
入層１１，１２の濃度分布におけるピーク位置がシリコ
ン半導体基板１の表面から１７５ｎｍの深さとなり、再
分布して形成されたソース拡散層６及びドレイン拡散層
７のピーク位置は表面から１４０ｎｍの深さとなった。

【００４５】また、例えば入射角θを３０°とした場合
では、不純物導入層１１，１２の濃度分布におけるピー
ク位置がシリコン半導体基板１の表面から１００ｎｍの
深さとなり、再分布して形成されたソース拡散層６及び
ドレイン拡散層７のピーク位置は表面から８０ｎｍの深
さとなった。

【００４６】このように、第２の実施の形態のＭＯＳト
ランジスタの製造方法によれば、第１の実施の形態の場
合と同様に、イオン注入により形成された熱処理前の不
純物導入層１１，１２よりも浅い位置に不純物濃度のピ
ークを有し、実質的に浅い接合深さを持つ不純物拡散層
であるソース拡散層６及びドレイン拡散層７が形成され
ることになる。

【００４７】さらに、第２の実施の形態によれば、イオ
ン注入時の入射角θを上述したように調節することによ
り、ソース拡散層６及びドレイン拡散層７を、より浅い
位置に不純物濃度のピークを有するとともに、より浅い
接合深さを持つように形成することが可能となる。

【００４８】（第３の実施の形態）次に、本発明の第３
の実施の形態について説明する。この第３の実施の形態
においては、第２の実施の形態とは異なる手法によりＭ
ＯＳトランジスタの不純物拡散層を形成する。

【００４９】先ず、素子形成領域２にゲート酸化膜４を
介してゲート電極膜５が形成されたシリコン半導体基板
１に、ゲート電極膜５をマスクとして４０ｋｅＶの加速
エネルギーでこのシリコン半導体基板１の表面に対して
イオン注入を施して一対の不純物導入層１１，１２を形
成する。

【００５０】次いで、図５に示すように、５００℃以下
の温度、ここでは４５０℃で低圧ＣＶＤ法によりテトラ
エトキシシラン（ＴＥＯＳ）を用いて、ゲート電極膜５
上を含む全面に絶縁酸化膜８を形成する。

【００５１】そして、第１の実施の形態と同様に、シリ
コン半導体基板１に対して３００℃〜５００℃の比較的
低温の第１の熱処理、ここでは３００℃のアニール処理
を３０分間行った後に、８００℃以上の高温で第２の熱
処理、ここでは１１００℃のアニ−ル処理を１２０秒間
行い、一対の不純物拡散層であるソース拡散層６及びド
レイン拡散層７を形成する。

【００５２】このように、第３の実施の形態のＭＯＳト
ランジスタの製造方法によれば、第１の実施の形態の場
合と同様に、イオン注入により形成された熱処理前の不
純物導入層１１，１２よりも浅い位置に不純物濃度のピ
ークを有し、実質的に浅い接合深さを持つ不純物拡散層
であるソース拡散層６及びドレイン拡散層７が形成され
ることになる。

【００５３】さらに、第３の実施の形態によれば、上述
したように、イオン注入後に絶縁膜５を形成することに
より、打ち込んだ不純物であるホウ素が絶縁酸化膜８に
より保護されて、その後のアニール処理においてホウ素
がシリコン半導体基板１の外部に蒸散することが防止さ
れる。したがって、表面抵抗の低いソース拡散層６及び
ドレイン拡散層７を形成することが可能となる。

【００５４】さらに、第３の実施の形態によれば、第１
及び第２の実施の形態における低温の第１の熱処理を省
略し、絶縁酸化膜８の形成時に必要な加熱処理が第１の
熱処理を兼ねるようにして工程数を削減させることも可
能である。

【００５５】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、イオン注入により半導体基板に生じた結晶欠陥の回
復過程を利用して、実質的に更なる浅い接合深さをもつ
不純物拡散層を形成することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るＭＯＳトラン
ジスタの製造方法を工程順に示す概略断面図である。

【図２】本発明の第１の実施の形態において、一対の不
純物拡散層の形成方法を示す概略断面図である。

【図３】本発明の第１の実施の形態において、イオン注
入されたシリコン半導体基板の表面領域における濃度プ
ロファイルを示す特性図である。

【図４】本発明の第２の実施の形態に係るＭＯＳトラン
ジスタの製造方法において、シリコン半導体基板にイオ
ン注入が施される様子を示す概略断面図である。

【図５】本発明の第３の実施の形態に係るＭＯＳトラン
ジスタの製造方法において、イオン注入が施されたシリ
コン半導体基板の表面に絶縁膜が形成される様子を示す
概略断面図である。

【符号の説明】

１ シリコン半導体基板 ２ 素子形成領域２ ３ フィールド酸化膜 ４ ゲート酸化膜 ５ ゲート電極膜 ６ ソース拡散層 ７ ドレイン拡散層 ８ 絶縁膜 １１，１２ 不純物導入層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板に不純物をイオン注入する第
   １の工程と、 前記第１の工程後、前記半導体基板に対し３００℃以上
   ５００℃以下の温度で第１の熱処理を行う第２の工程
   と、 前記第２の工程後、前記半導体基板に対し８００℃以上
   の温度で第２の熱処理を行う第３の工程とを有すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 前記第３の工程において、前記第２の熱
   処理を行う際の前記昇温速度を１００℃／秒以上とし、 前記第３の工程の後に、前記半導体基板の温度が３００
   ℃に達するまで５０℃／秒以上の降温速度で前記半導体
   基板を冷却する第４の工程を更に有することを特徴とす
   る請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記第３の工程において、前記半導体基
   板の温度が８００℃以上にある継続時間を１５分以内と
   することを特徴とする請求項１又は２に記載の半導体装
   置の製造方法。
4. 【請求項４】 前記第３の工程又は前記第４の工程にお
   いて、前記第２の熱処理又は前記第３の熱処理を、前記
   半導体基板に赤外線を照射しながら行うことを特徴とす
   る請求項１〜３のいずれか１項に記載の半導体装置の製
   造方法。
5. 【請求項５】 前記第１の工程において、前記半導体基
   板に前記不純物をイオン注入する際に、前記不純物の前
   記半導体基板の表面に対する入射角を、前記半導体基板
   の前記表面の法線からの角度が０°より大きい角度と
   し、且つ前記半導体基板を前記表面の法線と平行な軸の
   回りに回転させながらイオン注入を行うことを特徴とす
   る請求項１に記載の半導体装置の製造方法。
6. 【請求項６】 半導体基板上に絶縁膜を介してゲート電
   極を有し、このゲート電極の両側の前記半導体基板の表
   面領域に一対の不純物拡散層が形成されてなる半導体装
   置の製造方法において、 前記ゲート電極が形成された前記半導体基板に対して、
   この半導体基板の導電型と逆導電型の不純物をイオン注
   入して前記ゲート電極の両側の前記半導体基板の前記表
   面領域に一対の不純物導入層を形成する第１の工程と、 前記第１の工程後、前記半導体基板に対し３００℃以上
   ５００℃以下の温度で第１の熱処理を行う第２の工程
   と、 前記第２の工程後、前記半導体基板を前記第１の熱処理
   に比して大きい昇温速度で８００℃以上の温度に加熱す
   る第２の熱処理を行って前記一対の不純物導入層を前記
   一対の不純物拡散層とする第３の工程とを有することを
   特徴とする半導体装置の製造方法。
7. 【請求項７】 前記第１の工程の後、遅くとも前記第３
   の工程の前に、５００℃以下の温度条件で前記ゲート電
   極及び前記一対の不純物導入層が形成された前記半導体
   基板の表面領域を含む前記半導体基板の表面を覆うよう
   に絶縁膜を形成する第４の工程を更に有することを特徴
   とする請求項６に記載の半導体装置の製造方法。
8. 【請求項８】 半導体基板上に絶縁膜を介してゲート電
   極を有し、このゲート電極の両側の前記半導体基板の表
   面領域に一対の不純物拡散層が形成されてなる半導体装
   置の製造方法において、 前記ゲート電極が形成された前記半導体基板に対して、
   この半導体基板の導電型と逆導電型の不純物を打ち込ん
   で前記ゲート電極の両側の表面領域に一対の不純物導入
   層を形成する第１の工程と、 前記第１の工程の後、３００℃以上５００℃以下の温度
   条件で、前記ゲート電極及び前記一対の不純物導入層が
   形成された前記半導体基板の表面領域を含む前記半導体
   基板の表面を覆うように絶縁膜を形成する第２の工程
   と、 前記第２の工程の後、前記半導体基板を、前記第２の工
   程よりも大きい昇温速度で８００℃以上の温度に加熱す
   る熱処理を行って前記一対の不純物導入層を前記一対の
   不純物拡散層とする第３の工程とを有することを特徴と
   する半導体装置の製造方法。