JPS63221647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63221647A JPS63221647A JP5592387A JP5592387A JPS63221647A JP S63221647 A JPS63221647 A JP S63221647A JP 5592387 A JP5592387 A JP 5592387A JP 5592387 A JP5592387 A JP 5592387A JP S63221647 A JPS63221647 A JP S63221647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- manufacturing
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims description 14
- 150000002736 metal compounds Chemical class 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 2
- 239000003870 refractory metal Substances 0.000 claims 2
- -1 molydeben Chemical compound 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に基板表面
の段差部を覆う層間絶縁膜の段差形状の緩和に関するも
のである。
の段差部を覆う層間絶縁膜の段差形状の緩和に関するも
のである。
［従来の技術］
従来から、半導体装置の製造方法において最終工程で形
成される電極配線の信頼性を向上させ、かつ製造歩留り
を向上させるという目的で下地段差を低減する方法がと
られている。この方法としてはＣＶＤ法等で下地段差部
に層間絶縁膜を形成した後、これを熱処理によって軟化
させて段差を緩和させる技術が一般的である。この熱処
理は電気炉による加熱によって行なわれる場合が多いが
、最近の半導体素子の微細化に伴ない、熱処理制御性の
優れたランプアニール技術が採用され始めている。
成される電極配線の信頼性を向上させ、かつ製造歩留り
を向上させるという目的で下地段差を低減する方法がと
られている。この方法としてはＣＶＤ法等で下地段差部
に層間絶縁膜を形成した後、これを熱処理によって軟化
させて段差を緩和させる技術が一般的である。この熱処
理は電気炉による加熱によって行なわれる場合が多いが
、最近の半導体素子の微細化に伴ない、熱処理制御性の
優れたランプアニール技術が採用され始めている。
第３図は、従来の製造方法による概略工程断面図である
。
。
以下、図を参照してこの製造方法について説明する。
たとえばシリコンよりなる半導体基板１上にゲート絶縁
膜どなる酸化膜２を介してゲート電極となるポリシリコ
ン層３が形成され、その両側の半導体基板１上には不純
物が注入された領域として不純物拡散層５が、さらにそ
の上には基板保護の下敷酸化膜６が形成される（第３図
（ａ ）参照）。
膜どなる酸化膜２を介してゲート電極となるポリシリコ
ン層３が形成され、その両側の半導体基板１上には不純
物が注入された領域として不純物拡散層５が、さらにそ
の上には基板保護の下敷酸化膜６が形成される（第３図
（ａ ）参照）。
次に、ポリシリコン層３を含み、下敷酸化１１６上の全
体をＣＶＤ法によってたとえばＰＳＧよりなる層間絶縁
膜７ａを形成してこれを保護するが、この状態において
はポリシリコン層３による段差形状をそのまま反映して
いる（第３図（ｂ）参照）最後に、ランプアニール技術
による加熱源として赤外線を照射することによって熱処
理を実施し、層間絶縁１７ｂにはその段差形状の緩和を
、不純物拡散層５には併せてその熱効果で不純物の拡散
をそれぞれ図っている（第３図（Ｃ）参照）。
体をＣＶＤ法によってたとえばＰＳＧよりなる層間絶縁
膜７ａを形成してこれを保護するが、この状態において
はポリシリコン層３による段差形状をそのまま反映して
いる（第３図（ｂ）参照）最後に、ランプアニール技術
による加熱源として赤外線を照射することによって熱処
理を実施し、層間絶縁１７ｂにはその段差形状の緩和を
、不純物拡散層５には併せてその熱効果で不純物の拡散
をそれぞれ図っている（第３図（Ｃ）参照）。
［発明が解決しようとする問題点］
上記のような従来の製造方法では、ＣＶＤ法によるＰＳ
Ｇのような層間絶縁膜は一般に赤外線吸収係数が小さい
ため昇温特性が悪く、その十分な段差緩和形状を得るに
は相当の高漏熱量を必要とする。したがつて、ランプア
ニール技術を用いたというても究極的には電気炉を利用
した場合と同程度の熱量が必要となり、これ１よ不純物
拡散層の領域の必要以上の拡がりを抑制できず、素子の
微細化にとって大きな妨げとなるという問題点があった
。
Ｇのような層間絶縁膜は一般に赤外線吸収係数が小さい
ため昇温特性が悪く、その十分な段差緩和形状を得るに
は相当の高漏熱量を必要とする。したがつて、ランプア
ニール技術を用いたというても究極的には電気炉を利用
した場合と同程度の熱量が必要となり、これ１よ不純物
拡散層の領域の必要以上の拡がりを抑制できず、素子の
微細化にとって大きな妨げとなるという問題点があった
。
この発明はかかる問題点を解決するためになされたもの
で、層間絶縁膜の段差形状を十分に緩和しつつ、不純物
拡散層の領域の不必要な拡大を防止する半導体装置の製
造方法を提供することを目的とする。
で、層間絶縁膜の段差形状を十分に緩和しつつ、不純物
拡散層の領域の不必要な拡大を防止する半導体装置の製
造方法を提供することを目的とする。
Ｅ問題点を解決するための手段］
この発明に係る半導体装置の製造方法は、半導体基板上
の段差部となる部品の少なくとも一部を高融産金ｊＩＩ
（以下「Ｒメタル」と称する）または高融点金属化合物
で慣う工程を追加し、ざらに赤外線の照射による熱処理
を行なうものである。
の段差部となる部品の少なくとも一部を高融産金ｊＩＩ
（以下「Ｒメタル」と称する）または高融点金属化合物
で慣う工程を追加し、ざらに赤外線の照射による熱処理
を行なうものである。
［作用］
この発明においては、段差部となる部・品を覆ったＲメ
タルまたは高融点金属化合物が効率良く熱処理における
赤外線を吸収するため、部品まわりの保Ｓ膜の温度上昇
は半導体基板の不純物拡散層の領域部分より大きくなる
。したがって、保ＩＩＩの段差形状の緩和には十分な温
度となっても不純物拡散層の不必要な拡散による拡大を
抑制することができ、る。
タルまたは高融点金属化合物が効率良く熱処理における
赤外線を吸収するため、部品まわりの保Ｓ膜の温度上昇
は半導体基板の不純物拡散層の領域部分より大きくなる
。したがって、保ＩＩＩの段差形状の緩和には十分な温
度となっても不純物拡散層の不必要な拡散による拡大を
抑制することができ、る。
［実施例］
第１図はこの発明の一実施例を示す概略製造工程図であ
る。
る。
以下、図を参照してこの発明の製造方法について説明す
る。
る。
たとえばシリコンよりなる半導体基板１上にゲート絶縁
膜となる酸化１１２を熱酸化法等で成長させた後、その
上にゲート電極となるポリシリコン層３を減圧ＣＶＤ法
等で堆積させ、さらにその上にたとえばチタンよりなる
Ｒメタル層４をスパッタリング法、蒸着法またはメタル
ＣＶＤ法等で堆積させる（第１図（ａ ）参照）。
膜となる酸化１１２を熱酸化法等で成長させた後、その
上にゲート電極となるポリシリコン層３を減圧ＣＶＤ法
等で堆積させ、さらにその上にたとえばチタンよりなる
Ｒメタル層４をスパッタリング法、蒸着法またはメタル
ＣＶＤ法等で堆積させる（第１図（ａ ）参照）。
次に、Ｒメタル層４およびポリシリコン層３をバターニ
ングして所定のゲート電極の幅に形成した後、これをマ
スクとしてその両側にイオン注入法によって不純物拡散
層５を形成する（第１図（ｂ）参照）。
ングして所定のゲート電極の幅に形成した後、これをマ
スクとしてその両側にイオン注入法によって不純物拡散
層５を形成する（第１図（ｂ）参照）。
不純物拡散層５上に基板保護のため下敷駿化躾６を形成
した優、ゲート電極部を含む全体をＣＶＤ法等によりた
とえばＰＳＧよりなる層間絶縁膜７ａを形成する（第１
図（Ｃ）＊＠）。
した優、ゲート電極部を含む全体をＣＶＤ法等によりた
とえばＰＳＧよりなる層間絶縁膜７ａを形成する（第１
図（Ｃ）＊＠）。
層間絶縁１１７ａは形成された状態では第１図（Ｃ）の
ごとくゲート電極部の段差形状をそのまま反映している
のでこの段差形状を緩和すべく熱処理を行なうが、熱処
理としては赤外線ランプアニール法を用いて実施する。
ごとくゲート電極部の段差形状をそのまま反映している
のでこの段差形状を緩和すべく熱処理を行なうが、熱処
理としては赤外線ランプアニール法を用いて実施する。
通常の電気炉による熱処理ではこの緩和に９００℃以上
の高温雰囲気が必要であるが、赤外線ランプアニール法
によるとＲメタル層４が著しく赤外線吸収係数が高いた
め、半導体基板１とＲメタルｌＩ４との濃度差が数百度
に達する。この差は低部で加熱した場合の方が大きくた
とえば半導体基板１が５００℃程度のとき、Ｒメタル膿
４が７００℃程度にまで達することが知られている。し
たがってＲメタル層４近辺の段差形状を有している層間
絶縁膜７ａが局部的に秤部されることによって、軟化さ
れて段差形状が緩和されるが不純物拡散〃５は必！！以
上に拡大しない（第１図（ｄ）参照〉。
の高温雰囲気が必要であるが、赤外線ランプアニール法
によるとＲメタル層４が著しく赤外線吸収係数が高いた
め、半導体基板１とＲメタルｌＩ４との濃度差が数百度
に達する。この差は低部で加熱した場合の方が大きくた
とえば半導体基板１が５００℃程度のとき、Ｒメタル膿
４が７００℃程度にまで達することが知られている。し
たがってＲメタル層４近辺の段差形状を有している層間
絶縁膜７ａが局部的に秤部されることによって、軟化さ
れて段差形状が緩和されるが不純物拡散〃５は必！！以
上に拡大しない（第１図（ｄ）参照〉。
以下、電極配線形成の工程が引き続き行なわれるがこの
発明の範囲外ゆえに省略する。
発明の範囲外ゆえに省略する。
＃Ｉ２図はこの発明の他の実施例を示す概略製造工程図
である。
である。
前述の第１図にて示す実施例との相違は、第２図（ｂ）
においてゲート２１＆となるポリシリコン１１３の周囲
全面に選択メタルＧＶＤ＠でＲメタル１ｌＩ４を形成す
ることであり、他の工程およびその効果については１１
図とほぼ同一であるので説明を省略する。
においてゲート２１＆となるポリシリコン１１３の周囲
全面に選択メタルＧＶＤ＠でＲメタル１ｌＩ４を形成す
ることであり、他の工程およびその効果については１１
図とほぼ同一であるので説明を省略する。
なお、上記両実施例ではＲメタル層を形成しているがこ
の代わりに高融点金属化合物（Ｒメタル化合物）を形成
しても同様の効果を奏する。
の代わりに高融点金属化合物（Ｒメタル化合物）を形成
しても同様の効果を奏する。
また、上記両寅庸例では、Ｒメタルとしてチタンの例を
示しているがタングステン、モリブデン、またはタンタ
ルであってもよく、Ｒメタル化合物であればチタンシリ
サイド、タングステンシリサイド、モリブデンシリサイ
ドまたはタンタルシリサイドであってもよい。
示しているがタングステン、モリブデン、またはタンタ
ルであってもよく、Ｒメタル化合物であればチタンシリ
サイド、タングステンシリサイド、モリブデンシリサイ
ドまたはタンタルシリサイドであってもよい。
また、上記両実施例では、ゲート電極部まわりの段差形
状の緩和について説明しているが、他の部品等による段
差部を覆う層間絶縁膜の段差形状緩和のすべてにつき適
用できることは言うまでもない。
状の緩和について説明しているが、他の部品等による段
差部を覆う層間絶縁膜の段差形状緩和のすべてにつき適
用できることは言うまでもない。
さらに、上記両実施例では下敷酸化膜を使用しているが
半導体装置の種類によっては不要とすることもできる。
半導体装置の種類によっては不要とすることもできる。
［発明の効果］
この発明は以上説明したとおり、ＲメタルまたはＲメタ
ル化合物を形成することによって、そのまわりを局部的
に昇温させ、ＮＪＳ絶縁絶縁段着形状を緩和させるので
不純物拡散層の領域の必要以上の拡がりを抑制し、信頼
のおける配線構造を提供することは言うまでもなく素子
の微細化に貢献するという効果がある。
ル化合物を形成することによって、そのまわりを局部的
に昇温させ、ＮＪＳ絶縁絶縁段着形状を緩和させるので
不純物拡散層の領域の必要以上の拡がりを抑制し、信頼
のおける配線構造を提供することは言うまでもなく素子
の微細化に貢献するという効果がある。
第１図はこの発明の一実施例における概略製造工程図、
第２図はこの発明の他の実施例における概略製造工程図
、第３１！Ｉは従来の顎造方法による概略−造工程図で
ある。 図において、１は半導体儒板、３はポリシリコン層、４
はＲメタル層、５は不純物拡散層、７ａ。 ７ｂは眉間絶縁膜である。 なお、各図中同−将号は同一または相当部分を示す。
第２図はこの発明の他の実施例における概略製造工程図
、第３１！Ｉは従来の顎造方法による概略−造工程図で
ある。 図において、１は半導体儒板、３はポリシリコン層、４
はＲメタル層、５は不純物拡散層、７ａ。 ７ｂは眉間絶縁膜である。 なお、各図中同−将号は同一または相当部分を示す。
Claims (6)
- （１）半導体基板表面の段差部を層間絶縁膜で覆う半導
体装置の製造方法であって、 半導体基板上に前記段差部をもたらす部品を形成する工
程と、 前記部品の少なくとも一部を高融点金属または高融点金
属化合物で覆う工程と、 前記部品をマスクとして前記半導体基板に不純物を注入
する工程と、 前記高融点金属または前記高融点金属化合物で覆われた
前記部品を含み、前記不純物が注入された前記半導体基
板上の全面に前記層間絶縁膜を形成する工程と、 赤外線の照射による熱処理を行なう工程とを備え、 前記熱処理によって注入された前記不純物を拡散し、か
つ前記部品の形状に沿って形成された前記層間絶縁膜を
平坦化する、半導体装置の製造方法。 - （２）前記熱処理は、赤外線ランプアニール法である、
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記保護膜は、ＣＶＤ法で形成する、特許請求の
範囲第１項または第２項記載の半導体装置の製造方法。 - （４）前記保護膜は、りん珪酸ガラス（ＰＳＧ）である
、特許請求の範囲第１項、第２項または第３項記載の半
導体装置の製造方法。 - （５）前記高融点金属は、チタン、タングステン、モリ
デブンおよびタンタルよりなる一群から選択される、特
許請求の範囲１項ないし第４項のいずれかに記載の半導
体装置の製造方法。 - （６）前記高融点金属化合物は、チタンシリサイド、タ
ングステンシリサイド、モリブデンシリサイドおよびタ
ンタルシリサイドよりなる一群から選択される、特許請
求の範囲第１項ないし第４項のいずれかに記載の半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592387A JPS63221647A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
| DE19883807788 DE3807788C2 (de) | 1987-03-10 | 1988-03-09 | Verfahren zum Herstellen eines Halbleiterbauelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592387A JPS63221647A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63221647A true JPS63221647A (ja) | 1988-09-14 |
Family
ID=13012627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5592387A Pending JPS63221647A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63221647A (ja) |
| DE (1) | DE3807788C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274008A (ja) * | 2007-06-22 | 2007-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007324620A (ja) * | 2007-08-06 | 2007-12-13 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169179A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60196960A (ja) * | 1984-03-21 | 1985-10-05 | Seiko Epson Corp | 半導体装置 |
| JPS6242436A (ja) * | 1985-08-19 | 1987-02-24 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2943153A1 (de) * | 1979-10-25 | 1981-05-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-03-10 JP JP5592387A patent/JPS63221647A/ja active Pending
-
1988
- 1988-03-09 DE DE19883807788 patent/DE3807788C2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169179A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60196960A (ja) * | 1984-03-21 | 1985-10-05 | Seiko Epson Corp | 半導体装置 |
| JPS6242436A (ja) * | 1985-08-19 | 1987-02-24 | Sony Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274008A (ja) * | 2007-06-22 | 2007-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007324620A (ja) * | 2007-08-06 | 2007-12-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP4568308B2 (ja) * | 2007-08-06 | 2010-10-27 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3807788A1 (de) | 1988-09-22 |
| DE3807788C2 (de) | 1994-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| KR970000703B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP2746099B2 (ja) | 半導体装置の製造方法 | |
| JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH02260639A (ja) | 半導体装置の製造方法 | |
| KR100541705B1 (ko) | 반도체소자의 제조방법 | |
| JPH10106966A (ja) | 半導体装置の製造方法 | |
| JP3067340B2 (ja) | 半導体装置 | |
| JPH05291506A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0117252B2 (ja) | ||
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0336312B2 (ja) | ||
| JPS63221648A (ja) | 半導体装置の製造方法 | |
| JPH0547978B2 (ja) | ||
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH0448657A (ja) | 半導体装置およびその製造方法 | |
| JPS60119718A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH02237073A (ja) | 半導体装置の製造方法 | |
| JPH0494165A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61181148A (ja) | 半導体装置の製造方法 | |
| JPH04101421A (ja) | 半導体集積回路の製造方法 |