JPS6242436A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に短時間熱処
理（所謂ＰＴＡ）によって活性化及びリフローを行うも
のである。

〔発明の概要〕

この発明は、熱処理により不純物領域の活性化や眉間絶
縁膜のリフローを行う半導体装置の製造方法において、
該熱処理を赤外線照射によって短時間に行うことにより
、製造工程の簡略化、アウトディフュージョンの抑止や
接合の深さの制御性を改善するものである。

〔従来の技術〕

−Ｓに、ＭＯ３＋−ランジスタ等の半導体装置の製造工
程では、基板上にＭＯ３！−ランジスタのソース、ドレ
イン領域をイオン注入によって形成した後、これらの領
域の活性化が行われており、更に、不純物含有絶縁膜が
被着された後、リフローが行われることがある。

このような活性化及びリフローは、熱処理によって行わ
れ、熱源としては、レーザービーム、エレク１０ンビー
ム或いはランプ等を用いたものがある。

ここで、従来の半導体装置の製造方法の一例としてＭＯ
Ｓトランジスタの不純物領域の活性化工程及びリフロ一
工程を説明する。

従来の一例としての半導体装置の製造方法は・第７図に
示すように、先ず、ソース領域やドレイン領域を形成す
るイオン注入工程Ｑ１から、上記ソース領域やドレイン
領域を活性化するアニール工程Ｑ２を経て、眉間絶縁膜
としてＰＳＧ　（リン・シリケート・ガラス）等の不純
物含有絶縁膜を被着する被着工程Ｑ３の順に工程が進め
られる。

そして不純物含有絶縁膜の被着形成後は、例えば、コン
タクトをとるための窓明は工程Ｑ４を経て、上記不純物
絶縁膜を平坦化するためのりフロ一工程Ｑ５になってい
る。尚、リフロ一工程Ｑ５の前工程として、電極形成等
の工程が含まれることもあるが、説明を省略する。

ここで、リフロ一工程Ｑ５について説明すると、上記不
純物含有絶縁膜をリフローするため、当該絶縁膜の被着
形成後、基板ごとファーネス（電気炉）内に載置して所
定の温度（ＰＳＧの場合、１０５０℃）、時間（例えば
１０分間程度）の条件で熱処理を行っている。

また、このとき実験的に接合深さＸが、深くなることが
知られている。即ち、ソース、ドレイン領域形成のため
の不純物例えばＢ＋やＢＦ２＋を５０　ｋ　ｅ　Ｖ、　
　２〜．３　Ｘ　Ｉ　Ｑ１５／ｃｒｄの条件で注入し、
通常行われているような条件（９４０”Ｃ１１ｏ分間）
でアニールした場合には、接合深さＸはおよそ０．２７
μｍ程度になるが、リフロ一工程Ｑ５で施される熱処理
を経ることによって再分布し、接合深さχはおよそ０．
５μｍ程度となる。

〔発明が解決しようとする問題点〕

半導体装置の微細化傾向に従って高性能化のな・め接合
深さを浅くすることが要求されている。

しかし、前述したようなプロセスでは、浅い接合を実現
できない。これは特にリフロ一工程Ｑ５での前述したよ
うな不純物の再分布が問題となるためである。

また、リフロ一工程Ｑ５の前には、窓明は工程Ｑ４が有
り、工程の簡略化を意図して、ソース、ドレイン領域の
上部の不純物含有絶縁膜をパターンニングし、該ソース
、ドレイン領域とコンタクトをとるようなコンタクト孔
を形成した後に、上記不純物含有絶縁膜をリフローを行
う場合がある。

このようにコンタクト孔の部分が開口され露出した場合
、熱処理の間に、表層部の不純物が接触する気体中等に
抜は出てしまう所謂アウトディフュージョン等の現象が
生じ易い。

即ち、第８図Ａに示すように、アニール工程Ｑ２の後の
不純物の濃度分布Ｎは、表層部（接合深さｘ−０）から
右下がりの曲線となっている。しかし、第８図Ｂに示す
ように、従来のりフロ一工程Ｑ５では、温度１０５０℃
、時間１０分間の条件で熱処理が行われており、従って
、接合深さＸは０．５μｍ程度に深（なり、更にアウト
ディフュージョン等の現象から表層部の不純物の濃度（
図中記号ＯＤで示す。）は下がり、リフローによって抵
抗値が上昇する等の弊害を生ずる。尚、第８図Ａ−Ｂで
は、縦軸を不純物濃度Ｎ、横軸を接合深さＸとして示し
ている。

また、半導体装置の製造プロセスにおいては、コストの
低減等のため、製造工程の簡略化といった要求があるが
、従来の半導体装置の製造方法は、工程数が多く、また
、処理に必要な時間も多くかかっている。

そこで、本発明は上述の問題点に鑑み、製造工程の簡略
化、アウトディフュージョンの抑止や接合の深さの制御
性を改善する半導体装置の製造方法の開示を目的とする
。

〔問題点を解決するための手段〕

本発明は、不純物領域を有する素子上に該不純物領域の
活性化温度以下でリフローできる不純物含有絶縁膜を形
成し、短時間熱処理により上記不純物領域の活性化と上
記不純物含有絶縁膜のリフローを同時に行う半導体装置
の製造方法によって前述の問題点を解決する。

〔作用〕

リフローする不純物含有絶縁ｎりは、不純物領域の活性
化温度以下の温度条件でリフロー可能な性譬のものを使
用する。そして、時間的な条件には短時間に熱処理を行
うような熱源を用いる。このため活性化とリフローを同
時に行なっても接合深さが深くなるような問題はなく、
しかも、短時間で熱処理されるためアウトディフュージ
ョン等の弊害を除去することが可能である。そして、活
性化とリフローを同時に行うため、従来二つの工程であ
ったものが単一の工程となり、製造工程の簡略化を図る
ことができる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

本発明の半導体装置の製造方法に用いる不純物含有絶縁
膜には、例えば、Ａｓ５Ｇ、ＢＰＳＧ。

ＢＳＧ、５ｂＳＧ等の不純物領域の活性化温度以下の低
温でリフローできる絶縁膜を用いることができる。また
、本発明の短時間熱処理を行う熱源としては、ランプ光
線（波長０．４〜４．０μｍの連続的インコヒーレント
光）や、カーボンヒーターの黒体輻射による赤外線、長
波長で大面積を照射するレーザービーム等でも良い。

本実施例は、半導体装置の製造方法としてＭＯＳトラン
ジスタの例を説明し、不純物含有絶縁膜としてＡｓ５Ｇ
膜を用い、更に短時間熱処理を行う熱源としてハロゲン
ランプ等の赤外線のランプ光線を用いている。

先ず、本実施例の半導体装置の製造方法は、第１図に示
すように、ＭＯＳトランジスタのソース。

ドレイン領域を形成するイオン注入工程Ｐ１の後は、不
純物含有絶縁膜すなわち眉間絶縁膜としてＡｓ５Ｇ膜を
被着する被着工程Ｐ２になっている。

ここでイオン注入は、通常の例えばＢＦ２＋を５Ｑ　ｋ
　ｅ　Ｖ、　　２〜３　Ｘ　１０”　／ｃｒＡの条件で
所定の領域に注入するように行なわれ、また、上記Ａｓ
５Ｇ膜は、所定の例えば５０００人程度０厚みとなるよ
うに被着する。このＡｓ５Ｇ膜のＡｓ含有量は約２Ｑｗ
ｔ％であるが、特に限定されるものではなく、後の工程
で行われるリフローの温度条件や時間条件によって最適
化を図ることができる。

上記層間絶縁膜を被着する被着工程Ｐ２の後は、窓明は
工程Ｐ３になっている。この窓明は工程Ｐ３でＭＯＳト
ランジスタのソース、ドレイン領域の上部に当たるＡｓ
５Ｇ膜の所定の領域がフォトリソグラフィ技術を用いて
窓明けされる。

この窓明は工程Ｐ３の後は、上記イオン注入工程Ｐ１で
注入した不純物の活性化と、上記層間絶縁膜被着工程Ｐ
２で被着したＡｓ５Ｇ膜のリフローが同時に行われるア
ニール・リフロ一工程Ｐ４になっている。このアニール
・リフロ一工程Ｐ４では、短時間熱処理によって上記ア
ニールと上記リフローが同時に行われる。短時間熱処理
は、赤外線のランプ光線を用いて行なわれ、その短時間
加熱性能から後述するように約１０秒程度で十分なリフ
ロー特性が得られる。そして、温度条件としては、例え
ば被着する層間絶縁膜を上述したようなＡｓ５Ｇ膜とし
て場合には、ＰＳＧ　（リン・シリケート・ガラス）等
と比較して低温で流体化が可能なため、温度設定も容易
に行うことができ、短時間で低温な処理で所望のリフロ
ーが可能である。

このリフローと同時に、短時間で低温の熱処理によって
アニールも行われ、短時間で低温であるが故に、接合深
さも深くなることがなく、浅い制御性の優れた接合を形
成することができる。また、同様に、短時間であるため
アウトディフュージョン等の弊害も抑止することができ
る。

このようなリフローの特性について、本発明者が行った
実験のデータに基づき説明する。

はじめに、リフローの温度依存性について説明する。リ
フローの温度依存性は、第２図に示すような、およそゆ
るやかな右上がりの特性になっている。ここで、横軸は
温度をとり、一方線軸はリフローの形状を定量化した数
値Ａ／Ｂを用いている。短時間熱処理の時間は、各１０
秒間であり、例えば１０５０℃９１０秒間では、Ａ／Ｂ
が２゜１２程度の値になっている。尚、Ａ／Ｂは第３図
に示すような層間絶縁膜の上部開口部の距離Ａと底部開
口部Ｂの比である。従って、Ａ／Ｂの値が大きい程リフ
ローの量が大きいことなる。

第２図には、参考のため、従来のファーネス（電気炉）
アニール（温度；９００℃１時間：１０分間）を用いて
Ａｓ５Ｇ膜をリフローした例も示している。

この従来の例と比較しても層間絶縁膜にＡｓ５Ｇ膜を使
用した場合には、温度条件１０５０℃〜１１５０℃で約
１０秒程度の短時間で同等もしくはそれ以上のリフロー
特性が得られることが判る。

尚、１１５０℃以上の温度の場合には、気泡等の発生が
あるが、１０５０℃〜１１００℃の場合には、約２Ｑｗ
ｔ％のＡｓ含有量のＡｓ５Ｇ膜で問題はない。

次にリフローの時間依存性について説明する。

リフローの時間依存性は、第３図に示すように、指数関
数的な立ち上がりを示す特性になっている。

赤外線の照射が約ＩＯ秒程で、十分なリフロー特性が得
られ、１０秒以上の照射では徐々にＡｓ５Ｇ膜が流動す
るような傾向にある。従って、リフローを効果的に行う
場合には、１０秒間程度の赤外線の照射で足る。尚、第
３図では、横軸に時間をとり、第２図と同様に縦軸には
Ａ／Ｈの値をとっている。この場合の温度条件は、１１
００℃である。

以上のような実験データから、本発明者は、例えばＡｓ
５Ｇ膜、５０００人の膜厚の眉間絶縁膜をリフローする
に際して、赤外線のランプ光線を使用し、温度条件１０
５０−１１００℃５時間約１０秒間程度で十分なリフロ
ーを行い得ることを見出した。そして、このようにｌＯ
秒程度の短時間で熱処理を行うため、従来問題となって
いたアウトディフュージョン等の弊害を容易に除去する
ことができる。

′このように赤外線のランプ光線を使用し、温度条件１
０５０〜１１００℃２時間約１０秒間程度の条件でリフ
ローを行う場合には、同時にアニールも可能である。即
ち、上述した温度条件１０５０〜１１００℃１時間約１
０秒間程度の条件で同時にアニールした場合には、接合
深さＸも深くならず、浅い接合を再現性よく形成するこ
とができる。イオン注入を通常の例えばＢＦ２＋を５０
ｋｅＶ、２〜３Ｘ１０Ｉ！ｉ／Ｃ艷の条件で所定の領域
に注入した場合において、上述のリフローの条件で同時
にアニールした場合には、接合深さｘ＝０゜１’８〜０
．２３＃ｍ、　　シート抵抗ρ５＝８３〜９０Ω／口と
いうようなデータが得られている。

以上のように本実施例の半導体装置の製造方法は、赤外
線のランプ光線を使用し、Ａｓ５Ｇ膜の眉間絶縁膜をリ
フローすると同時にアニールも行い、従来、リフロ一工
程とアニール工程は独立した２つの工程であったが、こ
れらを統合し単一の工程とすることができる。そして、
リフローは上述したように、短時間で良（、アウトディ
フュージョンの弊害を抑止することができ、しかも、同
時に行うアニールによっては、浅い接合を得ることが容
易である。

このような優れた利点を有する本実施例の半導体装置の
製造方法を実現する赤外線ランプ装置の一例を、第５図
を参照しながら説明する。

−第５図に示すように、赤外線ランプ装置３は、半導体
素子を形成する基板１を内部に載置してなる石英管２の
外側上下に配されている。この赤外線ランプ枯菌３には
、波長０．４〜４．０μｍの連続的インコヒーレント光
を射出する複数本のハロゲン・ランプ４が取り付けられ
、各ハロゲン・ランプ４には、放物線反射鏡５がそれぞ
れ取り付けられている。上記基板１は、枠状のサスペン
ダ６によって中空に支持され、基板１には、両主面で各
ハロゲン・ランプ４からの連続的インコヒーレン［・光
が照射されるようになっている。

このような赤外線ランプ装置３を用いて本実施例の半導
体装置の製造方法を実施するにより、上述した所定の効
果をあげることができる。

ここで、更に上述の本実施例の半導体装置の製造方法を
用いて製造される半導体装置について説明する。

第６図に示すように、本実施例の半導体装置の製造方法
によって製造される半導体装置は、通常のＭＯＳ　Ｆ　
ＥＴと同様に、基板１１の主面に素子分離領域となる酸
化シリコン膜１２が形成され、素子形成領域には、ソー
ス領域１６．　　ドレイン領域１７がそれぞれ形成され
ている。上記ソース領域１６とドレイン領域１７０間の
チャンネル形成領域の上部には、酸化シリコン膜１５を
介してゲート電極１４となっている。そして、絶縁膜と
してＡｓ５Ｇ膜１３が、上記ソース領域１６及び上記ド
レイン領域１７の上部で窓明けにより開口部１８．１９
を存して被着形成され、更にリフローが施されている。

このような構造の半導体装置は、ＰＳＧ等のリフローに
高温を要する不純物含有絶縁膜を使用した場合には、ア
ウトディフュージョンや接合深さの制御性等の関係から
実現が困難なものである。

しかし、不純物含有絶縁膜にＡｓ５Ｇ膜等の低温でリフ
ロー可能な材料を用いることにより可能であって、本実
施例の半導体装置の製造方法を適用して製造され得る。

すなわち、リフローするＡｓ５Ｇ膜１３が低温でリフロ
ーされるため、活性化とリフローを同時に行なっても接
合深さが深くなるような弊害を防止することができ、ま
た、短時間で熱処理されるため、アウトディフュージョ
ン等を防止することが可能である。そして、活性化とリ
フローを同時に行うため、工程数及び時間的に製造工程
の簡略化を図ることが可能である。また、半導体装置と
して微細化構造をとる゛ことができ、絶縁膜としてリフ
ローされているため、配線層を被着形成した場合には、
段切れ等の諸弊害を除去できることは言うまでもない。

尚、上述した実施例においては、不純物含有絶縁膜にＡ
ｓ５Ｇ膜を用いたが、これに限定されず、例えばＢＰＳ
Ｇ、ＢＳＧ、５ｂＳＧ等の不純物領域の活性化温度以下
の低温でリフローできる絶縁膜を用いることができる。

また、短時間熱処理を行う熱源としては、ランプ光線（
波長０．４〜４゜０μｍの連続的インコヒーレント光）
に限定されず、例えば、カーボンヒーターの黒体輻射に
よる赤外線、長波長で大面積を照射するレーザービーム
等でも良い。更に、第１配線層と第２配線層の間に形成
される不純物含有絶縁膜に対して窓明は後、本発明に係
る熱処理によってリフローを施しても良いことは勿論で
ある。

〔発明の効果〕

本発明の半導体装置の製造方法は、リフローする不純物
含有絶縁膜に不純物領域の活性化温度以下の温度条件で
リフロー可能な性質のものを用い、更に短時間に熱処理
を行うような熱源を用いるため、活性化とリフローを同
時に行なっても接合深さが深くなるような問題はなく、
しかも、短時間で熱処理されるためアウトディフュージ
ョン等の弊害を除去することが可能である。そして、活
性化とリフローを同時に行うため、工程数及び時間的に
製造工程の簡略化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法を工程順に
示す工程図であり、第２図は本発明に係るリフローの温
度依存性を説明する特性図であり、第３図は本発明に係
るリフローの時間依存性を説明する特性図であり、第４
図はリフローの定量を説明する１模式図である。 第５図は本発明に係る半導体装置の製造方法を実現する
に好適な装置の一例を示す断面図であり、第６図は本発
明の半導体装置の製造方法により製造される半導体装置
の一例を示す概略断面図であり、第７図は従来の半導体
装置の製造方法の一例を工程順に示す工程図であり、第
８図Ａは従来の半導体装置の製造方法においてアニール
後の不純物濃度の分布を示す特性図であり、第８図Ｂは
従来の半導体装置の製造方法においてリフロー後の不純
物濃度の分布を示す特性図である。 ｌ・・・基板 ３・・・赤外線ランプ装置 １１・・・基板 １３・・・Ａｓ５Ｇ膜（不純物含有絶縁膜）１６・・・
ソース領域 １７・・・ドレイン領域 １８．１９・・・開口部

Claims (1)

【特許請求の範囲】
1. 不純物領域を有する素子上に該不純物領域の活性化温度
   以下でリフローできる不純物含有絶縁膜を形成し、短時
   間熱処理により上記不純物領域の活性化と上記不純物含
   有絶縁膜のリフローを同時に行う半導体装置の製造方法
   。