JP2917303B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2917303B2 JP2917303B2 JP18924689A JP18924689A JP2917303B2 JP 2917303 B2 JP2917303 B2 JP 2917303B2 JP 18924689 A JP18924689 A JP 18924689A JP 18924689 A JP18924689 A JP 18924689A JP 2917303 B2 JP2917303 B2 JP 2917303B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- short
- heating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、酸化膜を形成する半導体装置の製造方法に
関し、特に急熱短時間酸化（RTO;Rapid Thermal Oxidat
ion）処理による均一な酸化膜の形成方法に関する。
関し、特に急熱短時間酸化（RTO;Rapid Thermal Oxidat
ion）処理による均一な酸化膜の形成方法に関する。
本発明の半導体装置の製造方法は、昇温速度が50℃/s
ec以下のハロゲンランプ加熱で第１の処理温度まで加熱
し、半導体基板にほぼ均一な第１の酸化膜を第１の急熱
短時間酸化処理により形成し、第１の急熱短時間酸化処
理と同一の反応室内で連続して、昇温速度が５〜100℃/
secのハロゲンランプ加熱で第１の急熱短時間酸化処理
を行った第１の処理温度より高い第２の処理温度まで加
熱し、第１の酸化膜と一体に第２の酸化膜を第２の急熱
短時間酸化処理により形成することにより、酸化膜の耐
圧特性を確保しながら、膜厚の均一性を向上させるもの
である。
ec以下のハロゲンランプ加熱で第１の処理温度まで加熱
し、半導体基板にほぼ均一な第１の酸化膜を第１の急熱
短時間酸化処理により形成し、第１の急熱短時間酸化処
理と同一の反応室内で連続して、昇温速度が５〜100℃/
secのハロゲンランプ加熱で第１の急熱短時間酸化処理
を行った第１の処理温度より高い第２の処理温度まで加
熱し、第１の酸化膜と一体に第２の酸化膜を第２の急熱
短時間酸化処理により形成することにより、酸化膜の耐
圧特性を確保しながら、膜厚の均一性を向上させるもの
である。
酸化膜形成技術には気相化学反応（CVD），スパッ
タ，回転塗布により基板にSiO2膜を堆積させる堆積法と
常圧酸化，高圧酸化及び酸素プラズマ酸化による酸化法
がある。このうち、酸化法は、常圧酸化，高圧酸化のよ
うに酸素ガス若しくは水蒸気中で700〜1100℃の比較的
高温で酸化する方法と、酸素プラズマを酸化種として40
0〜700℃の比較的低温でシリコン基板を酸化する方法が
知られている。常圧酸化は最も一般的な方法であり、特
に素子間分離のためのLOCOS酸化とゲート酸化膜形成に
おいて重要である。
タ，回転塗布により基板にSiO2膜を堆積させる堆積法と
常圧酸化，高圧酸化及び酸素プラズマ酸化による酸化法
がある。このうち、酸化法は、常圧酸化，高圧酸化のよ
うに酸素ガス若しくは水蒸気中で700〜1100℃の比較的
高温で酸化する方法と、酸素プラズマを酸化種として40
0〜700℃の比較的低温でシリコン基板を酸化する方法が
知られている。常圧酸化は最も一般的な方法であり、特
に素子間分離のためのLOCOS酸化とゲート酸化膜形成に
おいて重要である。
ところで、近年、MOSメモリーが微細化されるに従っ
てゲート酸化膜の薄膜化が進み、100Å以下の酸化膜が
使用されている。このような100Å以下の膜厚の酸化膜
を形成する方法として白熱線等のヒータを熱源とする従
来の電気炉を用いる場合、酸化レートを下げて膜厚の均
一性を確保するとともに、900℃以下の比較的低温で酸
化し、不純物の拡散が起こらないようにして膜質の低下
を防止している。
てゲート酸化膜の薄膜化が進み、100Å以下の酸化膜が
使用されている。このような100Å以下の膜厚の酸化膜
を形成する方法として白熱線等のヒータを熱源とする従
来の電気炉を用いる場合、酸化レートを下げて膜厚の均
一性を確保するとともに、900℃以下の比較的低温で酸
化し、不純物の拡散が起こらないようにして膜質の低下
を防止している。
しかし、酸化膜の薄膜化に伴って処理温度をさらに低
温化させる必要があり、このような低温化に起因する耐
圧性の低下や膜がポーラスになる等の膜質の劣化が起き
るおそれがある。
温化させる必要があり、このような低温化に起因する耐
圧性の低下や膜がポーラスになる等の膜質の劣化が起き
るおそれがある。
そこで、上述のような膜質の劣化を改善するための技
術として、最近では、ハロゲンランプ照射による急熱短
時間酸化が注目されている（例えば、特開昭63−211759
号公報参照）。この急熱短時間酸化処理ば、ハロゲンラ
ンプ（近赤外光0.4〜4.0μｍ波長）の輻射による赤外線
により，短時間（数秒間或いは数分間程度）、試料を連
続的に照射するものである。このようなハロゲンランプ
照射を用い、酸素ガス中でドライ酸化された酸化膜は、
水蒸気中で電気炉を用いてウェット酸化された酸化膜と
同等あるいはそれ以上の耐圧特性を有している。
術として、最近では、ハロゲンランプ照射による急熱短
時間酸化が注目されている（例えば、特開昭63−211759
号公報参照）。この急熱短時間酸化処理ば、ハロゲンラ
ンプ（近赤外光0.4〜4.0μｍ波長）の輻射による赤外線
により，短時間（数秒間或いは数分間程度）、試料を連
続的に照射するものである。このようなハロゲンランプ
照射を用い、酸素ガス中でドライ酸化された酸化膜は、
水蒸気中で電気炉を用いてウェット酸化された酸化膜と
同等あるいはそれ以上の耐圧特性を有している。
ところが、上述のハロゲンランプ照射による急熱短時
間酸化処理によって酸化膜を形成する方法では、耐圧性
は確保されるが、一方で半導体基体の面内の膜厚の均一
性が低下するという欠点がある。一般的に、酸化膜の膜
厚と膜厚のぱらつき度の関係は、膜圧が薄くなるに従っ
て膜厚のばらつきが大きくなる傾向にある。また、従来
の急熱短時間酸化によって形成した酸化膜と電気炉を用
いて形成した酸化膜を比較した場合、実験結果によれ
ば、膜厚が100Å以下の領域では急熱短時間酸化による
酸化膜の均一性は大きく劣化しており、急熱短時間酸化
処理による酸化膜の均一度の値は電気炉による酸化膜の
均一度の約２倍になった。これは、酸化膜を処理する際
の初期の酸化レートが電気炉を用いた場合に比べて速い
ためと考えられる。さらに、膜厚が50Å以下の極めて薄
い膜厚の領域において急熱短時間酸化処理による酸化膜
のぱらつき度は約10％を越える値となり、このような均
一度の低下に伴い耐圧分布も低下するという問題があ
る。
間酸化処理によって酸化膜を形成する方法では、耐圧性
は確保されるが、一方で半導体基体の面内の膜厚の均一
性が低下するという欠点がある。一般的に、酸化膜の膜
厚と膜厚のぱらつき度の関係は、膜圧が薄くなるに従っ
て膜厚のばらつきが大きくなる傾向にある。また、従来
の急熱短時間酸化によって形成した酸化膜と電気炉を用
いて形成した酸化膜を比較した場合、実験結果によれ
ば、膜厚が100Å以下の領域では急熱短時間酸化による
酸化膜の均一性は大きく劣化しており、急熱短時間酸化
処理による酸化膜の均一度の値は電気炉による酸化膜の
均一度の約２倍になった。これは、酸化膜を処理する際
の初期の酸化レートが電気炉を用いた場合に比べて速い
ためと考えられる。さらに、膜厚が50Å以下の極めて薄
い膜厚の領域において急熱短時間酸化処理による酸化膜
のぱらつき度は約10％を越える値となり、このような均
一度の低下に伴い耐圧分布も低下するという問題があ
る。
そこで、本発明は、急熱短時間酸化処理により形成す
る方法であって、特に漠厚が100Åよりも薄い酸化膜に
おいても腹圧特性及び膜厚の均一性の両方の点で優れた
酸化膜を形成する半導体装置の製造方法を提供すること
を目的とする。
る方法であって、特に漠厚が100Åよりも薄い酸化膜に
おいても腹圧特性及び膜厚の均一性の両方の点で優れた
酸化膜を形成する半導体装置の製造方法を提供すること
を目的とする。
本発明の半導体装置の製造方法は、上述の目的を達成
するため、ハロゲンランプ加熱で第１の処理温度まで加
熱し、半導体基板にほぼ均一な第１の酸化膜を第１の急
熱短時間酸化処理により形成し、第１の急熱短時間酸化
処理と同一の反応室内で連続して、ハロゲンランプ加熱
で第２の処理温度まで加熱し、第１の酸化膜と一体に第
２の酸化膜を第２の急熱短時間酸化処理により形成する
ものである。ここで、第１の処理温度までは、昇温速度
が50℃/sec以下で加熱される。また、この第１の処理温
度から第２の処理温度までは、昇温速度が５〜100℃/se
cで加熱される。第２の処理温度までの昇温速度を100℃
/sec以上とすると、形成される第２の酸化膜の均一性が
良くならないためである。
するため、ハロゲンランプ加熱で第１の処理温度まで加
熱し、半導体基板にほぼ均一な第１の酸化膜を第１の急
熱短時間酸化処理により形成し、第１の急熱短時間酸化
処理と同一の反応室内で連続して、ハロゲンランプ加熱
で第２の処理温度まで加熱し、第１の酸化膜と一体に第
２の酸化膜を第２の急熱短時間酸化処理により形成する
ものである。ここで、第１の処理温度までは、昇温速度
が50℃/sec以下で加熱される。また、この第１の処理温
度から第２の処理温度までは、昇温速度が５〜100℃/se
cで加熱される。第２の処理温度までの昇温速度を100℃
/sec以上とすると、形成される第２の酸化膜の均一性が
良くならないためである。
先ず、半導体基板上の酸化膜を例えば750℃〜850℃の
比較的低温の第１の処理温度で第１の急熱短時間酸化処
理を行うことにより、膜厚の均一性に優れた第１の酸化
膜を形成する。第１の急熱短時間酸化処理と同一の反応
室内で連続して、第１の処理温度より高温の第２の処理
温度まで昇温し、第２の急熱短時間酸化処理を行い、第
１の酸化膜と一体に第２の酸化膜を形成する。第２の急
熱短時間酸化処理では、既に第１の酸化膜が形成されて
いることから、膜厚は、酸化時間の1/2乗に比例し、酸
化処理における初期の酸化レートが速くなるおそれがな
い。従って、従来の急熱短時間酸化の場合に比べて低い
酸化レートで急熱短時間酸化が行われ、酸化膜の膜厚の
均一性が確保されたまま酸化が進行する。更に、第２の
急熱短時間酸化処理を行うので、信頼性の高い耐圧特性
が得られる。
比較的低温の第１の処理温度で第１の急熱短時間酸化処
理を行うことにより、膜厚の均一性に優れた第１の酸化
膜を形成する。第１の急熱短時間酸化処理と同一の反応
室内で連続して、第１の処理温度より高温の第２の処理
温度まで昇温し、第２の急熱短時間酸化処理を行い、第
１の酸化膜と一体に第２の酸化膜を形成する。第２の急
熱短時間酸化処理では、既に第１の酸化膜が形成されて
いることから、膜厚は、酸化時間の1/2乗に比例し、酸
化処理における初期の酸化レートが速くなるおそれがな
い。従って、従来の急熱短時間酸化の場合に比べて低い
酸化レートで急熱短時間酸化が行われ、酸化膜の膜厚の
均一性が確保されたまま酸化が進行する。更に、第２の
急熱短時間酸化処理を行うので、信頼性の高い耐圧特性
が得られる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本発明は、ハロゲンランプ加熱を用いた急熱短時間酸
化によってシリコン酸化膜を形成する半導体装置の製造
方法である。
化によってシリコン酸化膜を形成する半導体装置の製造
方法である。
先ず、半導体基板であるシリコン基板の表面を洗浄
し、希フッ酸による表面処理を行う。この表面処理を行
った半導体基板上には薄い自然酸化膜が形成される。
し、希フッ酸による表面処理を行う。この表面処理を行
った半導体基板上には薄い自然酸化膜が形成される。
次に、第１図に示すように、ハロゲンテンブ加熱によ
り昇温遠度を50℃/sec以下で800℃まで昇温し、800℃で
第１の急熱短時間酸化を行って膜厚が20Å程度である第
１の酸化膜が形成される。なお、第１の急熱短時間酸化
処理の第１の処理温度は750〜850℃の範囲とすることが
好ましく、より好ましくは、780〜820℃である。
り昇温遠度を50℃/sec以下で800℃まで昇温し、800℃で
第１の急熱短時間酸化を行って膜厚が20Å程度である第
１の酸化膜が形成される。なお、第１の急熱短時間酸化
処理の第１の処理温度は750〜850℃の範囲とすることが
好ましく、より好ましくは、780〜820℃である。
そして、第１の急熱短時間酸化を行った同一反応室内
で連続して1150℃まで加熱する。温度が1150℃に達した
後、この温度で通常の短時間酸化により所望の膜厚の第
２の酸化膜が形成される。1150℃までの昇温速度は５〜
100℃/secが適当とされ、均一性の面から100℃/sec以上
は好ましくない。
で連続して1150℃まで加熱する。温度が1150℃に達した
後、この温度で通常の短時間酸化により所望の膜厚の第
２の酸化膜が形成される。1150℃までの昇温速度は５〜
100℃/secが適当とされ、均一性の面から100℃/sec以上
は好ましくない。
なお、第２の急熱短時間酸化では、第２の処理温度を
1100〜1200℃の範囲内で行うことができる。
1100〜1200℃の範囲内で行うことができる。
ここで、第２図は、本実施例の酸化膜の形成方法によ
って得られた酸化膜の膜厚（横軸）と膜圧のぱらつき度
（縦軸）の関係を示すものであり、同時に、電気炉によ
る酸化膜及び従来の急熱短時間酸化による酸化膜との比
較を示すものである。第２図に示すように、本実施例に
よる酸化膜は電気炉による酸化膜とほぱ同じレベルの膜
厚の均一性の高い酸化膜が得られており、膜厚が50Åの
非常に薄い膜においても膜厚のぱらつき度はわずか５％
程度である。一方、従来の急熱短時間酸化による酸化膜
と比較した場合、100Å以下の膜厚の領域で、２倍以上
の均一性が得られている。
って得られた酸化膜の膜厚（横軸）と膜圧のぱらつき度
（縦軸）の関係を示すものであり、同時に、電気炉によ
る酸化膜及び従来の急熱短時間酸化による酸化膜との比
較を示すものである。第２図に示すように、本実施例に
よる酸化膜は電気炉による酸化膜とほぱ同じレベルの膜
厚の均一性の高い酸化膜が得られており、膜厚が50Åの
非常に薄い膜においても膜厚のぱらつき度はわずか５％
程度である。一方、従来の急熱短時間酸化による酸化膜
と比較した場合、100Å以下の膜厚の領域で、２倍以上
の均一性が得られている。
以上のような二段階の急熱短時間酸化を行って酸化膜
を形成することにより、予め第１の酸化膜が形成されて
いるので第２の酸化膜の酸化工程てば実質的な酸化レー
トが低くなるため、膜厚がぱらつく要因がなくなり、均
一な酸化膜が形成される。また、高温で酸化処理される
ので耐圧特性が向上する。
を形成することにより、予め第１の酸化膜が形成されて
いるので第２の酸化膜の酸化工程てば実質的な酸化レー
トが低くなるため、膜厚がぱらつく要因がなくなり、均
一な酸化膜が形成される。また、高温で酸化処理される
ので耐圧特性が向上する。
本発明の半導体装置の製造方法では、処理温度の異な
った二段階の第１の急熱短時間酸化処理と第２の急熱短
時間酸化処理とを連続的に行うことで、酸化膜を形成す
る。即ち、比較的低温な第１の処理温度の第１の急熱短
時間酸化処理では、均一な酸化膜を形成し、第１の処理
温度より高温の第２の処理温度の第２の急熱短時間酸化
処理では、酸化膜の膜質特性が向上する。第２の急熱短
時間酸化処理では、既に第１の酸化膜が形成されている
ことから、酸化レートが高くならず、酸化膜の均一性が
確保されたまま酸化が進行する。従って、100Å以下程
度の膜厚の薄い酸化膜においても、耐圧特性と均一性に
優れた酸化膜を形成することができる。
った二段階の第１の急熱短時間酸化処理と第２の急熱短
時間酸化処理とを連続的に行うことで、酸化膜を形成す
る。即ち、比較的低温な第１の処理温度の第１の急熱短
時間酸化処理では、均一な酸化膜を形成し、第１の処理
温度より高温の第２の処理温度の第２の急熱短時間酸化
処理では、酸化膜の膜質特性が向上する。第２の急熱短
時間酸化処理では、既に第１の酸化膜が形成されている
ことから、酸化レートが高くならず、酸化膜の均一性が
確保されたまま酸化が進行する。従って、100Å以下程
度の膜厚の薄い酸化膜においても、耐圧特性と均一性に
優れた酸化膜を形成することができる。
第１図は本発明にかかる半導体装置の裂遠方法の一例の
温度スケシュールを示す図である。第２図は本発明にか
かる半導体装置の製造方法の一例の膜厚と均一性の関係
図である。
温度スケシュールを示す図である。第２図は本発明にか
かる半導体装置の製造方法の一例の膜厚と均一性の関係
図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 29/78
Claims (2)
- 【請求項１】昇温速度が50℃/sec以下のハロゲンランプ
加熱で第１の処理温度まで加熱し、半導体基板にほぼ均
一な第１の酸化膜を第１の急熱短時間酸化処理により形
成し、 上記第１の急熱短時間酸化処理と同一の反応室内で連続
して、昇温速度が５〜100℃/secの上記ハロゲンランプ
加熱で上記第１の急熱短時間酸化処理を行った上記第１
の処理温度より高い第２の処理温度まで加熱し、上記第
１の酸化膜と一体に第２の酸化膜を第２の急熱短時間酸
化処理により形成する半導体装置の製造方法。 - 【請求項２】上記第１の処理温度は、750℃〜850℃であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18924689A JP2917303B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18924689A JP2917303B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353530A JPH0353530A (ja) | 1991-03-07 |
| JP2917303B2 true JP2917303B2 (ja) | 1999-07-12 |
Family
ID=16238074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18924689A Expired - Fee Related JP2917303B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917303B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4809653B2 (ja) * | 2005-09-16 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4820801B2 (ja) * | 2006-12-26 | 2011-11-24 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| CN113436961A (zh) * | 2021-06-24 | 2021-09-24 | 西安奕斯伟硅片技术有限公司 | 氧化膜生成方法 |
-
1989
- 1989-07-21 JP JP18924689A patent/JP2917303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353530A (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5330920A (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| JPH0263294B2 (ja) | ||
| JPS59213137A (ja) | 半導体装置の製造方法 | |
| US5506178A (en) | Process for forming gate silicon oxide film for MOS transistors | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JP2917303B2 (ja) | 半導体装置の製造方法 | |
| JPH0317373B2 (ja) | ||
| US5683946A (en) | Method for manufacturing fluorinated gate oxide layer | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| JPH10223628A (ja) | 半導体装置の製造方法 | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JPS63211759A (ja) | 半導体装置の製造方法 | |
| JP3517131B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP2739788B2 (ja) | 半導体装置の絶縁膜処理法 | |
| JP2550561B2 (ja) | 絶縁物薄膜の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07321061A (ja) | 半導体装置の製造方法 | |
| JPS5821827A (ja) | 半導体装置の製造方法 | |
| JP2000114253A (ja) | 半導体酸化膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |