JPS5821827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5821827A JPS5821827A JP11913781A JP11913781A JPS5821827A JP S5821827 A JPS5821827 A JP S5821827A JP 11913781 A JP11913781 A JP 11913781A JP 11913781 A JP11913781 A JP 11913781A JP S5821827 A JPS5821827 A JP S5821827A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- silicon nitride
- passivation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置及びその製造方法に関し、さらに
詳しくは窒化アルミニウム膜を表面層とする、電極配線
後のパッシベーション（不活性化）膜に関する。
詳しくは窒化アルミニウム膜を表面層とする、電極配線
後のパッシベーション（不活性化）膜に関する。
従来、集積回路のパッシベーション膜としては、一般に
ＰＳＧ（リンシリケートガラス）膜が多用されている。
ＰＳＧ（リンシリケートガラス）膜が多用されている。
その理由は、ＰＳＧ膜が比較的低温で形成できると共に
、ナトリウムイオン等による外部汚染に対してブロッキ
ング性を示すためである。
、ナトリウムイオン等による外部汚染に対してブロッキ
ング性を示すためである。
ところが、ＰＳＧ膜のリン（Ｐ）の濃度を増加させると
耐湿性が劣化し、逆にその濃度を減少させるとクラック
が発生するので、通常ＰＳＧ気相成長の原料ガス成分比
は、５ｉｒ（４＝ ６．２１７ｉｎｉｎ 、 ０２”；
１２しｍｌｎ。
耐湿性が劣化し、逆にその濃度を減少させるとクラック
が発生するので、通常ＰＳＧ気相成長の原料ガス成分比
は、５ｉｒ（４＝ ６．２１７ｉｎｉｎ 、 ０２”；
１２しｍｌｎ。
ＰＨ３”ｉ ０．９１Δｎｉｎを中心として比較的狭い
範囲に適性値化される。従ってクラック防止の観点から
適性値化され／こｆ）ＳＧ膜は耐湿性を更に向上させる
ことはできず、ＰＳＧ膜を通して水分が滲透し、ＰＳＧ
膜下のアルミニウム電接配線膜を腐食するという問題が
生じていた。
範囲に適性値化される。従ってクラック防止の観点から
適性値化され／こｆ）ＳＧ膜は耐湿性を更に向上させる
ことはできず、ＰＳＧ膜を通して水分が滲透し、ＰＳＧ
膜下のアルミニウム電接配線膜を腐食するという問題が
生じていた。
最近、電極配線後のパッシベーション膜として、減圧Ｃ
ＶＤ法により形成された酸化膜が注目されている。この
減圧ＣＶＤ酸化膜は、リン（Ｐ）を全く含有しない酸化
膜でありながら、そのストレスは−Ｉ Ｘ １．０１９
ｄｙｎｅΔ？ｊで圧縮型であり、常圧ＣＶＤ法による酸
化膜のストレスが２ Ｘ １０’ ｄｙｎｅ、ｚ６＃で
引張型であるのと異なるので、旧クラック性のパッシベ
ーション膜として非常に有効である。ただナトリウムイ
オン等に対するプロ、キング性について問題があり更に
一層の改善が望まれている。
ＶＤ法により形成された酸化膜が注目されている。この
減圧ＣＶＤ酸化膜は、リン（Ｐ）を全く含有しない酸化
膜でありながら、そのストレスは−Ｉ Ｘ １．０１９
ｄｙｎｅΔ？ｊで圧縮型であり、常圧ＣＶＤ法による酸
化膜のストレスが２ Ｘ １０’ ｄｙｎｅ、ｚ６＃で
引張型であるのと異なるので、旧クラック性のパッシベ
ーション膜として非常に有効である。ただナトリウムイ
オン等に対するプロ、キング性について問題があり更に
一層の改善が望まれている。
また、電極配線後のパッシベーション膜としてプラズマ
ＣＶＤ法により低温で窒化ケイ素膜を形成することが知
られている。この窒化ケイ素膜は外部汚染に対してか々
りのブロッキング性を有しているが、更に一層改善する
ことば半導体装置の信頼性向上にとって有意義である。
ＣＶＤ法により低温で窒化ケイ素膜を形成することが知
られている。この窒化ケイ素膜は外部汚染に対してか々
りのブロッキング性を有しているが、更に一層改善する
ことば半導体装置の信頼性向上にとって有意義である。
３−
即ち第１の本発明は、素子形成及び電極配線を行った半
導体基板表面に、減圧ＣＶＤ酸化膜若しくはプラズマＣ
ＶＤ窒化ケイ素膜の内層及び窒化アルミニウム膜の表面
層からなるパッシベーション膜を被覆したことを特徴と
する半導体装置である。。
導体基板表面に、減圧ＣＶＤ酸化膜若しくはプラズマＣ
ＶＤ窒化ケイ素膜の内層及び窒化アルミニウム膜の表面
層からなるパッシベーション膜を被覆したことを特徴と
する半導体装置である。。
本発明においてパッシベーション膜の表面層を構成する
窒化アルミニウム（Ａｔ Ｎ ）膜は、■理論密度が太
きく （３，２６１１／ｃｃ））、緻密であること、■
硬さがダイヤモンドと同程度であること、■電気的に高
絶縁性であること、■熱伝導度が大きく（熱伝導係数−
〇、、０７２ ｃａｌ／ｃｎ＋ ＋＋ ｓｅｃ ・’Ｃ
）、半導体内部に発生した熱を外部に逃し易いこと、■
熱膨張係数がシリコンと同程度（５，６Ｘ １０＝’Ｃ
””” ）であって半導体基板に加わるストレスが小さ
いこと等の長所を有しているので、従来の減圧ＣＶＤ酸
化膜若しくはプラズマＣＶＤ窒化ケイ素膜と組合わせる
ことによって、初期特性及び信頼性の面で大幅な改善を
達成することができた。
窒化アルミニウム（Ａｔ Ｎ ）膜は、■理論密度が太
きく （３，２６１１／ｃｃ））、緻密であること、■
硬さがダイヤモンドと同程度であること、■電気的に高
絶縁性であること、■熱伝導度が大きく（熱伝導係数−
〇、、０７２ ｃａｌ／ｃｎ＋ ＋＋ ｓｅｃ ・’Ｃ
）、半導体内部に発生した熱を外部に逃し易いこと、■
熱膨張係数がシリコンと同程度（５，６Ｘ １０＝’Ｃ
””” ）であって半導体基板に加わるストレスが小さ
いこと等の長所を有しているので、従来の減圧ＣＶＤ酸
化膜若しくはプラズマＣＶＤ窒化ケイ素膜と組合わせる
ことによって、初期特性及び信頼性の面で大幅な改善を
達成することができた。
この初期特性及び信頼性は次の様々方法で評価−
した。即ち評価試料として、不純物を含寸ない減圧ＣＶ
Ｄ酸化膜（ＬＰ−ＣＶＤ ＵＤＯ膜）若しくはプラズマ
ＣＶＤ窒化ケイ素膜を約５ｏｏｏ Ａ厚に従来技術によ
り形成した素子（ｎｐｎＴｒ ）と、そのＬＰ−ＣＶＤ
ＵＤＯ膜若しくはプラズマＣＶＤ窒化ケイ素膜の表面
層に約５００人厚と比較的浅く窒化アルミニウム膜を形
成した本発明の素子とを用いた。試験は、試料をＰＣＴ
（Ｐｒｅｓｓｕｒｅ Ｃｏｏｌｃｅｒ Ｔｅ５ｔ
）： ２．Ｏａｔｍ Ｘ ２０ｈｒ−＋ジャンクシー１
７ ＢＴ ： ８５°Ｃ９Ｖｃｎ＝ ３０Ｖ 、 Ｉｃ
＝１００μＡ Ｘ １６ｈｒを１サイクルとして１０サ
イクル行い、電流増幅率ｈＦＥの劣化を測定評価した。
Ｄ酸化膜（ＬＰ−ＣＶＤ ＵＤＯ膜）若しくはプラズマ
ＣＶＤ窒化ケイ素膜を約５ｏｏｏ Ａ厚に従来技術によ
り形成した素子（ｎｐｎＴｒ ）と、そのＬＰ−ＣＶＤ
ＵＤＯ膜若しくはプラズマＣＶＤ窒化ケイ素膜の表面
層に約５００人厚と比較的浅く窒化アルミニウム膜を形
成した本発明の素子とを用いた。試験は、試料をＰＣＴ
（Ｐｒｅｓｓｕｒｅ Ｃｏｏｌｃｅｒ Ｔｅ５ｔ
）： ２．Ｏａｔｍ Ｘ ２０ｈｒ−＋ジャンクシー１
７ ＢＴ ： ８５°Ｃ９Ｖｃｎ＝ ３０Ｖ 、 Ｉｃ
＝１００μＡ Ｘ １６ｈｒを１サイクルとして１０サ
イクル行い、電流増幅率ｈＦＥの劣化を測定評価した。
その結果を第１図に示す。そこに明らかなように、本発
明のＬＰ−ＣＶＤ ＵＤＯ膜に窒化アルミニウム表面膜
を形成したもの（曲線Ａ）と、そのＬＰ−ＣＶＩ） Ｕ
ＤＯ膜を形成しただけのもの（曲線Ｂ）とを比較した場
合、２サイクル位１では同様な劣化傾向を示している。
明のＬＰ−ＣＶＤ ＵＤＯ膜に窒化アルミニウム表面膜
を形成したもの（曲線Ａ）と、そのＬＰ−ＣＶＩ） Ｕ
ＤＯ膜を形成しただけのもの（曲線Ｂ）とを比較した場
合、２サイクル位１では同様な劣化傾向を示している。
これは半導体素子内部の汚染からくる劣化であるからで
ある。しかし、その後さらにサイクルを重ねてゆくと、
本発明（曲線Ａ）は外部汚染に対して強いブロッキング
性をもつことがわかる。！また、本発明のプラズマＣＶ
Ｄ窒化ケイ素膜に窒化アルミニウム表面膜を形成したも
の（曲線Ｃ）と、そのプラズマＣＶＤ窒化ケイ素膜を形
成しただけのもの（曲線Ｄ）とを比較した場合も同様で
ある。
ある。しかし、その後さらにサイクルを重ねてゆくと、
本発明（曲線Ａ）は外部汚染に対して強いブロッキング
性をもつことがわかる。！また、本発明のプラズマＣＶ
Ｄ窒化ケイ素膜に窒化アルミニウム表面膜を形成したも
の（曲線Ｃ）と、そのプラズマＣＶＤ窒化ケイ素膜を形
成しただけのもの（曲線Ｄ）とを比較した場合も同様で
ある。
なお、本発明の減圧ＣＶＤ酸化膜若しくはプラズマＣＶ
Ｄ窒化ケイ素膜の内層は、基板表面を電極配線後に被覆
するものであって、それは直接基板表面を被覆しても、
他の絶縁層を介して間接に基板表面を被覆してもよい。
Ｄ窒化ケイ素膜の内層は、基板表面を電極配線後に被覆
するものであって、それは直接基板表面を被覆しても、
他の絶縁層を介して間接に基板表面を被覆してもよい。
次に第２の本発明は、減圧ＣＶＤ酸化膜／窒化アルミニ
ウム膜の半導体装置の製造方法に係り、半導体基板に素
子形成及び電極配線を行った後、基板表面に減圧ＣＶＤ
酸化膜を被覆し、次いで該酸化膜上全面にアルミニウム
と窒素とをイオン注入した後、低温不活性雰囲気中でア
ニールを行い、該酸化膜の表面層に窒化アルミニウム膜
を形成してパッシベーション膜とすることを特徴とする
半導体装置の製造方法であシ、第３の本発明は、プラズ
マＣＶＤ窒化ケイ素膜／窒化アルミニウム膜の半導体装
置の製造方法に係り、半導体基板に素子形成及び電極配
線を行った後、基板表面にプラズマＣＶＤ窒化ケイ素膜
を被覆し、次いで該窒化ケイ素膜上全面にアルミニウム
をイオン注入し、該窒化ケイ素膜の表面層に窒化アルミ
ニウム、膜を形成してパッシベーション膜とすることを
特徴とする半導体装置の製造方法である。
ウム膜の半導体装置の製造方法に係り、半導体基板に素
子形成及び電極配線を行った後、基板表面に減圧ＣＶＤ
酸化膜を被覆し、次いで該酸化膜上全面にアルミニウム
と窒素とをイオン注入した後、低温不活性雰囲気中でア
ニールを行い、該酸化膜の表面層に窒化アルミニウム膜
を形成してパッシベーション膜とすることを特徴とする
半導体装置の製造方法であシ、第３の本発明は、プラズ
マＣＶＤ窒化ケイ素膜／窒化アルミニウム膜の半導体装
置の製造方法に係り、半導体基板に素子形成及び電極配
線を行った後、基板表面にプラズマＣＶＤ窒化ケイ素膜
を被覆し、次いで該窒化ケイ素膜上全面にアルミニウム
をイオン注入し、該窒化ケイ素膜の表面層に窒化アルミ
ニウム、膜を形成してパッシベーション膜とすることを
特徴とする半導体装置の製造方法である。
以下に本発明の製造方法の一実施例を図面に従い説明す
る。
る。
第２ａ図には、ｌ−ランジスク、ダイオード等（図示を
省略）が形成されている半導体基板１が示され、その基
板１には各種絶縁膜２を被覆してＡｌ膜の電極配線３が
行われている。
省略）が形成されている半導体基板１が示され、その基
板１には各種絶縁膜２を被覆してＡｌ膜の電極配線３が
行われている。
この基板上に、第２の本発明の場合にはＬＰ−ＣＶＤ
ＵＤＯ膜を、第３の本発明の場合にはプラズマＣＶＤ窒
化ケイ素膜を、通常方法により５０００Ｘ〜１００００
Ａ ８度の厚さのパッシベーション内層４を形成する
。従って第２の本発明のパッシベーション内層４は前記
したように膜ストレスが圧縮型であって耐クラツク性に
すぐれ、第３の本発明のパッシベーション内層４はそれ
自体ナトリウムイオン等に対しかなりすぐれたブロッキ
ング性を有している。
ＵＤＯ膜を、第３の本発明の場合にはプラズマＣＶＤ窒
化ケイ素膜を、通常方法により５０００Ｘ〜１００００
Ａ ８度の厚さのパッシベーション内層４を形成する
。従って第２の本発明のパッシベーション内層４は前記
したように膜ストレスが圧縮型であって耐クラツク性に
すぐれ、第３の本発明のパッシベーション内層４はそれ
自体ナトリウムイオン等に対しかなりすぐれたブロッキ
ング性を有している。
しかる後、第２ｂ図にみるように、とのパッシベーショ
ン内層４上には全面に、ＵＩ）０膜の場合にはアルミニ
ウムと砲素とを、プラズマＣＶＤ 窒化ケイ素膜の場
合にはアルミニウムを、イオン注入５する。イオン注入
条件は、アルミニウムがエネルギー約４０１ｃｅＶ 、
注入予約Ｉ Ｘ １０”／ｄで、窒素がエネルギー約６
０１（ｅＶ、注入予約Ｉ Ｘ １０”１０Ｊで行った。
ン内層４上には全面に、ＵＩ）０膜の場合にはアルミニ
ウムと砲素とを、プラズマＣＶＤ 窒化ケイ素膜の場
合にはアルミニウムを、イオン注入５する。イオン注入
条件は、アルミニウムがエネルギー約４０１ｃｅＶ 、
注入予約Ｉ Ｘ １０”／ｄで、窒素がエネルギー約６
０１（ｅＶ、注入予約Ｉ Ｘ １０”１０Ｊで行った。
そのようにパッシベーション内層４に適宜の条件でイオ
ン注入すれば、イオン注入された層６が形成される。
ン注入すれば、イオン注入された層６が形成される。
そして、第２Ｃ図にみるように、ＵＤＯ膜の場合には３
００〜６００°Ｃの温度範囲で例えば５００°Ｃで、Ｎ
２など不活性雰囲気中でアニールを行うと、ＵＤＯ膜表
面に緻密か窒化アルミニウム膜７が形成できる。寸だ、
プラズマＣＶＤ窒化ケイ素膜の場合にはイオン注入をし
た後アニールを行わカくとも、窒化ケイ素（Ｓｉａ Ｎ
４ ）のケイ素がアルミニウムに置換されて同様緻密な
窒化アルミニウム膜７が形成できる。６００’Ｃよシ高
いアニールは電極配線に損傷を力え、３００°Ｃより低
いアニールでは窒化アルミニウム膜の十分な緻密さが得
られない。アニールを必要としないときでもアニールを
することは緻密さが得られて好ましい。またアニール工
程は、他に必要な加熱処理が加わるならば省略するとと
ができる。形成した窒化アルミニウム膜７の表面層の厚
さは約５００Ｘであった。
００〜６００°Ｃの温度範囲で例えば５００°Ｃで、Ｎ
２など不活性雰囲気中でアニールを行うと、ＵＤＯ膜表
面に緻密か窒化アルミニウム膜７が形成できる。寸だ、
プラズマＣＶＤ窒化ケイ素膜の場合にはイオン注入をし
た後アニールを行わカくとも、窒化ケイ素（Ｓｉａ Ｎ
４ ）のケイ素がアルミニウムに置換されて同様緻密な
窒化アルミニウム膜７が形成できる。６００’Ｃよシ高
いアニールは電極配線に損傷を力え、３００°Ｃより低
いアニールでは窒化アルミニウム膜の十分な緻密さが得
られない。アニールを必要としないときでもアニールを
することは緻密さが得られて好ましい。またアニール工
程は、他に必要な加熱処理が加わるならば省略するとと
ができる。形成した窒化アルミニウム膜７の表面層の厚
さは約５００Ｘであった。
以上説明したように本発明の半導体装置及びその製造方
法によれば、低温で形成できクラックの入らないという
利点を有する減圧ＣＶＤ酸化膜若しくはプラズマＣＶＤ
窒化ケイ素膜を内層とし、外部汚染に対してブロッキン
グ性が強くかつ緻密で機械的保護に適する窒化アルミニ
ウム膜を表面層としたパッシベーション膜が得られ、そ
れによシ半導体装置の特性と信頼性を大幅に改善するこ
とができた。
法によれば、低温で形成できクラックの入らないという
利点を有する減圧ＣＶＤ酸化膜若しくはプラズマＣＶＤ
窒化ケイ素膜を内層とし、外部汚染に対してブロッキン
グ性が強くかつ緻密で機械的保護に適する窒化アルミニ
ウム膜を表面層としたパッシベーション膜が得られ、そ
れによシ半導体装置の特性と信頼性を大幅に改善するこ
とができた。
８−
第１図は本発明と従来技術について、ＰＣＴ−ＢＴザイ
クルと電流増幅率（ｈＦＥ）との関係を示すグラフ、第
２ａ〜第２ｃ図は本発明の製造方法を素子断面で示した
工程図である。 １・・・半導体基板、６・・・電極配線、４・・・内層
、６・・・イオンが注入された内層、７・・・窒化アル
ミニウム膜。 特許出願人 東京芝浦電気株式会社
クルと電流増幅率（ｈＦＥ）との関係を示すグラフ、第
２ａ〜第２ｃ図は本発明の製造方法を素子断面で示した
工程図である。 １・・・半導体基板、６・・・電極配線、４・・・内層
、６・・・イオンが注入された内層、７・・・窒化アル
ミニウム膜。 特許出願人 東京芝浦電気株式会社
Claims (1)
- 【特許請求の範囲】 １ 素子形成及び電極配線を行った半導体基板表面に、
減圧ＣＶＤ酸化膜若しくはプラズマＣＶＤ窒化ケイ素膜
の内層及び窒化アルミニウム膜の表面層から々るパッシ
ベーション膜を被覆したことを特徴とする半導体装置。 ２ 半導体基板に素子形成及び電極配線を行った後、基
板表面に減圧ＣＶＤ酸化膜を被覆し、次いで該酸化膜上
全面にアルミニウムと窒素とをイオン注入した後、低温
不活性雰囲気中でアニールを行い、該酸化膜の表面層に
窒化アルミニウム膜を形成してパッシベーション膜とす
ることを特徴とする半導体装置の製造方法。 ３ 半導体基板に素子形成及び電極配線を行った後、基
板表面にプラズマＣＶＤ窒化ケイ素膜を被覆し、次いで
該窒化ケイ素膜上全面にアルミニウムをイオン注入し、
該窒化ケイ素膜の表面層に窒化アルミニウム膜を形成し
てパッシベーション膜とすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913781A JPS5821827A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913781A JPS5821827A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821827A true JPS5821827A (ja) | 1983-02-08 |
| JPS649729B2 JPS649729B2 (ja) | 1989-02-20 |
Family
ID=14753845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11913781A Granted JPS5821827A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821827A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140139A (ja) * | 1984-12-13 | 1986-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5328519A (en) * | 1990-05-07 | 1994-07-12 | Canon Kabushiki Kaisha | Solar cells |
| JPH07254598A (ja) * | 1994-11-07 | 1995-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
-
1981
- 1981-07-31 JP JP11913781A patent/JPS5821827A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140139A (ja) * | 1984-12-13 | 1986-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5328519A (en) * | 1990-05-07 | 1994-07-12 | Canon Kabushiki Kaisha | Solar cells |
| JPH07254598A (ja) * | 1994-11-07 | 1995-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS649729B2 (ja) | 1989-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US6891238B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6214702B1 (en) | Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby | |
| US6274490B1 (en) | Method of manufacturing semiconductor devices having high pressure anneal | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JPH10209147A (ja) | 半導体装置の製造方法 | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| JPS62204575A (ja) | 薄膜半導体装置およびその製造方法 | |
| GB1566072A (en) | Semiconductor device | |
| JPS5821827A (ja) | 半導体装置の製造方法 | |
| KR100269021B1 (ko) | 절연 게이트형 전계효과 반도체 장치 및 그 제조방법 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| US6004877A (en) | Method of forming a tungsten layer with N2 plasma treatment | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JPH118234A (ja) | 半導体装置 | |
| US4840918A (en) | Method of noise reduction in CCD solid state imagers | |
| US5888836A (en) | Process for the repair of floating-gate non-volatile memories damaged by plasma treatment | |
| JP4213250B2 (ja) | 半導体素子の製造方法 | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| JPS5933874A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製法 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| KR0179562B1 (ko) | 반도체 소자의 보호막 제조방법 |