JPS5933874A - 絶縁ゲ−ト型電界効果トランジスタの製法 - Google Patents

絶縁ゲ−ト型電界効果トランジスタの製法

Info

Publication number
JPS5933874A
JPS5933874A JP14358182A JP14358182A JPS5933874A JP S5933874 A JPS5933874 A JP S5933874A JP 14358182 A JP14358182 A JP 14358182A JP 14358182 A JP14358182 A JP 14358182A JP S5933874 A JPS5933874 A JP S5933874A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor substrate
forming
field effect
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14358182A
Other languages
English (en)
Inventor
Koichi Wakita
紘一 脇田
Seitaro Matsuo
松尾 誠太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14358182A priority Critical patent/JPS5933874A/ja
Publication of JPS5933874A publication Critical patent/JPS5933874A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁ゲート型電界効果1〜ランジスタの製法
に関する。
絶縁ブート櫂1電界効果1〜ランジスタの製法において
は、半導体基板の表面上にグー1〜絶縁膜を形成ツるグ
ー1へ絶縁膜形成]−稈を含んでいる。
従来、このJ、う77半1{+基板の表面上のグー1・
絶縁膜を形成するゲート絶縁膜形成J−稈が、半導体基
板の表面上に、蒸着払によって、グー1〜絶縁膜を形成
するという工程で・あるものが提案ざれている。
黙しながら、このような方法の場合、グー1〜絶縁膜を
形成する過程で、半導体基板の表面が、ゲート絶縁膜ど
なる月利の粒子によって損傷を受けるという欠点を有す
る。
また、従来、−]一連したような半導体基板の表面上の
ゲート絶縁膜を形成するグー1へ絶縁膜形成工程が、半
導体基板の表面上に、スパッタリング法によってゲート
絶縁膜を形成するという工程も提案されている。
黙しながら、このようなゲート絶縁膜形成工程の場合も
、上述した従来の方法の場合と同様に、グー1・絶縁膜
を形成ηる過程で、半導体基板の表面が、グー1〜絶縁
膜どなる材料の粒子によって損傷を受けるという欠点を
有する。
ざらに、従来、上述したような半導体基板の表面上のグ
ー1〜絶縁膜を形成するグー1・絶縁膜形成工程が、半
導体基板の表面上に、熱酸化法にJ、って、半導体基板
を構成している月利の酸化物でなる膜を、ゲート絶縁膜
として形成する方法も提案されている。
然1ノながら、このようなグー1〜絶縁膜形成工程の場
合、グー1・絶縁膜を形成サるときに、半導体基板が高
い温度に加熱されていることが必要であるので、ゲート
絶縁膜を形成する過程で、半導体基板が熱的に劣化する
という欠点を有する。また半導体基板が、■−v族化合
物半導体、TI − Vl族化合物半導体等の化合物半
導体で構成ざれている場合、ゲート絶縁膜を形成すると
ぎに、半導体基板が高い温度に保たれていることが必要
であるので、ゲート絶縁膜を形成づ゛る過程で、半導体
基板の表面から、その化合物半導体を構成している、高
い蒸気圧を有する元素が蒸発ずる。このため、グー1・
絶縁膜が、半導体基板の表面との間で良好な界面特性を
有して形成されないと共に、ゲート絶縁膜自体が、所期
の組成を有する良質のものに形成ざれないという欠点を
有する。
なおさらに、従来、−上述したJζうな半導体基板の表
面上のゲート絶縁膜を形成するゲート絶縁膜形成工程が
、半導体基板の表面上に、熱窒化法によって、半導体基
板を構成している月利の窒化物でなる膜を、ゲート絶縁
膜どして形成するという工程であるものも提案されてい
る。
然しながら、このようなゲート絶縁膜形成工程の場合も
、上述した熱酸化法を用いた従来の工程の場合と同様に
、ゲート絶縁膜を形成する過程で、半導体基板が熱的に
劣化ずるという欠点を有し、また、半導体基板が上述し
たJ;うに化合物半導体で構成されている場合、グー1
〜絶縁膜が、上述したように、半導体基板の表面との間
で良好な界面時↑11を有して形成されないと共に、グ
ー1〜絶縁膜自体が、所期の組成を右J−る良質のbの
に形成されないという欠点を有する。
また、従来、上述したような31′導体基板の表面トの
グー1〜絶縁膜を形成するゲート絶縁膜形成工程が、半
導体基板の表面上に、CVD法によって、ゲート絶縁膜
を形成覆るという工程であるものも提案されている。
然しながら、このj;うなゲート絶縁膜形成工程の場合
、グー1〜絶縁膜を形成覆るとぎに、半導体基板が高い
温度に保たれていることが必要であるので、ゲート絶縁
膜を形成する過程で、半導体基板が、上述したように化
合物半導体で構成さねている場合、上述したように、半
導体基板の表面から、それを構成している、高い蒸気圧
を有する元素が蒸発りる1、このため、グー1〜絶縁膜
が、半導体基板の表面との間で良好な界面特性を有して
形成されないと共に、グー1〜絶縁膜自体が、所期の構
成を有する良質のものに形成されljいという欠点を右
づる。
さらに、従来、上述しIこよう4f半導体基板の表面ト
のグー]へ絶縁膜を形成するグー1〜絶縁膜形成工程が
、半導体基板の表面」−に、プラズマCVD法によって
、ゲート絶縁膜を形成するという]−稈であるものも提
案されている。
この」;うなゲート絶縁膜形成工程の場合、ゲート絶縁
膜を形成するときに、半導体基板が高い温度に保たれて
いることが必ずしも必要C′ないので、ト述したCVD
法にJ:る方法の場合のように、半導体基板が、化合物
半導体でなる場合であっても、その表面から、それを構
成している元素が不必要に蒸発しない。然しながら、プ
ラズマにJζっで、半導体基板の表面が損傷を受(する
という欠点を有する。
なおさらに、従来、上述したJ:うな半導体基板の表面
上のゲート絶縁膜を形成するグーI・絶縁膜形成工程が
、半導体基板の表面上に、陽極酸化法によって、半導体
基板の月利の酸化物でなるグー1へ絶縁膜を形成すると
いう■稈である7− ものも提案されている。
このようなゲート絶縁膜形成]−稈の場合、ゲート絶縁
膜を形成するどきに、半導体基板が高い温度に保たれて
いることが必ずしも必要でないことと相俟って、ゲート
絶縁膜を、半導体基板の表面どの間で良好な界面特性を
有するものとして形成することができる。然しながら、
ゲート絶縁膜が、比較的低い比抵抗を有し、また比較的
小ざい絶縁破壊電界を有し、ざらに比較的大きな吸湿性
を有することによる比較的悪い和学的安定性と比較的大
なる経時変化をする等の欠点を有していた。
につで、本発明は、上述した欠点のない新規な、絶縁ゲ
ート型電界効果トランジスタの製法を提案せんとするも
ので、以下述べるところより明らかどなるであろう。
第1図A〜Gは、本発明による絶縁グー1〜型電界効果
トランジスタの製法の実施例を示し、第1図へに示すよ
うに、lnPでなる半絶縁性(Feがドープされて)を
有するまたはP型を=9−             
      〇c18− 右りる半導体基板1を予め用意Jる1、次に、その半導
体基板1内に、第1図Bに承りように、その上面側から
、N型不純物を熱拡散によってまたはイオン注入によっ
てN型の半導(41層2を形成する。
次に、その半導体層2−1−に、第1図Cに示り」:う
に、所要のパターンをイjするソース電極3及びドレイ
ン電極4を形成する。
次に、半導体層2及び半導体基板1に対する、ソース電
極3及びドレイン電極4をマスクの一部どI)で用いエ
ツヂング処理によって、第1図りに示すように、半導体
層2から、ソース電極3側のソース領域としての半導体
層5と、ドレイン電極4側のドレイン領域と1ノでの半
導体層6とを形成する。
次に、半導体基板1の表面上と、半導体層5及び60表
面上と連続延長して、第1図Eに示すように、3iを含
んでいるガスによる、電子サイク[1トロン共鳴プラズ
マを用いた電子サイクロ1〜ロン共鳴プラズマCVD法
によって、メ10− リ型ノAl−ダイΔ−ドDが室)昌〜150°Cの温度
に保l、:れている状態で、Slを含んでいる構成のグ
ー1〜絶縁膜20を形成する。
この場合の、Slを含/υでいるガスによる、電子リイ
クロトロンJL鳴プラス′マを用いた電子リイクロトロ
ン共鳴プラズマCVD法【ま、原理的に、特開昭56−
155535号公報に−し示されているから、ぞの3i
を含んでいるガスにJこる、電子リーイクロ1〜目ンハ
鳴プラズマを用いた電子リイクロトロンJt鳴プラズマ
CVf)法について、詳細(7説明は省略するが、特開
昭56−155535号公報に示されている装置を用い
−C,Siを含んでいるガスをプラズマ化し、そのプラ
ズマ化されたガスにマイクロ波ど磁界とを与え、そのプ
ラズマ化されたガスを電子リイク[]トトロロ共鳴状態
にし、その電子り゛イク[−11〜ロン共鳴プラズマを
、半導体基板の表面トに輸送さけで、メザ型);t l
−ダイオードDの表面−にに、J jを含む、グー1〜
絶縁膜になる材わ1をJf1栢さUて、Slを含んでい
る構成のグー1〜絶縁膜20を形成Jるという方法であ
る。
この場合、電子リーイク[]1へ[」ン共鳴プラズマど
して、6ち士)11復がSlを含/Vているガスのイオ
ン化率でIJ(102のΔ−グ、電子温IQが10”K
のA−ダ、イオン温度が10’ KのΔ−ダを有Jるも
のを用いるしのである。
なお、この場合の、Slを含/Vで゛いるガスどしCは
、S i l 14ガスとNよガスどのン捏合カ゛ス、
5うi I−1ガスとA rガスとの)捏合ガス、51
11ガス4 どOガスどの混合ガス、5it−1ガスと1〕11万ス
3 と○力゛スどの混合力ス、3il−1カスどMoF力゛
ス2           4   6 との)R合ガス、SZ−+、ガスとW F6カスどの混
合ガス等を適用し1qるものである。
3Lだ、lx 31:;シたようにしで、グー1〜絶縁
肱20を形成Jるとぎ、実際上は、Slを含んでいるガ
スどして、5il−lカスどNカスどの)捏合カ゛2 スを適用する場合で例示して述べれば、その混合ガスを
構成している5il14ガスどN、ガスとの力゛ス分l
王1七を1.2Jズ上とし、JUだ、J二連したプラズ
マガスに4えるマイクロ波の電力を10011− 〜3 (l OWどし、さら(こ、」二連しIこプラズ
マガス乃〒−に述した電子サイクロ1〜ロン共嗅プラズ
マにJ:る雰囲気の真空度を14−4〜1O−1Tor
rどりるものである。
然るとぎは、Slを含んでいるガスどじで、S i l
−l、ガスとN2ガスとの混合ガスを用いる場合、Sl
を含んでいる構成のグー1〜絶縁膜20が、窒化シリコ
ン(Si□N、(0−で×≦3、O<VS2)でなるも
のどじて形成される。
まlこ、Slを含んでいるガスどして、5il−1イガ
スとΔrガスとの混合ガスを用いる場合、Siを含んで
いる構成のゲート絶縁膜20が、Siでなるものとして
形成される。
ざらに、3iを含んでいるガスどして、5i114ガス
と02ガスとの混合ガスを用いる場合、Slを含んC゛
いる構成のゲート絶縁膜20が、酸化シリコン(主とし
てSi O)でなるものとして形成される。
4し15すらに、Slを含/υでいるガスとして、Si
 ト14ガスとP叩fスと02ガスとの混合ガスを12
− 用いる場合、Slを含んで゛いる構成のグー1へ絶縁膜
20が、燐(【1酸ガラス(F−’ S G )でなる
U)のとして形成される。
また、Slを含んでいるガスどして、5il14ガスと
MOF、ガスどの混合ガスガスを用いる場合、Slを含
lυでいる構成のゲート絶縁114! 20が、モリブ
デンシリサイド(主としてMO3i)乙 で4fる・bのとして形成される。
ざらに、3iを含んでいるガスとして、5i114ガス
とW[6万スどの混合ガスを用いる揚台、3iを含/υ
でいる構成のゲート絶縁膜20が、タンゲスrンシリ→
ノイド〈主とし”CW S i 2)でなるものとして
形成される。
次に、第1図Fに示覆ように、上述した電子サイクロi
・ロン共鳴プラズマCVD法によって、メザ型フ:A1
〜ダイオードDの表面上に形成されたグー1〜絶縁19
20に対し、150℃〜200℃の温度による熱処理を
1〜4時間施し、その熱処理の施されたゲート絶縁膜2
0を、第1図Fに示Jように、目的のゲート絶縁nb+
 30とし−c1qる。
次に、グー1へ絶縁膜30 、、lに、第1図Gに承り
ように、ソース電極3及びドレイン電極4間において、
ゲート電4!i 7を形成りる。
1メIC゛゛本発明にJ:る絶縁ゲート型電界効果1〜
−ランジスタの製法の、実施例が明らかとなった。
上)!ISシた本発明による絶縁グー1〜型電界効果!
ヘランジスタの製法の実施例にJ、つC得られた絶縁グ
ー1−望電界効果1〜ランジスタによれば、そのグー1
〜絶縁膜30が、上述した方法によって形成されたもの
であることを除いては、従来の絶縁グー1〜型電界効果
1〜ランジスタど同様であるのC゛、詳細説明は省略づ
るが、ソース電極3どグー1〜電極7との間に電圧を印
加1−ることにより、′1!導体基板1の、グー1〜電
極7下であるり口つ半導体領域5及び6間である領域の
ヂiyンネル8の表面に可動電荷が誘起し、その結果、
ヂ【・ンネル8の誘電率従ってソース電極3及びドレイ
ン電極4間の導電率が変化でるとい′う機構C゛、電界
効果トランジスタどしての機能か1qられるしのである
ところで゛、このような機能が1!1られる本発明によ
る絶縁グー1〜型電界効果1ヘランジスタの製法によれ
は、ゲート絶縁膜20を、半導体基板1の表面上に、そ
の半導体基板1が室ン晶〜1り0°Cという低い温度に
保たれている状態で、電子サイクロトロン共鳴プラズマ
CV I〕7kによって形成される。また、ゲート絶縁
膜30が、グー1〜絶縁膜20から、それに 11)0
℃・〜・200℃という低い温度の熱処理を施ずだ(J
で1qられる。このため、ゲート絶縁BT、! 20及
び30が得られる過程で、半導体基板1、及び半導体層
5及び6が熱的に劣化覆ることが実質的にない1、また
、上述した本発明ににれば、半導体基板1の表面上に、
その半導体基板1が室温・〜150°Cという低い温度
を保たれている状態で、電子リーイク[]トロン共鳴プ
ラズマCVD法に」、って形成される。このため、半導
体基板1、及び半導体層5及び6が、■−V族化合物半
導体(I15− n P、In Ga As系)で構成すh T イT 
モ、半導体基板1、及び半導体層5及び6の表面から、
その■−v族化合物半導体を構成している畠い蒸気圧を
有づる元素(P)が蒸発することが、実質的にない。こ
のため、グー1〜絶縁膜20従ってゲート絶縁膜30が
、半導体基板10表面との間で良好な界面特性を有する
ものとして形成されると共に、ゲート絶縁膜20従って
ゲート絶縁膜30が所期の組成を有する良質の6のに形
成される。
さらに、−上述した本発明による方法にJ、れば、上)
ボしたように、グー1〜絶縁膜20を、半導体基板1の
表面上に、半導体基板1が室温〜150°0という低い
温度に保たれている状態で、電子サイクロ1〜ロン共鳴
プラズマCVD法によって形成されるが、このJ:うに
、ゲート絶縁膜20を、半導(A基板1が150°C以
下という低い湿度に保たれている状態で、形成すること
ができるのは、電子サイクロ1ヘロン共鳴プラズマとし
て、ぞの活性度が81を含んでいるガスのイオン化=1
6− 率でみて10−′のオーダ、電子温度が10”KのΔ−
ダ、イオン温度が104にのA−ダであるという、グ[
]−放電や、アーク放電にJ、って得られる、ガスのプ
ラズマを用いる通常のプラス7CVD法によって、ゲー
ト絶縁膜を形成する場合に比し、1桁乃至2桁も大ぎい
、活1(1v、電子温度及びイオン温度を有する電子リ
ーイクロ]へロン共鳴プラズマを用いているからである
。このように電子サイクロ1〜ロン共鳴プラズマの活性
度、電子温度及びイオン温度が人である場合、所要の厚
さのゲート絶縁膜20を、比較的短い時間で形成するこ
とができる。また、3iを含んでいるガスの利用度が大
である。
従って、ト)ホした本発明ににる方法によればゲート絶
縁膜30を、比較的短い時間で、Siを含/uでいるガ
スを効率良く利用して形成Jることができるものである
また、ゲート絶縁膜30を、ゲート絶縁膜20から、そ
れに150°C〜200℃の温度による熱処理を1〜4
時間施すことによって19ることができるので、ぞのグ
ー1へ絶縁膜30を、安定イ丁助)どし乙形成すること
がでさ゛るt)のである。
なおさらに、グー1〜絶縁膜30を、グー1〜絶縁膜2
0から、ぞれにl 50 ’C〜200℃という低い温
度ににる熱処理を、1〜4時間という比較的短い時間施
すことにJ、って1qることができるので、そのグーI
〜絶縁11!、! 30を、半導体基板1の電極を不必
要に熔融したりすることなしに形成J−ることができる
等の大なる特徴を右するものである。
次に、第2図Aへ・11を伴なって本発明による絶縁グ
ー1〜型電界効果]・ランジスタの製法の他の実施例を
述べよう。
第2図△〜1」において、第1図〜Gとの対応部分には
同一符号をイく1して詳細説明を省略する。
第2図A〜1−1に示す、本発明にJ:る絶縁グー1〜
型電界効果トランジスタの製法の仙の実施例は、第1図
A〜Gで上述した本発明にJ:る絶縁グー1〜型電界効
果1〜ランジスタの製法の実施例19− (Jおいて、第1図(=で」−)ボしIc 、電子リイ
ク[]1ヘロン共鳴プラズマを用いた電子サイクII 
l−ロン」し鳴1ラスマCVD法によって絶縁膜20を
形成づる工稈(第1図F)の前に、第2図Fに示づ」;
うに、半導体基板1、及び半導イA層5及び6の表面1
に、それ自体は公知の陽極酸化法によつ(、半導体基板
1、及び?1′導体層5及び6の材料でなる酸化物℃゛
なる絶縁層50を形成し、次に、第2図Fに示4ように
、ぞの絶縁層50−1::に第1図1三で上述したと同
様の電rリイク[11〜[1ン共鳴プラズマを用いた電
子リイク[11〜ロン共鳴プラズマCVr)法によっC
1第1四[’で” J)i31.たど同様の絶縁膜20
を形成し、次に第2図Gに示ずJ:うに、絶縁膜20に
、第1図Fで−に連したと同様の熱処理を施し−C1第
1図Fで上述したと同様の絶縁膜30を得、次に絶縁膜
30」に、第2図11に示?IJ、うに、第1図Gで上
述したと同様のグー1〜電極7を形成する。
以にで、本発明による絶縁ゲート型電界効果1〜ランジ
スタの製法の伯の実施例が明らかとな−) lご 。
このJ、うな本発明ににる絶縁グー1〜型電界効果トラ
ンジスタの製法によって得られる絶縁グー1〜型電界効
果トランジスタによれば、その絶縁膜30及び50によ
ってグー1へ絶縁膜60を形成していることが明らかで
ある。
従って、第2図で上述した本発明ににる絶縁ゲート型電
界効果1ヘランジスタの製法によって寄られる絶縁ゲー
ト型電界効果1〜ランジスタににつ−Cも、第1図で上
jホした本発明による絶縁グー1〜型電ジノ効果トラン
ジスタの製法によって1qられる絶縁グー1−型電界効
果1〜ランジスタと同様の機能が得られる。
ところで、第2図で上述した本発明による絶縁グー1〜
型電界効果トランジスタの製法によれば、それが上)ホ
した事項を除いて第1図で上述した本発明による絶縁ゲ
ート型電界効果トランジスタの製法の場合と同様である
ので、詳細説明は省略Jるが、第1図で上述した本発明
によ= ン Q − る絶縁ゲート型電界効宋]〜ランジスタの製法の場合と
同様の優れた効果が得られるものである。
また、第2図で」−述した本発明による絶縁グー1〜型
電界効果1〜ランジスタの製法の場合、グー1へ絶縁膜
60を構成している絶縁膜50を有し、そしてそれが半
導体基板1の表面とグー1〜絶縁膜30どの間に介挿さ
れている。ところで、絶縁膜50は、陽極酸化法ににっ
て形成されたものである。
従って、第2図で上述した本発明に」2る絶縁グー1〜
型電界効果1〜ランジスタの製法の場合、第1図で上述
した本発明による絶縁ゲート型電界効果トランジスタの
製法の場合に比し、グー[・絶縁膜60を、半導体基板
1の表面どの間でより良好な界面特性を有するものどし
゛C形成することができるという特徴を有する。
なお、上述においては、本発明による絶縁ゲート型電界
効果トランジスタの製法の僅かな実施例を示したに留ま
り、上述した半導体以外の半導体、化合物半導体で構成
された種々の型の絶縁グーI−型電界効果トランジスタ
を製造する場合にも本発明を適用し1qること明らかで
あるう、1
【図面の簡単な説明】
第1図Δ〜1」は、本発明による絶縁グーミル型電界効
果i・ランジスタの製法の実施例を示す、順次の二F稈
におりる路線的断面図である。 第2図A〜Gは、本発
明による絶縁ゲート型電界効果トランジスタの製法の実
施例を示す、順次の玉押にお【プる路線的断面図である
。 1・・・・・・・・・・・・・・・・・・・・・半導体
基板2.5.6・・・・・・・・・半導体層3、/I・
・・・・・・・・・・・・・・電極20.30.60 ・・・・・・・・・・・・・・・・・・・・・グー1〜
絶縁膜50・・・・・・・・・・・・・・・・・・絶縁
膜出願人  日本電信電話公社 23− 第1図 第1図 第1図 匡             ロ == 手続ネ11正書(方式) %式% 特許庁長官  若  杉  和  夫  殿   セ廟
1、事件の表示  昭和57年特許願第143581号
2、発明の名称 絶縁ゲート型電界効果トランジスタの製法3、補正をす
る者 事件との関係 特許出願人 住 所 〒100  東京都千代田区内幸町1丁目1番
6号 名 称 (422)日本電信電話分相 代表者 真  藤   恒 4、代理人 住 所 〒102東京都千代田区麹町5丁目7番地 秀
和紀尾井町TBR820号 5、補正命令の日付 昭和57年11月30日6、補正
の対象  明細書の図面の簡単な説明の7、補正の内容 (1) 明細書中、第23頁6行「第1図A〜H」とあ
るを「第1図Δ〜G」と 訂正する。 (2) 明細m中、第23頁6行V第2図A〜G」とあ
るを1第2図A〜H」と 訂正する。 以  上

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の表面上にゲート絶縁膜を形成ηるグー
    1〜絶縁膜形成工程を含む絶縁ゲーl〜型電界効果1〜
    ランジスタの製法において、上記ゲート絶縁膜形成工程
    が、半導体基板の表面J−に、電子ザイクロトロン共鳴
    プラズマCVDF人によって、窒化シリコン、酸化シリ
    コン、燐硅酸ガラス、モリブデンシリリーイド、タング
    ステンシリリーイド等でなる絶縁膜を形成する工程を含
    むことを特徴とする絶縁ゲート型電界効果トランジスタ
    の製法。 2、半導体基板の表面上にゲート絶縁膜を形成するゲー
    ト絶縁膜形成工程を含む絶縁グー1へ型電界効果トラン
    ジスタの製法において、上記ゲート絶縁膜形成工程が、
    半導体基板の表面上に、電子サイクロ1−ロン共嗅プラ
    ズマCVD法によって、窒化シリコン、酸化シリコン、
    燐硅酸ガラス、モリ゛fデンシリリイド、タングステン
    シリリーイド等でイ「る絶縁膜を形成JるT稈と、該工
    程後、上記絶縁膜(ご対し、150〜200℃の湿度に
    よる熱処理を1〜4時間施す工程とを含むことを特徴と
    づる絶縁グー1〜型電界効果1−ランジスタの製法。 3、半導体基板の表面」−にグー1へ絶縁膜を形成覆る
    グー1〜絶縁膜形成工程を含む絶縁グー1〜型電界効果
    1〜ランジスタの製法において、上記ゲート絶縁膜形成
    工程が、半導体基板の表面−ヒに、陽極酸化法によって
    、上記半導体基板の月利の酸化物でなる酸化膜を形成η
    る第1の工程と、該第1の工程後、上記酸化膜上に、電
    子4ノイクロ1−ロン共鳴プラズマCVD法にJ:って
    、窒化シリコン、酸化シリコン、燐ri−1酸ガラス、
    モリブデンシリリイド、タングステンシリサイド等でな
    る絶縁膜を形成する第2の工程どを含むことを特徴とす
    る絶縁グー1〜型電界効宋トランジスタの製法。 4、半導体基板の表面上にゲート絶縁膜を形成りるグー
    1〜絶縁膜形成■稈を含む絶縁グー1〜型電界効果1ヘ
    ランジスタの製法において、上記グー1〜絶縁膜形成工
    程が、半導体基板の表面上に、陽極酸化法によって、上
    記半導体基板の月利の酸化物でなる酸化膜を形成J−る
    第1の工程と、該第1の]二押後、ト記酸化llQ上に
    、電子サイクロトロン共鳴プラズマCVr)法によって
    、窒化シリコン、酸化シリコン、燐硅酸カラス、モリブ
    デンシリリ”イド、タングステンシリυイド等でなる絶
    縁膜を形成する第2の工程と、該第2の工程(ね、上記
    絶縁膜に対し、150〜200℃の温度による熱処理を
    1〜4時間施す第3の工程とを含むことを特徴とJる絶
    縁ゲート型電界効果トランジスタの製法。
JP14358182A 1982-08-19 1982-08-19 絶縁ゲ−ト型電界効果トランジスタの製法 Pending JPS5933874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14358182A JPS5933874A (ja) 1982-08-19 1982-08-19 絶縁ゲ−ト型電界効果トランジスタの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14358182A JPS5933874A (ja) 1982-08-19 1982-08-19 絶縁ゲ−ト型電界効果トランジスタの製法

Publications (1)

Publication Number Publication Date
JPS5933874A true JPS5933874A (ja) 1984-02-23

Family

ID=15342059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14358182A Pending JPS5933874A (ja) 1982-08-19 1982-08-19 絶縁ゲ−ト型電界効果トランジスタの製法

Country Status (1)

Country Link
JP (1) JPS5933874A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61213694A (ja) * 1985-03-19 1986-09-22 株式会社神戸製鋼所 中性子遮蔽材
JPS6295823A (ja) * 1985-10-22 1987-05-02 Sumitomo Electric Ind Ltd 半導体集積回路の製造方法
US4840245A (en) * 1985-02-18 1989-06-20 Nippondenso Co., Ltd. Apparatus for controlling vehicle speed
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
CN109411452A (zh) * 2018-10-29 2019-03-01 清华大学 柔性光电转换模块的制造方法以及无线充电装置及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840245A (en) * 1985-02-18 1989-06-20 Nippondenso Co., Ltd. Apparatus for controlling vehicle speed
JPS61213694A (ja) * 1985-03-19 1986-09-22 株式会社神戸製鋼所 中性子遮蔽材
JPH0528359B2 (ja) * 1985-03-19 1993-04-26 Kobe Steel Ltd
JPS6295823A (ja) * 1985-10-22 1987-05-02 Sumitomo Electric Ind Ltd 半導体集積回路の製造方法
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
CN109411452A (zh) * 2018-10-29 2019-03-01 清华大学 柔性光电转换模块的制造方法以及无线充电装置及系统

Similar Documents

Publication Publication Date Title
KR100313091B1 (ko) 반도체장치의 TaON 게이트절연막 형성방법
US6033998A (en) Method of forming variable thickness gate dielectrics
US7560792B2 (en) Reliable high voltage gate dielectric layers using a dual nitridation process
US7737511B2 (en) Semiconductor device and method of manufacturing the same
JP2003069011A (ja) 半導体装置とその製造方法
JPH01160055A (ja) シリコン炭化層構造
JPH09116104A (ja) 半導体素子のキャパシタ製造方法
US4883766A (en) Method of producing thin film transistor
JP2002198526A (ja) 半導体装置の製造方法
JP2002359371A (ja) 半導体装置とその製造方法
JPH11274489A (ja) 電界効果トランジスタ及びその製造方法
JP2003297826A (ja) 半導体装置の製造方法及び半導体装置
JPH0794731A (ja) 半導体装置及びその製造方法
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
JPS5933874A (ja) 絶縁ゲ−ト型電界効果トランジスタの製法
JP2740722B2 (ja) 半導体装置及びその製造方法
JP3515351B2 (ja) 半導体装置の製造方法
JP3247242B2 (ja) 半導体装置の製造方法
US6861339B2 (en) Method for fabricating laminated silicon gate electrode
JP3061027B2 (ja) 半導体装置の製造方法
JPH06140627A (ja) 電界効果型トランジスタ及びその製造方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JPH113935A (ja) 半導体装置およびその製造方法
JPH07221092A (ja) 半導体装置の製造方法
JPH09213942A (ja) 半導体装置およびその製造方法