JP3515351B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3515351B2 JP3515351B2 JP00240898A JP240898A JP3515351B2 JP 3515351 B2 JP3515351 B2 JP 3515351B2 JP 00240898 A JP00240898 A JP 00240898A JP 240898 A JP240898 A JP 240898A JP 3515351 B2 JP3515351 B2 JP 3515351B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal
- nitride film
- film
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特にＭＩＳ構造を有する半導体装置の製造方法に関
する。
法、特にＭＩＳ構造を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＬＳＩ（Large Scale Integrated circu
its)の高集積化・高速化が進むに従って素子の微細化が
進んでいる。それに伴って、ＭＯＳＦＥＴ（Mental Oxi
de Semiconductor Field Effect Transistor) を構成す
る要素の一つであるゲート酸化膜にはさらなる薄膜化が
要求される。しかし、シリコン酸化膜厚が４ｎｍ以下に
なると、デバイスが動作する電場領域において電子がダ
イレクトトンネリングを起こすようになり、リーク電流
が多くなる。
its)の高集積化・高速化が進むに従って素子の微細化が
進んでいる。それに伴って、ＭＯＳＦＥＴ（Mental Oxi
de Semiconductor Field Effect Transistor) を構成す
る要素の一つであるゲート酸化膜にはさらなる薄膜化が
要求される。しかし、シリコン酸化膜厚が４ｎｍ以下に
なると、デバイスが動作する電場領域において電子がダ
イレクトトンネリングを起こすようになり、リーク電流
が多くなる。
【０００３】そのため、シリコン酸化膜に置き換わる次
世代のゲート絶縁膜が求められ、その候補の一つとして
シリコン窒化膜に期待が向けられるようになった。この
シリコン窒化膜はシリコン酸化膜に比べて誘電率が高い
ため、これを用いるとシリコン酸化膜よりも厚い膜厚で
シリコン酸化膜と同一のキャパシタンスが得られる。シ
リコン酸化膜よりもシリコン窒化膜の方が電子のトンネ
リングに対するバリアハイトが低くなるものの、同一の
キャパシタンスでシリコン酸化膜と比較した場合、シリ
コン窒化膜の実膜厚を厚くできるので、リーク電流を低
く抑えることが可能になる。
世代のゲート絶縁膜が求められ、その候補の一つとして
シリコン窒化膜に期待が向けられるようになった。この
シリコン窒化膜はシリコン酸化膜に比べて誘電率が高い
ため、これを用いるとシリコン酸化膜よりも厚い膜厚で
シリコン酸化膜と同一のキャパシタンスが得られる。シ
リコン酸化膜よりもシリコン窒化膜の方が電子のトンネ
リングに対するバリアハイトが低くなるものの、同一の
キャパシタンスでシリコン酸化膜と比較した場合、シリ
コン窒化膜の実膜厚を厚くできるので、リーク電流を低
く抑えることが可能になる。
【０００４】シリコン窒化膜を形成する方法は、大別し
て次の二つがある。一つは窒化物を含有するガス雰囲気
でアニールすることによって得られる熱窒化膜であり、
もう一つはＣＶＤ（Chemical Vapor Deposition)法によ
る窒化膜の堆積である。とりわけ熱窒化膜はＣＶＤによ
る窒化膜よりも膜中の欠陥や水素の量が少なく、ゲート
絶縁膜に用いた場合に高い信頼性が得られると予想され
る。
て次の二つがある。一つは窒化物を含有するガス雰囲気
でアニールすることによって得られる熱窒化膜であり、
もう一つはＣＶＤ（Chemical Vapor Deposition)法によ
る窒化膜の堆積である。とりわけ熱窒化膜はＣＶＤによ
る窒化膜よりも膜中の欠陥や水素の量が少なく、ゲート
絶縁膜に用いた場合に高い信頼性が得られると予想され
る。
【０００５】しかしながら、熱窒化膜は厚い膜厚を形成
することが困難であるという問題を有しており、これは
熱窒化膜の形成機構に起因した以下に述べる理由によ
る。熱窒化膜はアンモニアガス雰囲気においてシリコン
表面をアニールすることによって形成される。熱窒化の
機構は、シリコン表面から熱窒化膜を拡散したシリコン
原子とアンモニアガスとの表面における反応と説明され
ている。このシリコン原子の拡散に用いられるエネルギ
ーはアニールによる熱エネルギーによるものであるが、
熱窒化膜はその組成が密であるため、熱窒化膜が薄い段
階でシリコン原子の表面への拡散が妨げられ、その結果
熱窒化膜の成長が飽和する。高い温度で熱窒化すれば厚
い熱窒化膜が形成できることになるが、それには実際の
プロセスにおいて現実的でない極めて高い温度が要求さ
れる。
することが困難であるという問題を有しており、これは
熱窒化膜の形成機構に起因した以下に述べる理由によ
る。熱窒化膜はアンモニアガス雰囲気においてシリコン
表面をアニールすることによって形成される。熱窒化の
機構は、シリコン表面から熱窒化膜を拡散したシリコン
原子とアンモニアガスとの表面における反応と説明され
ている。このシリコン原子の拡散に用いられるエネルギ
ーはアニールによる熱エネルギーによるものであるが、
熱窒化膜はその組成が密であるため、熱窒化膜が薄い段
階でシリコン原子の表面への拡散が妨げられ、その結果
熱窒化膜の成長が飽和する。高い温度で熱窒化すれば厚
い熱窒化膜が形成できることになるが、それには実際の
プロセスにおいて現実的でない極めて高い温度が要求さ
れる。
【０００６】
【発明が解決しようとする課題】このように、次世代の
ゲート絶縁膜の候補として熱窒化膜の使用が検討されて
いるが、そのためには膜厚を厚くすることが困難である
という熱窒化膜固有の問題を解決しなければならない。
ゲート絶縁膜の候補として熱窒化膜の使用が検討されて
いるが、そのためには膜厚を厚くすることが困難である
という熱窒化膜固有の問題を解決しなければならない。
【０００７】本発明は上記従来の問題に対してなされた
ものであり、膜厚の厚い熱窒化膜等を形成することが可
能な半導体装置の製造方法を提供することを目的とする
ものである。
ものであり、膜厚の厚い熱窒化膜等を形成することが可
能な半導体装置の製造方法を提供することを目的とする
ものである。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、下地基板上にアモルファスシリコン層を
形成する工程と、このアモルファスシリコン層を熱窒化
又は熱酸窒化する工程とを有することを特徴とする（発
明Ａとする）。
の製造方法は、下地基板上にアモルファスシリコン層を
形成する工程と、このアモルファスシリコン層を熱窒化
又は熱酸窒化する工程とを有することを特徴とする（発
明Ａとする）。
【０００９】アモルファスシリコンは、格子間シリコン
原子や未結合手を有するシリコン原子等が多く、したが
って単結晶シリコンに比べて結合エネルギーの小さいシ
リコン原子が多く存在する。そのため、熱窒化等を行っ
たときにアモルファスシリコンから熱窒化膜等へ多くの
シリコン原子が容易に移動することができ、シリコン原
子の拡散を増大させることができる。
原子や未結合手を有するシリコン原子等が多く、したが
って単結晶シリコンに比べて結合エネルギーの小さいシ
リコン原子が多く存在する。そのため、熱窒化等を行っ
たときにアモルファスシリコンから熱窒化膜等へ多くの
シリコン原子が容易に移動することができ、シリコン原
子の拡散を増大させることができる。
【００１０】このような理由から、アモルファスシリコ
ン層を熱窒化或いは熱酸窒化することにより、従来の単
結晶シリコン基板を直接熱窒化或いは熱酸窒化する場合
に比べて、飽和膜厚の厚いシリコン熱窒化膜の形成や短
時間でのシリコン熱酸窒化膜の形成を行うことができ
る。
ン層を熱窒化或いは熱酸窒化することにより、従来の単
結晶シリコン基板を直接熱窒化或いは熱酸窒化する場合
に比べて、飽和膜厚の厚いシリコン熱窒化膜の形成や短
時間でのシリコン熱酸窒化膜の形成を行うことができ
る。
【００１１】下地基板としては、少なくとも表面領域が
シリコン領域となっている基板（単結晶シリコン基板、
半導体基板上に絶縁膜を介して単結晶シリコン層が形成
されている基板でもよい）、或いはシリコン領域上に窒
化膜、酸窒化膜、酸化膜が形成されている基板をあげる
ことができる。後者の場合には、アモルファスシリコン
を熱窒化等して形成したシリコン熱窒化膜等と下地のシ
リコン熱窒化膜等とにより、より厚い熱窒化膜等を形成
することができる。
シリコン領域となっている基板（単結晶シリコン基板、
半導体基板上に絶縁膜を介して単結晶シリコン層が形成
されている基板でもよい）、或いはシリコン領域上に窒
化膜、酸窒化膜、酸化膜が形成されている基板をあげる
ことができる。後者の場合には、アモルファスシリコン
を熱窒化等して形成したシリコン熱窒化膜等と下地のシ
リコン熱窒化膜等とにより、より厚い熱窒化膜等を形成
することができる。
【００１２】また、本発明に係る半導体装置の製造方法
は、シリコンの表面領域に所定の元素をイオン注入して
アモルファス化する工程と、このアモルファス化された
領域を熱窒化又は熱酸窒化する工程とを有することを特
徴とする（発明Ｂとする）。
は、シリコンの表面領域に所定の元素をイオン注入して
アモルファス化する工程と、このアモルファス化された
領域を熱窒化又は熱酸窒化する工程とを有することを特
徴とする（発明Ｂとする）。
【００１３】イオン注入される所定の元素としては、窒
素、シリコン、水素、重水素、不活性ガス元素又は酸素
があげられ、これらの元素の２種類以上をイオン注入し
てもよい。
素、シリコン、水素、重水素、不活性ガス元素又は酸素
があげられ、これらの元素の２種類以上をイオン注入し
てもよい。
【００１４】本発明Ｂにおいても、前記発明Ａと同様、
アモルファス化したシリコンを熱窒化或いは熱酸窒化す
ることにより、従来の単結晶シリコン基板を直接熱窒化
或いは熱酸窒化する場合に比べて、飽和膜厚の厚いシリ
コン熱窒化膜の形成や短時間でのシリコン熱酸窒化膜の
形成を行うことができる。
アモルファス化したシリコンを熱窒化或いは熱酸窒化す
ることにより、従来の単結晶シリコン基板を直接熱窒化
或いは熱酸窒化する場合に比べて、飽和膜厚の厚いシリ
コン熱窒化膜の形成や短時間でのシリコン熱酸窒化膜の
形成を行うことができる。
【００１５】イオン注入する際の基板表面はシリコン領
域でもよいし、シリコン領域上に窒化膜、酸窒化膜或い
は酸化膜が形成されている領域でもよい。後者の場合に
は、単結晶のシリコン領域をアモルファス化する効果の
他、イオン注入により窒化膜等に多くの未結合手等を生
じさせることができ、シリコン原子の拡散をより増大さ
せることが可能となる。
域でもよいし、シリコン領域上に窒化膜、酸窒化膜或い
は酸化膜が形成されている領域でもよい。後者の場合に
は、単結晶のシリコン領域をアモルファス化する効果の
他、イオン注入により窒化膜等に多くの未結合手等を生
じさせることができ、シリコン原子の拡散をより増大さ
せることが可能となる。
【００１６】なお、シリコンの表面領域にイオン注入す
る際に同時に熱窒化処理や熱酸窒化処理を行うことによ
り、単結晶のシリコン領域をアモルファス化させながら
未結合手等の多い窒化膜等を形成し、イオン注入を終了
した後にアモルファス化した領域に対して熱窒化等を行
うようにしてもよい。
る際に同時に熱窒化処理や熱酸窒化処理を行うことによ
り、単結晶のシリコン領域をアモルファス化させながら
未結合手等の多い窒化膜等を形成し、イオン注入を終了
した後にアモルファス化した領域に対して熱窒化等を行
うようにしてもよい。
【００１７】また、基板を冷却して低温でイオン注入を
行うことにより、室温でイオン注入する場合に比べてア
モルファス領域を多くすることができ、結果としてより
膜厚の厚い熱窒化膜等を形成することが可能となる。
行うことにより、室温でイオン注入する場合に比べてア
モルファス領域を多くすることができ、結果としてより
膜厚の厚い熱窒化膜等を形成することが可能となる。
【００１８】また、本発明に係る半導体装置の製造方法
は、シリコン領域上部の所定の領域にマスクを形成する
工程と、少なくともマスクが形成されていない領域下部
のシリコンの表面領域に所定の元素をイオン注入する工
程と、前記マスクを除去した後にシリコンの表面領域を
熱窒化又は熱酸窒化する工程とを有することを特徴とす
る（発明Ｃとする）。
は、シリコン領域上部の所定の領域にマスクを形成する
工程と、少なくともマスクが形成されていない領域下部
のシリコンの表面領域に所定の元素をイオン注入する工
程と、前記マスクを除去した後にシリコンの表面領域を
熱窒化又は熱酸窒化する工程とを有することを特徴とす
る（発明Ｃとする）。
【００１９】イオン注入される所定の元素としては、窒
素、シリコン、水素、重水素、不活性ガス元素又は酸素
があげられ、これらの元素の２種類以上をイオン注入し
てもよい。また、マスクはイオン注入されるシリコン領
域表面上に形成されていてもよいし、シリコン領域上に
形成された窒化膜、酸窒化膜或いは酸化膜上に形成され
ていてもよい。また、マスクはすべて同一の膜厚でもよ
いし２種類以上の異なる膜厚でもよい。
素、シリコン、水素、重水素、不活性ガス元素又は酸素
があげられ、これらの元素の２種類以上をイオン注入し
てもよい。また、マスクはイオン注入されるシリコン領
域表面上に形成されていてもよいし、シリコン領域上に
形成された窒化膜、酸窒化膜或いは酸化膜上に形成され
ていてもよい。また、マスクはすべて同一の膜厚でもよ
いし２種類以上の異なる膜厚でもよい。
【００２０】本発明によれば、マスクが形成されていな
い領域には厚いアモルファス層が形成され、マスクが形
成されている領域にはアモルファス層が形成されない
（マスクによってシリコン領域へのイオン注入が遮られ
る場合）或いはマスクが形成されていない領域よりも薄
いアモルファス層が形成される（マスクを通してシリコ
ン領域へイオン注入が行われる場合）。したがって、イ
オン注入工程の後に熱窒化や熱酸窒化を行うことによ
り、マスクが形成されていない領域の方がマスクが形成
されている領域よりも膜厚の厚い熱窒化膜や熱酸窒化膜
を形成することができる。また、例えば２種類の異なる
膜厚のマスクを用いることにより、マスクが形成されて
いない領域、膜厚の薄いマスクが形成されている領域、
膜厚の厚いマスクが形成されている領域に対応して、３
種類の異なる膜厚の熱窒化膜等を形成することができ
る。
い領域には厚いアモルファス層が形成され、マスクが形
成されている領域にはアモルファス層が形成されない
（マスクによってシリコン領域へのイオン注入が遮られ
る場合）或いはマスクが形成されていない領域よりも薄
いアモルファス層が形成される（マスクを通してシリコ
ン領域へイオン注入が行われる場合）。したがって、イ
オン注入工程の後に熱窒化や熱酸窒化を行うことによ
り、マスクが形成されていない領域の方がマスクが形成
されている領域よりも膜厚の厚い熱窒化膜や熱酸窒化膜
を形成することができる。また、例えば２種類の異なる
膜厚のマスクを用いることにより、マスクが形成されて
いない領域、膜厚の薄いマスクが形成されている領域、
膜厚の厚いマスクが形成されている領域に対応して、３
種類の異なる膜厚の熱窒化膜等を形成することができ
る。
【００２１】なお、少なくとも酸素のイオン注入を行い
（酸素のみでもよいし、窒素、シリコン、水素、重水
素、不活性ガス元素のいずれか一つ以上と酸素との組み
合わせでもよい）、その後に熱窒化処理を行うようにす
れば、酸素イオンが注入された領域では熱酸窒化膜が形
成され、マスクによって酸素イオンの注入が遮られる領
域では熱窒化膜が形成される。したがって、簡単な工程
で異なる複数の膜種を作製することができる。
（酸素のみでもよいし、窒素、シリコン、水素、重水
素、不活性ガス元素のいずれか一つ以上と酸素との組み
合わせでもよい）、その後に熱窒化処理を行うようにす
れば、酸素イオンが注入された領域では熱酸窒化膜が形
成され、マスクによって酸素イオンの注入が遮られる領
域では熱窒化膜が形成される。したがって、簡単な工程
で異なる複数の膜種を作製することができる。
【００２２】また、マスクを除去した後にさらにイオン
注入を行ってアモルファス領域を深くすれば、各領域の
熱窒化膜等の膜厚をより厚くすることが可能となる。ま
た、発明Ｂの箇所で説明したのと同様に、イオン注入す
る際に同時に熱窒化処理や熱酸窒化処理を行うことによ
り、単結晶のシリコン領域をアモルファス化させながら
未結合手等の多い窒化膜等を形成し、イオン注入を終了
した後にさらに熱窒化等を行うようにしてもよい。
注入を行ってアモルファス領域を深くすれば、各領域の
熱窒化膜等の膜厚をより厚くすることが可能となる。ま
た、発明Ｂの箇所で説明したのと同様に、イオン注入す
る際に同時に熱窒化処理や熱酸窒化処理を行うことによ
り、単結晶のシリコン領域をアモルファス化させながら
未結合手等の多い窒化膜等を形成し、イオン注入を終了
した後にさらに熱窒化等を行うようにしてもよい。
【００２３】以上のように本発明Ｃによれば、異なる膜
厚或いは異なる膜種のものを形成することができるの
で、ＭＩＳ構造を有する半導体装置に適用すれば、簡単
な工程で異なる膜厚或いは異なる膜種のゲート絶縁膜を
有するＭＩＳ型の半導体装置を得ることができる。
厚或いは異なる膜種のものを形成することができるの
で、ＭＩＳ構造を有する半導体装置に適用すれば、簡単
な工程で異なる膜厚或いは異なる膜種のゲート絶縁膜を
有するＭＩＳ型の半導体装置を得ることができる。
【００２４】また、本発明に係る半導体装置の製造方法
は、（１００）の面方位よりも原子面密度の高い面方位
を有するシリコン基板の表面領域を熱窒化又は熱酸窒化
する工程を有することを特徴とする（発明Ｄとする）。
は、（１００）の面方位よりも原子面密度の高い面方位
を有するシリコン基板の表面領域を熱窒化又は熱酸窒化
する工程を有することを特徴とする（発明Ｄとする）。
【００２５】半導体デバイスを形成するためのシリコン
ウエハとしては一般的に（１００）の面方位を有するウ
エハが用いられているが、面方位が（１００）のウエハ
では十分な厚さの熱窒化膜を得ることができない。本実
施形態では、（１００）の面方位よりも原子面密度が高
い面方位を有するシリコンウエハを用いることにより、
シリコン原子の拡散源を増大させることができる。した
がって、従来の（１００）基板を熱窒化或いは熱酸窒化
する場合に比べて、飽和膜厚の厚いシリコン熱窒化膜の
形成や短時間でのシリコン熱酸窒化膜の形成を行うこと
ができる。
ウエハとしては一般的に（１００）の面方位を有するウ
エハが用いられているが、面方位が（１００）のウエハ
では十分な厚さの熱窒化膜を得ることができない。本実
施形態では、（１００）の面方位よりも原子面密度が高
い面方位を有するシリコンウエハを用いることにより、
シリコン原子の拡散源を増大させることができる。した
がって、従来の（１００）基板を熱窒化或いは熱酸窒化
する場合に比べて、飽和膜厚の厚いシリコン熱窒化膜の
形成や短時間でのシリコン熱酸窒化膜の形成を行うこと
ができる。
【００２６】なお、（１００）の面方位よりも原子面密
度の高い面方位を有するシリコン基板としては、（１０
０）以外の主面方位を有し、かつ（１００）の面方位よ
りも原子面密度の高い面方位を有するシリコン基板、代
表的には主面方位として（１１１）、（１１２）、（１
１３）を有する基板があげられる。また、所定の主面方
位（例えば（１１１）、（１１２）、（１１３）の面方
位）から所定の角度ずれた面方位を有し（いわゆるオフ
基板）、かつ該所定の主面方位及び（１００）の面方位
よりも原子面密度の高い面方位を有するシリコン基板も
あげることができる。
度の高い面方位を有するシリコン基板としては、（１０
０）以外の主面方位を有し、かつ（１００）の面方位よ
りも原子面密度の高い面方位を有するシリコン基板、代
表的には主面方位として（１１１）、（１１２）、（１
１３）を有する基板があげられる。また、所定の主面方
位（例えば（１１１）、（１１２）、（１１３）の面方
位）から所定の角度ずれた面方位を有し（いわゆるオフ
基板）、かつ該所定の主面方位及び（１００）の面方位
よりも原子面密度の高い面方位を有するシリコン基板も
あげることができる。
【００２７】また、本発明に係る半導体装置の製造方法
は、一方の基板の表面にシリコンの熱窒化膜又は熱酸窒
化膜を形成する工程と、他方の基板の表面にシリコンの
熱窒化膜、熱酸窒化膜又は熱酸化膜を形成する工程と、
前記一方の基板に形成された熱窒化膜又は熱酸窒化膜と
前記他方の基板に形成された熱窒化膜、熱酸窒化膜又は
熱酸化膜とを貼り合わせる工程とを有することを特徴と
する（発明Ｅとする）。
は、一方の基板の表面にシリコンの熱窒化膜又は熱酸窒
化膜を形成する工程と、他方の基板の表面にシリコンの
熱窒化膜、熱酸窒化膜又は熱酸化膜を形成する工程と、
前記一方の基板に形成された熱窒化膜又は熱酸窒化膜と
前記他方の基板に形成された熱窒化膜、熱酸窒化膜又は
熱酸化膜とを貼り合わせる工程とを有することを特徴と
する（発明Ｅとする）。
【００２８】具体的には、熱窒化膜どおしを貼り合わせ
る場合、熱酸窒化膜どおしを貼り合わせる場合、熱窒化
膜と熱酸窒化膜とを貼り合わせる場合、熱窒化膜或いは
熱酸窒化膜と熱酸化膜とを貼り合わせる場合があげられ
る。
る場合、熱酸窒化膜どおしを貼り合わせる場合、熱窒化
膜と熱酸窒化膜とを貼り合わせる場合、熱窒化膜或いは
熱酸窒化膜と熱酸化膜とを貼り合わせる場合があげられ
る。
【００２９】本発明によれば、熱窒化膜等が形成された
二つの基板を貼り合わせることにより、通常よりも膜厚
を厚くすることができる。なお、上記各発明の方法によ
って形成した熱窒化膜或いは熱酸窒化膜は、ＭＩＳトラ
ンジスタのゲート絶縁膜の他、不揮発性メモリ素子のゲ
ート絶縁膜或いはゲート電極間絶縁膜にも適用でき、さ
らには容量素子のキャパシタ絶縁膜にも適用可能であ
る。
二つの基板を貼り合わせることにより、通常よりも膜厚
を厚くすることができる。なお、上記各発明の方法によ
って形成した熱窒化膜或いは熱酸窒化膜は、ＭＩＳトラ
ンジスタのゲート絶縁膜の他、不揮発性メモリ素子のゲ
ート絶縁膜或いはゲート電極間絶縁膜にも適用でき、さ
らには容量素子のキャパシタ絶縁膜にも適用可能であ
る。
【００３０】
【発明の実施の形態】以下、本発明の各実施形態を図面
を参照して詳細に説明する。まず、本発明の第１の実施
形態について、図１（ａ）〜（ｄ）を参照して説明す
る。
を参照して詳細に説明する。まず、本発明の第１の実施
形態について、図１（ａ）〜（ｄ）を参照して説明す
る。
【００３１】まず、図１（ａ）に示すように、少なくと
も表面領域が単結晶のシリコン領域４となっている下地
基板上にアモルファスシリコン層１を堆積した。なお、
下地基板としてはシリコン基板を用いればよいが、他の
半導体基板等の上に絶縁膜等を介してシリコン領域４と
なる単結晶シリコン層を形成したようなものを用いるこ
とも可能である。
も表面領域が単結晶のシリコン領域４となっている下地
基板上にアモルファスシリコン層１を堆積した。なお、
下地基板としてはシリコン基板を用いればよいが、他の
半導体基板等の上に絶縁膜等を介してシリコン領域４と
なる単結晶シリコン層を形成したようなものを用いるこ
とも可能である。
【００３２】次に、図１（ｂ）に示すように、アンモニ
ア（ＮＨ3 ）を含む窒素ガス（Ｎ2）雰囲気でＲＴＮ（R
apid Thermal Nitridation)を行った。アニール温度は
９００℃、アニール時間は２０秒とした。なお、アニー
ル温度は９００℃より高くしてもよく、アニール時間は
２０秒より長くしても構わない。このようにしてアモル
ファスシリコン１を熱窒化すると、図１（ｃ）に示すよ
うに、アモルファスシリコン１の表面側ではアモルファ
スシリコンが熱窒化膜２へと変化し、アモルファスシリ
コン１の裏面側ではアモルファスシリコン１とシリコン
領域４の界面からアモルファスシリコン１が単結晶化し
たシリコン層３へと変化する。最終的には、図１（ｄ）
に示すように、アモルファスシリコン層１が熱窒化膜２
或いは単結晶化したシリコン層３のどちらかへと変化す
る。
ア（ＮＨ3 ）を含む窒素ガス（Ｎ2）雰囲気でＲＴＮ（R
apid Thermal Nitridation)を行った。アニール温度は
９００℃、アニール時間は２０秒とした。なお、アニー
ル温度は９００℃より高くしてもよく、アニール時間は
２０秒より長くしても構わない。このようにしてアモル
ファスシリコン１を熱窒化すると、図１（ｃ）に示すよ
うに、アモルファスシリコン１の表面側ではアモルファ
スシリコンが熱窒化膜２へと変化し、アモルファスシリ
コン１の裏面側ではアモルファスシリコン１とシリコン
領域４の界面からアモルファスシリコン１が単結晶化し
たシリコン層３へと変化する。最終的には、図１（ｄ）
に示すように、アモルファスシリコン層１が熱窒化膜２
或いは単結晶化したシリコン層３のどちらかへと変化す
る。
【００３３】本実施形態によれば、アモルファスシリコ
ン層１を熱窒化して形成した熱窒化膜２は、同じ温度条
件においてシリコン基板をＲＴＮした熱窒化膜と比較し
て厚い膜厚のものが形成できる。従って、同じ膜厚を形
成する場合には、アニール温度の低温化によるプロセス
の簡易化及び短時間のアニールによるプロセス時間の短
縮化が見込まれる。
ン層１を熱窒化して形成した熱窒化膜２は、同じ温度条
件においてシリコン基板をＲＴＮした熱窒化膜と比較し
て厚い膜厚のものが形成できる。従って、同じ膜厚を形
成する場合には、アニール温度の低温化によるプロセス
の簡易化及び短時間のアニールによるプロセス時間の短
縮化が見込まれる。
【００３４】なお、上記の例では熱窒化膜２の形成方法
としてアンモニアを含む窒素ガスを使用したが、これに
限定されるものではなく、アンモニアを含まなくても構
わない。また、上記の例では熱窒化膜２の形成方法を示
したが、熱窒化の代わりに熱酸窒化を行うことにより熱
酸窒化膜を形成することも可能である。この場合のアニ
ール条件は、Ｎ2 Ｏガス雰囲気で、例えばアニール温度
を１１００℃、アニール時間を２４０秒とすればよい。
としてアンモニアを含む窒素ガスを使用したが、これに
限定されるものではなく、アンモニアを含まなくても構
わない。また、上記の例では熱窒化膜２の形成方法を示
したが、熱窒化の代わりに熱酸窒化を行うことにより熱
酸窒化膜を形成することも可能である。この場合のアニ
ール条件は、Ｎ2 Ｏガス雰囲気で、例えばアニール温度
を１１００℃、アニール時間を２４０秒とすればよい。
【００３５】次に、本発明の第２の実施形態について図
２（ａ）〜（ｄ）を参照して説明する。まず、図２
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対してアンモニアを含む窒素ガ
ス雰囲気でＲＴＮを行い、シリコン領域４の表面に熱窒
化膜５を形成する。アニール温度は１１００℃、アニー
ル時間は２４０秒とした。
２（ａ）〜（ｄ）を参照して説明する。まず、図２
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対してアンモニアを含む窒素ガ
ス雰囲気でＲＴＮを行い、シリコン領域４の表面に熱窒
化膜５を形成する。アニール温度は１１００℃、アニー
ル時間は２４０秒とした。
【００３６】次に、図２（ｂ）に示すように、熱窒化膜
５の表面にアモルファスシリコン層１を堆積した。続い
て、図２（ｃ）に示すように、アモルファスシリコン１
に対してアンモニアを含む窒素ガス雰囲気でＲＴＮを行
った。アニール温度は１１００℃、アニール時間は２４
０秒とした。最終的には、図２（ｄ）に示すように、ア
モルファスシリコン層１はＲＴＮにより熱窒化膜２とな
り、先に堆積した熱窒化膜５と連続した窒化膜となる。
５の表面にアモルファスシリコン層１を堆積した。続い
て、図２（ｃ）に示すように、アモルファスシリコン１
に対してアンモニアを含む窒素ガス雰囲気でＲＴＮを行
った。アニール温度は１１００℃、アニール時間は２４
０秒とした。最終的には、図２（ｄ）に示すように、ア
モルファスシリコン層１はＲＴＮにより熱窒化膜２とな
り、先に堆積した熱窒化膜５と連続した窒化膜となる。
【００３７】本実施形態によれば、シリコン領域４と窒
化膜５との界面の界面準位を低く抑えることができる。
また、１１００℃のアニール温度で膜厚が飽和した熱窒
化膜５上に、アモルファス層１を熱窒化することにより
形成した熱窒化膜２が加わり、結果的に厚い熱窒化膜が
形成できる。
化膜５との界面の界面準位を低く抑えることができる。
また、１１００℃のアニール温度で膜厚が飽和した熱窒
化膜５上に、アモルファス層１を熱窒化することにより
形成した熱窒化膜２が加わり、結果的に厚い熱窒化膜が
形成できる。
【００３８】なお、シリコン領域４表面の熱窒化及びア
モルファスシリコン層１の熱窒化の際のＲＴＮのアニー
ル温度は１１００℃より高くしてもよく、アニール時間
は２４０秒より長くしても構わない。また、上記の例で
は熱窒化膜２及び５の形成方法としてアンモニアを含む
窒素ガスを使用したが、これに限定されるものではな
く、アンモニアを含まなくても構わない。また、熱窒化
によって下層側の熱窒化膜５を形成する代わりに、熱酸
窒化によって熱酸窒化膜を形成する、或いは熱酸化によ
って熱酸化膜を形成するようにしてもよい。さらに、熱
窒化によって上層側の熱窒化膜２を形成する代わりに、
熱酸窒化によって熱酸窒化膜を形成するようにしてもよ
い。
モルファスシリコン層１の熱窒化の際のＲＴＮのアニー
ル温度は１１００℃より高くしてもよく、アニール時間
は２４０秒より長くしても構わない。また、上記の例で
は熱窒化膜２及び５の形成方法としてアンモニアを含む
窒素ガスを使用したが、これに限定されるものではな
く、アンモニアを含まなくても構わない。また、熱窒化
によって下層側の熱窒化膜５を形成する代わりに、熱酸
窒化によって熱酸窒化膜を形成する、或いは熱酸化によ
って熱酸化膜を形成するようにしてもよい。さらに、熱
窒化によって上層側の熱窒化膜２を形成する代わりに、
熱酸窒化によって熱酸窒化膜を形成するようにしてもよ
い。
【００３９】次に、本発明の第３の実施形態について図
３（ａ）〜（ｅ）を参照して説明する。まず、図３
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対して、窒素イオンＮ+ をシリ
コン領域４表面に垂直の角度でイオン注入する。加速電
圧は１０ｋｅＶで、ドーズ量は１×１０15ｃｍ-2とし
た。なお、ドーズ量は１×１０13ｃｍ-2以上で効果があ
る。また、イオン種は窒素イオンＮ+ 、シリコンイオン
Ｓｉ+ 、水素イオンＨ+ 、重水素イオンＤ+ 、不活性ガ
スイオンのいずれか一つ以上でも構わない。さらに、イ
オン注入の際の注入角度も特に垂直に限定されるもので
はない。イオン注入により、図３（ｂ）に示すように、
シリコン領域４表面上にシリコンを主成分としたアモル
ファス層６が形成される。
３（ａ）〜（ｅ）を参照して説明する。まず、図３
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対して、窒素イオンＮ+ をシリ
コン領域４表面に垂直の角度でイオン注入する。加速電
圧は１０ｋｅＶで、ドーズ量は１×１０15ｃｍ-2とし
た。なお、ドーズ量は１×１０13ｃｍ-2以上で効果があ
る。また、イオン種は窒素イオンＮ+ 、シリコンイオン
Ｓｉ+ 、水素イオンＨ+ 、重水素イオンＤ+ 、不活性ガ
スイオンのいずれか一つ以上でも構わない。さらに、イ
オン注入の際の注入角度も特に垂直に限定されるもので
はない。イオン注入により、図３（ｂ）に示すように、
シリコン領域４表面上にシリコンを主成分としたアモル
ファス層６が形成される。
【００４０】次に、図３（ｃ）に示すように、アモルフ
ァス層６に対してアンモニアを含む窒素ガス雰囲気でＲ
ＴＮを行った。アニール温度は１１００℃、アニール時
間は２４０秒とした。なお、熱窒化の際のＲＴＮのアニ
ール温度は１１００℃より高くしてもよく、アニール時
間は２４０秒より長くしても構わない。アモルファス層
６を熱窒化すると、図３（ｄ）に示すように、アモルフ
ァス層６の表面側は熱窒化されて熱窒化膜８へと変化す
る一方、アモルファス層６の裏面側はアモルファス層６
とシリコン領域４の界面からアモルファス層６が単結晶
化したシリコン層７へと変化する。最終的には、熱窒化
工程により、図３（ｅ）に示すように、アモルファス層
６が熱窒化膜８或いは単結晶化したシリコン層７のどち
らかへ変化する。
ァス層６に対してアンモニアを含む窒素ガス雰囲気でＲ
ＴＮを行った。アニール温度は１１００℃、アニール時
間は２４０秒とした。なお、熱窒化の際のＲＴＮのアニ
ール温度は１１００℃より高くしてもよく、アニール時
間は２４０秒より長くしても構わない。アモルファス層
６を熱窒化すると、図３（ｄ）に示すように、アモルフ
ァス層６の表面側は熱窒化されて熱窒化膜８へと変化す
る一方、アモルファス層６の裏面側はアモルファス層６
とシリコン領域４の界面からアモルファス層６が単結晶
化したシリコン層７へと変化する。最終的には、熱窒化
工程により、図３（ｅ）に示すように、アモルファス層
６が熱窒化膜８或いは単結晶化したシリコン層７のどち
らかへ変化する。
【００４１】本実施形態によれば、シリコン層７及び窒
化膜８との界面における界面準位を低く抑えることがで
き、また通常の熱窒化よりも膜形成の時間を短縮するこ
とができる。また、イオン注入によりアモルファス化し
たシリコン層６をＲＴＮすることにより、シリコン基板
を熱窒化した場合と比較して、厚い熱窒化膜８を形成す
ることができる。また、不活性ガス、例えばＡｒ+ をイ
オン注入した場合には、シリコン層をアモルファス化す
る効果が得られる他、熱窒化膜８の組成の間隙にＡｒが
入ることにより膜中のネットワークが緩和してシリコン
の拡散を増大させ、その結果として厚い熱窒化膜８を形
成することができる。さらに、Ｎ+ 或いはＳｉ+ のイオ
ン注入の場合には、熱窒化膜８形成後にこれらが熱窒化
膜８中に取り込まれ、Ｎ及びＳｉのみの純粋な熱窒化膜
を形成することができる。
化膜８との界面における界面準位を低く抑えることがで
き、また通常の熱窒化よりも膜形成の時間を短縮するこ
とができる。また、イオン注入によりアモルファス化し
たシリコン層６をＲＴＮすることにより、シリコン基板
を熱窒化した場合と比較して、厚い熱窒化膜８を形成す
ることができる。また、不活性ガス、例えばＡｒ+ をイ
オン注入した場合には、シリコン層をアモルファス化す
る効果が得られる他、熱窒化膜８の組成の間隙にＡｒが
入ることにより膜中のネットワークが緩和してシリコン
の拡散を増大させ、その結果として厚い熱窒化膜８を形
成することができる。さらに、Ｎ+ 或いはＳｉ+ のイオ
ン注入の場合には、熱窒化膜８形成後にこれらが熱窒化
膜８中に取り込まれ、Ｎ及びＳｉのみの純粋な熱窒化膜
を形成することができる。
【００４２】なお、上記の例では熱窒化膜８の形成方法
としてアンモニアを含む窒素ガスを使用したが、これに
限定されるものではなく、アンモニアを含まなくても構
わない。また、熱窒化によって熱窒化膜８を形成する代
わりに、第１の実施形態と同様、熱酸窒化によって熱酸
窒化膜を形成するようにしてもよい。熱窒化膜８を形成
する代わりに熱酸窒化膜を形成する場合には、酸素をイ
オン注入するようにしてもよい。
としてアンモニアを含む窒素ガスを使用したが、これに
限定されるものではなく、アンモニアを含まなくても構
わない。また、熱窒化によって熱窒化膜８を形成する代
わりに、第１の実施形態と同様、熱酸窒化によって熱酸
窒化膜を形成するようにしてもよい。熱窒化膜８を形成
する代わりに熱酸窒化膜を形成する場合には、酸素をイ
オン注入するようにしてもよい。
【００４３】次に、本発明の第４の実施形態について図
４（ａ）〜（ｆ）を参照して説明する。まず、図４
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対して、シリコン領域４の表面
を膜厚の厚いマスク９及び膜厚の薄いマスク１０で覆っ
た。マスクには例えばＣＶＤシリコン窒化膜を使用すれ
ばよいが、ＣＶＤ酸化膜やレジストを用いることも可能
である。
４（ａ）〜（ｆ）を参照して説明する。まず、図４
（ａ）に示すように、少なくとも表面領域がシリコン領
域４となっている基板に対して、シリコン領域４の表面
を膜厚の厚いマスク９及び膜厚の薄いマスク１０で覆っ
た。マスクには例えばＣＶＤシリコン窒化膜を使用すれ
ばよいが、ＣＶＤ酸化膜やレジストを用いることも可能
である。
【００４４】次に、図４（ｂ）に示すように、マスク
９、１０で覆ったシリコン領域４に窒素イオンＮ+ をシ
リコン領域４表面に対して垂直の角度でイオン注入し
た。加速電圧は１０ｋｅＶで、ドーズ量は１×１０15ｃ
ｍ-2とした。なお、ドーズ量は１×１０13ｃｍ-2以上で
効果がある。また、イオン種は窒素イオンＮ+ 、シリコ
ンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ+ 、不活性ガスの
いずれか一つ以上でも構わない。さらに、イオン注入の
注入角度も限定されない。このとき、図４（ｃ）に示す
ように、厚いマスク９に覆われている箇所ではイオン注
入されたイオンはシリコン領域表面に到達せずシリコン
領域表面に変化はないが、マスク９に覆われていない箇
所はイオン注入によりアモルファス層６が形成される。
また、薄いマスク１０に覆われた箇所はマスクで覆われ
ていない箇所に比べて、浅いアモルファス層１１が形成
される。次に、図４（ｄ）に示すように、マスク９、１
０を剥離する。
９、１０で覆ったシリコン領域４に窒素イオンＮ+ をシ
リコン領域４表面に対して垂直の角度でイオン注入し
た。加速電圧は１０ｋｅＶで、ドーズ量は１×１０15ｃ
ｍ-2とした。なお、ドーズ量は１×１０13ｃｍ-2以上で
効果がある。また、イオン種は窒素イオンＮ+ 、シリコ
ンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ+ 、不活性ガスの
いずれか一つ以上でも構わない。さらに、イオン注入の
注入角度も限定されない。このとき、図４（ｃ）に示す
ように、厚いマスク９に覆われている箇所ではイオン注
入されたイオンはシリコン領域表面に到達せずシリコン
領域表面に変化はないが、マスク９に覆われていない箇
所はイオン注入によりアモルファス層６が形成される。
また、薄いマスク１０に覆われた箇所はマスクで覆われ
ていない箇所に比べて、浅いアモルファス層１１が形成
される。次に、図４（ｄ）に示すように、マスク９、１
０を剥離する。
【００４５】次に、図４（ｅ）に示すように、アモルフ
ァス層６、１１が形成された基板表面に対してアンモニ
アを含む窒素ガス雰囲気でＲＴＮを施した。アニール温
度は１１００℃、アニール時間は２４０秒とした。最終
的に、図４（ｆ）に示すように、厚いマスク９が形成さ
れていた箇所では膜厚の薄い熱窒化膜１３が形成され、
マスクが形成されていなかった箇所では膜厚の厚い熱窒
化膜８が形成された。また、膜厚の薄いマスク１０が形
成されていた箇所では、熱窒化膜８と１３の間の膜厚の
熱窒化膜１４が形成された。
ァス層６、１１が形成された基板表面に対してアンモニ
アを含む窒素ガス雰囲気でＲＴＮを施した。アニール温
度は１１００℃、アニール時間は２４０秒とした。最終
的に、図４（ｆ）に示すように、厚いマスク９が形成さ
れていた箇所では膜厚の薄い熱窒化膜１３が形成され、
マスクが形成されていなかった箇所では膜厚の厚い熱窒
化膜８が形成された。また、膜厚の薄いマスク１０が形
成されていた箇所では、熱窒化膜８と１３の間の膜厚の
熱窒化膜１４が形成された。
【００４６】なお、図４（ｄ）の工程においてマスクを
剥離した後に、本実施形態と同じ条件でイオン注入をす
ることによりアモルファス領域を深くすることができ、
その結果さらに厚い膜厚で異なる膜厚の熱窒化膜を形成
できる。
剥離した後に、本実施形態と同じ条件でイオン注入をす
ることによりアモルファス領域を深くすることができ、
その結果さらに厚い膜厚で異なる膜厚の熱窒化膜を形成
できる。
【００４７】本実施形態によれば、シリコン領域４、単
結晶化したシリコン層７及び１２上には、それぞれ膜厚
が異なり良質の熱窒化膜１３、８及び１４が形成される
ことになる。また、イオン注入によってアモルファス化
されたシリコン領域表面に対してＲＴＮを施したことに
より、通常のシリコン基板を熱窒化した場合と比較し
て、膜厚の厚い熱窒化膜を形成することができる。ま
た、不活性ガス、例えばＡｒ+ のイオン注入の場合に
は、シリコン層をアモルファス化する効果が得られる
他、熱窒化膜の組成の間隙にＡｒが入ることにより膜中
のネットワークが緩和してシリコンの拡散を増大させ、
その結果として膜厚のより厚い熱窒化膜８を形成するこ
とができる。また、Ｎ+ 或いはＳｉ+ のイオン注入の場
合には、熱窒化膜８形成後にこれらが熱窒化膜８中に取
り込まれ、Ｎ及びＳｉのみの純粋な熱窒化膜が形成する
ことができる。さらに、膜厚が異なるマスクを使用する
ことにより、短いプロセスで同一ウエハ上に膜厚の異な
る熱窒化膜を形成でき、デバイスに適用すればゲート絶
縁膜厚の異なるＭＩＳ型半導体素子を混載したシステム
が構築できる。
結晶化したシリコン層７及び１２上には、それぞれ膜厚
が異なり良質の熱窒化膜１３、８及び１４が形成される
ことになる。また、イオン注入によってアモルファス化
されたシリコン領域表面に対してＲＴＮを施したことに
より、通常のシリコン基板を熱窒化した場合と比較し
て、膜厚の厚い熱窒化膜を形成することができる。ま
た、不活性ガス、例えばＡｒ+ のイオン注入の場合に
は、シリコン層をアモルファス化する効果が得られる
他、熱窒化膜の組成の間隙にＡｒが入ることにより膜中
のネットワークが緩和してシリコンの拡散を増大させ、
その結果として膜厚のより厚い熱窒化膜８を形成するこ
とができる。また、Ｎ+ 或いはＳｉ+ のイオン注入の場
合には、熱窒化膜８形成後にこれらが熱窒化膜８中に取
り込まれ、Ｎ及びＳｉのみの純粋な熱窒化膜が形成する
ことができる。さらに、膜厚が異なるマスクを使用する
ことにより、短いプロセスで同一ウエハ上に膜厚の異な
る熱窒化膜を形成でき、デバイスに適用すればゲート絶
縁膜厚の異なるＭＩＳ型半導体素子を混載したシステム
が構築できる。
【００４８】なお、上記の例では熱窒化膜の形成方法と
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１の実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１の実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
【００４９】次に、本発明の第５の実施形態について図
５（ａ）〜（ｆ）を参照して説明する。まず、図５
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、シリコン領域４表面を膜厚
の厚いマスク９及び膜厚の薄いマスク１０で覆った。マ
スクには例えばＣＶＤシリコン窒化膜を使用すればよい
が、ＣＶＤ酸化膜やレジストを用いることも可能であ
る。
５（ａ）〜（ｆ）を参照して説明する。まず、図５
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、シリコン領域４表面を膜厚
の厚いマスク９及び膜厚の薄いマスク１０で覆った。マ
スクには例えばＣＶＤシリコン窒化膜を使用すればよい
が、ＣＶＤ酸化膜やレジストを用いることも可能であ
る。
【００５０】次に図５（ｂ）に示すように、マスク９、
１０で覆ったシリコン領域４に窒素イオンＮ+ 及び酸素
イオンＯ+ をシリコン領域４表面に対して垂直の角度で
イオン注入した。加速電圧は１０ｋｅＶで、ドーズ量は
ともに１×１０15ｃｍ-2とした。なお、ドーズ量は１×
１０13ｃｍ-2以上で効果がある。また、イオン種として
は、酸素イオンＯ+ を含み、かつ、窒素イオンＮ+ 、シ
リコンイオンＳｉ+ 、水素イオンＨ+ 、重水素イオンＤ
+ 、不活性ガスイオンのいずれか一つ以上を含んでいれ
ばよい。さらに、イオン注入の注入角度も限定されな
い。図５（ｃ）に示すように、厚いマスク９に覆われて
いる箇所においてはイオン注入されたイオンはシリコン
領域４の表面には到達せず、したがってシリコン領域４
に変化は生じないが、マスク９で覆われていない箇所に
おいてはイオン注入によりアモルファス層６が形成され
ることになる。また、薄いマスク１０に覆われた箇所に
おいては、マスク１０に覆われていない箇所に比べて浅
いアモルファス層１１が形成されることになる。次に、
図５（ｄ）に示すように、マスク９、１０の剥離を行
う。
１０で覆ったシリコン領域４に窒素イオンＮ+ 及び酸素
イオンＯ+ をシリコン領域４表面に対して垂直の角度で
イオン注入した。加速電圧は１０ｋｅＶで、ドーズ量は
ともに１×１０15ｃｍ-2とした。なお、ドーズ量は１×
１０13ｃｍ-2以上で効果がある。また、イオン種として
は、酸素イオンＯ+ を含み、かつ、窒素イオンＮ+ 、シ
リコンイオンＳｉ+ 、水素イオンＨ+ 、重水素イオンＤ
+ 、不活性ガスイオンのいずれか一つ以上を含んでいれ
ばよい。さらに、イオン注入の注入角度も限定されな
い。図５（ｃ）に示すように、厚いマスク９に覆われて
いる箇所においてはイオン注入されたイオンはシリコン
領域４の表面には到達せず、したがってシリコン領域４
に変化は生じないが、マスク９で覆われていない箇所に
おいてはイオン注入によりアモルファス層６が形成され
ることになる。また、薄いマスク１０に覆われた箇所に
おいては、マスク１０に覆われていない箇所に比べて浅
いアモルファス層１１が形成されることになる。次に、
図５（ｄ）に示すように、マスク９、１０の剥離を行
う。
【００５１】次に、図５（ｅ）に示すように、アモルフ
ァス層６、１１が形成された基板表面に対して、アンモ
ニアを含む窒素ガス雰囲気でＲＴＮの処理を施した。こ
のときのアニール温度は１１００℃、アニール時間は２
４０秒とした。最終的に、図５（ｆ）に示すように、厚
いマスク９の形成されていた箇所では酸素イオンの注入
が阻止されるために熱窒化膜１３が形成され、マスクの
形成されていなかった箇所では熱酸窒化膜１５が形成さ
れることになる。また、薄いマスク１０が形成されてい
た箇所では、熱窒化膜１３と熱酸窒化膜１５の間の膜厚
の熱酸窒化膜１６が形成されることになる。
ァス層６、１１が形成された基板表面に対して、アンモ
ニアを含む窒素ガス雰囲気でＲＴＮの処理を施した。こ
のときのアニール温度は１１００℃、アニール時間は２
４０秒とした。最終的に、図５（ｆ）に示すように、厚
いマスク９の形成されていた箇所では酸素イオンの注入
が阻止されるために熱窒化膜１３が形成され、マスクの
形成されていなかった箇所では熱酸窒化膜１５が形成さ
れることになる。また、薄いマスク１０が形成されてい
た箇所では、熱窒化膜１３と熱酸窒化膜１５の間の膜厚
の熱酸窒化膜１６が形成されることになる。
【００５２】本実施形態によれば、シリコン領域４と熱
窒化膜１３との界面、単結晶化したシリコン層７及び１
２と熱酸窒化膜１５及び１６との界面は、界面順位が低
く抑えられた。また、酸素を含むイオン種をイオン注入
することによりアモルファス化したシリコン層をＲＴＮ
したことにより、選択的に熱酸窒化膜を形成することが
できた。さらに、マスクを用いてイオン注入することに
より、短いプロセスで同一ウエハ上に熱窒化膜と熱酸窒
化膜の両者を形成することができ、デバイスに適用すれ
ば熱窒化膜と熱酸窒化膜のゲート絶縁膜を使用したＭＩ
Ｓ型半導体素子を混載したシステムが構築できる。
窒化膜１３との界面、単結晶化したシリコン層７及び１
２と熱酸窒化膜１５及び１６との界面は、界面順位が低
く抑えられた。また、酸素を含むイオン種をイオン注入
することによりアモルファス化したシリコン層をＲＴＮ
したことにより、選択的に熱酸窒化膜を形成することが
できた。さらに、マスクを用いてイオン注入することに
より、短いプロセスで同一ウエハ上に熱窒化膜と熱酸窒
化膜の両者を形成することができ、デバイスに適用すれ
ば熱窒化膜と熱酸窒化膜のゲート絶縁膜を使用したＭＩ
Ｓ型半導体素子を混載したシステムが構築できる。
【００５３】なお、上記の例では熱窒化膜の形成方法と
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。
【００５４】次に、本発明の第６の実施形態について図
６（ａ）〜（ｅ）を参照して説明する。まず、図６
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、アンモニアを含む窒素ガス
雰囲気でＲＴＮを行い、シリコン領域４表面に熱窒化膜
５を形成した。アニール温度は１１００℃、アニール時
間は２４０秒とした。
６（ａ）〜（ｅ）を参照して説明する。まず、図６
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、アンモニアを含む窒素ガス
雰囲気でＲＴＮを行い、シリコン領域４表面に熱窒化膜
５を形成した。アニール温度は１１００℃、アニール時
間は２４０秒とした。
【００５５】次に、図６（ｂ）に示すように、熱窒化膜
５に窒素イオンＮ+ をシリコン領域４に対して垂直の角
度でイオン注入した。加速電圧は１０ｋｅＶで、ドーズ
量は１×１０15ｃｍ-2とした。なおドーズ量は１×１０
13ｃｍ-2以上で効果がある。また、イオン種は窒素イオ
ンＮ+ 、シリコンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ
+ 、不活性ガスのいずれか一つ以上でも構わない。さら
に、イオン注入の注入角度も限定されない。イオン注入
後の熱窒化膜５は、図６（ｃ）に示すように、未結合手
を多く含む窒化膜１７になった。また、熱窒化膜１７の
直下にはアモルファスシリコン層６が形成された。
５に窒素イオンＮ+ をシリコン領域４に対して垂直の角
度でイオン注入した。加速電圧は１０ｋｅＶで、ドーズ
量は１×１０15ｃｍ-2とした。なおドーズ量は１×１０
13ｃｍ-2以上で効果がある。また、イオン種は窒素イオ
ンＮ+ 、シリコンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ
+ 、不活性ガスのいずれか一つ以上でも構わない。さら
に、イオン注入の注入角度も限定されない。イオン注入
後の熱窒化膜５は、図６（ｃ）に示すように、未結合手
を多く含む窒化膜１７になった。また、熱窒化膜１７の
直下にはアモルファスシリコン層６が形成された。
【００５６】次に、図６（ｄ）に示すように、アンモニ
アを含む窒素ガス雰囲気でＲＴＮを行った。アニール温
度は１１００℃、アニール時間は２４０秒とした。な
お、熱窒化の際のＲＴＮのアニール温度は１１００℃よ
り高くしてもよく、アニール時間は２４０秒より長くし
ても構わない。最終的に、図６（ｅ）に示すように、未
結合手を多く含む熱窒化膜１７は良質の熱窒化膜１８に
なり、また、アモルファスシリコン層６は、熱窒化膜８
或いは単結晶化したシリコン層７のどちらかへ変化す
る。
アを含む窒素ガス雰囲気でＲＴＮを行った。アニール温
度は１１００℃、アニール時間は２４０秒とした。な
お、熱窒化の際のＲＴＮのアニール温度は１１００℃よ
り高くしてもよく、アニール時間は２４０秒より長くし
ても構わない。最終的に、図６（ｅ）に示すように、未
結合手を多く含む熱窒化膜１７は良質の熱窒化膜１８に
なり、また、アモルファスシリコン層６は、熱窒化膜８
或いは単結晶化したシリコン層７のどちらかへ変化す
る。
【００５７】本実施形態によれば、アモルファスから単
結晶化したシリコン層７と熱窒化膜８との界面は界面準
位が低く抑えられた。また、熱窒化膜５にイオン注入す
ることで、シリコン原子が拡散しやすい熱窒化膜１７及
びアモルファスシリコン層６が形成され、これらを熱窒
化することにより、結果的に最初に形成されていた熱窒
化膜よりも厚い熱窒化膜が形成できる。
結晶化したシリコン層７と熱窒化膜８との界面は界面準
位が低く抑えられた。また、熱窒化膜５にイオン注入す
ることで、シリコン原子が拡散しやすい熱窒化膜１７及
びアモルファスシリコン層６が形成され、これらを熱窒
化することにより、結果的に最初に形成されていた熱窒
化膜よりも厚い熱窒化膜が形成できる。
【００５８】なお、上記の例では熱窒化膜の形成方法と
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１に実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１に実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
【００５９】次に、本発明の第７の実施形態について図
７（ａ）〜（ｅ）を参照して説明する。まず、図７
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、窒素イオンＮ+ をシリコン
領域４表面に対して垂直の角度でイオン注入しながら、
同時にアンモニアを含む窒素ガス雰囲気でＲＴＮを行っ
た。ドーズ量は１×１０15ｃｍ-2、アニール温度は１１
００℃とした。なお、ドーズ量は１×１０13ｃｍ-2以上
で効果がある。また、イオン種は窒素イオンＮ+ 、シリ
コンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ+ 、不活性ガス
のいずれか一つ以上でも構わない。さらに、イオン注入
の注入角度も限定されない。このように、イオン注入し
ながら同時にＲＴＮを行うことにより、図７（ｂ）に示
すように、未結合手を多く含む熱窒化膜１７が膜厚を増
加させながら形成されるとともに、アモルファスシリン
コン層６が形成されていく。
７（ａ）〜（ｅ）を参照して説明する。まず、図７
（ａ）に示すように、少なくとも表面がシリコン領域４
となっている基板に対して、窒素イオンＮ+ をシリコン
領域４表面に対して垂直の角度でイオン注入しながら、
同時にアンモニアを含む窒素ガス雰囲気でＲＴＮを行っ
た。ドーズ量は１×１０15ｃｍ-2、アニール温度は１１
００℃とした。なお、ドーズ量は１×１０13ｃｍ-2以上
で効果がある。また、イオン種は窒素イオンＮ+ 、シリ
コンイオンＳｉ+ 、水素Ｈ+ 、重水素Ｄ+ 、不活性ガス
のいずれか一つ以上でも構わない。さらに、イオン注入
の注入角度も限定されない。このように、イオン注入し
ながら同時にＲＴＮを行うことにより、図７（ｂ）に示
すように、未結合手を多く含む熱窒化膜１７が膜厚を増
加させながら形成されるとともに、アモルファスシリン
コン層６が形成されていく。
【００６０】次に、図７（ｃ）に示すように、ＲＴＮを
続行させたままイオン注入を終わらせる。これにより、
図７（ｄ）に示すように、ＲＴＮの時間の経過ととも
に、未結合手の減少した熱窒化膜１８及び単結晶化した
シリコン層７が成長していく。最終的に、図７（ｅ）に
示すように、アモルファスシリコン層６が単結晶化した
シリコン層７に、未結合手の多い熱窒化膜１７は質の高
い熱窒化膜１８へと変化する。
続行させたままイオン注入を終わらせる。これにより、
図７（ｄ）に示すように、ＲＴＮの時間の経過ととも
に、未結合手の減少した熱窒化膜１８及び単結晶化した
シリコン層７が成長していく。最終的に、図７（ｅ）に
示すように、アモルファスシリコン層６が単結晶化した
シリコン層７に、未結合手の多い熱窒化膜１７は質の高
い熱窒化膜１８へと変化する。
【００６１】本実施形態によれば、単結晶化したシリコ
ン層７と熱窒化膜１８との界面準位が低く抑えられた。
また、イオン注入しながらＲＴＮをするので、熱窒化膜
のネットワークの形成及びアモルファスシリコン層の単
結晶化を防ぐがことができる。そのため、シリコン及び
窒素の拡散が容易になるため、膜厚の厚い熱窒化膜の形
成が可能となる。また、不活性ガス、例えばＡｒ+ をイ
オン注入する場合には、単結晶シリコン領域がアモルフ
ァス化する効果が得られる一方、熱窒化膜の組成の間隙
にＡｒが入ることにより、膜中のネットワークが緩和し
てシリコンの拡散を増大させるため、膜厚の厚い熱窒化
膜を形成することができる。また、Ｎ+及びＳｉ+ のイ
オン注入の場合には、Ｎ及びＳｉのみの純粋な熱窒化膜
を形成することができる。
ン層７と熱窒化膜１８との界面準位が低く抑えられた。
また、イオン注入しながらＲＴＮをするので、熱窒化膜
のネットワークの形成及びアモルファスシリコン層の単
結晶化を防ぐがことができる。そのため、シリコン及び
窒素の拡散が容易になるため、膜厚の厚い熱窒化膜の形
成が可能となる。また、不活性ガス、例えばＡｒ+ をイ
オン注入する場合には、単結晶シリコン領域がアモルフ
ァス化する効果が得られる一方、熱窒化膜の組成の間隙
にＡｒが入ることにより、膜中のネットワークが緩和し
てシリコンの拡散を増大させるため、膜厚の厚い熱窒化
膜を形成することができる。また、Ｎ+及びＳｉ+ のイ
オン注入の場合には、Ｎ及びＳｉのみの純粋な熱窒化膜
を形成することができる。
【００６２】なお、上記の例では熱窒化膜の形成方法と
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１の実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
してアンモニアを含む窒素ガスを使用したが、これに限
定されるものではなく、アンモニアを含まなくても構わ
ない。また、熱窒化によって熱窒化膜を形成する代わり
に、第１の実施形態と同様、熱酸窒化によって熱酸窒化
膜を形成するようにしてもよい。
【００６３】次に、本発明の第８の実施形態について説
明する。まず、図７に示したシリコン領域表面にマスク
を形成し、その後に先に説明した第７の実施形態と同様
の工程を行う。次に、マスクを剥離して熱窒化工程を行
う。マスクにはアモルファスシリコンを用い、マスクの
剥離にはＫＯＨを用いる。その結果、同一基板上に異な
る膜厚の熱窒化膜を形成することができる。また、シリ
コン領域表面にマスクをしてから、第７の実施形態と同
様の工程を行い、マスクを剥離した後にさらに第７の実
施形態と同様の工程を行うことによっても、同一基板上
に異なる膜厚の熱窒化膜を形成することができる。
明する。まず、図７に示したシリコン領域表面にマスク
を形成し、その後に先に説明した第７の実施形態と同様
の工程を行う。次に、マスクを剥離して熱窒化工程を行
う。マスクにはアモルファスシリコンを用い、マスクの
剥離にはＫＯＨを用いる。その結果、同一基板上に異な
る膜厚の熱窒化膜を形成することができる。また、シリ
コン領域表面にマスクをしてから、第７の実施形態と同
様の工程を行い、マスクを剥離した後にさらに第７の実
施形態と同様の工程を行うことによっても、同一基板上
に異なる膜厚の熱窒化膜を形成することができる。
【００６４】なお、熱窒化によって熱窒化膜を形成する
代わりに、第１の実施形態と同様、熱酸窒化によって熱
酸窒化膜を形成するようにしてもよい。この場合には、
同一基板上に異なる膜厚の熱酸窒化膜を形成できるとと
もに、熱酸窒化膜を短時間に形成することができる。
代わりに、第１の実施形態と同様、熱酸窒化によって熱
酸窒化膜を形成するようにしてもよい。この場合には、
同一基板上に異なる膜厚の熱酸窒化膜を形成できるとと
もに、熱酸窒化膜を短時間に形成することができる。
【００６５】次に、本発明の第９の実施形態について図
８（ａ）〜（ｂ）を参照して説明する。まず、図８
（ａ）に示すように、面方位が（１１１）のシリコンウ
エハ１９の表面領域に対して、アンモニアを含む窒素ガ
ス雰囲気でＲＴＮを施した。このときのアニール温度は
１１００℃、アニール時間は２４０秒とした。なお、熱
窒化の際のＲＴＮのアニール温度は１１００℃より高く
してもよく、アニール時間は２４０秒より長くしても構
わない。このような処理を行うことにより、図８（ｂ）
に示すように、面方位が（１１１）のシリコンウエハ１
９の表面に熱窒化膜５が形成される。
８（ａ）〜（ｂ）を参照して説明する。まず、図８
（ａ）に示すように、面方位が（１１１）のシリコンウ
エハ１９の表面領域に対して、アンモニアを含む窒素ガ
ス雰囲気でＲＴＮを施した。このときのアニール温度は
１１００℃、アニール時間は２４０秒とした。なお、熱
窒化の際のＲＴＮのアニール温度は１１００℃より高く
してもよく、アニール時間は２４０秒より長くしても構
わない。このような処理を行うことにより、図８（ｂ）
に示すように、面方位が（１１１）のシリコンウエハ１
９の表面に熱窒化膜５が形成される。
【００６６】本実施形態では、通常用いられている面方
位（１００）のシリコンウエハよりも原子面密度が高い
面方位（１１１）のシリコンウエハを用いている。した
がって、シリコンの拡散源が増加することになり、（１
００）ウエハ上に熱窒化膜を形成した場合に比べて膜厚
の厚い熱窒化膜を形成することができる。さらに、面方
位（１１１）のシリコンウエハは、面方位（１００）の
シリコンウエハよりも平坦な表面を得やすいという性質
を有するので、膜厚が均質なＭＩＳ構造を実現すること
ができる。
位（１００）のシリコンウエハよりも原子面密度が高い
面方位（１１１）のシリコンウエハを用いている。した
がって、シリコンの拡散源が増加することになり、（１
００）ウエハ上に熱窒化膜を形成した場合に比べて膜厚
の厚い熱窒化膜を形成することができる。さらに、面方
位（１１１）のシリコンウエハは、面方位（１００）の
シリコンウエハよりも平坦な表面を得やすいという性質
を有するので、膜厚が均質なＭＩＳ構造を実現すること
ができる。
【００６７】なお、熱窒化によって熱窒化膜を形成する
代わりに、熱酸窒化によって熱酸窒化膜を形成するよう
にしてもよい。次に、本発明の第１０の実施形態につい
て図９（ａ）〜（ｂ）を参照して説明する。
代わりに、熱酸窒化によって熱酸窒化膜を形成するよう
にしてもよい。次に、本発明の第１０の実施形態につい
て図９（ａ）〜（ｂ）を参照して説明する。
【００６８】まず、図９（ａ）に示すように、主面方位
（１００）から角度がずれたシリコンウエハ２０（いわ
ゆるオフ基板）の表面領域に対して、アンモニアを含む
窒素ガス雰囲気でＲＴＮを施した。このときのアニール
温度は１１００℃、アニール時間は２４０秒とした。な
お、熱窒化の際のＲＴＮのアニール温度は１１００℃よ
り高くしてもよく、アニール時間は２４０秒より長くし
ても構わない。このような処理を行うことにより、図９
（ｂ）に示すように、オフ基板２０の表面に熱窒化膜５
が形成される。
（１００）から角度がずれたシリコンウエハ２０（いわ
ゆるオフ基板）の表面領域に対して、アンモニアを含む
窒素ガス雰囲気でＲＴＮを施した。このときのアニール
温度は１１００℃、アニール時間は２４０秒とした。な
お、熱窒化の際のＲＴＮのアニール温度は１１００℃よ
り高くしてもよく、アニール時間は２４０秒より長くし
ても構わない。このような処理を行うことにより、図９
（ｂ）に示すように、オフ基板２０の表面に熱窒化膜５
が形成される。
【００６９】本実施形態によれば、通常用いられている
面方位（１００）のシリコンウエハよりもステップ密度
が高い主面方位から角度がずれたシリコンウエハを用い
ることにより、シリコンの拡散源が増加するので、（１
００）ウエハ上に熱窒化膜を形成した場合に比べて膜厚
の厚い熱窒化膜を形成することができる。
面方位（１００）のシリコンウエハよりもステップ密度
が高い主面方位から角度がずれたシリコンウエハを用い
ることにより、シリコンの拡散源が増加するので、（１
００）ウエハ上に熱窒化膜を形成した場合に比べて膜厚
の厚い熱窒化膜を形成することができる。
【００７０】なお、上記の例では、熱窒化膜の形成方法
としてアンモニアを含む窒素ガスを使用したが、アンモ
ニアを含まなくても構わない。また、用いるオフ基板と
しては、主面方位（１１１）、（１１０）、（１１２）
或いは（１１３）から角度がずれたものを使用すること
もできる。
としてアンモニアを含む窒素ガスを使用したが、アンモ
ニアを含まなくても構わない。また、用いるオフ基板と
しては、主面方位（１１１）、（１１０）、（１１２）
或いは（１１３）から角度がずれたものを使用すること
もできる。
【００７１】次に、本発明の第１１の実施形態について
図１０（ａ）〜（ｃ）を参照して説明する。まず、図１
０（ａ）に示すように、少なくとも表面がシリコン領域
４となっている基板のシリコン領域４上に、ＣＶＤ法に
より窒化膜２１を堆積した。次に、図１０（ｂ）に示す
ように、ＣＶＤ窒化膜２１に対してアンモニアを含む窒
素ガス雰囲気でＲＴＮを施した。アニール温度は１１０
０℃、アニール時間は２４０秒とした。なお、熱窒化の
際のＲＴＮのアニール温度は１１００℃より高くしても
よく、アニール時間は２４０秒より長くしても構わな
い。このようなアニール処理により、最終的に、図１０
（ｃ）に示すように、シリコン領域４表面上に熱窒化膜
２２が形成される。
図１０（ａ）〜（ｃ）を参照して説明する。まず、図１
０（ａ）に示すように、少なくとも表面がシリコン領域
４となっている基板のシリコン領域４上に、ＣＶＤ法に
より窒化膜２１を堆積した。次に、図１０（ｂ）に示す
ように、ＣＶＤ窒化膜２１に対してアンモニアを含む窒
素ガス雰囲気でＲＴＮを施した。アニール温度は１１０
０℃、アニール時間は２４０秒とした。なお、熱窒化の
際のＲＴＮのアニール温度は１１００℃より高くしても
よく、アニール時間は２４０秒より長くしても構わな
い。このようなアニール処理により、最終的に、図１０
（ｃ）に示すように、シリコン領域４表面上に熱窒化膜
２２が形成される。
【００７２】本実施形態によれば、ＣＶＤ法で堆積した
窒化膜２２をＲＴＮすることにより、窒化膜中の未結合
手を終端させ、熱窒化膜と同様の質の高い熱窒化膜が形
成される。また、シリコン領域と熱窒化膜との界面準位
が低く抑えられる。さらに、最初にＣＶＤ法により窒化
膜を形成するので、通常の熱窒化膜と比較して厚い窒化
膜を形成することができる。
窒化膜２２をＲＴＮすることにより、窒化膜中の未結合
手を終端させ、熱窒化膜と同様の質の高い熱窒化膜が形
成される。また、シリコン領域と熱窒化膜との界面準位
が低く抑えられる。さらに、最初にＣＶＤ法により窒化
膜を形成するので、通常の熱窒化膜と比較して厚い窒化
膜を形成することができる。
【００７３】次に、本発明の第１２の実施形態について
図１１（ａ）〜（ｄ）を参照して説明する。まず、図１
１（ａ）に示すように、少なくとも表面がシリコン領域
となっている二つの基板４ａ、４ｂを用意し、それぞれ
の基板４ａ、４ｂのシリコン領域表面に対して、アンモ
ニアを含む窒素ガス雰囲気でＲＴＮを行い、熱窒化膜５
ａ、５ｂを形成した。アニール温度は１１００℃、アニ
ール時間は２４０秒とした。なお、熱窒化の際のＲＴＮ
のアニール温度は１１００℃より高くしてもよく、アニ
ール時間は２４０秒より長くしても構わない。
図１１（ａ）〜（ｄ）を参照して説明する。まず、図１
１（ａ）に示すように、少なくとも表面がシリコン領域
となっている二つの基板４ａ、４ｂを用意し、それぞれ
の基板４ａ、４ｂのシリコン領域表面に対して、アンモ
ニアを含む窒素ガス雰囲気でＲＴＮを行い、熱窒化膜５
ａ、５ｂを形成した。アニール温度は１１００℃、アニ
ール時間は２４０秒とした。なお、熱窒化の際のＲＴＮ
のアニール温度は１１００℃より高くしてもよく、アニ
ール時間は２４０秒より長くしても構わない。
【００７４】次に、図１１（ｂ）に示すように、二つの
熱窒化膜５ａ、５ｂどおしを密着させ、ＲＴＮを行うこ
とにより両者を貼り合わせた。続いて、図１１（ｃ）に
示すように、一方の基板をエッチングすることにより、
最終的に、図１１（ｄ）に示すように、膜厚２００ｎｍ
のシリコン領域が残る構造が作製される。
熱窒化膜５ａ、５ｂどおしを密着させ、ＲＴＮを行うこ
とにより両者を貼り合わせた。続いて、図１１（ｃ）に
示すように、一方の基板をエッチングすることにより、
最終的に、図１１（ｄ）に示すように、膜厚２００ｎｍ
のシリコン領域が残る構造が作製される。
【００７５】本実施形態によれば、良質な熱窒化膜５
ａ、５ｂを貼り合わせることにより、膜厚の厚い熱窒化
膜が形成できる。また、熱窒化膜５ａ、５ｂの界面はＲ
ＴＮにより欠陥が少なくなる。
ａ、５ｂを貼り合わせることにより、膜厚の厚い熱窒化
膜が形成できる。また、熱窒化膜５ａ、５ｂの界面はＲ
ＴＮにより欠陥が少なくなる。
【００７６】ここで、図１１（ａ）及び図１１（ｂ）の
プロセスは同一のガス雰囲気中で同時に行うことも可能
である。また、エッチングの際に残ったシリコンをゲー
ト電極として使用することも可能である。
プロセスは同一のガス雰囲気中で同時に行うことも可能
である。また、エッチングの際に残ったシリコンをゲー
ト電極として使用することも可能である。
【００７７】なお、上記の例では二つの熱窒化膜どおし
を貼り合わせるようにしたが、熱酸窒化膜どおしを貼り
合わせるようにしてもよい。また、一方を熱窒化膜とし
他方を熱酸窒化膜としてもよい。さらには、一方を熱窒
化膜或いは熱酸窒化膜とし、他方を熱酸化膜としてもよ
い。
を貼り合わせるようにしたが、熱酸窒化膜どおしを貼り
合わせるようにしてもよい。また、一方を熱窒化膜とし
他方を熱酸窒化膜としてもよい。さらには、一方を熱窒
化膜或いは熱酸窒化膜とし、他方を熱酸化膜としてもよ
い。
【００７８】次に、本発明の第１３の実施形態について
図３（ａ）〜（ｅ）を参照して説明する。本実施形態
は、第３の実施形態において基板を低温にしてイオン注
入工程を行うものである。
図３（ａ）〜（ｅ）を参照して説明する。本実施形態
は、第３の実施形態において基板を低温にしてイオン注
入工程を行うものである。
【００７９】まず、図３（ａ）に示すように、少なくと
も表面領域がシリコン領域４となっている基板を−１９
０℃に保持し、窒素イオンＮ+ をシリコン領域４表面に
対して垂直の角度でイオン注入する。加速電圧は１０ｋ
ｅＶで、ドーズ量は１×１０15ｃｍ-2とした。なお、ド
ーズ量は１×１０13ｃｍ-2以上で効果がある。また、イ
オン種は窒素イオンＮ+ 、シリコンイオンＳｉ+ 、水素
イオンＨ+ 、重水素イオンＤ+ 、不活性ガスイオンのい
ずれか一つ以上でも構わない。さらに、注入角度も特に
垂直に限定されるものではない。イオン注入により、図
３（ｂ）に示すように、シリコン領域４表面上にシリコ
ンを主成分としたアモルファス層６が形成される。
も表面領域がシリコン領域４となっている基板を−１９
０℃に保持し、窒素イオンＮ+ をシリコン領域４表面に
対して垂直の角度でイオン注入する。加速電圧は１０ｋ
ｅＶで、ドーズ量は１×１０15ｃｍ-2とした。なお、ド
ーズ量は１×１０13ｃｍ-2以上で効果がある。また、イ
オン種は窒素イオンＮ+ 、シリコンイオンＳｉ+ 、水素
イオンＨ+ 、重水素イオンＤ+ 、不活性ガスイオンのい
ずれか一つ以上でも構わない。さらに、注入角度も特に
垂直に限定されるものではない。イオン注入により、図
３（ｂ）に示すように、シリコン領域４表面上にシリコ
ンを主成分としたアモルファス層６が形成される。
【００８０】次に、図３（ｃ）に示すように、アモルフ
ァス層６に対してアンモニアを含む窒素ガス雰囲気でＲ
ＮＴを行った。アニール温度は１１００℃、アニール時
間は２４０秒とした。なお、熱窒化の際のＲＴＮのアニ
ール温度は１１００℃より高くしてもよく、アニール時
間は２４０秒より長くしても構わない。アモルファス層
６を熱窒化すると、図３（ｄ）に示すように、アモルフ
ァス層６表面は熱窒化されて熱窒化膜８へと変化する一
方、アモルファス層６とシリコン領域４の界面からアモ
ルファス層６が単結晶化したシリコン層７へと変化す
る。最終的に、図３（ｅ）に示すように、アモルファス
層６が熱窒化膜８或いは単結晶化したシリコン層７のど
ちらかへと変化する。
ァス層６に対してアンモニアを含む窒素ガス雰囲気でＲ
ＮＴを行った。アニール温度は１１００℃、アニール時
間は２４０秒とした。なお、熱窒化の際のＲＴＮのアニ
ール温度は１１００℃より高くしてもよく、アニール時
間は２４０秒より長くしても構わない。アモルファス層
６を熱窒化すると、図３（ｄ）に示すように、アモルフ
ァス層６表面は熱窒化されて熱窒化膜８へと変化する一
方、アモルファス層６とシリコン領域４の界面からアモ
ルファス層６が単結晶化したシリコン層７へと変化す
る。最終的に、図３（ｅ）に示すように、アモルファス
層６が熱窒化膜８或いは単結晶化したシリコン層７のど
ちらかへと変化する。
【００８１】本実施形態によれば、イオン注入を基板温
度−１９０℃の低温で行うことにより、室温の場合に比
べてアモルファス化した領域を多くすることができる。
従って、室温の基板と同じ大きさのアモルファス領域を
形成する場合には、低温にすることによってドーズ量を
少なくすることができる、或いは注入エネルギーを小さ
くすることができる。また、室温の基板と同じドーズ量
或いは注入エネルギーで、膜厚の厚い熱窒化膜を形成す
ることができる。また、単結晶シリコン層７と熱窒化膜
８との間の界面準位は、第３の実施形態と同様に低く抑
えることができた。さらに、イオン注入によりアモルフ
ァス化したシリコン領域をＲＴＮしたことにより、シリ
コン基板を熱窒化した場合と比較して、膜厚の厚い熱窒
化膜を形成することができる。さらに、不活性ガス、例
えばＡｒ+ のイオン注入を行う場合には、シリコン領域
のアモルファス化の効果とともに、熱窒化膜８の組成の
間隙にＡｒが入ることにより膜中のネットワークが緩和
し、シリコンの拡散を増大させて膜厚の厚い熱窒化膜を
形成することができる。また、Ｎ+ 或いはＳｉ+ のイオ
ン注入を行う場合には、Ｎ及びＳｉのみの純粋な熱窒化
膜が形成することができる。
度−１９０℃の低温で行うことにより、室温の場合に比
べてアモルファス化した領域を多くすることができる。
従って、室温の基板と同じ大きさのアモルファス領域を
形成する場合には、低温にすることによってドーズ量を
少なくすることができる、或いは注入エネルギーを小さ
くすることができる。また、室温の基板と同じドーズ量
或いは注入エネルギーで、膜厚の厚い熱窒化膜を形成す
ることができる。また、単結晶シリコン層７と熱窒化膜
８との間の界面準位は、第３の実施形態と同様に低く抑
えることができた。さらに、イオン注入によりアモルフ
ァス化したシリコン領域をＲＴＮしたことにより、シリ
コン基板を熱窒化した場合と比較して、膜厚の厚い熱窒
化膜を形成することができる。さらに、不活性ガス、例
えばＡｒ+ のイオン注入を行う場合には、シリコン領域
のアモルファス化の効果とともに、熱窒化膜８の組成の
間隙にＡｒが入ることにより膜中のネットワークが緩和
し、シリコンの拡散を増大させて膜厚の厚い熱窒化膜を
形成することができる。また、Ｎ+ 或いはＳｉ+ のイオ
ン注入を行う場合には、Ｎ及びＳｉのみの純粋な熱窒化
膜が形成することができる。
【００８２】なお、シリコン基板を−１９０℃の低温に
することによる膜厚の厚い熱窒化膜の形成は、第４或い
は第５の実施形態等にも適用できる。また、熱窒化工程
の代わりに、他の実施形態と同様、熱酸窒化工程を採用
することもできる。
することによる膜厚の厚い熱窒化膜の形成は、第４或い
は第５の実施形態等にも適用できる。また、熱窒化工程
の代わりに、他の実施形態と同様、熱酸窒化工程を採用
することもできる。
【００８３】次に、本発明の第１４の実施形態について
図１２を参照して説明する。本実施形態は、本発明によ
る熱窒化膜（或いは熱酸窒化膜）をｎチャンネルＭＩＳ
トランジスタに適用した場合の一例を示したものであ
る。
図１２を参照して説明する。本実施形態は、本発明によ
る熱窒化膜（或いは熱酸窒化膜）をｎチャンネルＭＩＳ
トランジスタに適用した場合の一例を示したものであ
る。
【００８４】ＭＩＳトランジスタの構成を簡単に説明す
ると以下の通りである。シリコン領域となるｐ型シリコ
ン基板２３上に、本発明の方法を用いた熱窒化膜（或い
は熱酸窒化膜）からなるゲート絶縁膜２４が形成され、
このゲート絶縁膜２４上に多結晶シリコンからなるゲー
ト電極２５が形成されている。ゲート電極２５上にはＣ
ＶＤシリコン酸化膜２６が形成されており、ゲート電極
２５の側壁にはシリコン窒化膜２９が形成されている。
また、シリコン基板２３には、リンのイオン注入によっ
てｎ型のソース・ドレイン拡散層２７ａ及び２７ｂが形
成されており、さらにシリサイド層３０が形成されてい
る。２８は素子分離となるシリコン熱酸化膜、３１はＣ
ＶＤシリコン酸化膜、３２はＣＶＤシリコン酸化膜３１
に設けたコンタクト孔を介してシリサイド層３０に接続
されたＡｌ配線である。
ると以下の通りである。シリコン領域となるｐ型シリコ
ン基板２３上に、本発明の方法を用いた熱窒化膜（或い
は熱酸窒化膜）からなるゲート絶縁膜２４が形成され、
このゲート絶縁膜２４上に多結晶シリコンからなるゲー
ト電極２５が形成されている。ゲート電極２５上にはＣ
ＶＤシリコン酸化膜２６が形成されており、ゲート電極
２５の側壁にはシリコン窒化膜２９が形成されている。
また、シリコン基板２３には、リンのイオン注入によっ
てｎ型のソース・ドレイン拡散層２７ａ及び２７ｂが形
成されており、さらにシリサイド層３０が形成されてい
る。２８は素子分離となるシリコン熱酸化膜、３１はＣ
ＶＤシリコン酸化膜、３２はＣＶＤシリコン酸化膜３１
に設けたコンタクト孔を介してシリサイド層３０に接続
されたＡｌ配線である。
【００８５】なお、本発明による熱窒化膜（或いは熱酸
窒化膜）は、上記実施形態で示されるようなＭＩＳトラ
ンジスタのゲート絶縁膜のみならず、不揮発性メモリ素
子のゲート絶縁膜或いはゲート電極間絶縁膜にも適用で
き、さらには容量素子のキャパシタ絶縁膜にも適用可能
である。
窒化膜）は、上記実施形態で示されるようなＭＩＳトラ
ンジスタのゲート絶縁膜のみならず、不揮発性メモリ素
子のゲート絶縁膜或いはゲート電極間絶縁膜にも適用で
き、さらには容量素子のキャパシタ絶縁膜にも適用可能
である。
【００８６】以上、本発明の各実施形態について説明し
たが、本発明は、これらの実施形態に限定されるもので
はなく、その主旨を逸脱しない範囲内において種々変形
して実施することができる。
たが、本発明は、これらの実施形態に限定されるもので
はなく、その主旨を逸脱しない範囲内において種々変形
して実施することができる。
【００８７】
【発明の効果】本発明によれば、従来に比べて膜厚の厚
いシリコン熱窒化膜の形成や従来よりも短時間でのシリ
コン熱酸窒化膜の形成等を行うことができる。
いシリコン熱窒化膜の形成や従来よりも短時間でのシリ
コン熱酸窒化膜の形成等を行うことができる。
【図１】本発明の第１の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図２】本発明の第２の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図３】本発明の第３の実施形態及び第１３の実施形態
に係る製造工程を順を追って示した工程断面図。
に係る製造工程を順を追って示した工程断面図。
【図４】本発明の第４の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図５】本発明の第５の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図６】本発明の第６の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図７】本発明の第７の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図８】本発明の第９の実施形態に係る製造工程を順を
追って示した工程断面図。
追って示した工程断面図。
【図９】本発明の第１０の実施形態に係る製造工程を順
を追って示した工程断面図。
を追って示した工程断面図。
【図１０】本発明の第１１の実施形態に係る製造工程を
順を追って示した工程断面図。
順を追って示した工程断面図。
【図１１】本発明の第１２の実施形態に係る製造工程を
順を追って示した工程断面図。
順を追って示した工程断面図。
【図１２】本発明に係る第１４の実施形態であり、本発
明をＭＩＳトランジスタに適用したときの一例を示す断
面図。
明をＭＩＳトランジスタに適用したときの一例を示す断
面図。
１…アモルファスシリコン層
２、５、８、１３、１４、１７、１８、２２…熱窒化膜
３、７、１２…単結晶化したシリコン層
４…シリコン領域
６、１１…アモルファス層
９、１０…マスク
１５、１６…熱酸窒化膜
１９、２０…シリコンウエハ
２１、ＣＶＤ窒化膜
２３…シリコン基板
２４…ゲート絶縁膜
２５…ゲート電極
２６…シリコン酸化膜
２７ａ、２７ｂ…ソース・ドレイン拡散層
２８…素子分離
２９…シリコン窒化膜
３０…シリサイド層
３１…シリコン酸化膜
３２…Ａｌ配線
フロントページの続き
(56)参考文献 特開 昭54−161274（ＪＰ，Ａ)
特開 昭59−213606（ＪＰ，Ａ)
特開 昭63−300518（ＪＰ，Ａ)
特開 平３−40431（ＪＰ，Ａ)
特開 平７−45608（ＪＰ，Ａ)
特開 平９−153492（ＪＰ，Ａ)
特開 昭58−64034（ＪＰ，Ａ)
特開 平８−250446（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/318
H01L 29/78
Claims (10)
- 【請求項１】基板に少なくとも酸素イオンをイオン注入
することによりアモルファスシリコン層を形成する工程
と、 このアモルファスシリコン層を熱窒化又は熱酸窒化する
ことにより熱酸窒化膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記イオン注入を行う際に、前記基板を冷
却することを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】基板を熱窒化又は熱酸窒化することにより
熱窒化膜又は熱酸窒化膜を形成する工程と、 これら熱窒化膜又は熱酸窒化膜の上にアモルファスシリ
コン層を堆積させることにより形成する工程と、 このアモルファスシリコン層を熱窒化又は熱酸窒化する
ことにより他の熱窒化膜又は熱酸窒化膜を形成する工程
と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項４】基板を熱窒化又は熱酸窒化することにより
熱窒化膜又は熱酸窒化膜を形成する工程と、 これら熱窒化膜又は熱酸窒化膜に所定の元素をイオン注
入することによりアモルファスシリコン層を形成する工
程と、 このアモルファスシリコン層を熱窒化又は熱酸窒化する
ことにより他の熱窒化膜又は熱酸窒化膜を形成する工程
と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項５】基板上の所定の領域にマスクを設ける工程
と、 前記マスクが設けられた前記基板に少なくとも酸素イオ
ンをイオン注入することによりアモルファスシリコン層
を形成する工程と、 前記マスクを剥離する工程と、 前記マスクを剥離した前記基板および前記アモルファス
シリコン層を熱窒化又は熱酸窒化することにより熱酸窒
化膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項６】基板を熱窒化又は熱酸窒化するとともに、
前記基板に所定の元素をイオン注入することにより、熱
窒化膜又は熱酸窒化膜およびアモルファスシリコン層を
形成する工程と、 前記熱窒化又は熱酸窒化を継続させつつ前記イオン注入
のみを終了させ、前記アモルファスシリコン層を熱窒化
又は熱酸窒化することにより他の熱窒化膜又は熱酸窒化
膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項７】基板上の所定の領域にマスクを設ける工程
と、 前記マスクが設けられた前記基板を熱窒化又は熱酸窒化
するとともに、前記基板に所定の元素をイオン注入する
ことにより、熱窒化膜又は熱酸窒化膜およびアモルファ
スシリコン層を形成する工程と、 前記熱窒化又は熱酸窒化を継続させつつ前記イオン注入
のみを終了させ、前記基板、前記熱窒化膜又は熱酸窒化
膜、および前記アモルファスシリコン層を熱窒化又は熱
酸窒化することにより他の熱窒化膜又は熱酸窒化膜を形
成する工程と、 前記マスクを剥離する工程と、 前記マスクを剥離した前記基板、前記熱窒化膜又は熱酸
窒化膜、および前記他の熱窒化膜又は熱酸窒化膜を熱窒
化又は熱酸窒化することにより、前記基板上に前記他の
熱窒化膜又は熱酸窒化膜と同一の熱窒化膜又は熱酸窒化
膜を形成するとともに、前記熱窒化膜又は熱酸窒化膜を
前記他の熱窒化膜又は熱酸窒化膜と略同じ膜質の熱窒化
膜又は熱酸窒化膜に変質させる工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項８】前記マスクは、これが設けられる領域によ
って膜厚が異なっていることを特徴とする請求項５また
は７に記載の半導体装置の製造方法。 - 【請求項９】基板上の所定の領域にマスクを設ける工程
と、 前記マスクが設けられた前記基板に所定の元素をイオン
注入することによりアモルファスシリコン層を形成する
工程と、 前記マスクを剥離する工程と、 前記マスクを剥離した前記基板および前記アモルファス
シリコン層を熱窒化又は熱酸窒化することにより熱窒化
膜又は熱酸窒化膜を形成する工程と、 を有し、 前記マスクは、これが設けられる領域によって膜厚が異
なっていることを特徴とする 半導体装置の製造方法。 - 【請求項１０】前記基板は、少なくともその表面領域が
シリコン領域であることを特徴とする請求項１〜９のう
ちのいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00240898A JP3515351B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置の製造方法 |
| US09/154,042 US6060403A (en) | 1997-09-17 | 1998-09-16 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00240898A JP3515351B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204512A JPH11204512A (ja) | 1999-07-30 |
| JP3515351B2 true JP3515351B2 (ja) | 2004-04-05 |
Family
ID=11528430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00240898A Expired - Fee Related JP3515351B2 (ja) | 1997-09-17 | 1998-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515351B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837598A (en) * | 1997-03-13 | 1998-11-17 | Lsi Logic Corporation | Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same |
| JP2001102321A (ja) * | 1999-09-17 | 2001-04-13 | Applied Materials Inc | 半導体製造装置における基板加熱方法及び半導体製造装置 |
| JP4397491B2 (ja) | 1999-11-30 | 2010-01-13 | 財団法人国際科学振興財団 | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
| JP4783895B2 (ja) * | 2005-09-02 | 2011-09-28 | 国立大学法人 宮崎大学 | 被膜窒化方法、被膜形成基板および窒化処理装置 |
| JP2007309914A (ja) * | 2006-04-20 | 2007-11-29 | Denso Corp | 物理量センサの製造方法 |
| JP5076674B2 (ja) * | 2007-06-26 | 2012-11-21 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
| FR2942073B1 (fr) * | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
| JP6131701B2 (ja) * | 2013-05-08 | 2017-05-24 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
1998
- 1998-01-08 JP JP00240898A patent/JP3515351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204512A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7947610B2 (en) | Semiconductor device having a gate insulating film structure including an insulating film containing metal, silicon and oxygen and manufacturing method thereof | |
| US20050218462A1 (en) | Atomic layer deposition of metal oxynitride layers as gate dielectrics | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| JP3515351B2 (ja) | 半導体装置の製造方法 | |
| KR100843497B1 (ko) | Ｇｅ계 재료상에의 게르마늄 산질화물 층 제조 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JPH0677478A (ja) | 半導体装置及びその製造方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH11261065A (ja) | シリコンゲートｆｅｔの製造方法 | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JPH05190855A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 | |
| JPH02172218A (ja) | 半導体装置の製造方法 | |
| JP2001015505A (ja) | 絶縁膜の形成方法及び半導体装置の製造方法 | |
| KR19980015879A (ko) | 반도체장치 및 그 제조방법(semiconductor device and method for manufacturing the same) | |
| JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JP4465160B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |