JP2616733B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2616733B2 JP2616733B2 JP32757394A JP32757394A JP2616733B2 JP 2616733 B2 JP2616733 B2 JP 2616733B2 JP 32757394 A JP32757394 A JP 32757394A JP 32757394 A JP32757394 A JP 32757394A JP 2616733 B2 JP2616733 B2 JP 2616733B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- nitride film
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にチタンシリサイド膜を用いた低抵抗の電極配
線の製造方法に関する。
関し、特にチタンシリサイド膜を用いた低抵抗の電極配
線の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、例えば
低抵抗で電気的特性の安定したゲート電極を形成する場
合に、チタンシリサイド膜を用いるポリサイド構造が用
いられるが、この時チタンシリサイド膜と多結晶シリコ
ン膜の間に相互拡散防止膜として窒化チタン膜を用いる
例が特開昭６３−２８９８６７号公報に記載されてい
る。以下図２を用いて説明する。
低抵抗で電気的特性の安定したゲート電極を形成する場
合に、チタンシリサイド膜を用いるポリサイド構造が用
いられるが、この時チタンシリサイド膜と多結晶シリコ
ン膜の間に相互拡散防止膜として窒化チタン膜を用いる
例が特開昭６３−２８９８６７号公報に記載されてい
る。以下図２を用いて説明する。
【０００３】まず図２（Ａ）に示すように、シリコン基
板１上にゲート酸化膜２とリンがドープされた多結晶シ
リコン膜３とを形成する。次で多結晶シリコン膜３の表
面付近に窒素イオンの注入を行い窒素イオン注入層８を
形成する。
板１上にゲート酸化膜２とリンがドープされた多結晶シ
リコン膜３とを形成する。次で多結晶シリコン膜３の表
面付近に窒素イオンの注入を行い窒素イオン注入層８を
形成する。
【０００４】次に図２（Ｂ）に示すように、窒素イオン
注入層８上にチタンシリサイド膜５をチタンシリサイド
合金ターゲットを用いたスパッタ法により形成する。
注入層８上にチタンシリサイド膜５をチタンシリサイド
合金ターゲットを用いたスパッタ法により形成する。
【０００５】次に図２（Ｃ）に示すように、高温熱処理
により窒素インオン注入層８の窒素とチタンシリサイド
膜５のチタンを反応させ窒化チタン膜６Ａを形成する。
この窒化チタン膜６Ａは多結晶シリコン膜とチタンシリ
サイド膜との間においてチタン、シリコン及びリンの相
互拡散を抑制し安定した電気的特性を得るために設けら
れたバリヤ層である。
により窒素インオン注入層８の窒素とチタンシリサイド
膜５のチタンを反応させ窒化チタン膜６Ａを形成する。
この窒化チタン膜６Ａは多結晶シリコン膜とチタンシリ
サイド膜との間においてチタン、シリコン及びリンの相
互拡散を抑制し安定した電気的特性を得るために設けら
れたバリヤ層である。
【０００６】次に図２（Ｄ）に示すように、フォトリソ
グラフィ技術及びドライエッチング技術を用いて所望の
位置にチタンシリサイド膜５、窒化チタン膜６Ａ及び多
結晶シリコン膜３から構成されるゲート電極７を形成す
る。
グラフィ技術及びドライエッチング技術を用いて所望の
位置にチタンシリサイド膜５、窒化チタン膜６Ａ及び多
結晶シリコン膜３から構成されるゲート電極７を形成す
る。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、以下に示す欠点がある。まずイオ
ン注入法を用いて多結晶シリコン膜に窒素を導入してい
るため、窒素濃度は１原子％以下でありその分布は幅を
もっている。この為、チタンと結合する窒素が不足して
いるのでチタンリッチな窒化チタン膜６Ａが形成され
る。従って、十分な相互拡散防止効果が得られない為、
多結晶シリコン中の不純物濃度が変化し、ＶT 等の特性
が変る。また、窒化チタン膜形成に寄与しなかった窒素
注入層が残存しているため多結晶シリコン膜と窒化チタ
ン膜との間の界面抵抗が高くなり、ゲート電極７の抵抗
もあまり下らない。
装置の製造方法では、以下に示す欠点がある。まずイオ
ン注入法を用いて多結晶シリコン膜に窒素を導入してい
るため、窒素濃度は１原子％以下でありその分布は幅を
もっている。この為、チタンと結合する窒素が不足して
いるのでチタンリッチな窒化チタン膜６Ａが形成され
る。従って、十分な相互拡散防止効果が得られない為、
多結晶シリコン中の不純物濃度が変化し、ＶT 等の特性
が変る。また、窒化チタン膜形成に寄与しなかった窒素
注入層が残存しているため多結晶シリコン膜と窒化チタ
ン膜との間の界面抵抗が高くなり、ゲート電極７の抵抗
もあまり下らない。
【０００８】本発明の目的は、低抵抗でかつ電気的特性
の安定した電極配線を有する半導体装置の製造方法を提
供することにある。
の安定した電極配線を有する半導体装置の製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜上に多結晶シリコン膜と窒化シリコン膜とチタ
ンシリサイド膜とを順次形成する工程と、熱処理により
前記窒化シリコン膜中の窒素と前記チタンシリサイド膜
中のチタンとを反応させ窒化チタン膜を形成する工程を
有することを特徴とするものである。
造方法は、半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜上に多結晶シリコン膜と窒化シリコン膜とチタ
ンシリサイド膜とを順次形成する工程と、熱処理により
前記窒化シリコン膜中の窒素と前記チタンシリサイド膜
中のチタンとを反応させ窒化チタン膜を形成する工程を
有することを特徴とするものである。
【００１０】
【実施例】次に本発明について図面を用いて説明する。
図１（Ａ）〜（Ｄ）は本発明の第１の実施例を説明する
為の工程順に示した半導体チップの断面図である。
図１（Ａ）〜（Ｄ）は本発明の第１の実施例を説明する
為の工程順に示した半導体チップの断面図である。
【００１１】まず図１（Ａ）に示すように、シリコン基
板１上に厚さ５ｎｍのゲート酸化膜２とリンがドープさ
れた厚さ５０ｎｍの多結晶シリコン膜３を形成する。次
で急速熱窒化法を用いてアンモニア雰囲気中で７００〜
９５０℃、１０〜６０秒の条件で多結晶シリコ膜３の表
面を窒化し０．１〜１０ｎｍの窒化シリコン膜４を形成
する。また、プラズマ窒化法を用いて表面窒化を行って
もよい。
板１上に厚さ５ｎｍのゲート酸化膜２とリンがドープさ
れた厚さ５０ｎｍの多結晶シリコン膜３を形成する。次
で急速熱窒化法を用いてアンモニア雰囲気中で７００〜
９５０℃、１０〜６０秒の条件で多結晶シリコ膜３の表
面を窒化し０．１〜１０ｎｍの窒化シリコン膜４を形成
する。また、プラズマ窒化法を用いて表面窒化を行って
もよい。
【００１２】次に、図１（Ｂ）に示すように、窒化シリ
コン膜４上にチタンシリサイド合金ターゲットを用いた
スパッタ法により、圧力２〜１５ｍＴｏｒｒ、パワー１
〜４ｋＷ、基板温度２５〜５００℃の条件の下で厚さ１
００ｎｍのチタンシリサイド膜５を形成する。
コン膜４上にチタンシリサイド合金ターゲットを用いた
スパッタ法により、圧力２〜１５ｍＴｏｒｒ、パワー１
〜４ｋＷ、基板温度２５〜５００℃の条件の下で厚さ１
００ｎｍのチタンシリサイド膜５を形成する。
【００１３】次に図１（Ｃ）に示すように、例えば８０
０℃以上の高温熱処理を行い窒化シリコン膜の窒素とチ
タンシリサイド膜５のチタンとを反応させ、０．１〜１
０ｎｍの窒化チタン膜６を形成する。この反応により窒
化シリコン膜４は消滅するが、わずかに残ったとしても
電気的特性上問題はない。窒化チタン膜６は、多結晶シ
リコン膜３とチタンシリサイド膜５の間において、チタ
ン、シリコン及びリンの相互拡散を抑制し安定した電気
的特性を得るために設けられたバリヤ層である。また、
この高温熱処理工程はソース・ドレインの不純物活性化
工程で代用できる。
０℃以上の高温熱処理を行い窒化シリコン膜の窒素とチ
タンシリサイド膜５のチタンとを反応させ、０．１〜１
０ｎｍの窒化チタン膜６を形成する。この反応により窒
化シリコン膜４は消滅するが、わずかに残ったとしても
電気的特性上問題はない。窒化チタン膜６は、多結晶シ
リコン膜３とチタンシリサイド膜５の間において、チタ
ン、シリコン及びリンの相互拡散を抑制し安定した電気
的特性を得るために設けられたバリヤ層である。また、
この高温熱処理工程はソース・ドレインの不純物活性化
工程で代用できる。
【００１４】次に図１（Ｄ）に示すように、フォトリソ
グラフィ技術及びドライエッチング技術を用いて所望の
位置にチタンシリサイド膜５、窒化チタン膜６及び多結
晶シリコン膜３より構成されるゲート電極７を形成す
る。
グラフィ技術及びドライエッチング技術を用いて所望の
位置にチタンシリサイド膜５、窒化チタン膜６及び多結
晶シリコン膜３より構成されるゲート電極７を形成す
る。
【００１５】このような半導体装置の製造方法によれ
ば、従来技術に比べて膜厚が薄く高濃度の窒素を含む窒
化シリコン膜をチタンシリサイド膜と反応させる事がで
きる為、チタンと窒素の原子比が１：１に近い窒化チタ
ン膜６を形成する事ができる。従って高温熱処理工程に
おいてチタンシリサイド膜５と多結晶シリコン膜３との
間のチタン、シリコン及びリンの相互拡散が窒化チタン
膜によって抑制される為、安定した電気的特性を有する
ゲート電極を得ることができる。また、本実施例では多
結晶シリコン膜上の窒化シリコン膜の形成方法として急
速熱窒化法を用いているので、窒化シリコン膜の薄膜化
に対する制御性に優れている。
ば、従来技術に比べて膜厚が薄く高濃度の窒素を含む窒
化シリコン膜をチタンシリサイド膜と反応させる事がで
きる為、チタンと窒素の原子比が１：１に近い窒化チタ
ン膜６を形成する事ができる。従って高温熱処理工程に
おいてチタンシリサイド膜５と多結晶シリコン膜３との
間のチタン、シリコン及びリンの相互拡散が窒化チタン
膜によって抑制される為、安定した電気的特性を有する
ゲート電極を得ることができる。また、本実施例では多
結晶シリコン膜上の窒化シリコン膜の形成方法として急
速熱窒化法を用いているので、窒化シリコン膜の薄膜化
に対する制御性に優れている。
【００１６】次に本発明の第２の実施例について説明す
る。本第２の実施例は窒化シリコン膜をＣＶＤ法を用い
て形成するものである。
る。本第２の実施例は窒化シリコン膜をＣＶＤ法を用い
て形成するものである。
【００１７】まず図１（Ａ）に示すように、第１の実施
例と同様にシリコン基板１上に５ｎｍのゲート酸化膜２
とリンがドープされた５０ｎｍの多結晶シリコン膜３を
形成する。次にＬＰ−ＣＶＤ法あるいはプラズマＣＶＤ
法を用いて多結晶シリコン膜３上に０．１〜１０ｎｍの
窒化シリコン膜を形成する。次で窒化シリコン膜上にチ
タンシリサイド合金ターゲットを用いたスパッタ法によ
り、圧力２〜１５ｍＴ、パワー１〜４ｋＷ基板温度２５
〜５００℃の条件の下で５０ｎｍのチタンシリサイド膜
を形成する。
例と同様にシリコン基板１上に５ｎｍのゲート酸化膜２
とリンがドープされた５０ｎｍの多結晶シリコン膜３を
形成する。次にＬＰ−ＣＶＤ法あるいはプラズマＣＶＤ
法を用いて多結晶シリコン膜３上に０．１〜１０ｎｍの
窒化シリコン膜を形成する。次で窒化シリコン膜上にチ
タンシリサイド合金ターゲットを用いたスパッタ法によ
り、圧力２〜１５ｍＴ、パワー１〜４ｋＷ基板温度２５
〜５００℃の条件の下で５０ｎｍのチタンシリサイド膜
を形成する。
【００１８】以下第１の実施例と同様に高温熱処理を行
い窒化チタン膜を形成したのち、フォトリソグラフィ技
術及びドライエッチング技術を用いて所望の位置にチタ
ンシリサイド膜、窒化チタン膜及び多結晶シリコン膜よ
り構成されるゲート電極を形成する。
い窒化チタン膜を形成したのち、フォトリソグラフィ技
術及びドライエッチング技術を用いて所望の位置にチタ
ンシリサイド膜、窒化チタン膜及び多結晶シリコン膜よ
り構成されるゲート電極を形成する。
【００１９】本第２の実施例においても従来技術に比べ
て膜厚が薄く高濃度の窒素を含む窒化シリコン膜をチタ
ンシリサイド膜と反応させる事ができる為、チタンと窒
素の原子比が１：１に近い窒化チタン膜を形成する事が
できる。従って高温熱処理工程においてチタンシリサイ
ド膜と多結晶シリコン膜との間のチタン、シリコン及び
リンの相互拡散が窒化チタン膜によって抑制される為、
安定した電気的特性を有するゲート電極を得ることがで
きる。
て膜厚が薄く高濃度の窒素を含む窒化シリコン膜をチタ
ンシリサイド膜と反応させる事ができる為、チタンと窒
素の原子比が１：１に近い窒化チタン膜を形成する事が
できる。従って高温熱処理工程においてチタンシリサイ
ド膜と多結晶シリコン膜との間のチタン、シリコン及び
リンの相互拡散が窒化チタン膜によって抑制される為、
安定した電気的特性を有するゲート電極を得ることがで
きる。
【００２０】また、本第２の実施例では多結晶シリコン
膜上の窒化シリコン膜の形成方法としてＬＰ−ＣＶＤ法
を用いているので、急速熱窒化法に比べて２倍程度量産
性が向上する。
膜上の窒化シリコン膜の形成方法としてＬＰ−ＣＶＤ法
を用いているので、急速熱窒化法に比べて２倍程度量産
性が向上する。
【００２１】尚、上記実施例ではゲート電極の形成の場
合について説明したが、低抵抗で安定な特性が要求され
る他の電極配線に適用できることは勿論である。
合について説明したが、低抵抗で安定な特性が要求され
る他の電極配線に適用できることは勿論である。
【００２２】
【発明の効果】本発明による半導体装置の製造方法によ
れば、多結晶シリコン膜上に窒素シリコン膜を形成する
方法として急速熱窒化方あるいはＬＰ−ＣＶＤ法を用い
ているため、多結晶シリコン膜表面に高濃度の窒素を導
入する事ができる。従って、チタンシリサイド膜と多結
晶シリコン膜との間に化学量論組成に近い窒化チタン膜
が得られるため、高温熱処理工程での相互拡散が十分に
抑制される。このため低抵抗でかつ安定した電気的特性
を有する電極配線が得られるという効果がある。
れば、多結晶シリコン膜上に窒素シリコン膜を形成する
方法として急速熱窒化方あるいはＬＰ−ＣＶＤ法を用い
ているため、多結晶シリコン膜表面に高濃度の窒素を導
入する事ができる。従って、チタンシリサイド膜と多結
晶シリコン膜との間に化学量論組成に近い窒化チタン膜
が得られるため、高温熱処理工程での相互拡散が十分に
抑制される。このため低抵抗でかつ安定した電気的特性
を有する電極配線が得られるという効果がある。
【００２３】
【図１】本発明の第１の実施例を説明する為の半導体チ
ップの断面図。
ップの断面図。
【図２】従来の半導体装置の製造方法を説明する為の半
導体チップの断面図である。
導体チップの断面図である。
１ シリコン基板 ２ ゲート酸化膜 ３ 多結晶シリコン膜 ４ 窒化シリコン膜 ５ チタンシリサイド膜 ６，６Ａ 窒化チタン膜 ７ ゲート電極 ８ 窒素イオン注入層
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に多結晶シリコン膜と窒化シリコン膜
とチタンシリサイド膜とを順次形成する工程と、熱処理
により前記窒化シリコン膜中の窒素と前記チタンシリサ
イド膜中のチタンとを反応させ窒化チタン膜を形成する
工程を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 多結晶シリコン膜表面のシリコン原子を
窒化する事により窒化シリコン膜を形成する請求項１記
載の半導体装置の製造方法。 - 【請求項３】 多結晶シリコン膜上にＣＶＤ法を用いて
窒化シリコン膜を形成する請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32757394A JP2616733B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32757394A JP2616733B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186086A JPH08186086A (ja) | 1996-07-16 |
| JP2616733B2 true JP2616733B2 (ja) | 1997-06-04 |
Family
ID=18200577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32757394A Expired - Fee Related JP2616733B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616733B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484253B1 (ko) | 1998-06-27 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체 장치의 타이타늄막 형성방법 |
| JP3332909B2 (ja) * | 2000-10-30 | 2002-10-07 | 松下電器産業株式会社 | ゲート電極構造体、その形成方法及び電極構造体の形成方法 |
-
1994
- 1994-12-28 JP JP32757394A patent/JP2616733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186086A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078777B2 (en) | Semiconductor device having a low-resistance gate electrode | |
| US20010023120A1 (en) | Semiconductor device having a gate insulating film structure including an insulating film containing metal, silicon and oxygen and manufacturing method thereof | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| JPH11238736A (ja) | 半導体デバイスの製造方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JPH09320988A (ja) | 半導体装置とその製造方法 | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 | |
| US7091135B2 (en) | Method of manufacturing semiconductor device | |
| JP2830762B2 (ja) | 半導体装置の製造方法 | |
| JP2636786B2 (ja) | 半導体装置の製造方法 | |
| JPH10335265A (ja) | 半導体装置の製造方法 | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JPH02260630A (ja) | 半導体装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| JPS6161463A (ja) | 半導体集積回路素子およびその製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970121 |
|
| LAPS | Cancellation because of no payment of annual fees |