JPH0355829A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0355829A JPH0355829A JP19188689A JP19188689A JPH0355829A JP H0355829 A JPH0355829 A JP H0355829A JP 19188689 A JP19188689 A JP 19188689A JP 19188689 A JP19188689 A JP 19188689A JP H0355829 A JPH0355829 A JP H0355829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- wiring
- titanium
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052719 titanium Inorganic materials 0.000 abstract description 23
- 239000010936 titanium Substances 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に絶縁体上
の半導体層に設けた回路素子を配線するための配線層を
形成する方法の改良に関するものである． 〔従来の技術〕 半導体装置の高性能化のため、絶縁体上に厚さ１０００
人（−０．１μｍ）程度の半導体単結晶層を設け、この
半導体単結晶層にＭＯＳ｝ランジスタ（以下、薄膜トラ
ンジスタと称する）等で構威された回路素子を製造する
試みがなされている。
の半導体層に設けた回路素子を配線するための配線層を
形成する方法の改良に関するものである． 〔従来の技術〕 半導体装置の高性能化のため、絶縁体上に厚さ１０００
人（−０．１μｍ）程度の半導体単結晶層を設け、この
半導体単結晶層にＭＯＳ｝ランジスタ（以下、薄膜トラ
ンジスタと称する）等で構威された回路素子を製造する
試みがなされている。
また、この薄膜トランジスタに耐熱配線等の要請があり
、チタン（Ｔ ｉ ）をはじめとする高融点金属又はそ
の半導体との化合物による配線が開発されている． 第２図（ａ）〜（ａ）は従来の薄膜トランジスタの耐熱
配線の形成方法を示す工程別断面図であり、以下、図に
従って形成方法を説明する． 第２図（ａ）において、１は単結晶シリコン基板、２は
二酸化シリコン）ｌＩ（ｓｔｏｗ、以下酸化膜と称す）
で厚さは０．５μｍ〜１μｍである．３は厚さ１０００
人の単結晶シリコン膜である．１〜３の構造はいわゆる
Ｓ Ｏ Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａ
ｔｏｒ）構造と呼ばれるもので、Ｓ Ｉ Ｍ Ｏ Ｘ
（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ
ＯＸｙｇｅｎ）法やレーザ再結晶化法によって形成され
る。４は燐を多量にドープした多結晶シリコンからなる
ゲート電極、５は酸化膜、６は酸化膜５上に開けられ、
単結晶シリコン３にまで達するコンタクトである。
、チタン（Ｔ ｉ ）をはじめとする高融点金属又はそ
の半導体との化合物による配線が開発されている． 第２図（ａ）〜（ａ）は従来の薄膜トランジスタの耐熱
配線の形成方法を示す工程別断面図であり、以下、図に
従って形成方法を説明する． 第２図（ａ）において、１は単結晶シリコン基板、２は
二酸化シリコン）ｌＩ（ｓｔｏｗ、以下酸化膜と称す）
で厚さは０．５μｍ〜１μｍである．３は厚さ１０００
人の単結晶シリコン膜である．１〜３の構造はいわゆる
Ｓ Ｏ Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａ
ｔｏｒ）構造と呼ばれるもので、Ｓ Ｉ Ｍ Ｏ Ｘ
（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ
ＯＸｙｇｅｎ）法やレーザ再結晶化法によって形成され
る。４は燐を多量にドープした多結晶シリコンからなる
ゲート電極、５は酸化膜、６は酸化膜５上に開けられ、
単結晶シリコン３にまで達するコンタクトである。
次に第２図（′ｂ）に示すように、コンタクト６を含む
耐熱配線を行う領域に多結晶シリコン７を１０００人堆
積する。そして、第２図（Ｃ）に示すように、この上に
チタン８をスバソタ法により厚さ７００人で全面に堆積
する．この後、７００℃，Ｎ２雰囲気中でランブアニー
ルを１分間行い、チタン８と多結晶シリコン７を反応さ
せて、チタンシリサイド（ＴｉＳｉｚ）を形成する． 次に硫酸溶液に侵潤させて未反応のチタン（酸化膜５上
のチタン）を除去する．さらに、多結晶シリコン７とチ
タン８を完全に反応，化合させるため、８００℃，Ｎ８
雰囲気中で１分間ランプアニールを行ってチタンシリサ
イド９を形成したのが第２図（ｄ）である。
耐熱配線を行う領域に多結晶シリコン７を１０００人堆
積する。そして、第２図（Ｃ）に示すように、この上に
チタン８をスバソタ法により厚さ７００人で全面に堆積
する．この後、７００℃，Ｎ２雰囲気中でランブアニー
ルを１分間行い、チタン８と多結晶シリコン７を反応さ
せて、チタンシリサイド（ＴｉＳｉｚ）を形成する． 次に硫酸溶液に侵潤させて未反応のチタン（酸化膜５上
のチタン）を除去する．さらに、多結晶シリコン７とチ
タン８を完全に反応，化合させるため、８００℃，Ｎ８
雰囲気中で１分間ランプアニールを行ってチタンシリサ
イド９を形成したのが第２図（ｄ）である。
そして最終的に第２図（ｅ）に示すように、層間絶縁膜
１０，アルくニウム配線１１を形成し、耐熱配線を使用
したＭＯＳＩ−ランジスタを絶縁体上に形成する．ここ
で耐熱配線は、ＭＯＳ型記憶素子のビット線、あるいは
この薄膜トランジスタを多層にわたって積層化した三次
元回路素子の配線として用いられる。
１０，アルくニウム配線１１を形成し、耐熱配線を使用
したＭＯＳＩ−ランジスタを絶縁体上に形成する．ここ
で耐熱配線は、ＭＯＳ型記憶素子のビット線、あるいは
この薄膜トランジスタを多層にわたって積層化した三次
元回路素子の配線として用いられる。
このような薄膜トランジスタの耐熱配線においては、多
結晶シリコン３の比抵抗が非常に大きいことから、配線
９と単結晶シリコン層３とのコンタクト抵抗を低減する
ためには、多結晶シリコン層３を完全にシリサイド化し
なければならず、チタンの量が少ない場合には低抵抗化
を図ることができない． 一方、このような要求から、チタン８の膜厚をチタンシ
リサイドを形成するための化学当量分の多結晶シリコン
７の膜厚よりも厚く形成し、チタンの量を多くすると、
チタンは〆ηサイド化反応において供給過剰となり単結
晶シリコン３とのコンタクト部分でシリコン原子を吸い
上げてしまうという現象が生じる。単結晶シリコン３は
絶縁体上に形成され、その膜厚も１０００人と薄く形成
されていることから、チタンシリサイド形成のため無限
にシリコン原子を供給することはできず、この場合、第
３図のコンタクト部分の拡大断面図に示すように、コン
タクト部に密度の小さいシリコン原子からなる高抵抗領
域ｌ２が生じてしまうことになる． 従って、従来の製造方法において、低抵抗のコンタクト
部を形成するためには、チタンの量と多結晶シリコンの
量を化学当量的に合わせて堆積することが必要とされる
が、これは実用上不可能なことであり、上述のようにチ
タンの量が多くても少なくてもコンタクト部は高抵抗に
なってしまうという問題点があった。
結晶シリコン３の比抵抗が非常に大きいことから、配線
９と単結晶シリコン層３とのコンタクト抵抗を低減する
ためには、多結晶シリコン層３を完全にシリサイド化し
なければならず、チタンの量が少ない場合には低抵抗化
を図ることができない． 一方、このような要求から、チタン８の膜厚をチタンシ
リサイドを形成するための化学当量分の多結晶シリコン
７の膜厚よりも厚く形成し、チタンの量を多くすると、
チタンは〆ηサイド化反応において供給過剰となり単結
晶シリコン３とのコンタクト部分でシリコン原子を吸い
上げてしまうという現象が生じる。単結晶シリコン３は
絶縁体上に形成され、その膜厚も１０００人と薄く形成
されていることから、チタンシリサイド形成のため無限
にシリコン原子を供給することはできず、この場合、第
３図のコンタクト部分の拡大断面図に示すように、コン
タクト部に密度の小さいシリコン原子からなる高抵抗領
域ｌ２が生じてしまうことになる． 従って、従来の製造方法において、低抵抗のコンタクト
部を形成するためには、チタンの量と多結晶シリコンの
量を化学当量的に合わせて堆積することが必要とされる
が、これは実用上不可能なことであり、上述のようにチ
タンの量が多くても少なくてもコンタクト部は高抵抗に
なってしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高抵抗領域を含まない耐熱配線を薄膜トラン
ジスタ上に形成することができる半導体装置の製造方法
を得ることを目的とする．〔課題を解決するための手段
〕 この発明に係る半導体装置の製造方法は、絶縁体上に形
成した半導体活性層上の配線形成領域に、その上層，及
び下層に非単結晶の半導体層を有する高融点金属層を設
け、その後の工程で高融点金属層とその上下に設けた半
導体層とを化合させて耐熱配線とするようにしたもので
ある．〔作用〕 この発明においては、高融点金属層の上下に非単結晶の
半導体層を設けてから、これらを化合して耐熱配線を形
成するようにしたので、化合の過程で高融点金属膜の上
下の非単結晶半導体層が高融点金属に十分に半導体構或
原子を供給できる．〔実施例〕 以下、この発明の一実施例を図について説明する．なお
、この実施例の説明において従来技術の説明と重複する
部分については適宜その説明を省略する． 第１図（ａ）は第２図（ａ）に示されている構造上に厚
さ３００人の多結晶シリコン７１と厚さ７００人のチタ
ン８１，及び厚さ１０００人の多結晶シリコン７２を全
面に順次堆積したものである。
たもので、高抵抗領域を含まない耐熱配線を薄膜トラン
ジスタ上に形成することができる半導体装置の製造方法
を得ることを目的とする．〔課題を解決するための手段
〕 この発明に係る半導体装置の製造方法は、絶縁体上に形
成した半導体活性層上の配線形成領域に、その上層，及
び下層に非単結晶の半導体層を有する高融点金属層を設
け、その後の工程で高融点金属層とその上下に設けた半
導体層とを化合させて耐熱配線とするようにしたもので
ある．〔作用〕 この発明においては、高融点金属層の上下に非単結晶の
半導体層を設けてから、これらを化合して耐熱配線を形
成するようにしたので、化合の過程で高融点金属膜の上
下の非単結晶半導体層が高融点金属に十分に半導体構或
原子を供給できる．〔実施例〕 以下、この発明の一実施例を図について説明する．なお
、この実施例の説明において従来技術の説明と重複する
部分については適宜その説明を省略する． 第１図（ａ）は第２図（ａ）に示されている構造上に厚
さ３００人の多結晶シリコン７１と厚さ７００人のチタ
ン８１，及び厚さ１０００人の多結晶シリコン７２を全
面に順次堆積したものである。
その後、第１図（ｂｌに示すように、この多結晶シリコ
ン７１．７２とチタン８１を配線領域を残してエッチン
グして除去する。このエッチングはＣＦ４をエッチング
ガスの主或分とする反応性イオンエッチング法で行う。
ン７１．７２とチタン８１を配線領域を残してエッチン
グして除去する。このエッチングはＣＦ４をエッチング
ガスの主或分とする反応性イオンエッチング法で行う。
この後、シリサイド化反応のため、８００℃，Ｎ２雰囲
気中で１分間ランプアニールを行ってチタンとシリコン
を反応させ、第１図（Ｃ）に示すようなチタンシリサイ
ド９１の上に未反応の多結晶シリコン７３が残った構造
を得る．その後、未反応の多結晶シリコン層７３を除去
し、第２図（ｄｉに示す従来の方法と同様の方法でその
上層に絶縁膜１０を介してアルミニウム配線を形成して
回路素子を完戒する。
気中で１分間ランプアニールを行ってチタンとシリコン
を反応させ、第１図（Ｃ）に示すようなチタンシリサイ
ド９１の上に未反応の多結晶シリコン７３が残った構造
を得る．その後、未反応の多結晶シリコン層７３を除去
し、第２図（ｄｉに示す従来の方法と同様の方法でその
上層に絶縁膜１０を介してアルミニウム配線を形成して
回路素子を完戒する。
このような本実施例においては、チタン８１の下の多結
晶シリコン７１の膜厚をチタンシリサイド形成のために
必要な膜＊（１０００人〉の半分以下としたために、単
結晶シリコン３とチタンシリサイド９１のコンタクト部
分６に多結晶シリコンが残留することがなく、さらには
、シリサイド化反応は単結晶シリコン３より内部に原子
移動速度が速い結晶粒界を含む多結晶シリコン７２の存
在する上部へ迅速に進むため、単結晶シリコン３中のシ
リコン原子がシリサイド化反応のため吸い上げられるこ
とがなくなり、高抵抗領域が形成されず、コンタクト部
分の低抵抗化を図ることができる。また、従来のように
チタンの量と多結晶シリコンの量とを化学当量的に合わ
せて堆積する必要もなくなるので、工程を簡略化するこ
とができる。
晶シリコン７１の膜厚をチタンシリサイド形成のために
必要な膜＊（１０００人〉の半分以下としたために、単
結晶シリコン３とチタンシリサイド９１のコンタクト部
分６に多結晶シリコンが残留することがなく、さらには
、シリサイド化反応は単結晶シリコン３より内部に原子
移動速度が速い結晶粒界を含む多結晶シリコン７２の存
在する上部へ迅速に進むため、単結晶シリコン３中のシ
リコン原子がシリサイド化反応のため吸い上げられるこ
とがなくなり、高抵抗領域が形成されず、コンタクト部
分の低抵抗化を図ることができる。また、従来のように
チタンの量と多結晶シリコンの量とを化学当量的に合わ
せて堆積する必要もなくなるので、工程を簡略化するこ
とができる。
なお、上記実施例においては非単結晶の半導体層として
多結晶シリコンを使用したが、これは非品質の半導体層
を使用してもよい． また、さらに高融点金属としてはチタンを使用したが、
これは半導体と安定な化合物をつくることができる高融
点金属であればチタン以外のものでもよく、この場合に
おいても上記実施例と同様の効果を奏する。
多結晶シリコンを使用したが、これは非品質の半導体層
を使用してもよい． また、さらに高融点金属としてはチタンを使用したが、
これは半導体と安定な化合物をつくることができる高融
点金属であればチタン以外のものでもよく、この場合に
おいても上記実施例と同様の効果を奏する。
以上のように、この発明によれば高融点金属膜の上下に
非単結晶半導体層を設けるようにしたので、金属と半導
体の化合の際に十分な量の半導体原子を供給することが
でき、低抵抗の耐熱配線が得られる効果がある．
非単結晶半導体層を設けるようにしたので、金属と半導
体の化合の際に十分な量の半導体原子を供給することが
でき、低抵抗の耐熱配線が得られる効果がある．
第１図（ａ）〜（Ｃ）はこの発明の一実施例による半導
体装置の製造方法を説明するための工程別断面図、第２
図（ａ）〜（ｅ）は従来の半導体装置の製造方法を示す
工程別断面図、第３図は従来の半導体装置のコンタクト
部の拡大断面図である。 図において、１は単結晶シリコン基板、２は酸化膜、３
は単結晶シリコン層、４はゲート電極、５は酸化膜、６
はコンタクト、？１．７２．７３は多結晶シリコン、８
１はチタン、９１はチタンシリサイド。 なお図中同一符号は同一又は相当部分を示す。
体装置の製造方法を説明するための工程別断面図、第２
図（ａ）〜（ｅ）は従来の半導体装置の製造方法を示す
工程別断面図、第３図は従来の半導体装置のコンタクト
部の拡大断面図である。 図において、１は単結晶シリコン基板、２は酸化膜、３
は単結晶シリコン層、４はゲート電極、５は酸化膜、６
はコンタクト、？１．７２．７３は多結晶シリコン、８
１はチタン、９１はチタンシリサイド。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- （１）絶縁体上に半導体活性層を有する半導体装置の製
造方法において、 上記半導体活性層上の配線形成領域に非単結晶の第１の
半導体層を形成する第１の工程と、該第１の半導体層上
に高融点金属層を形成する第２の工程と、 該高融点金属層上に非単結晶の第２の半導体層を形成す
る第３の工程と、 上記第１、第２の半導体層と上記高融点金属層とを化合
させ、配線層を形成する第４の工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191886A JPH07120638B2 (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191886A JPH07120638B2 (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355829A true JPH0355829A (ja) | 1991-03-11 |
| JPH07120638B2 JPH07120638B2 (ja) | 1995-12-20 |
Family
ID=16282094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191886A Expired - Fee Related JPH07120638B2 (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120638B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726081A (en) * | 1995-10-18 | 1998-03-10 | United Microelectronics Corp. | Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure |
| JP2005203677A (ja) * | 2004-01-19 | 2005-07-28 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| WO2008084628A1 (ja) | 2007-01-10 | 2008-07-17 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子 |
| US7671917B2 (en) | 2003-12-12 | 2010-03-02 | Canon Kabushiki Kaisha | Image taking apparatus, image taking system, and lens apparatus |
| JP2011086941A (ja) * | 2009-10-16 | 2011-04-28 | Samsung Electronics Co Ltd | 半導体装置の配線構造物及び配線構造物の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230373A (ja) * | 1985-04-05 | 1986-10-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62166568A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置および製造方法 |
-
1989
- 1989-07-25 JP JP1191886A patent/JPH07120638B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230373A (ja) * | 1985-04-05 | 1986-10-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62166568A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置および製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726081A (en) * | 1995-10-18 | 1998-03-10 | United Microelectronics Corp. | Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure |
| US7671917B2 (en) | 2003-12-12 | 2010-03-02 | Canon Kabushiki Kaisha | Image taking apparatus, image taking system, and lens apparatus |
| JP2005203677A (ja) * | 2004-01-19 | 2005-07-28 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4636227B2 (ja) * | 2004-01-19 | 2011-02-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| WO2008084628A1 (ja) | 2007-01-10 | 2008-07-17 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子 |
| JP2011086941A (ja) * | 2009-10-16 | 2011-04-28 | Samsung Electronics Co Ltd | 半導体装置の配線構造物及び配線構造物の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120638B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JP2000208644A (ja) | Ｓｒａｍセル及びその製造方法 | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JP3515351B2 (ja) | 半導体装置の製造方法 | |
| JPS60775A (ja) | 半導体装置およびその製造方法 | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2603623B2 (ja) | 三次元半導体集積回路の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11297988A (ja) | 金属シリサイドのスパイキング効果を防止するゲート電極製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH0335523A (ja) | 半導体装置の配線の形成方法 | |
| JPH022310B2 (ja) | ||
| JPS63119548A (ja) | 半導体装置の製造方法 | |
| JPS5846651A (ja) | 電極配線の製造方法 | |
| JPH02231767A (ja) | 半導体装置の製造方法 | |
| JPS6333305B2 (ja) | ||
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPS62206827A (ja) | チタン・シリサイド膜の熱処理方法 | |
| JPH0441510B2 (ja) | ||
| JPH0448654A (ja) | 半導体装置およびその製造方法 | |
| JPS6362893B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |