JPH0335523A - 半導体装置の配線の形成方法 - Google Patents
半導体装置の配線の形成方法Info
- Publication number
- JPH0335523A JPH0335523A JP16829889A JP16829889A JPH0335523A JP H0335523 A JPH0335523 A JP H0335523A JP 16829889 A JP16829889 A JP 16829889A JP 16829889 A JP16829889 A JP 16829889A JP H0335523 A JPH0335523 A JP H0335523A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- impurity
- silicide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 239000011521 glass Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000010438 heat treatment Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910004217 TaSi2 Inorganic materials 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＩＣ，ＬＳＩなどの半導体装置の製造方法、より詳しく
は、半導体装置の配線（電極）の形成方法に関し、 シリサイド層とポリシリコン層との界面が熱処理を施こ
されても安定である（激しい凹凸にならない〉ようにし
た多層構造配線の形成方法を提供することを目的とし、 半導体装置でのポリシリコン下層とシリサイド上層との
多層構造配線の形成方法において、ポリシリコン下層の
下に不純物含有ガラス層を形成し、その上にポリシリコ
ン下層をアモルファス状態で形成し、結晶化アニールを
施こし、そして不純物含有ガラス層からの不純物拡散ア
ニールを施こすように構成する。
は、半導体装置の配線（電極）の形成方法に関し、 シリサイド層とポリシリコン層との界面が熱処理を施こ
されても安定である（激しい凹凸にならない〉ようにし
た多層構造配線の形成方法を提供することを目的とし、 半導体装置でのポリシリコン下層とシリサイド上層との
多層構造配線の形成方法において、ポリシリコン下層の
下に不純物含有ガラス層を形成し、その上にポリシリコ
ン下層をアモルファス状態で形成し、結晶化アニールを
施こし、そして不純物含有ガラス層からの不純物拡散ア
ニールを施こすように構成する。
本発明は、ｒｃ、 ＬＳＩなどの半導体装置の製造方法
、より詳しくは、半導体装置の配線（電極〉の形成方法
に関する。
、より詳しくは、半導体装置の配線（電極〉の形成方法
に関する。
近年の半導体装置の高集積化、微細化に伴い、デバイス
の高速動作のためにも低抵抗率の配線が求められている
。
の高速動作のためにも低抵抗率の配線が求められている
。
ポリシリコンの配線ではその抵抗値がデバイス高速動作
の障害となってしまうので、ポリシリコンに物理的・化
学的特性が近くかつより抵抗の低いシリサイドの利用が
図られている。ただ、ＭＯＳ ｌ ２１ＷＳｉａ、 Ｔ
ｉＳｉ２． ＴａＳｉ２などのシリサイドは５１０２と
の密着性が良くない。また、シリサイド層をスパッタリ
ング法で形成する場合に、コンタクトホールなどの段差
部にてステップカバレッジが悪いために断線の恐れがあ
る。そこで、ポリシリコン層とその上に形成したシリサ
イド層とからなる多層（２層〉構造の配線が使用されて
いる。
の障害となってしまうので、ポリシリコンに物理的・化
学的特性が近くかつより抵抗の低いシリサイドの利用が
図られている。ただ、ＭＯＳ ｌ ２１ＷＳｉａ、 Ｔ
ｉＳｉ２． ＴａＳｉ２などのシリサイドは５１０２と
の密着性が良くない。また、シリサイド層をスパッタリ
ング法で形成する場合に、コンタクトホールなどの段差
部にてステップカバレッジが悪いために断線の恐れがあ
る。そこで、ポリシリコン層とその上に形成したシリサ
イド層とからなる多層（２層〉構造の配線が使用されて
いる。
このような多層構造配線は、第３図に示すように、Ｓｉ
基板１上のＳｌＯ□絶縁層２の上に、通常のＣＶＤプロ
セス（６２５℃基板加熱〉で形成したポリシリコン層３
およびスパッタリング法またはＣＶＤ法で形成したシリ
サイド（例えば、Ｔｌ５Ｉ＋１ ）層４からなる。シリ
サイド層４の上にはＣＶＤ法によるＳｌＯ□層５が形成
されており、これはシリサイド層４がアモルファス状態
で形成されているのを結晶化アニール（９００〜９５０
℃、２０〜３０分）する際に雰囲気ガス（Ｎ２ガス）の
混入（窒化）を防止する働きがある。
基板１上のＳｌＯ□絶縁層２の上に、通常のＣＶＤプロ
セス（６２５℃基板加熱〉で形成したポリシリコン層３
およびスパッタリング法またはＣＶＤ法で形成したシリ
サイド（例えば、Ｔｌ５Ｉ＋１ ）層４からなる。シリ
サイド層４の上にはＣＶＤ法によるＳｌＯ□層５が形成
されており、これはシリサイド層４がアモルファス状態
で形成されているのを結晶化アニール（９００〜９５０
℃、２０〜３０分）する際に雰囲気ガス（Ｎ２ガス）の
混入（窒化）を防止する働きがある。
上述した多層構造配線は高温の結晶化アニールによって
シリサイドとポリシリコンとの相互拡散が生じて、第４
図に示すように、界面７の凹凸が激しくなってしまう。
シリサイドとポリシリコンとの相互拡散が生じて、第４
図に示すように、界面７の凹凸が激しくなってしまう。
これは、先に形成したポリシリコンはその結晶粒が小さ
く （すなわち、結晶粒界が多く〉、さらに多くの結晶
欠陥を含んでいて、結晶粒界等に沿ってシリサイドの金
属（Ｔｉ）原子とポリシリコンのＳｉ原子との相互拡散
が激しくなるため、結果的に界面で凹凸が発生するから
である。シリサイド層とポリシリコン層との界面がこの
ような激しい凹凸になることは、各層の厚さを一定に維
持できず、配線抵抗が複数の配線にてバラツキそしてひ
とつの配線にても局所的にバラツクという問題が生じて
いる。
く （すなわち、結晶粒界が多く〉、さらに多くの結晶
欠陥を含んでいて、結晶粒界等に沿ってシリサイドの金
属（Ｔｉ）原子とポリシリコンのＳｉ原子との相互拡散
が激しくなるため、結果的に界面で凹凸が発生するから
である。シリサイド層とポリシリコン層との界面がこの
ような激しい凹凸になることは、各層の厚さを一定に維
持できず、配線抵抗が複数の配線にてバラツキそしてひ
とつの配線にても局所的にバラツクという問題が生じて
いる。
本発明の目的は、以上の点を鑑みて、シリサイド層とポ
リシリコン層との界面が熱処理を施こされても安定であ
る（激しい凹凸にならない）ようにした多層構造配線の
形成方法を提供することである。
リシリコン層との界面が熱処理を施こされても安定であ
る（激しい凹凸にならない）ようにした多層構造配線の
形成方法を提供することである。
上述の目的が、半導体装置でのポリシリコン下層とシリ
サイド上層との多層構造配線の形成方法において、ポリ
シリコン下層の下に不純物含有ガラス層を形成し、その
上にポリシリコン下層をアモルファス状態で形成し、結
晶化アニールを施こし、そして不純物含有ガラス層から
の不純物拡散アニールを施こすことを特徴とする半導体
装置の配線の形成方法によって達成される。
サイド上層との多層構造配線の形成方法において、ポリ
シリコン下層の下に不純物含有ガラス層を形成し、その
上にポリシリコン下層をアモルファス状態で形成し、結
晶化アニールを施こし、そして不純物含有ガラス層から
の不純物拡散アニールを施こすことを特徴とする半導体
装置の配線の形成方法によって達成される。
不純物含有ガラス層がＰＳＧ、 ＢＳＧ、 ＰＢＳＧな
どであることは好ましい。
どであることは好ましい。
さらに、上述の目的が半導体装置でのポリシリコン下層
とシリサイド上層との多層構造配線の形成方法において
、前記ポリシリコン下層をアモルファス状態で形成し、
結晶化アニールを施こし、次に不純物を該ポリシリコン
下層へイオン注入し、そして不純物活性化アニールを施
こすことを特徴とする半導体装置の配線の形成方法によ
っても達成される。
とシリサイド上層との多層構造配線の形成方法において
、前記ポリシリコン下層をアモルファス状態で形成し、
結晶化アニールを施こし、次に不純物を該ポリシリコン
下層へイオン注入し、そして不純物活性化アニールを施
こすことを特徴とする半導体装置の配線の形成方法によ
っても達成される。
注入する不純物はリン（Ｐ）、ボロン（Ｂ）などである
ことが好ましく、公知のイオン注入法で注入できる。
ことが好ましく、公知のイオン注入法で注入できる。
また、上述のイオン注入および活性化アニールのプロセ
スの代わりに不純物熱拡散法を用いて、ポリシリコン層
へ不純物をドープすることができる。
スの代わりに不純物熱拡散法を用いて、ポリシリコン層
へ不純物をドープすることができる。
本発明によると、ポリシリコン層をアモルファス状態で
形成し、次に結晶化アニールおよび不純物活性化アニー
ルの熱処理を施こすことによって、ポリシリコン層の結
晶性が良好で（粒界が少なくなって、粒子が大きくなり
かつ欠陥密度が小さくなり）、かつ表面平坦となる。そ
れによりシリサイドとの相互拡散および界面凹凸が回避
できる。
形成し、次に結晶化アニールおよび不純物活性化アニー
ルの熱処理を施こすことによって、ポリシリコン層の結
晶性が良好で（粒界が少なくなって、粒子が大きくなり
かつ欠陥密度が小さくなり）、かつ表面平坦となる。そ
れによりシリサイドとの相互拡散および界面凹凸が回避
できる。
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
て本発明の詳細な説明する。
男よ
第１Ａ図および第１Ｂ図は、本発明の形成方法にしたが
って不純物含有ガラスを利用して多層構造配線を形成す
る工程を説明する概略断面図である。
って不純物含有ガラスを利用して多層構造配線を形成す
る工程を説明する概略断面図である。
まず、第１Ａ図に示すように、シリコン（Ｓｉ）単結晶
基板（シリコンウェハ）１１の上に通常のＣＶＤ法によ
ってＳｉｎ□層１２層厚２＋ １０１００ｎを形成する
。ＣＶＤ法の代わりに熱酸化法を用いてＳｌＯ□層１２
全１２してもよい。次に、通常のＣＶＤ法によってＰＳ
Ｇ （リンシリケイトガラス）層１３〈厚さ： １０１
００ｎを５１０２層１２上に形成する。ＰＳＧの代わり
にＢＳＧ （ボロンシリケイトガラス）やＰＢＳＧを用
いることも可能である。このＰＳＧ層１３の上に、堆積
温度４５０〜５７０℃の比較的低温にした状態で、ＣＶ
Ｄ法（例えば、シラン又はジシランの熱分解）によって
アモルファスシリコン層１４（厚さ： １０１００ｎを
形成する。そして、６００〜９００℃の結晶化アニール
（６００°×２時間）を行なって、アモルファスから多
結晶（ポリクリスタル〉のシリコン層に変える。この場
合に得られるポリシリコン層の結晶粒は、堆積温度６２
５℃でのＣＶＤ法通常プロセスで得られる（形成される
〉ポリシリコン層の結晶粒よりも大きい。さらに、９０
０〜１０００℃の不純物拡散アニール（９５０℃×３０
分〉を行なってＰＳＧ層１３のリン（不純物）をポリシ
リコン層１４中へ固相拡散させる。この高温アニールに
よってリン（不純物〉を活性化しかつ固相拡散でポリシ
リコン層１４の抵抗を下げることができる。
基板（シリコンウェハ）１１の上に通常のＣＶＤ法によ
ってＳｉｎ□層１２層厚２＋ １０１００ｎを形成する
。ＣＶＤ法の代わりに熱酸化法を用いてＳｌＯ□層１２
全１２してもよい。次に、通常のＣＶＤ法によってＰＳ
Ｇ （リンシリケイトガラス）層１３〈厚さ： １０１
００ｎを５１０２層１２上に形成する。ＰＳＧの代わり
にＢＳＧ （ボロンシリケイトガラス）やＰＢＳＧを用
いることも可能である。このＰＳＧ層１３の上に、堆積
温度４５０〜５７０℃の比較的低温にした状態で、ＣＶ
Ｄ法（例えば、シラン又はジシランの熱分解）によって
アモルファスシリコン層１４（厚さ： １０１００ｎを
形成する。そして、６００〜９００℃の結晶化アニール
（６００°×２時間）を行なって、アモルファスから多
結晶（ポリクリスタル〉のシリコン層に変える。この場
合に得られるポリシリコン層の結晶粒は、堆積温度６２
５℃でのＣＶＤ法通常プロセスで得られる（形成される
〉ポリシリコン層の結晶粒よりも大きい。さらに、９０
０〜１０００℃の不純物拡散アニール（９５０℃×３０
分〉を行なってＰＳＧ層１３のリン（不純物）をポリシ
リコン層１４中へ固相拡散させる。この高温アニールに
よってリン（不純物〉を活性化しかつ固相拡散でポリシ
リコン層１４の抵抗を下げることができる。
次に、第１Ｂ図に示すように、ポリシリコン層１４の上
にスパッタリング法（又はＣＶＤ法〉によっテシリサイ
ド（Ｔ ＩＳ、＋ ２ ）層１５（厚さ： ２００ｎｍ
）を形成する。シリサイドの材料としてはＴｉＳｉ□の
他にＭｏＳｉ、、 ＷＳｉ２． ＴａＳｉ２などがある
。スパッタリングのターゲットにこれらシリサイドを用
いてスパッタリングを行なうが、シリコンターゲットと
金属（Ｔｉ、 Ｍｏ、 Ｗ、 Ｔａ）ターゲットとを用
いて同時にスパッタリングしてもよい。スパッタリング
の代わりに、シリコンと金属の同時蒸着によってシリサ
イド層を形成することもできる。該シリサイド層１５の
上に通常のＣＶＤ法によって３１０２層１６（厚さ：２
０ｎｍ）を形成する。それから、形成したシリサイド層
１５をアモルファスから結晶化させるアニール（５００
℃×２０分〉を施こす。シリサイド層の形成方法では上
述のほかに、ポリシリコン層を３００１ｍ程度と厚く形
成しておいてその上に高融点金属（７’ｉ。
にスパッタリング法（又はＣＶＤ法〉によっテシリサイ
ド（Ｔ ＩＳ、＋ ２ ）層１５（厚さ： ２００ｎｍ
）を形成する。シリサイドの材料としてはＴｉＳｉ□の
他にＭｏＳｉ、、 ＷＳｉ２． ＴａＳｉ２などがある
。スパッタリングのターゲットにこれらシリサイドを用
いてスパッタリングを行なうが、シリコンターゲットと
金属（Ｔｉ、 Ｍｏ、 Ｗ、 Ｔａ）ターゲットとを用
いて同時にスパッタリングしてもよい。スパッタリング
の代わりに、シリコンと金属の同時蒸着によってシリサ
イド層を形成することもできる。該シリサイド層１５の
上に通常のＣＶＤ法によって３１０２層１６（厚さ：２
０ｎｍ）を形成する。それから、形成したシリサイド層
１５をアモルファスから結晶化させるアニール（５００
℃×２０分〉を施こす。シリサイド層の形成方法では上
述のほかに、ポリシリコン層を３００１ｍ程度と厚く形
成しておいてその上に高融点金属（７’ｉ。
Ｍｏ、 Ｗ、 Ｔａなど）層をＥＢ（電子ビーム）蒸着
法、スパッタリング法、ＣＶＤ法などで厚さ５Ｑｎｍ程
度形成し、７００℃以上の熱処理（シリサイド化アニー
ル）によってポリシリコンのＳｉ と金属とを相互拡散
させてシリサイド層としてもよい。この場合にも熱処理
をＮ２雰囲気で行なうならば、金属層の上にＳｉＯ□層
（厚さ：５Ｑｎｍ）を設けておくことになる。このよう
にして形成した多層構造配線はそのシリサイド／ポリシ
リコン界面はほぼ平坦であって、従来問題となっていた
凹凸は少ない。そして、ポリシリコン層１４はその粒子
（グレイン）が従来よりも大きくかつ欠陥密度が小さい
という結晶性の面での向上がなされている。また、不純
物含有ガラス層からポリシリコン層への不純物ドープが
なされており、それだけ配線抵抗の低減ができる。
法、スパッタリング法、ＣＶＤ法などで厚さ５Ｑｎｍ程
度形成し、７００℃以上の熱処理（シリサイド化アニー
ル）によってポリシリコンのＳｉ と金属とを相互拡散
させてシリサイド層としてもよい。この場合にも熱処理
をＮ２雰囲気で行なうならば、金属層の上にＳｉＯ□層
（厚さ：５Ｑｎｍ）を設けておくことになる。このよう
にして形成した多層構造配線はそのシリサイド／ポリシ
リコン界面はほぼ平坦であって、従来問題となっていた
凹凸は少ない。そして、ポリシリコン層１４はその粒子
（グレイン）が従来よりも大きくかつ欠陥密度が小さい
という結晶性の面での向上がなされている。また、不純
物含有ガラス層からポリシリコン層への不純物ドープが
なされており、それだけ配線抵抗の低減ができる。
例２
上述の例１での不純物含有ガラス層を利用する代わりに
イオン注入法による不純物ドーピングを利用して、本発
明の形成方法にしたがって、第２図に示すように、従来
と同様にシリサイド／ポリシリコンの２層のみで配線を
形成できる。
イオン注入法による不純物ドーピングを利用して、本発
明の形成方法にしたがって、第２図に示すように、従来
と同様にシリサイド／ポリシリコンの２層のみで配線を
形成できる。
例１と同じにＳｉ基板１１上にｓｉｏ、層１２を形成し
、該８１０２層１２の上に堆積温度４５０〜５７０℃で
ＣＶＤ法によってアモルファスシリコン層を形成し、そ
して６００〜９００℃の結晶化アニール（６００℃×２
時間）でポリシリコン層１４に変える。次に、イオン注
入法によってリン又はボロンイオンをポリシリコン層１
４中へ注入し、打込んだ不純物（リン又は゛ボロン〉の
活性化と拡散とを兼ねたアニールを７００℃以上の温度
にて（９６０℃×４０分）行なう。
、該８１０２層１２の上に堆積温度４５０〜５７０℃で
ＣＶＤ法によってアモルファスシリコン層を形成し、そ
して６００〜９００℃の結晶化アニール（６００℃×２
時間）でポリシリコン層１４に変える。次に、イオン注
入法によってリン又はボロンイオンをポリシリコン層１
４中へ注入し、打込んだ不純物（リン又は゛ボロン〉の
活性化と拡散とを兼ねたアニールを７００℃以上の温度
にて（９６０℃×４０分）行なう。
次に、例１と同じにポリシリコン層１４の上にスパッタ
リング法でシリサイド（ＴｉＳｉ２）層１５を形成し、
さらにその上にＣＶＤ法で５ｉ０２層１６を形成する。
リング法でシリサイド（ＴｉＳｉ２）層１５を形成し、
さらにその上にＣＶＤ法で５ｉ０２層１６を形成する。
それから、シリサイド層１５の結晶化アニール（９００
℃×２０分）を施こして、多層（２層〉構造配線を形成
する。この場合にも、シリサイド／ポリシリコン界面は
ほぼ平坦であって凹凸は少ない。
℃×２０分）を施こして、多層（２層〉構造配線を形成
する。この場合にも、シリサイド／ポリシリコン界面は
ほぼ平坦であって凹凸は少ない。
例３
例２におけるイオン注入および活性化アニールの代わり
に不純物熱拡散法を採用することもできる。
に不純物熱拡散法を採用することもできる。
例１と同じにＳｉ基板１１上にＳｉＯ□層１２全１２し
、該ＳｉＯ□層１２全１２堆積温度４５０〜５７０℃で
ＣＶＤ法によってアモルファスシリコン層を形成し、そ
して６００〜９００℃の結晶化アニール（６００℃×２
時間）でポリシリコン層１４に変える（第２図）。次に
、公知の熱拡散法によってリン（又はボロン）をポリシ
リコン層１４中へ拡散させる（８５０〜１２００℃の温
度にて〉。この場合には高温熱処理でもあるので、固相
拡散のアニールやイオン注入後の活性化アニールの高温
熱処理を行なったことになる。
、該ＳｉＯ□層１２全１２堆積温度４５０〜５７０℃で
ＣＶＤ法によってアモルファスシリコン層を形成し、そ
して６００〜９００℃の結晶化アニール（６００℃×２
時間）でポリシリコン層１４に変える（第２図）。次に
、公知の熱拡散法によってリン（又はボロン）をポリシ
リコン層１４中へ拡散させる（８５０〜１２００℃の温
度にて〉。この場合には高温熱処理でもあるので、固相
拡散のアニールやイオン注入後の活性化アニールの高温
熱処理を行なったことになる。
次に、例１と同じにポリシリコン層１４の上にスパッタ
リング法でシリサイド（ＴｉＳｉ２）層１５を形成し、
さらにその上にＣＶＤ法でＳｌＯ□層１６層形６する。
リング法でシリサイド（ＴｉＳｉ２）層１５を形成し、
さらにその上にＣＶＤ法でＳｌＯ□層１６層形６する。
それから、シリサイド層１５の結晶化アニール（９００
℃×２０分）を施こして、多層（２層〉構造配線を形成
する。この場合にも、シリサイド／ポリシリコン界面は
ほぼ平坦であって凹凸は少ない。
℃×２０分）を施こして、多層（２層〉構造配線を形成
する。この場合にも、シリサイド／ポリシリコン界面は
ほぼ平坦であって凹凸は少ない。
以上説明したように、本発明によれば、多層構造配線の
シリサイド／ポリシリコン界面における相互拡散および
それに伴う凹凸形成を招くことなく熱処理（アニール）
を施こすことができて、形成した配線の抵抗のバラツキ
はほとんどなく、配線抵抗は一定である。さらに、ＭＯ
３構造のゲート電極に本発明で形成した多層構造配線を
用いるならば、界面の熱的安定性に加えてゲート酸化膜
耐圧などのＭＯ３特性の安定性も向上する。
シリサイド／ポリシリコン界面における相互拡散および
それに伴う凹凸形成を招くことなく熱処理（アニール）
を施こすことができて、形成した配線の抵抗のバラツキ
はほとんどなく、配線抵抗は一定である。さらに、ＭＯ
３構造のゲート電極に本発明で形成した多層構造配線を
用いるならば、界面の熱的安定性に加えてゲート酸化膜
耐圧などのＭＯ３特性の安定性も向上する。
第１Ａ図および第１Ｂ図は、本発明に係る方法にしたが
った半導体装置の配線形成工程を説明する半導体装置の
概略部分断面図であり、第２図は本発明に係る方法によ
って形成した配線を有する半導体装置の概略断面図であ
り、第３図は従来方法で形成してシリサイド結晶化アニ
ール処理前の配線を有する半導体装置の概略断面図であ
り、 第４図は、従来方法で形成してシリサイド結晶化アニー
ル処理を施こした配線を有する半導体装置の概略断面図
である。 １１−３ ｉ基板、 １２＝−３ｉＱＪＪ、１３
・・・不純物含有ガラス層、 １４・・・ポリシリコン（アモルファスシリコン）層、
１５・・・シリサイド層。
った半導体装置の配線形成工程を説明する半導体装置の
概略部分断面図であり、第２図は本発明に係る方法によ
って形成した配線を有する半導体装置の概略断面図であ
り、第３図は従来方法で形成してシリサイド結晶化アニ
ール処理前の配線を有する半導体装置の概略断面図であ
り、 第４図は、従来方法で形成してシリサイド結晶化アニー
ル処理を施こした配線を有する半導体装置の概略断面図
である。 １１−３ ｉ基板、 １２＝−３ｉＱＪＪ、１３
・・・不純物含有ガラス層、 １４・・・ポリシリコン（アモルファスシリコン）層、
１５・・・シリサイド層。
Claims (1)
- 【特許請求の範囲】 １、半導体装置でのポリシリコン下層とシリサイド上層
との多層構造配線の形成方法において、前記ポリシリコ
ン下層の下に不純物含有ガラス層を形成し、その上に前
記ポリシリコン下層をアモルファス状態で形成し、結晶
化アニールを施こし、そして前記不純物含有ガラス層か
らの不純物拡散アニールを施こすことを特徴とする半導
体装置の配線の形成方法。 ２、半導体装置でのポリシリコン下層とシリサイド上層
との多層構造配線の形成方法において、前記ポリシリコ
ン下層をアモルファス状態で形成し、結晶化アニールを
施こし、次に不純物を該ポリシリコン下層へイオン注入
し、そして不純物活性化アニールを施こすことを特徴と
する半導体装置の配線の形成方法。 ３、半導体装置でのポリシリコン下層とシリサイド上層
との多層構造配線の形成方法において、前記ポリシリコ
ン下層をアモルファス状態で形成し、結晶化アニールを
施こし、次に不純物熱拡散法によって該ポリシリコン下
層へ不純物をドープすることを特徴とする半導体装置の
配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16829889A JPH0335523A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置の配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16829889A JPH0335523A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置の配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335523A true JPH0335523A (ja) | 1991-02-15 |
Family
ID=15865425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16829889A Pending JPH0335523A (ja) | 1989-07-01 | 1989-07-01 | 半導体装置の配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335523A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559042A (en) * | 1991-03-27 | 1996-09-24 | Semiconductor Energy Laboratory Co., Inc. | Method of fabricating a thin film semiconductor device using an insulating film which contracts when thermally treated |
| WO2011093530A1 (ja) | 2010-01-29 | 2011-08-04 | シチズンホールディングス株式会社 | 電子眼鏡及び液晶レンズの製造方法 |
| US8994885B2 (en) | 2010-04-19 | 2015-03-31 | Citizen Holdings Co., Ltd. | Pre-edging lens and method for manufacturing edged lens |
-
1989
- 1989-07-01 JP JP16829889A patent/JPH0335523A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559042A (en) * | 1991-03-27 | 1996-09-24 | Semiconductor Energy Laboratory Co., Inc. | Method of fabricating a thin film semiconductor device using an insulating film which contracts when thermally treated |
| US5736439A (en) * | 1991-03-27 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device in which the insulating layer is heated to contract after crystallization of the semiconductor layer |
| US6242759B1 (en) | 1991-03-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6337236B2 (en) | 1991-03-27 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| WO2011093530A1 (ja) | 2010-01-29 | 2011-08-04 | シチズンホールディングス株式会社 | 電子眼鏡及び液晶レンズの製造方法 |
| US8994885B2 (en) | 2010-04-19 | 2015-03-31 | Citizen Holdings Co., Ltd. | Pre-edging lens and method for manufacturing edged lens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05198592A (ja) | ポリシリコン上にケイ化物を形成するための改良された方法 | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JPH0335523A (ja) | 半導体装置の配線の形成方法 | |
| US6873022B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2699845B2 (ja) | 半導体装置の製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JP3153921B2 (ja) | 半導体装置の製造方法 | |
| JPH06267959A (ja) | 半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JPH05267164A (ja) | ケイ化物とのシリコン接点を備えた集積回路 | |
| JPH03129724A (ja) | 半導体装置の配線の形成方法 | |
| JPS6265418A (ja) | 高融点金属シリサイド膜の形成方法 | |
| JPH10223561A (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH01248643A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07273281A (ja) | 半導体装置の製造方法 | |
| JPS63119548A (ja) | 半導体装置の製造方法 |