JPH03129724A - 半導体装置の配線の形成方法 - Google Patents
半導体装置の配線の形成方法Info
- Publication number
- JPH03129724A JPH03129724A JP26610989A JP26610989A JPH03129724A JP H03129724 A JPH03129724 A JP H03129724A JP 26610989 A JP26610989 A JP 26610989A JP 26610989 A JP26610989 A JP 26610989A JP H03129724 A JPH03129724 A JP H03129724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- silicide
- polysilicon layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 238000001953 recrystallisation Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＩＣ，ＬＳＩなどの半導体装置の製造方法、より詳しく
は、半導体装置の配線（電極）の形成方法に関し、 シリサイド層とポリシリコン層との界面が熱処理を施こ
されても安定である（激しい凹凸にならない〉ようにし
た多層構造配線の形成方法を提供することを目的とし、 半導体装置でのポリシリコン下層とシリサイド上層との
多層構造配線の形成方法において、ポリシリコン下層の
形成後に、該ポリシリコン下層にエネルギービームを照
射して再結晶化し、次に、シリサイド上層を形威し、そ
の結晶化アニールを行なうことを特徴とする半導体装置
の配線の形成方法に構成する。
は、半導体装置の配線（電極）の形成方法に関し、 シリサイド層とポリシリコン層との界面が熱処理を施こ
されても安定である（激しい凹凸にならない〉ようにし
た多層構造配線の形成方法を提供することを目的とし、 半導体装置でのポリシリコン下層とシリサイド上層との
多層構造配線の形成方法において、ポリシリコン下層の
形成後に、該ポリシリコン下層にエネルギービームを照
射して再結晶化し、次に、シリサイド上層を形威し、そ
の結晶化アニールを行なうことを特徴とする半導体装置
の配線の形成方法に構成する。
本発明は、ＩＣ，ＬＳＩなどの半導体装置の製造方法、
より詳しくは、半導体装置の配線（電極）の形成方法に
関する。
より詳しくは、半導体装置の配線（電極）の形成方法に
関する。
近年の半導体装置の高集積化、微細化に伴い、デバイス
の高速動作のためにも低抵抗率の配線が求められている
。
の高速動作のためにも低抵抗率の配線が求められている
。
ポリシリコンの配線ではその抵抗値がデバイス高速動作
の障害となってしまうので、ポリシリコンに物理的・化
学的特性が近くかつより抵抗の低いシリサイドの利用が
図られている。ただ、！ＪｏＳｉｚ。
の障害となってしまうので、ポリシリコンに物理的・化
学的特性が近くかつより抵抗の低いシリサイドの利用が
図られている。ただ、！ＪｏＳｉｚ。
ＷＳｉ□、 Ｔｉ５ｉｚ、 ＴａＳｉ、などのシリサイ
ドは５ｉｎ２との密着性が良くない。また、シリサイド
層をスパッタリング法で形成する場合に、コンタクトホ
ールなどの段差部にてステップカバレッジが悪いために
断線の恐れがある。そこで、ポリシリコン層とその上に
形成したシリサイド層とからなる多層（２層）構造の配
線が使用されている。
ドは５ｉｎ２との密着性が良くない。また、シリサイド
層をスパッタリング法で形成する場合に、コンタクトホ
ールなどの段差部にてステップカバレッジが悪いために
断線の恐れがある。そこで、ポリシリコン層とその上に
形成したシリサイド層とからなる多層（２層）構造の配
線が使用されている。
このような多層構造配線は、第２図に示すように、Ｓｉ
基板１上の５１０２絶縁層２の上に、通常のＣＶＤプロ
セス（６２５℃基板加熱）で形成したポリシリコン層３
およびスパッタリング法またはＣＶＤ法で形成したシリ
サイド（例えば、ＴＩＳＩＭ ）層４からなる。シリサ
イド層４の上にはＣＶＤ法による５ｉ０２層５が形成さ
れており、これはシリサイド層４がアモルファス状態で
形成されているのを結晶化アニール（９００〜９５０℃
、 ２０〜３０分）する際に雰囲気ガス（Ｎ２ガス）の
混入（窒化）を防止する働きがある。
基板１上の５１０２絶縁層２の上に、通常のＣＶＤプロ
セス（６２５℃基板加熱）で形成したポリシリコン層３
およびスパッタリング法またはＣＶＤ法で形成したシリ
サイド（例えば、ＴＩＳＩＭ ）層４からなる。シリサ
イド層４の上にはＣＶＤ法による５ｉ０２層５が形成さ
れており、これはシリサイド層４がアモルファス状態で
形成されているのを結晶化アニール（９００〜９５０℃
、 ２０〜３０分）する際に雰囲気ガス（Ｎ２ガス）の
混入（窒化）を防止する働きがある。
上述した多層構造配線は高温の結晶化アニールによって
シリサイドとポリシリコンとの相互拡散が生じて、第３
図に示すように、界面７の凹凸が激しくなってしまう。
シリサイドとポリシリコンとの相互拡散が生じて、第３
図に示すように、界面７の凹凸が激しくなってしまう。
これは、先に形成したポリシリコンはその結晶粒が小さ
く （すなわち、結晶粒界が多く）、さらに多くの結晶
欠陥を含んでいて、結晶粒界等に沿ってシリサイドの金
属（Ｔ１）原子とポリシリコンの５１原子との相互拡散
が激しくなるため、結果的に界面で凹凸が発生するから
である。シリサイド層とポリシリコン層との界面がこの
ような激しい凹凸になることは、各層の厚さを一定に維
持できず、配線抵抗が複数の配線にてバラツキそしてひ
とつの配線にても局所的にバラツクという問題が生じて
いる。特に、ポリシリコン層３のポリシリコンがＴＩＳ
ＩＭ層４の上部側まで析出した場合には、第３図中矢印
Ａで示す箇所にて電流が集中してＮｏｎ Ｏｈｍｉｃ（
ノンオーミック）配線となる。
く （すなわち、結晶粒界が多く）、さらに多くの結晶
欠陥を含んでいて、結晶粒界等に沿ってシリサイドの金
属（Ｔ１）原子とポリシリコンの５１原子との相互拡散
が激しくなるため、結果的に界面で凹凸が発生するから
である。シリサイド層とポリシリコン層との界面がこの
ような激しい凹凸になることは、各層の厚さを一定に維
持できず、配線抵抗が複数の配線にてバラツキそしてひ
とつの配線にても局所的にバラツクという問題が生じて
いる。特に、ポリシリコン層３のポリシリコンがＴＩＳ
ＩＭ層４の上部側まで析出した場合には、第３図中矢印
Ａで示す箇所にて電流が集中してＮｏｎ Ｏｈｍｉｃ（
ノンオーミック）配線となる。
本発明の目的は、以上の点を鑑みて、シリサイド層とポ
リシリコン層との界面が熱処理を施こされても安定であ
る（激しい凹凸にならない）ようにした多層構造配線の
形成方法を提供することである。
リシリコン層との界面が熱処理を施こされても安定であ
る（激しい凹凸にならない）ようにした多層構造配線の
形成方法を提供することである。
上述の目的が、半導体装置でのポリシリコン下層とシリ
サイド上層との多層構造配線の形成方法において、半導
体装置でのポリシリコン下層とシリサイド上層との多層
構造配線の形成方法において、ポリシリコン下層の形成
後に、該ポリシリコン下層にエネルギービームを照射し
て再結晶化し、次に、シリサイド上層を形成し、その結
晶化アニールを行なうことを特徴とする半導体装置の配
線の形成方法によって達成される。
サイド上層との多層構造配線の形成方法において、半導
体装置でのポリシリコン下層とシリサイド上層との多層
構造配線の形成方法において、ポリシリコン下層の形成
後に、該ポリシリコン下層にエネルギービームを照射し
て再結晶化し、次に、シリサイド上層を形成し、その結
晶化アニールを行なうことを特徴とする半導体装置の配
線の形成方法によって達成される。
ポリシリコン下層に不純物（Ｐ、 Ｂ、 Ａｓなど）を
注入してその抵抗を下げて、配線全体の抵抗を下げるこ
とが好ましい。そのために、エネルギービーム照射の再
結晶化の後に、ポリシリコン下層ニ不純物をイオン注入
し、活性化アニールを行なうことが望ましく、また、エ
ネルギービーム照射の再結晶化の前に、ポリシリコン下
層に不純物をイオン注入し、その活性化をエネルギービ
ーム照射の再結晶化で同時に行なうこともできる。
注入してその抵抗を下げて、配線全体の抵抗を下げるこ
とが好ましい。そのために、エネルギービーム照射の再
結晶化の後に、ポリシリコン下層ニ不純物をイオン注入
し、活性化アニールを行なうことが望ましく、また、エ
ネルギービーム照射の再結晶化の前に、ポリシリコン下
層に不純物をイオン注入し、その活性化をエネルギービ
ーム照射の再結晶化で同時に行なうこともできる。
本発明によると、ポリシリコン層をエネルギービーム（
例えば、レーザ光、電子ビーム）で溶融再結晶すること
によって、ポリシリコン層はその結晶性が良好で（粒界
が少なくなって、粒子が大きくなりかつ欠陥密度が小さ
くなり）、かつ表面平坦となる。それによりシリサイド
との相互拡散および界面凹凸が回避できる。
例えば、レーザ光、電子ビーム）で溶融再結晶すること
によって、ポリシリコン層はその結晶性が良好で（粒界
が少なくなって、粒子が大きくなりかつ欠陥密度が小さ
くなり）、かつ表面平坦となる。それによりシリサイド
との相互拡散および界面凹凸が回避できる。
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
て本発明の詳細な説明する。
第１Ａ図〜第１Ｃ図は、本発明の形成方法にしたがって
シリサイド／ポリシリコン多層構造配線を形成する工程
を説明する概略断面図であり、不純物イオン注入工程を
含む場合である。
シリサイド／ポリシリコン多層構造配線を形成する工程
を説明する概略断面図であり、不純物イオン注入工程を
含む場合である。
まず、第１Ａ図に示すように、シリコン（Ｓｉ）単結晶
基板（シリコンウェハＮｌの上に通常のＣＶＤ法によっ
て５ｉ０２層１２（厚さ：１−）を形成する。ＣＶＤ法
の代わりに熱酸化法を用いて５ｉ０２層１２を形成して
もよい。ＳｉＯ□でないＳｉ３Ｎ、など他の絶縁層であ
ってもよい。次に、通常のＣＶＤ法によってポリシリコ
ン層１３（厚さ： １０１００ｎを５ｉ０２層１２上に
形成する。そして、このポリシリコン層１３ニ連続発振
（ＣＷ） −Ａｒ レーザ光（波長： ３５Ｑｎｍ）１
７を走査照射して溶融再結晶し、ポリシリコン層１３の
グレインサイズを大きくしかつ結晶性を向上させる。レ
ーザとしては、この他に、Ｎｄ−ＹＡＧレーザ、ユキシ
マレーザなども使用できる。また、レーザの代わりに電
子ビームを用いてもよい。
基板（シリコンウェハＮｌの上に通常のＣＶＤ法によっ
て５ｉ０２層１２（厚さ：１−）を形成する。ＣＶＤ法
の代わりに熱酸化法を用いて５ｉ０２層１２を形成して
もよい。ＳｉＯ□でないＳｉ３Ｎ、など他の絶縁層であ
ってもよい。次に、通常のＣＶＤ法によってポリシリコ
ン層１３（厚さ： １０１００ｎを５ｉ０２層１２上に
形成する。そして、このポリシリコン層１３ニ連続発振
（ＣＷ） −Ａｒ レーザ光（波長： ３５Ｑｎｍ）１
７を走査照射して溶融再結晶し、ポリシリコン層１３の
グレインサイズを大きくしかつ結晶性を向上させる。レ
ーザとしては、この他に、Ｎｄ−ＹＡＧレーザ、ユキシ
マレーザなども使用できる。また、レーザの代わりに電
子ビームを用いてもよい。
次に、第１Ｂ図に示すように、ポリシリコン層１３の抵
抗を下げるために、不純物イオン（Ｐ“）１８をイオン
注入する（８０ｋｅＶでＩ ＸＩＯ”ドーズ量）。
抗を下げるために、不純物イオン（Ｐ“）１８をイオン
注入する（８０ｋｅＶでＩ ＸＩＯ”ドーズ量）。
リン（Ｐ）の代わりに、Ｐ型の場合にボロン（Ｂ）、Ｎ
型の場合にヒ素（Ａｓ）などでもよい。そして、注入イ
オンの活性化のためのアニール熱処理（９５０℃×２０
分）を行なう。このイオン注入およびアニール熱処理は
、次工程で形成するシリサイド層の抵抗がある程度低い
ならば、行なわなくてもよい。
型の場合にヒ素（Ａｓ）などでもよい。そして、注入イ
オンの活性化のためのアニール熱処理（９５０℃×２０
分）を行なう。このイオン注入およびアニール熱処理は
、次工程で形成するシリサイド層の抵抗がある程度低い
ならば、行なわなくてもよい。
そして、第１Ｃ図に示すように、ポリシリコン層１３の
上にスパッタリング法（又はＣＶＤ法）によってシリサ
イド（ＴＩＳＩＭ ）層１４（厚さ： ２００ｒ１ｍ）
を形成する。シリサイドの材料としてはＴｉＳｉ、の他
に、ＭｏＳｉｘ、 ＷＳｉｘ、 ＰｄＳｉ、、 Ｔａ５
ｉＸなどがある。
上にスパッタリング法（又はＣＶＤ法）によってシリサ
イド（ＴＩＳＩＭ ）層１４（厚さ： ２００ｒ１ｍ）
を形成する。シリサイドの材料としてはＴｉＳｉ、の他
に、ＭｏＳｉｘ、 ＷＳｉｘ、 ＰｄＳｉ、、 Ｔａ５
ｉＸなどがある。
スパッタリングのターゲットにこれらシリサイドを用い
てスパッタリングを行なうが、シリコンターゲットと金
属（Ｔ ｉ、 Ｍｏ、 Ｖす、 Ｐｄ、 Ｔａ）ターゲ
ットとを用いて同時にスパッタリングしてもよい。スパ
ッタリングの代わりに、シリコンと金属の同時蒸着によ
ってシリサイド層を形成することもできる。
てスパッタリングを行なうが、シリコンターゲットと金
属（Ｔ ｉ、 Ｍｏ、 Ｖす、 Ｐｄ、 Ｔａ）ターゲ
ットとを用いて同時にスパッタリングしてもよい。スパ
ッタリングの代わりに、シリコンと金属の同時蒸着によ
ってシリサイド層を形成することもできる。
該シリサイド層１５の上に通常のＣＶＤ法によってＳｉ
Ｏ□層１５ （厚さ： ２Ｑｎｍ）を形成する。それか
ら、形成したシリサイド層１５をアモルファスから結晶
化させるアニール（５００℃×２０分）を施こす。シリ
サイド層の形成方法では上述のほかに、ポリシリコン層
を３０Ｑｎｍ程度と厚く形成しておいてその上に高融点
金属（Ｔ ｉ、 Ｍｏ、 Ｗ、 Ｐｄ、 Ｔａなど）層
をＥＢ（電子ビーム）蒸着法、スパッタリング法、ＣＶ
Ｄ法などで厚さ５Ｑｎｍ程度形威し、７００℃以上の熱
処理（シリサイド化アニール）によってポリシリコンの
Ｓｉ と金属とを相互拡散させてシリサイド層としても
よい。この場合にも熱処理をＮ２雰囲気で行なうならば
、金属層の上５１０２層（厚さ： ５Ｑｎｍ）を設けて
おくことになる。このようにして形成した多層構造配線
はそのシリサイド／ポリシリコン界面はほぼ平坦であっ
て、従来問題となってぃた凹凸は少ない。そして、ポリ
シリコン層１４はその粒子（グレイン〉が従来よりも大
きくかつ欠陥密度が小さ゛いという結晶性の面での向上
がなされている。
Ｏ□層１５ （厚さ： ２Ｑｎｍ）を形成する。それか
ら、形成したシリサイド層１５をアモルファスから結晶
化させるアニール（５００℃×２０分）を施こす。シリ
サイド層の形成方法では上述のほかに、ポリシリコン層
を３０Ｑｎｍ程度と厚く形成しておいてその上に高融点
金属（Ｔ ｉ、 Ｍｏ、 Ｗ、 Ｐｄ、 Ｔａなど）層
をＥＢ（電子ビーム）蒸着法、スパッタリング法、ＣＶ
Ｄ法などで厚さ５Ｑｎｍ程度形威し、７００℃以上の熱
処理（シリサイド化アニール）によってポリシリコンの
Ｓｉ と金属とを相互拡散させてシリサイド層としても
よい。この場合にも熱処理をＮ２雰囲気で行なうならば
、金属層の上５１０２層（厚さ： ５Ｑｎｍ）を設けて
おくことになる。このようにして形成した多層構造配線
はそのシリサイド／ポリシリコン界面はほぼ平坦であっ
て、従来問題となってぃた凹凸は少ない。そして、ポリ
シリコン層１４はその粒子（グレイン〉が従来よりも大
きくかつ欠陥密度が小さ゛いという結晶性の面での向上
がなされている。
上述の実施例では、イオン注入とアニール熱処理とを行
なっているが、ポリシリコン層へのイオン注入をレーザ
照射の再結晶化の前に行なうことができ、この場合には
、レーザ照射の再結晶化がアニール熱処理を兼ねること
になる。
なっているが、ポリシリコン層へのイオン注入をレーザ
照射の再結晶化の前に行なうことができ、この場合には
、レーザ照射の再結晶化がアニール熱処理を兼ねること
になる。
以上説明したように、本発明によれば、多層構造配線の
シリサイド／ポリシリコン界面における相互拡散および
それに伴う凹凸形成を招くことなく熱処理（シリサイド
結晶化アニール）を施こすことができて、形成した配線
の抵抗のバラツキはほとんどなく、配線抵抗は一定であ
る。また、ノンオーミック配線とはならない。さらに、
ＭＯ３構造のゲート電極に本発明で形成した多層構造配
線を用いるならば、界面の熱的安定性に加えてゲ−ト酸
化膜耐圧などのＭＯ３特性の安定性も向上する。
シリサイド／ポリシリコン界面における相互拡散および
それに伴う凹凸形成を招くことなく熱処理（シリサイド
結晶化アニール）を施こすことができて、形成した配線
の抵抗のバラツキはほとんどなく、配線抵抗は一定であ
る。また、ノンオーミック配線とはならない。さらに、
ＭＯ３構造のゲート電極に本発明で形成した多層構造配
線を用いるならば、界面の熱的安定性に加えてゲ−ト酸
化膜耐圧などのＭＯ３特性の安定性も向上する。
第１Ａ図〜第１Ｃ図は、本発明に係る方法にしたがった
半導体装置の配線形成工程を説明する半導体装置の概略
部分断面図であり、 第２図は従来方法で形成してシリサイド結晶化アニール
処理前の配線を有する半導体装置の概略断面図であり、 第３図は、従来方法で形成してシリサイド結晶化アニー
ル処理を施こした配線を有する半導体装置の概略断面図
である。 １１・・・Ｓｉ基板、 １２・・・ＳｉＯ□層、
１３・・・ポリシリコン層、 １４・・・シリサイド層
、１７・・・レーザ 壮 韮 北 北 Ｆ−１７ 第１Ａ図 ォラＩＢ目 カＩＣと−こ １４・・・シリサイド層
半導体装置の配線形成工程を説明する半導体装置の概略
部分断面図であり、 第２図は従来方法で形成してシリサイド結晶化アニール
処理前の配線を有する半導体装置の概略断面図であり、 第３図は、従来方法で形成してシリサイド結晶化アニー
ル処理を施こした配線を有する半導体装置の概略断面図
である。 １１・・・Ｓｉ基板、 １２・・・ＳｉＯ□層、
１３・・・ポリシリコン層、 １４・・・シリサイド層
、１７・・・レーザ 壮 韮 北 北 Ｆ−１７ 第１Ａ図 ォラＩＢ目 カＩＣと−こ １４・・・シリサイド層
Claims (1)
- 【特許請求の範囲】 １、半導体装置でのポリシリコン下層とシリサイド上層
との多層構造配線の形成方法において、前記ポリシリコ
ン下層の形成後に、該ポリシリコン下層（１３）にエネ
ルギービーム（１７）を照射して再結晶化し、次に前記
シリサイド上層（１４）を形成し、その結晶化アニール
を行なうことを特徴とする半導体装置の配線の形成方法
。 ２、前記エネルギービーム照射の再結晶化の後に、前記
ポリシリコン下層（１３）の不純物をイオン注入し、活
性化アニールを行なうことを特徴とする請求の範囲１項
記載の形成方法。 ３、前記エネルギービーム照射の再結晶化の前に、前記
ポリシリコン下層（１３）に不純物をイオン注入し、そ
の活性化を前記エネルギービーム照射の再結晶化で行な
うことを特徴とする請求の範囲１項記載の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26610989A JPH03129724A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26610989A JPH03129724A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129724A true JPH03129724A (ja) | 1991-06-03 |
Family
ID=17426444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26610989A Pending JPH03129724A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0819782A1 (en) * | 1996-07-16 | 1998-01-21 | Toyota Jidosha Kabushiki Kaisha | Process of forming a thin film by laser ablation |
| WO2003034503A1 (en) * | 2001-10-15 | 2003-04-24 | Samsung Electronics Co., Ltd. | A thin film transistor using polysilicon and a method for manufacturing the same |
-
1989
- 1989-10-16 JP JP26610989A patent/JPH03129724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0819782A1 (en) * | 1996-07-16 | 1998-01-21 | Toyota Jidosha Kabushiki Kaisha | Process of forming a thin film by laser ablation |
| WO2003034503A1 (en) * | 2001-10-15 | 2003-04-24 | Samsung Electronics Co., Ltd. | A thin film transistor using polysilicon and a method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| JP2945967B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| US6204173B1 (en) | Multiple implantation and grain growth method | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| KR950003233B1 (ko) | 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| JPH03129724A (ja) | 半導体装置の配線の形成方法 | |
| JPH06132306A (ja) | 半導体装置の製造方法 | |
| KR100369340B1 (ko) | 티타늄실리사이드의 형성 방법 | |
| KR100277855B1 (ko) | 반도체 소자의 게이트 전극 형성 방법_ | |
| JP2577355B2 (ja) | 半導体装置の製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| KR102608340B1 (ko) | 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법 | |
| JPH0335523A (ja) | 半導体装置の配線の形成方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JP2863767B2 (ja) | 平面型アンチヒューズ素子の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| KR100447992B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| KR950000657B1 (ko) | 반도체장치 및 제조방법 |