JPS62166568A

JPS62166568A - 半導体装置および製造方法

Info

Publication number: JPS62166568A
Application number: JP970486A
Authority: JP
Inventors: Ban Nakajima; 中島　蕃; Kenji Kishi; 健志岸; Manabu Henmi; 逸見　学
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1986-01-20
Filing date: 1986-01-20
Publication date: 1987-07-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、コンタクトホールを介さない素子間の接続に
関するものである。

〔従来の技術〕

コンタクトホールを介さずに配線が形成されている従来
のＭＩＳ形トランジスタの断面構造図の一例を第４図に
示す（たとえばディ・シ・チェノ、ニス・ニス・ウォン
グ、ピー・ブイ・ボルド。

ピー・マーチヤント、ティ・アール・キャス、ジエイ・
アマノ、ケイーワイ　チウ、インターナショナル　エレ
クトロン　デバイス　ミーティング。

テクニカル　ダイジェスト、　５．３．１１８頁（１９
８４）・　（Ｄ、Ｃ，Ｃｈｅｎ　、Ｓ、Ｓ、Ｗｏｎｔ　
、Ｐ、Ｖ。

Ｖｏｏｒｄｅ　、　　Ｐ、　Ｍｅｒｃｈａｎｔ　　、　
Ｔ、　Ｒ，Ｃａ５ｓ　。

Ｊ、　Ａｍａｎｏ　　、　ａｎｄ　　Ｋ−Ｙ　　Ｃｈｉ
ｕ　、　　Ｉｎｔｅｒｎａｔｉｏｎａｌ　　　Ｅ　１ｅ
ｃｔｒｏｎ　　Ｄ　ｅｖｉｃｅ　　Ｍｅｅｔｉｎｇ　　
＋リコン膜、３はｎ＋拡散層である。ｎ１拡散層３は、
ソース、あるいはドレインとして作用する。

４．４′は金属シリサイド層、５はゲート絶縁膜として
作用する薄い酸化シリコン膜（以下ゲート絶縁膜という
。）、６はゲート電極の側面絶縁膜として作用する酸化
シリコン膜、７はゲート電極として作用する多結晶シリ
コン膜、８は層間絶縁膜として作用する酸化シリコン膜
、９はＡＩ！配線である。

この構造は、ｎ　拡散層３に接触する導電体が金属シリ
サイド４であるため、ｎ　拡散層３の厚さを薄くしても
ＭＩＳ形トランジスタのソースおよびドレインの寄生抵
抗を低減できるという第１の利点を有する。また、ｎ　
拡散層３と金属シリサイド層４の接触が、いわゆるスル
ーホールを通して行われるのではなく、セルファライン
（自己整合）的に行われるため、合わせ余裕を小さくで
き、その結果、素子面積の縮小が可能になるという第２
の利点を有する。

第５図（ａ）〜（ｄｌは、第４図の従来のＭＩＳ形トラ
ンジスタ構造の製作工程図である。第５図（ａｌにおい
て、ｌはｐ形シリコン基板、２は素子間分離用の埋込み
酸化膜、３はソース、ドレインとなる訂拡散層、５はゲ
ート絶縁膜、６は側面絶縁膜として作用する酸化シリコ
ン膜、７はゲート電極として作用する多結晶シリコン膜
である。次いで、高融点金属の薄膜１０と、薄いシリコ
ン膜１１を次々に堆積した後、フォトレジスト１２をマ
スクとして、薄いシリコン膜１１を一部エッチングする
と、第５図（ｂｌの構造を得る。次いで、フォトレジス
ト１２を除去し、不活性ガス中での熱処理により金属シ
リサイド層４，４′を形成し、その後、未反応の高融点
金属を除去すると、第５図（Ｃ）の構造を得る。

次いで、酸化シリコン膜８を被着させた後、へ２配線９
を形成すると、第５図（ｄ）を得る。

〔発明が解決しようとする問題点〕

第４図に示す従来の構造では、金属とシリコンのシリサ
イド化反応を均一に生じさせることが困難なため、接合
リークを防止するには、ｎ　拡散層の深さを約０．１５
μｍ以上にする必要があるという欠点を有する。

たとえば、金属シリサイド４の厚さを０．２０μｍにし
ようとすると、金属シリサイド層４の下端は、シリコン
基板のオリジナルな表面より少くとも０゜１０８ｍ下に
位置することになる。第４図では、ゲート絶縁膜５とｐ
形シリコン基板１との界面に対し、金属シリサイドＷＪ
４の下端が、下方にあることが示されている。これは、
後述するように、金属とシリコン基板との反応を利用す
る限り不可避である。金属シリサイド層の厚さは、これ
を第４図に示すように配線として利用するならば、最低
０．２０μｍは必要である。この場合、金属シリサイド
層の形成に消費されるシリコンの厚さは、金属シリサイ
ドの種類によって異なるが、少（とも０゜１０μｍは必
要である。さらに、金属シリサイド層の下方にｎ　拡散
層が必要であり、この部分のｎ＋拡散層の厚さは、厚さ
の制御性及び接合特性の劣化防止の観点から、少なくと
も０．０５．＋１ｍは必要である。

従って、ゲート絶縁膜５とシリコン基板１との界面に対
し、ソース、ドレインとして作用する訂拡散層３の下端
は、少くとも０．１５μｍ下方に位置することになる。

第４図の構造では、ソース、ドレインの厚さの薄層化限
界は、約０．１５μｍであり、さらに薄くする場合には
、金属シリサイド層４の厚さを０．２μｍ以下にせざる
を得す、この場合、配線抵抗が太き（なり、遅延時間が
増大するという欠点に直面する。

また第５図＋ａｌ〜（ｄｌの工程図に示されるように、
ｎ１拡散層３の領域では、金属シリサイド層４の形成の
際に、シリコン基板表面のシリコン層が、消費されるた
め、金属シリサイド層４の下面は、本来のシリコン基板
表面より下方に位置するようになる。前述したように、
金属シリサイド層の厚さを０．２０μｍとすると、金属
シリサイド層の下面は、本来のシリコン基板表面より、
少くとも０．１０μｍ沈み込む恰好になる。これは、ソ
ース、ドレインの深さを０．１５μｍ以下にする場合に
は、致命的な欠点になる。この工程のもう一つの問題点
は、ｎ＋拡散層上で高融点金属と基板シリコンを直接反
応させるため、浅い接合に対しては、接合特性の劣化が
生じ易いということである。また、フォトリソグラフィ
工程により、薄いシリコン膜１１を加工するためのレジ
ストバタンを形成するとき、該レジストバタンかゲート
電極とは重ならず、かつ、ｎ拡散層とは必ず重なるよう
にしなければならないので、ｎ　拡散層の長さは、合わ
せ余裕としてとる寸法の２倍以上としなければならない
という制限がある。

〔問題点を解決するための手段〕

本発明は従来の問題点を解決するため、この種半導体装
置において、複数個のＭＩＳ形トランジスタのソース、
ドレインおよびゲート電極間の接続部は、ソース、ドレ
インおよびゲート電極上の領域に直接接触して形成した
シリコン膜と、シリコン膜上に形成した金属膜の多層構
造導電体で構成した構造を備えたことを特徴としている
。すなわち本発明は、ソース、ドレインとなる拡散層と
、金属シリサイド層、または金属膜との間に多結晶シリ
コン膜を介在させることを最も主要な特徴とする。

〔作　用〕

本発明による多結晶シリコン膜は、オリジナルなシリコ
ン基板表面を損うことがないので、ソース、ドレインと
なる拡散層を浅くすることを妨げることもない。従って
、ソース、ドレインとなる拡散層を、極めて浅く　（た
とえば０．１０μｍ以下）形成することが可能である。

この点で、拡散層上に金属シリサイド層を直接張り付け
た従来の構造とは異なり、また、製造方法は、多結晶シ
リコン膜の選択酸化により配線に使用する多結晶シリコ
ン領域を形成するので、ゲート電極の幅がバタンルール
上の最小寸法であったとしても、ｎ　拡散層の長さは、
合わせ余裕としてとる寸法と同一の長さであればよく、
ｎ＋拡散層の面積を従来法より低減できるという利点を
有する。以下図面にもとづき実施例について説明する。

〔実施例〕

第１図は本発明の第１の実施例を説明する断面構造図で
あって、■はｐ形シリコン基板、２′は素子間分離用の
絶縁物、３はソース、ドレインとして作用するｎ　拡散
層、５はゲート絶縁膜として作用する薄い酸化シリコン
膜、６，６′は側面絶縁膜として作用する酸化シリコン
膜、７はゲート電極として作用する多結晶シリコン膜、
７′は絶縁物２上の多結晶シリコン膜であり、この多結
晶シリコン膜の一部はゲート電極となっている。８は眉
間絶縁膜として作用する酸化シリコン膜、１４は金属層
、】５は酸化シリコン膜、１７はｎ形の多結晶シリコン
膜、１８はｎ形名結晶シリコンＭｆＡ１１を熱酸化して
形成した酸化シリコン膜である。ｎ拡散層３と金属層１
４との間に設けられているｎ形多結晶シリコン膜１７は
、ｎ　拡散層３を損うことがないため、拡散層の薄層化
を妨げない。

その結果、０．１ｕｍ程度の浅い拡散層を実現すること
が可能である。極めて浅い拡散層が実現できると、ＭＩ
Ｓ形トランジスタの短チヤネル効果を抑制することがで
きるため、ＭＸＳ形トランジスタの寸法縮小化が可能と
なる。また、ソースまたはドレインとなるｎ＋拡拡散３
と多結晶シリコンｉ’Ｎ７’が、ｎ形多結晶シリコン膜
１７によって、直接（いわゆるコンタクトホールを経ず
に）接Ｅ人されているが、合わせ余裕が充分あるので、
ｎ＋拡散層の長さをぎりぎりまで小さくすることができ
るという特徴をもつ。通常のコンタクトホールを使用す
る方法では、最小バタン寸法Ｆと合わせ余裕ｆの２倍の
寸法（すなわち、Ｆ＋２ｆ）が、ｎ＋拡散層の最小の寸
法であった。一方、第１図の構造によると、ｎ＋形拡散
層の最小寸法は、合わせ余裕ｒの分だけでよい。−例と
して、Ｆ＝０゜８μｍ、ｆ＝０．４　μｍとすると、ｎ
　拡散層の長さの最小寸法は、従来の１．６μｍから０
．４　μｍと、実に１／４に縮小することが可能となる
。このように、ｎ＋拡散層の面積を非常に小さくできる
ので、拡散層容量を低減できる。これらの結果、集積回
路の高速化と大容量化が可能になるという利点が生じる
。

さらに、第１図に示す構造は、後述するように、製作工
程において、エツチング工程時の歩留まり低下を回避す
ることができる。従って、この構造は、生産性がよいと
いう特徴をもつ。また、第１図に示す構造は、ｎ半波散
層と金属（金属シリサイドや高融点金属など）層の間に
、多結晶シリコンが設けられているため、金属層のスト
レス（あるいは不純物）は、ル拡散層にほとんど及ばな
いという利点がある。通常、金属層中には強いストレス
が内在し、また、金属の高純度化の困難さに起因する不
純物の混入がある。これらの影響がｎ＋拡散層に及ぶと
、シリコン基板に結晶欠陥（例えば転位）の発生を引き
起こし、またリーク電流の増加を引き起こす。金属層と
ｎ　拡散層との間に多結晶シリコン層を設ける場合には
、この多結晶シリコン層が緩衝層として作用するため、
金属層のストレスあるいは不純物の影響は緩和され、ｎ
＋拡散層には、ストレスあるいは不純物の影響はほとん
ど現れない。これは、歩留まりと、長期信頼性のすぐれ
たＭＩＳ形集積回路を実現する上で非常に大きな利点で
ある。

第２図は本発明の第２の実施例の断面構造図で、第１図
と同じ符号は同じ部分を示し、金属層１４とｎ形多結晶
シリコン膜１７との間に、極めて薄い酸化シリコン膜１
９（５人〜２０人）を介在させた構造である。この酸化
シリコン膜１９の役割は、金属層１４とシリコンの反応
が必要以上に進むのを抑制することにある。この酸化シ
リコン膜１９は極めて薄く、直接トンネル電流が流れ易
いため、電気伝導性の低下は無視できる。金属層１４は
、金属シリサイド層とすることもできる。この場合には
、後述するように、酸化シリコン膜１９の上に、多結晶
シリコン膜と金属層を形成した後、熱処理をすることに
より実現できる。第２図に示す構造は、第１図の構造と
同じく、ｎ＋拡拡散３と金属層１４との間にｎ形多結晶
シリコン膜１７が設けられているため、ｎ　拡散層３に
及ぼす金属層１４の影響（ストレスあるいは不純物混入
）を極めて小さくすることができる。その結果、ｎ　拡
散層３の薄層化が可能となり、０．１０μｍ程度の拡散
層が実現できることになる。このソース、ドレイン用の
拡散層の薄層化は、ＭＩＳ形トランジスタのショートチ
ャネル効果を抑制できるため、ＭＴＳ形トランジスタの
微細化が可能となる。特に、近年、ＭＩＳ形トランジス
タの高性能化を目的として、実効チャネル長が０．２μ
ｍ程度のＭＩＳ形トランジスタの検討が行われているが
、この場合、ソース、ドレイン用の拡散層の厚さは０．
１　μｍ程度以下が望ましい。拡散層の厚さが０．２，
１μｍ以上になると、ショートチャネル効果が顕著にな
り、長チャネル長のＭＩＳ形トランジスタと比較して、
しきい値が変わってしまうという欠点が露呈するからで
ある。

この０．１　μｍ程度以下の拡散層には、第１図、第２
図に示す本発明による構造が好適である。

第３図は（ａ）〜（ｅ）は、第１図に示した本発明の実
施例の構造工程図である。第１図と同じ符号は同じ部分
を示す。第３図（ａｌにおいて、■はｐ形シリコン基板
、２は素子間分離用の絶縁物、３はソース、ドレインと
して作用するｎ　拡散層、５はゲート絶縁膜として作用
する薄い酸化シリコン膜、６はゲート電極の側面絶縁膜
として作用する酸化シリコン膜、７はゲート電極として
作用する多結晶シリコン膜である。７′は絶縁物２上に
形成された多結晶シリコン膜であり、この多結晶シリコ
ン１１５ｉ７′の一部は、他のゲート電極にもなってい
る。

この多結晶シリコン膜７′の表面は露出されておリ、一
方、多結晶シリコン膜７の表面は、酸化シリコン膜１５
によって被覆されている。６′は多結晶シリコン膜７′
の側面絶縁膜として作用する酸化シリコン膜である。次
いで、アンドープ（ｕｎｄｏｐｅ）ｎ形名結晶シリコン
膜１７と窒化シリコン膜２０を堆積し、次いで、所望の
領域に形成したフォトレジスト２１をマスクに、窒化シ
リコン膜２０をエツチングし、ｎ形名結晶シリコン膜１
７を、厚さが半分になるまでエツチングすると、第３図
（ｂ）が得られる。

同図中、−１形多結晶シリコン膜１７′の厚さは、ｎ形
名結晶シリコン膜１７の厚さの約１７２となる。次いで
、フォトレジスト２１をはくすし、窒化シリコン膜２０
を耐酸化マスクに、選択酸化を施すと、露出しているｎ
形多結晶シリコン膜１７′が酸化シリコン膜１８に変質
する。次いで、耐酸化マスクとして作用した窒化シリコ
ン膜２０を熱リン酸液にて除去すると、第３図１０１を
得る。ここで、ｎ形多結晶シリコン膜１７′が酸化シリ
コン膜１８に変質する際、体積が２倍に膨張するため、
第３図（Ｃ）において、ｎ形名結晶シリコン膜１７の上
面と酸化シリコン膜１８の上面がほぼ平坦化される。こ
うした平坦化の技術は、大規模集積回路の歩留まり向上
には極めて重要である。この平坦化を更に精密に行うに
は、シリコンの酸化に伴う体積膨張率が２．２倍である
こと、窒化シリコン膜のエツチングの際の酸化シリコン
膜の膜減り量などを考慮して、ｎ形名結晶シリコン膜１
７．１７’の厚さを決めればよい。第３図（Ｃ１の構造
において、高融点金属層（たとえば、モリブデン、タン
グステン等）を薄く形成し、次いで、その高融点金属層
を通してリンまたはひ素のイオン注入を行い、多結晶シ
リコン膜のｎ　形化を行う。このイオン打ち込みにより
、多結晶シリコン表面層と、それに接する高融点金属層
の間の遷移領域のいわゆるインクミキシングが促進され
る。このインクミキシングのため、その後の熱処理の際
、高融点金属層と多結晶シリコン膜とのシリサイド化反
応が均一に生じるという特徴となる。

この熱処理の際、酸化シリコン膜１８上の高融点金属層
は酸化シリコン膜と反応しないため、シリサイド化反応
は起こさない。次いで、この高融点金属層を除去すると
、第３図（ｄ）の構造を得る。金属シリサイド層１４′
は、高融点金属層除去の工程では除去されない。次いで
、所望の領域に、眉間絶縁膜として作用する酸化シリコ
ン膜８を形成すると第３図（ｅ）の構造を得る。

上記の説明において、１４’は第１図の第１の実施例に
おける金属層１４とせずに、金属シリサイド層としたが
、ここで、金ＪｉＦｉ１４とする場合の工程について付
記しよう。第３図（ａ）から第３図（Ｃ）までの工程は
そのままでよい。第３図（Ｃ）の構造において、金属層
を多結晶シリコン膜上に選択的に成長させることができ
る。−例として、タングステンをシリコン上に選択成長
させる技術については、現在、はぼ確立している（たと
えば遠出、中山。

広田、用島、室田第３１回応用物理学関係連合講演会講
演予稿集Ｐ、　４４１　（１９８４））。これを利用し
て、ｎ形名結晶シリコン膜１７上にのみタングステン層
を形成すると、第３図（ｄ）の構造を得る。同図中、１
４′がタングステン層となる。

第２図に示す本発明の第２の実施例の構造の製作工程は
、第３図（ａｌ〜（ｅ）に示す製作工程の一部を変更す
ることにより容易に実現できる。すなわち、第３図（ｂ
）において、ｎ形多結晶シリコン膜】７の代わりに、多
結晶シリコン膜、極めて薄い酸化シリコン膜、多結晶シ
リコン膜の３Ｍ構造を採用すれば、以下同一の工程で第
２図に示す第２の実施例の構造を得る。

以上の説明において、シリコン基板をｐ形とし、ソース
、ドレインをｎ　拡散層、多結晶シリコン膜をｎ形とし
たが、導電形を逆にし、シリコン基板をｎ形、ソース、
ドレインをｐ　拡散層、多結晶シリコン膜をｐ形として
もよいことは言うまでもない。また、同一基板上に、ｐ
チャネルＭＯ３形トランジスタとｎチャネルＭＯ３形ト
ランジスタを形成したＣＭＯ３回路にも、適宜、導電形
を変えて適用できることも勿論である。また、多結晶シ
リコン膜は、必ずしも多結晶である必要はなく、非晶質
でもよく、また単結晶でもよい。また、金属シリサイド
は、モリブデンシリサイド、タングステンシリサイド、
チタンシリサイドなど高融点金属とシリコンの化合物と
したが、他の金属シリサイド（たとえば白金シリサイド
）でもよいことも言うまでもない。また、第２図中、金
属層１４（第３図（ａｌ〜ｔｅｌによる製造法の実施例
では金属シリサイドＪ’＃１４’）とｎ形多結晶シリコ
ン膜１７との間に、極めて薄い酸化シリコン膜１９を介
在させたが、これは、極めて薄い窒化シリコン膜（５〜
２０人）でもよく、また、両者の中間の組成をもつオキ
シナイトライド膜でもよいことも勿論である。

〔発明の効果〕

以上説明したように、本発明は、Ｏ，砦飢程度の極めて
浅い拡散層を有するＭＩＳ形トランジスタ構造を提供す
るものであり、拡散層が極めて浅いために、ＭＩＳ形ト
ランジスタの短チヤネル化が可能になるという利点があ
る。また、本発明はソース、ドレインへのいわゆるコン
タクトホール構造を必要としないため、コンタクトホー
ルの合わせ余裕の寸法が必要でなくなり、その結果、Ｍ
ＩＳＬＳＩの高密度化高集積化が可能となるという利点
がある。また、ソース、ドレインとなる拡散層と金属シ
リサイド層が直接接触しない構造となっているため、金
属シリサイド層からの不純物やストレスの影響を低減で
き、その結果、素子の信頼性が向上するという利点があ
る。

第２図は本発明の第２の実施例の断面構造図、第３図（
ａ）〜（ｅ）は本発明の第１の実施例の半導体装置製造
工程図、第４図は従来の半導体集積回路に用いられるＭ
ＩＳ形トランジスタの断面構造図、第５図（ａｌ〜（ｄ
）は従来のＭＩＳ形トランジスタの製造工程図である。

１・・・ｐ形シリコン基板、２・・・素子間分離用の埋
置された酸化シリコン膜、２′・・・素子間分離用の埋
置された絶縁物、３・・・ソース、ドレインとして作用
するｎ＋拡散層、４．４′・・・金属シリサイド層、５
・・・ゲート絶縁膜として作用する薄い酸化シリコン膜
、６．６′・・・側面絶縁膜として作用する晶シリコン
膜、７′・・・（ゲート電極にもなってい金属シリサイ
ド層、１５・・・酸化シリコン膜、１７・・・ｎ形の多
結晶シリコン膜、１７゛・・・ｎ形多結晶シリコン膜１
７を約半分エツチングした多結晶シリコン膜、１８・・
・多結晶シリコン膜１７′を熱酸化して形成した酸化シ
リコン膜、１９・・・極めて薄い酸化シリコン膜、２０
・・・窒化シリコン膜、２１・・・フォトレジスト特許
出願人　　日本電信電話株式会社代理人　弁理士　玉　蟲　久　五　部（外２名）本発明の第１の実施例の半導体装≠製造工程図第ろ図７′？６′２

Claims

【特許請求の範囲】

（１）コンタクトホールを介することなく複数個のＭＩ
Ｓ形トランジスタのソース、ドレインおよびゲート電極
を接続してなる半導体装置において、前記複数個のＭＩＳ形トランジスタのソース、ドレイン
およびゲート電極間の接続部は、前記ソース、ドレインおよびゲート電極上の領域に直接
接触して形成したシリコン膜と、前記シリコン膜上に形
成した金属膜の多層構造導電体からなることを特徴とする半導体装置。
（２）コンタクトホールを介することなく複数個のＭＩ
Ｓ形トランジスタのソース、ドレインおよびゲート電極
を接続する半導体装置の製造方法において、前記ソース、ドレインおよびゲート電極上のそれぞれの
素子領域を露出させる工程と、前記露出した素子領域上にシリコン膜を形成する工程と
、前記素子領域上に形成したシリコン膜の一部の領域を選
択酸化によりシリコン酸化膜に変質せしめる工程と、前記素子領域上に形成したシリコン膜の残された領域の
上に自己整合的に金属膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。