JPH08130304A - Ｍｏｓ型半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ソース・ドレイン領域の面積を縮小させて接
合容量を低減する。 【構成】 ソース・ドレイン用の両拡散領域５には多結
晶シリコンゲート電極４に沿って３個ずつのコンタクト
ホール１１ａが配列されている。各コンタクトホール１
１ａは拡散領域５とその外側の分離用絶縁膜であるフィ
ールド酸化膜領域とにまたがって形成されている。コン
タクトホール１１ａの底部のうち、拡散領域５からはみ
出したフィールド酸化膜領域ではフィールド酸化膜が選
択的に除去されている。コンタクトホール１１ａの底部
にはコンタクトホール１１ａを通してイオン注入により
不純物が導入されたＮ型拡散層１０が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＯＳ型半導体装置とそ
の製造方法に関し、特に、電極配線とのコンタクトに特
徴をもつ半導体装置とその製造方法に関するものであ
る。

【０００２】

【従来の技術】近年、半導体集積回路装置を構成してい
るＭＯＳトランジスタの微細化が進み、いわゆるディー
プサブミクロンと称される世代に入りつつあり、それに
伴って集積回路の高集積化と高性能化がますます推し進
められている。このようにＭＯＳトランジスタが微細化
されるに伴って、写真製版工程におけるアライメントず
れや、選択酸化法（ＬＯＣＯＳ法）に代表される通常よ
く用いられる熱酸化を利用した活性領域分離法における
バーズビークと称される分離用の厚い熱酸化膜両端のく
ちばし形状の酸化膜の存在が微細化の大きな障害となっ
てきている。

【０００３】また、高性能化においてはＭＯＳトランジ
スタの寄生容量及び寄生抵抗が回路動作向上を妨げる大
きな要因となってきている。特に、ドレイン拡散層の接
合容量は回路動作に重大な影響を及ぼす（電子情報通信
学会技術研究報告ＳＤＭ９２−１３７参照）。

【０００４】このような実情のもと、絶縁膜に開口した
コンタクトホールを通してソース領域及びドレイン領域
の下方に同領域と同じ導電型の不純物又は反対導電型の
不純物をイオン注入し、ソース領域及びドレイン領域と
基板半導体との中間的な不純物濃度の半導体層を設ける
ことにより、コンタクトホールの下方に限ってソース領
域とドレイン領域の接合容量を低減させることが提案さ
れている（特公平４−５７０９７号公報参照）。

【０００５】

【発明が解決しようとする課題】上記の特公平４−５７
０９７号公報に提案されている方法で形成されたＭＯＳ
トランジスタでは、ソース領域とドレイン領域のうちコ
ンタクトホール下部の接合容量が低減されるだけであ
り、大きな効果は期待できない。それどころか、ソース
領域とドレイン領域の下部に反対導電型の中間的な濃度
の拡散層を形成した場合には、そのような中間的な濃度
の拡散層がない場合に比べて接合面積が増大し、かえっ
て接合容量を増大させるおそれがある。本発明はソース
領域とドレイン領域の面積を縮小させることにより効果
的に拡散層接合容量を低減させ、回路動作及び集積度の
向上を可能にするＭＯＳトランジスタとその製造方法を
提供することを目的とするものである。

【０００６】

【課題を解決するための手段】本発明では、ソース拡散
領域とドレイン拡散領域には複数個ずつのコンタクトホ
ールを介して電極配線が接続され、両拡散領域において
それぞれのコンタクトホールの少なくとも１つはその拡
散領域と分離絶縁膜領域にわたって形成され、かつその
コンタクトホール内では分離絶縁膜が除去されていると
ともに、コンタクトホール底部にはソース・ドレイン領
域と同じ導電型の不純物拡散層が形成されている。その
際、ゲート電極が活性領域上で曲部を有していることが
好ましい。

【０００７】本発明の他の態様では、ソース領域及びド
レイン領域のそれぞれにおいて、コンタクトホールがゲ
ート電極に沿って２列に配列され、かつ、一方の列は活
性領域内に位置し、他方の列は活性領域と分離絶縁膜領
域との境界に位置しており、ソース領域及びドレイン領
域のそれぞれにおいて一方の列の１個のコンタクトホー
ルと他方の列でそのコンタクトホールに隣接する２個の
コンタクトホールはそれぞれの中心を結ぶと一方の列の
１個のコンタクトホールを頂点とする二等辺三角形を構
成する位置に配置されている。

【０００８】本発明の製造方法は、電極配線とのコンタ
クトを形成するために次の工程を含んでいる。（Ａ）ゲ
ート電極上から基板全面に層間絶縁膜を堆積する工程、
（Ｂ）ソース領域とドレイン領域の両拡散領域にはそれ
ぞれ複数個ずつのコンタクトホールが形成されるよう
に、かつ両拡散領域においてそれぞれのコンタクトホー
ルの少なくとも１つはその拡散領域と分離絶縁膜領域に
またがるようにコンタクトホール領域を設定し、そのコ
ンタクトホール領域で層間絶縁膜をソース領域及びドレ
イン領域の基板と分離絶縁膜の下部の基板が露出するま
でエッチングしてコンタクトホールを形成する工程、
（Ｃ）前記コンタクトホールを通して基板に第２導電型
不純物をイオン注入する工程、及び（Ｄ）その後、前記
コンタクトホールを介してソース領域又はドレイン領域
と接続される電極配線を形成する工程。

【０００９】

【実施例】図１は請求項１に対応した実施例を表わす。
（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ’線位置での
断面図である。図１（Ａ）に示されるように、ソース領
域とドレイン領域の両拡散領域５にはそれぞれ多結晶シ
リコンゲート電極４に沿って３個ずつのコンタクトホー
ル１１ａが配列されている。各コンタクトホール１１ａ
は拡散領域５とその外側の分離用絶縁膜であるフィール
ド酸化膜領域とにまたがって形成されている。コンタク
トホール１１ａとゲート電極４との距離は写真製版工程
でのアライメントずれを考慮して設定されている。従来
は破線で示される領域まで拡散領域５’が形成されてい
たのに対し、この実施例ではコンタクトホール１１ａの
位置を従来のものと同じ位置とし、拡散領域と分離絶縁
膜との境界がコンタクトホール１１ａにかかるところま
で拡散領域５を縮小している。

【００１０】断面図を示す図１（Ｂ）を参照してこのＭ
ＯＳトランジスタの構造を説明すると、１はＰ型シリコ
ン基板、２はＰ型ウエルであり、分離用絶縁膜のフィー
ルド酸化膜６で分離された活性領域にはチャネル領域９
上にゲート酸化膜３を介してゲート電極４が形成されて
おり、チャネル領域９を挾んでソース領域とドレイン領
域の拡散領域５が形成されている。ゲート電極４上から
形成されている層間絶縁膜７にはコンタクトホール１１
ａがあけられ、コンタクトホール１１ａは拡散領域５と
フィールド酸化膜６の領域にまたがる位置に形成されて
いる。コンタクトホール１１ａの底部のうち、拡散領域
５からはみ出したフィールド酸化膜領域ではフィールド
酸化膜が選択的に除去されている。コンタクトホール１
１ａの底部にはコンタクトホール１１ａを通してイオン
注入により不純物が導入されたＮ型拡散層１０が形成さ
れている。８はそのコンタクトホール１１ａを介して拡
散領域５と接続するための電極配線であり、電極配線８
がフィールド酸化膜領域でＮ型ウエル２と接触する位置
には、そのＮ型拡散層１０が形成されているため、電極
配線８がウエル２と直接接触することはない。

【００１１】図１の実施例では、従来なら破線で示され
た領域まで必要であったソース・ドレインのための拡散
領域５’が実線で示された領域５まで縮小されている。
このように、拡散領域面積は従来の場合と比較して数十
％程度低減でき、したがって、その分拡散領域５の接合
容量も低減できて、回路動作及び集積度の向上を同時に
図ることができる。

【００１２】図２は他の実施例を示したものであり、拡
散領域５の面積は従来のものと比較して小さくはしてい
ないが、ゲート幅を長くすることによって電流駆動能力
の増大、すなわち回路動作の向上を図ったものである。
図２の実施例ではソース領域とドレイン領域はそれぞれ
３個ずつのコンタクトホールを備えているが、各領域で
３個のコンタクトホールのうちの１個のコンタクトホー
ル１１ａを拡散領域５とフィールド酸化膜にまたがるよ
うに配置することによって、活性領域上でゲート電極が
利用できる面積を増やしている。ゲート電極４ａはクラ
ンク状に折れ曲がった曲部を有し、実効的にゲート幅を
増大させている。コンタクトホール１１ａは図１（Ｂ）
で示されたものと同じく、底部が拡散領域５とフィール
ド酸化膜領域にまたがり、そのコンタクトホール底部に
は拡散領域５と同じ導電型の拡散層１０が形成されてい
る。他のコンタクトホール１１は拡散領域５内にのみ存
在するものであり、それらは従来のコンタクトホールと
同じものである。

【００１３】通常、回路動作を向上させるための最も効
果的でかつ簡便な方法はゲート幅を大きくすることであ
るが、従来のように直線状のゲート電極を備えたＭＯＳ
トランジスタでゲート幅を増大させれば、同時に拡散領
域の面積も増大し、拡散領域の接合容量も増大させてし
まい、回路負荷が小さな場合にはさほど有効ではない。
しかし、図２の実施例では拡散領域５の面積を増大させ
ないので接合容量を増大させることなく、ゲート電極４
ａに曲部を設けることによりゲート幅のみを大きくでき
るため、回路動作向上に効力を発揮する。例えば、図２
の実施例は図１の破線で示される拡散領域５’と同じ面
積であるが、ゲート電極４ａに２箇所の曲部を設けてい
ることにより５０％程度のゲート幅増大が可能である。

【００１４】図３はさらに他の実施例を示したものであ
り、コンタクトホールの数を増すことによってコンタク
ト抵抗を低減させたものである。図３（Ａ）に示される
ように、ソース領域とドレイン領域にはそれぞれゲート
電極４に沿って２列に配列されたコンタクトホールが配
置されている。各領域５で一方の列のコンタクトホール
１１は拡散領域５内にあり、他方の列のコンタクトホー
ル１１ａは拡散領域５とフィールド酸化膜領域とにまた
がって配置されている。

【００１５】本発明者らの考察によれば、極端にゲート
幅が小さい場合を除けば、コンタクトホールの列を２列
又はそれ以上にするとコンタクト抵抗は殆どトランジス
タ特性に影響を与えなくなる。従来は拡散領域の面積を
増大させることなくコンタクト抵抗を低減させることは
困難であった。図３（Ａ）のように、一方の列のコンタ
クトホール１１を拡散領域５内に配置し、他方の列のコ
ンタクトホール１１ａを拡散領域５とフィールド酸化膜
領域とにまたがって配置することにより、配置しうるコ
ンタクトホールの数を増やし、しかも拡散領域の面積増
大を抑えている。

【００１６】コンタクトホール１１，１１ａの形状は、
図３（Ｂ）に破線で示されるように正方形になるように
設計したとしても、角がまるまって円形に近くなるた
め、コンタクトホール間距離が設計値よりも大きくな
る。単位面積当りのコンタクトホール数を多くできるよ
うに、各拡散領域５において一方の列の１個のコンタク
トホール１１（又は１１ａ）と他方の列でそのコンタク
トホールに隣接する２個のコンタクトホール１１ａ（又
は１１）は、それぞれの中心を結ぶと一方の列の１個の
コンタクトホールを頂点とする二等辺三角形を構成する
位置に配置する。

【００１７】図４は本発明の製造方法の実施例を示した
ものであり、コンタクトホール配列が図１に示されたも
のである場合を例にしている。しかし、図２、図３のコ
ンタクトホール配列の場合も同じである。 （Ａ）活性領域にＮチャネルＭＯＳトランジスタが形成
された状態を示している。シリコン基板１の表面にＰ型
ウエル２が形成され、ウエル２内でフィールド酸化膜６
で分離された活性領域には、チャネル領域上にゲート酸
化膜３を介してリンドープされた多結晶シリコンにてな
るゲート電極４が形成されている。ウエル２の表面では
チャネル領域を挾んでＮ⁺拡散層によるソース領域及び
ドレイン領域５が形成されている。

【００１８】この状態のＭＯＳトランジスタを形成する
には、既知の技術により、Ｐ型シリコン基板１の表面に
Ｐ型ウエル２を形成し、選択酸化法（ＬＯＣＯＳ法）に
よって形成した４５００〜６０００Åの厚い熱酸化膜
（フィールド酸化膜）６によって活性領域を分離する。
活性領域上に厚さ１００〜１５０Åのゲート酸化膜とな
る熱酸化膜３と、さらにその上に厚さが約３５００Åの
多結晶シリコン膜４を形成する。多結晶シリコン膜４は
最終的にリンがドープされた状態ものである。このよう
な多結晶シリコン膜４は、不純物がドープされていない
多結晶シリコン膜を形成した後、拡散法又はイオン注入
法によりリンを導入したものであってもよく、ＣＶＤ法
により多結晶シリコン膜を堆積する際に反応ガス中にリ
ンを導入しておき、堆積した状態でリンがドープされた
多結晶シリコン膜となったものであってもよい。最終的
にリンドープされた多結晶シリコン膜４を、リソグラフ
ィーとエッチングによりゲート電極形状にパターン化す
る。

【００１９】活性領域においてはゲート電極をマスクと
してＮ型不純物を注入することにより、チャネル領域９
を挾んで形成されたソース領域及びドレイン領域のＮ⁺
型層５を形成する。Ｎ⁺型層５に関しては、例えば砒素
イオンをドーズ量６×１０¹⁵／ｃｍ²、注入エネルギー
５０ＫｅＶの条件で注入し、８５０℃で２０分間の熱処
理を加えることによって形成することができ、これによ
り約０.１５μｍの深さの拡散層が得られる。

【００２０】（Ｂ）次に、ゲート電極上から全面にＣＶ
Ｄ法によって３０００Å程度のＮＳＧ膜（不純物がドー
プされていないシリコン酸化膜）、さらにその上に５０
００Å程度のＢＰＳＧ膜（ボロンリンシリコンガラス
膜）などを堆積させることによって層間絶縁膜７を形成
する。層間絶縁膜７にはソース領域上とドレイン領域上
にコンタクトホール１１ａを写真製版とエッチングによ
り開口する。

【００２１】このとき、コンタクトホール部分の拡大断
面図（ｂ）に示されているように、コンタクトホール１
１ａを開口する領域がソース・ドレインの拡散領域５と
フィールド酸化膜６の端部にまたがるように設定する点
と、数十％のオーバーエッチをかけてコンタクトホール
底部に存在する熱酸化膜６’を除去し、その下のシリコ
ン基板表面を露出させる点に特徴がある。オーバーエッ
チ量はコンタクトホールを形成するための層間絶縁膜の
ジャストエッチ量を基準とし、その何％がオーバーエッ
チであるかを数値で表示している。オーバーエッチ量と
しては、例えばコンタクトホール径が０.４μｍで、そ
のコンタクトホールのアスペクト比（コンタクトホール
の深さ／径）が２程度の場合は５０％程度に設定するの
が適当である。

【００２２】図２、図３のようなコンタクトホール配列
にする場合は、拡散領域５とフィールド酸化膜６の領域
にまたがるコンタクトホール１１ａだけでなく、拡散領
域５内のみに配置されるコンタクトホール１１も存在す
る。しかし、どの実施例も写真製版やエッチングの処理
は同じもので、問題はない。

【００２３】（Ｃ）その後、基板表面側の全面にリン又
は砒素をイオン注入する。これによって、コンタクトホ
ール１１ａ（図２、図３の実施例ではコンタクトホール
１１も含まれる）を通って、コンタクトホール１１ａ下
方にＮ型層１０が形成される。注入不純物としては、後
工程であまり熱をかけたくない場合は、砒素よりも低温
で活性化できるリンを選択するとよいが、同一注入エネ
ルギー下ではリンの方が砒素に比べ投影飛程が大きくな
るために注入エネルギーを調節する必要がある。例え
ば、Ｎ型層１０の不純物分布をＮ⁺型層５と同じくらい
にしたい場合は、リンの注入エネルギーを３０ＫｅＶ程
度にすればよい。コンタクトホール１１ａ下方のＮ型層
１０における接合容量を抑えるために、不純物分布を深
くなだらかになるように制御するのが好ましいが、他の
要請とも合わせて注入及び活性化の条件を設定すればよ
い。その後、既知の技術により電極配線８を形成する。

【００２４】このようにして形成された図４（Ｃ）のＭ
ＯＳトランジスタにおいては、コンタクトホール底面に
おいて、コンタクトホール内のフィールド酸化膜は完全
に除去されてその下側のウエル２の表面が露出してお
り、またソース・ドレイン領域においてもその表面の高
さはもとの基板表面（この実施例の場合はウエル２の表
面）の高さよりも低くなっている。またフィールド酸化
膜が除去されたことによりコンタクトホール底面内に段
差が存在し、そのためコンタクトホールを従来のように
拡散領域上にのみ形成した場合と比べてコンタクト面積
が増大し、コンタクトホール１個当りのコンタクト抵抗
が低減されている。

【００２５】しかも、コンタクトホール底部にはコンタ
クトホールを経て注入された不純物によるＮ型層１０が
存在するため、電極配線８からウエル２、基板１へのリ
ークを防ぐことができ、アライメントずれにもある程度
のマージンを与えることができる。

【００２６】以上の実施例ではシングルドレイン構造の
Ｎチャネル型ＭＯＳトランジスタを例にして説明してい
るが、本発明はＰチャネル型ＭＯＳトランジスタは勿論
のこと、ＬＤＤ構造又はゲートオーバーラップ構造を有
するＭＯＳトランジスタや、さらには他の絶縁ゲート型
トランジスタにも適用することができ、それらの場合に
も上記の実施例の場合と同様の効果が得られる。

【００２７】

【発明の効果】本発明ではソース・ドレイン用の両拡散
領域にそれぞれ複数個ずつのコンタクトホールを設け、
それぞれのコンタクトホールの少なくとも１つはその拡
散領域と分離絶縁膜領域にわたって形成し、そのコンタ
クトホール内では分離絶縁膜を除去し、コンタクトホー
ル底部にはソース・ドレイン領域と同じ導電型の不純物
拡散層を形成したので、回路動作に多大な影響を及ぼす
拡散層の接合容量を低減させ、拡散領域の面積を増大さ
せることなく電流駆動力を向上させたり、コンタクト部
の寄生抵抗を低減させることにより、回路動作の向上を
図ることができる。 しかも、コンタクトホール底部に
はコンタクトホールを経て注入された不純物による拡散
層が存在するため、電極配線からウエルや基板へのリー
クを防ぐことができ、アライメントずれにもある程度の
マージンを与えることができる。

【００２８】ゲート電極が活性領域上で曲部を有するよ
うに形成すれば、拡散層の接合容量を増大させることな
くゲート幅を大きくすることができ、その結果、集積度
を下げることなく回路動作の向上を図ることができる。
ソース・ドレイン領域においてコンタクトホールをゲー
ト電極に沿って２列に配列し、一方の列は活性領域内に
位置させ、他方の列は活性領域と分離絶縁膜領域との境
界に位置させるとともに、一方の列の１個のコンタクト
ホールと他方の列でそのコンタクトホールに隣接する２
個のコンタクトホールはそれぞれの中心を結ぶと一方の
列の１個のコンタクトホールを頂点とする二等辺三角形
を構成する位置に配置すれば、ソース・ドレイン領域で
のコンタクトホール密度を高めることができるので、拡
散層の接合容量を増大させることなくコンタクト部の寄
生抵抗を低減することができ、集積度を下げることなく
回路動作の向上を図ることができる。

【図面の簡単な説明】

【図１】請求項１に対応した実施例を示す図であり、
（Ａ）は平面図、（Ｂ）はそのＸ−Ｘ’線位置での断面
図である。

【図２】請求項２に対応した実施例を示す平面図であ
る。

【図３】請求項３に対応した実施例を示す図である、
（Ａ）は平面図、（Ｂ）はコンタクトホールの配置を示
す平面図である。

【図４】請求項４に対応した製造方法を示す工程断面図
である。

【符号の説明】

１ Ｐ型シリコン基板 ２ Ｐ型ウエル ３ ゲート酸化膜 ４，４ａ ゲート電極 ５ ソース・ドレイン用の拡散領域 ６ フィールド酸化膜 ８ 電極配線 １１，１１ａ コンタクトホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者 進藤 泰之 東京都大田区中馬込１丁目３番６号 株式 会社リコー内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 分離絶縁膜で分離された半導体基板の活
   性領域のチャネル領域上に、ゲート絶縁膜を介して多結
   晶シリコンゲート電極が形成され、活性領域の基板表面
   にはチャネル領域を挾んでソース領域とドレイン領域の
   拡散領域が形成されているＭＯＳ型半導体装置におい
   て、 前記両拡散領域にはそれぞれ複数個ずつのコンタクトホ
   ールを介して電極配線が接続され、 両拡散領域においてそれぞれのコンタクトホールの少な
   くとも１つはその拡散領域と分離絶縁膜領域にわたって
   形成され、かつそのコンタクトホール内では分離絶縁膜
   が除去されているとともに、コンタクトホール底部には
   ソース・ドレイン領域と同じ導電型の不純物拡散層が形
   成されていることを特徴とするＭＯＳ型半導体装置。
2. 【請求項２】 ゲート電極が活性領域上で曲部を有する
   請求項１に記載のＭＯＳ型半導体装置。
3. 【請求項３】 ソース領域及びドレイン領域のそれぞれ
   において、コンタクトホールがゲート電極に沿って２列
   に配列され、かつ、一方の列は活性領域内に位置し、他
   方の列は活性領域と分離絶縁膜領域との境界に位置して
   おり、 ソース領域及びドレイン領域のそれぞれにおいて一方の
   列の１個のコンタクトホールと他方の列でそのコンタク
   トホールに隣接する２個のコンタクトホールはそれぞれ
   の中心を結ぶと一方の列の１個のコンタクトホールを頂
   点とする二等辺三角形を構成する位置に配置されている
   請求項１に記載のＭＯＳ型半導体装置。
4. 【請求項４】 第１導電型半導体基板の表面に活性領域
   を分離するための分離絶縁膜を形成し、活性領域の基板
   上にはチャネル領域とする部分の上にゲート絶縁膜を介
   してゲート電極を形成し、活性領域の基板表面にはチャ
   ネル領域を挾んで第２導電型のソース領域とドレイン領
   域を形成した後、以下の工程を含んで電極配線とのコン
   タクトを形成することを特徴とする半導体装置の製造方
   法。 （Ａ）ゲート電極上から基板全面に層間絶縁膜を堆積す
   る工程、（Ｂ）ソース領域とドレイン領域の両拡散領域
   にはそれぞれ複数個ずつのコンタクトホールが形成され
   るように、かつ両拡散領域においてそれぞれのコンタク
   トホールの少なくとも１つはその拡散領域と分離絶縁膜
   領域にまたがるようにコンタクトホール領域を設定し、
   そのコンタクトホール領域で層間絶縁膜をソース領域及
   びドレイン領域の基板と分離絶縁膜の下部の基板が露出
   するまでエッチングしてコンタクトホールを形成する工
   程、（Ｃ）前記コンタクトホールを通して基板に第２導
   電型不純物をイオン注入する工程、（Ｄ）その後、前記
   コンタクトホールを介してソース領域又はドレイン領域
   と接続される電極配線を形成する工程。