JPS60775A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多結晶シリコンを第１層とし金属あるいは金属
シリサイドを第２層をとするゲート拐料を有する半導体
装置およびその製造方法に関するものである。

従来例の構成とその問題点 半導体装置はますます高密度化すなわち微細化される傾
向にあシ、そのだめの様々な問題が明らかになってきて
いる。その問題点のひとつとして、従来用いられてきた
多結晶シリコンゲートテハケ−１・材料である多結晶シ
リコンの抵抗が高いため微細化されていくに従って配線
による信号の遅延をもたらすということがある。この配
線遅延についてはグー１１．ｆ１判を多結晶シリコンか
らよシ低抵抗である金属あるいは金属シリサイドあるい
はこれらと多結晶シリコンとの２層構造に置き換えるこ
とにより改善が図られている。

多結晶シリコンを低抵抗拐和に置き換える場合、多結晶
シリコンゲートプロセスの特長するいはプロセスの互換
性をできるかぎシ失なわないことが望寸しい。１．○○
○°Ｃ程度の耐熱性を有し、ソーヌ、ドレインのセルフ
ァライン拡散が可能であるという特長を持つＭＯやＷの
ような高融点金属や、上記２つの特長に加えて耐酸化性
と弗酸などに対する耐薬品性などの特長をもつ高融点金
属シリサイ１−゛が、ゲートの配線抵抗を低くする相和
として使われ始めている。しかしながら高融点金属や高
融点金属シリサイドを多結晶シリコンと単に置き換える
ことはできない。なぜなら、高融点金属あるいは高融点
金属シリサイド′は現在では原料としての純度が悪＜　
１□ランジヌクの動作に影響を与えるＮａイオンのよう
な可動イオンを含んでいること、またこれらの材料は多
結晶シリコンと仕事関係が異なることからトランジヌク
特性が変わるということがあるからである。このような
欠点を取り除くべく採用されているのが、多結晶シリコ
ンを第１Ｍ、高融点金属あるいは高尚１点金属シリサイ
Ｆを第２層とする２層構造である。この２層構造を採用
すれば、第１層目の多結晶シリコンの存在にｊＪ第２層
１１の拐和に含まれるアルカリイオン等ノ可動イオンの
拡散が防止でき、がっ１−ランシヌク特性は第１層目の
多結晶シリコンで規定されるだめ多結晶シリコンゲー１
−と変わらず、ゲート形成以外のプロセスは多結晶シリ
コングー１−プロセスと同様でよい。

上記の２層ゲーｌ−構造の従来プロセスの１例を第１図
に示ず。シリコノ基板１上にフィールド酸化膜２、ゲー
ト酸化膜３を形成したのち、約２，０００〜３，０００
人のＰ拡散された多結晶シリコン層４を形成する（第１
図ａ）。この多結晶シリコンへのＮ型不純物の導入は多
結晶シリコンの堆積時に同時に行なう場合もあシ、また
アンドープの多結晶シリコンを堆積したのちにＮ＋拡散
する場合もある。この多結晶シリコンへのＮ＋ドーピン
グは１〜ランンスク特性を安定化させるだめのものであ
る。　Ｎ＋拡散された多結晶シリコン」二に高融点金属
あるいは高融点金属シリサイド５を堆積する（ｂ）。た
とえば、約２０００〜３０００人のＭｏＳｉ２をヌパッ
タ法によシ堆積する。次にフォトレジヌトでゲートパタ
ーン形成し、２層膜をエツチングする（Ｃ）。ゲートパ
ターン形成ののち、たとえば第２層がＭｏＳｉ２の場合
には、１，０００°Ｃ；＋　３ｏ分の熱処理を窒素雰凹
気中で行ないＭｏＳｉ２の抵抗を下げる。その後の、ソ
ース・ドレイン６をイオン注入にて形成しく（１）、層
間絶縁膜形成、ＡＩ電極形成、バンシベーション膜形成
などは通常の多結晶シリコングー１−プロセスと同様で
ある。

先に述べたように２層構造にすると、高融点金属やその
シリサイドを単独で用いる場合に比べてすぐれた特長を
有するが、以下に述べるような問題点がある。そのひと
つが、ゲート酸化膜の耐圧の劣化である。半導体装置の
製造には現在一般的に９００℃以上の熱処理か必要とさ
れ、特にゲート利料としてＭｏ　Ｓｉ２．　ＷＳｉ２の
ような高融点金属シリサイドを用いる場合にはその抵抗
を下げるために約１，０００℃の熱処理が必要とされる
。　ゲート拐和形成後このような熱処理を加えると、ゲ
ート酸化膜の耐圧が劣化する。この耐圧劣化は、第１層
多結晶シリコンの膜厚に依存することが判明している。

第２図に２５０μｍ角のＭＯＳダイオード（ゲート酸化
膜厚３５０人）の耐圧の多結晶シリコン膜厚依存性を示
す。この図より、多結晶シリコン膜厚が約１，５００Å
以上でないとグー１〜酸化膜耐圧の歩留が急激に低下す
ることがわかる。半導体装置の微細化が問題となってき
ている現在、横方向の徽＃］化だけでなく、縦方向の微
細化または平坦化が必要とされている。ゲー１−とじて
２層構造を用いる場合、第２層目の高融点金属あるいは
高融点金属シリサイドもグー１−材和として抵抗を低く
するだめある程度の膜厚が必要とされるので第１層目の
多結晶シリコン層もできるだけ薄く形成することか望ま
れる。しかしながらグー１−酸化膜耐圧の問題の／こめ
これまでは２，０００Å以上の多結晶シリコン層が用い
られてきだ。

もうひとつの問題は、２層膜のエツチングである。フォ
トレシストをマスクにして２層膜を１度にドライエツチ
ングするが、ＣＦ４やＣＧ１４などのガスを用いる場合
、第１層のＮ゛拡散れた多結晶シリコンのエツチング速
度か、第２層の高融点金属や高融点金属シリサイドのエ
ツチング速度に比べて大きく、そのために第２層のパタ
ーンエッジの内側に第１層のエツチングが進行するサイ
ドエッチが生じ、第１図（ｃ）に示すようにアンダーカ
ットの状態となる。このアンダーカットが生じた場合、
エツチング後の層間絶縁膜やＡ１配線の形成時に段差を
おおいきれなくなる可能性が高く、半導体装置の歩留を
下げる原因となる。

ところで、本発明者は先に述べたゲート酸化膜耐圧が熱
処理時の多結晶シリコンのＮ型不純物の濃度に依存する
ことを見い出し、その結果第２層金属あるいは金属シリ
サイドを堆積する前の第１層多結晶シリコンのＮ型不純
物濃度を小さくすればゲート酸化膜耐圧の劣化を防ぐこ
とができることが判明した。この原因については、本発
明者は多結晶シリコンとその上層である金属あるいは金
属シリサイドとの界面反応に起因しておシ、多結晶シリ
コン表面の自然酸化膜の存在が耐圧劣化の原因であると
推定している。

また２層膜エツチングについても、多結晶シリコンの不
純物濃度が小さい程多結晶シリコンのエツチング速度が
小さくなり、アンダーカットを生しにくくすることがで
きることが判明した。

発明の目的 本発明は以上のような問題に鑑み、第１Ｍ多結晶シリコ
ン膜厚を３００人から１０００人としてもゲート酸化膜
耐圧の劣化を生ぜず、かつ加工しやすい低抵抗グー１−
配線を有する半導体装置およびその製造方法を提供する
ことを目的とする。

発明の構成 本発明は、ゲート絶縁膜上に第１層多結晶シリコンをア
ンドープで形成しアンドープの状態でその」二に金属あ
るいは金属シリサイドからなる第２層を形成する工程に
より、その後の熱処理によるゲート酸化膜耐圧劣化が防
げ、第１層多結晶シリコンを３００人から１０００人の
膜厚とすることができ、かつ２層膜を良好にエツチング
することを可能とする。丑だ、２層膜を形成した後にイ
オン注入法、気相拡散法、丑だけ固イ１」拡散法によシ
ネ鈍物をドーピングし、熱拡散することより、多結晶シ
リコンをＮ＋化し、多結晶シリコンゲーとと同様の安定
した１−ランジヌタ特性を得ることを可能とするもので
ある。

実施例の説明 第３図に本発明の実施例を示す。シリコン基板１上にフ
ィールド酸化膜２、ゲート酸化膜３形成の後、たとえば
膜厚１，０００Ａの多結晶シリコン４′をアンドープで
形成する（ａ）。

次にたとえば２，０００人のＭｏＳｉ２膜５をヌパソタ
法によシ堆積し、その上からたとえば燐を加速電圧７ｏ
ＫｅＶ、注入量３×１０１５ｃａ、−２テイオン注入了
する（ｂ）。この状態では多結晶シリコンはまだアンド
ープの状態である。フメトレシストでグー１〜パターン
を形成しそれをマスクに２層膜のエツチングを行なう（
Ｃ）。レジストを除去しだ後ＭｏＳｉ２膜６の抵抗を下
けるだめの熱処理をたとえば１０００°Ｃ＋３０分間窒
素雰囲気中で行なう。

この工程で多結晶シリコン４′は燐の熱拡散によりＮ″
ドープれたシリコン４となる（（１）。　こうして４．
６よシなるゲート電極が作成されるその後のソープ・ド
レイン６のイオン注入によ勺形成し、以降の工程は通常
の多結晶シリコンデー１−ブロセヌと同様である（ｅ）
。

以上に示しだような、本実施例を用いれば、第１層多結
晶シリコン膜厚が１５００Å以下でもゲート酸化膜耐圧
劣化を防ぐことができる。＠４図に第３図と同じＭＯＳ
ダイオードを本実施例の工程＼を用いて作成したときの
ゲ−１・酸化膜耐圧の多結晶シリコン膜厚依存性を示す
。多結晶シリコン膜厚を３００人まで薄くしても耐圧の
歩留はほぼ１００％であることが判明した。多結晶シリ
コン膜厚３００Å以下ではトランジスタ特性が多結晶シ
リコンによって規定されなくなシ、意味がなくなる。ま
た、多結晶シリコンのエツチング速度はＰ拡散されたも
のに比ベアンドープでは約半分となり、はぼＭｏＳｉ２
のエツチング速度と同程度となることから、アンターカ
ットを生しにくく、マスクパターンに忠実な２層膜パタ
ーンが形成できた。

なお、実施例では第２層の材料としてＭｏＳｉ２を用い
たが、ＭｏやＷのような金属や、ＷＳｉ２゜τ１Ｓｉ２
　、ＴａＳｉ２　のような金属シリサイドを用いてもよ
く、またこれらを組み合わせた複層構造でもよい。

また、２層膜形成後のドーピングにイオン注入を用いた
が、Ｐ　ＯＣ１ｓ　、Ｐ　Ｈｓなどを用いた気相拡散法
や、燐化ケイ素ガラス等を用いた同相拡散法によっても
よい。ドーピング種は燐に限らず、砒素等のＮ型不純物
または硼素等のＰ型不純物でもよい。

チャンネル長１．６μｍ１巾５μｍ　のテストトランジ
スターにおける７丁変動（△ＶＴ）を第５図に示す。信
頼性を試すＢＴテストは、１５０℃。

１０Ｖで行った。ポリシリコン層なしのＭｏＳｉ２単層
のものでは、実線１１に示すように１０００時間で１０
０ｍｖを越す変動があり、従来のポリシリコン層単層の
ものを示す実線１２に比べ非常に大きい。これに対して
、本発明におけるもの、ポリシリコン層１５００人（一
点鎖線１３）、３００人（点線１４）では、後者がやや
大きなりＴの変動を生じているが、共に従来のポリシリ
コン単層２のバラツキの範囲内にあった。

発明の効果 以上のように、本発明はゲート酸化膜上にアンドープの
多結晶シリコンを形成し、アンドープのままの状態でそ
の上に金属あるいは金属シリサイドを形成することによ
り、熱処理に起因するゲート酸化膜耐圧劣化を防ぐこと
ができる。その結果第１層多結晶シリコンの膜厚を従来
得られなかつた３０Ｑ人から１０００人と薄くすること
が可能となシ、ゲート月料の抵抗値を高くすることなく
半導体装置の平坦化に寄与するという効果が得られる。

また、多結晶シリコンがエツチング時にアンドープ状態
であることによシ、２層膜のエツチングにおいてアンダ
ーカットを生じることがなく、エツチングによる加工が
容易となる効果を得ることができる。そして、信頼性に
ついても問題のないことが確認された。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は従来プロセスの実施例を示した
断面図、第２図は従来プロセスによシ作製したＭＯＳダ
イオードのゲート酸化膜耐圧の多結晶シリコン膜厚依存
性を示す図、第３図（ａ）〜（８）は本発明によるプロ
セスの一実施例を示しだ断面図、第４図は本発明による
プロセスによシ作製したＭＯＳダイオードのゲート酸化
膜耐圧の多結晶シリコン膜厚依存性の改善例を示す図、
第６図（よ信頼性試験の結果を示す特性図である。 １・・・・・・シリコン基板、３・・・・・・ゲート酸
化、４・・・・・・Ｎ＋多形晶シリコン層、４′・・・
・・・アンドープ多結晶シリコン層、６・・・・・・金
属あるいは金属シリサイド層 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
２　図 珍媛り孔シ・）コン刃１４（，４） 第３図 １４図 吟夜１者−うり］ン月焚ノｊ（、ｉ） ＠９５図 一一一一一一一伽［１８関（ｈｒ）

Claims (1)

1. 【特許請求の範囲】 （１）半導体基板上にゲート絶縁膜を有し、前記絶縁膜
   上に、３００人から１０００人の膜厚である多結晶シリ
   コンを第１層とし、金属あるいは金属シリサイドの単層
   あるいは複数層からなる層を第２層として積層したゲー
   ト材料を有することを特徴とする半導体装置。 に））半導体基板上のゲート絶縁膜上に、多結晶シリ・
   ンよシなる第１一層（７）ｌに金属あるいは金属シリサ
   イドの単層あるいは複数層からなる第２層を形成したゲ
   ート材料を形成するに際し、前記第１層多結晶シリコン
   をアンドープの状態でその上に前記金属あるいは金属シ
   リサイドからなる第２層を形成する工程と、前記第２層
   を形成した後に前記ゲート利料に不純物をドーピングす
   る工程と、前記ドーピング工程の後に熱処理を行なう工
   程とを有することを特徴とする半導体装置の製造方法。 （３）金属あるいは金属シリサイドを高融点金属あるい
   は高融点金属シリサイドとする特許請求の＝　゛　−・
   −−ぐ　−　−７・ 範囲第２項記載の半導体装置の製造方法。 （４）　ゲート拐料への不純物ドーピングを、イオン注
   入法又は気相拡散法又は同相拡散法により行なうことを
   特徴とする特許請求の範囲第２項記載の半導体装置の製
   造方法。