JP2000114253A - 半導体酸化膜形成法 - Google Patents
半導体酸化膜形成法Info
- Publication number
- JP2000114253A JP2000114253A JP10278769A JP27876998A JP2000114253A JP 2000114253 A JP2000114253 A JP 2000114253A JP 10278769 A JP10278769 A JP 10278769A JP 27876998 A JP27876998 A JP 27876998A JP 2000114253 A JP2000114253 A JP 2000114253A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor
- gas
- oxygen
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 酸化膜と半導体の界面をより平坦で均一にし
た薄膜の半導体酸化膜を形成する製造方法を提供するこ
とを目的とする。 【解決手段】 表面を修飾された半導体表面を水蒸気及
び酸素ガスとの化学反応により酸化し、原子レベルの多
層酸化膜を形成する半導体酸化膜の形成方法において、
まず、水蒸気により表面第１層を酸化し、その後雰囲気
として半導体と反応しないガスと酸素分子ガス若しくは
酸素分子ガスのみを用いて表面より１層毎に酸化反応を
行い、その１層毎の酸化反応が終了する度に、半導体と
反応しないガスに対する酸素分子ガスの分圧比または半
導体表面の温度を、もしくは双方とも酸化膜の成長とと
もに上昇させることを特徴とする半導体酸化膜の形成方
法を提供する。
た薄膜の半導体酸化膜を形成する製造方法を提供するこ
とを目的とする。 【解決手段】 表面を修飾された半導体表面を水蒸気及
び酸素ガスとの化学反応により酸化し、原子レベルの多
層酸化膜を形成する半導体酸化膜の形成方法において、
まず、水蒸気により表面第１層を酸化し、その後雰囲気
として半導体と反応しないガスと酸素分子ガス若しくは
酸素分子ガスのみを用いて表面より１層毎に酸化反応を
行い、その１層毎の酸化反応が終了する度に、半導体と
反応しないガスに対する酸素分子ガスの分圧比または半
導体表面の温度を、もしくは双方とも酸化膜の成長とと
もに上昇させることを特徴とする半導体酸化膜の形成方
法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体装置
の製造方法に係わり、特に原子や分子により表面修飾さ
れた半導体表面に原子層レベルの多層酸化膜を形成する
工程に関する。
の製造方法に係わり、特に原子や分子により表面修飾さ
れた半導体表面に原子層レベルの多層酸化膜を形成する
工程に関する。
【０００２】
【従来の技術】各種半導体装置において半導体酸化膜は
絶縁膜として非常に大きな役割を有するため、その膜
質、形成方法について多くの研究が重ねられてきてい
る。半導体酸化膜の形成方法としては半導体表面を高温
で大気圧中の酸素分子ガスにさらす熱酸化工程が広く用
いられている。
絶縁膜として非常に大きな役割を有するため、その膜
質、形成方法について多くの研究が重ねられてきてい
る。半導体酸化膜の形成方法としては半導体表面を高温
で大気圧中の酸素分子ガスにさらす熱酸化工程が広く用
いられている。
【０００３】この熱工程において半導体の酸化過程は表
面より内部に向かって進行し、酸化膜が成長するととも
に酸化膜の界面は半導体の内部に移動していくことにな
る。酸化過程における酸化のメカニズムとしては酸素分
子の原子への解離とその解離した酸素原子と半導体原子
との化学結合の形成からなり、この反応は酸化膜と半導
体の界面付近で発生するため、界面が浅い時の初期酸化
においては反応律速となり反応は急激に進行する。しか
し、界面が深くなるにつれて酸素が表面より界面まで拡
散し移動する必要があるので、酸化反応は酸素の拡散律
速となり、酸化膜の成長が次第に遅くなる。
面より内部に向かって進行し、酸化膜が成長するととも
に酸化膜の界面は半導体の内部に移動していくことにな
る。酸化過程における酸化のメカニズムとしては酸素分
子の原子への解離とその解離した酸素原子と半導体原子
との化学結合の形成からなり、この反応は酸化膜と半導
体の界面付近で発生するため、界面が浅い時の初期酸化
においては反応律速となり反応は急激に進行する。しか
し、界面が深くなるにつれて酸素が表面より界面まで拡
散し移動する必要があるので、酸化反応は酸素の拡散律
速となり、酸化膜の成長が次第に遅くなる。
【０００４】反応律速である初期酸化過程においては、
酸素の化学吸着が急激に発生するため、温度による熱的
揺らぎなどにより場所により反応の進行が異なる場合が
多い。また、半導体表面の洗浄処理により、表面のダン
グリングボンドが他の原子や分子によって終端されるこ
ととなり、その後の製造工程中において低温での酸化が
妨げられることになる。このため、この表面終端された
半導体表面をそのまま熱酸化しようとすると当初より高
温による酸化が必要であり、１層目が酸化した後２層目
以降で急激に酸化が進行することになり、酸化の不均一
がいっそう拡大する原因ともなっていた。
酸素の化学吸着が急激に発生するため、温度による熱的
揺らぎなどにより場所により反応の進行が異なる場合が
多い。また、半導体表面の洗浄処理により、表面のダン
グリングボンドが他の原子や分子によって終端されるこ
ととなり、その後の製造工程中において低温での酸化が
妨げられることになる。このため、この表面終端された
半導体表面をそのまま熱酸化しようとすると当初より高
温による酸化が必要であり、１層目が酸化した後２層目
以降で急激に酸化が進行することになり、酸化の不均一
がいっそう拡大する原因ともなっていた。
【０００５】これに比べてその後の酸化膜の成長によっ
て酸化速度が低下するため、いわば不均一な構造の界面
が形成されたまま酸化が進行し、最終的に半導体と酸化
膜の間に不均一な界面が形成されてしまうことになって
いた。このようにして形成された酸化膜はバンドギャッ
プ中に界面付近での状態密度を比較的多く含むため、例
えばＭＯＳトランジスターのゲート絶縁膜に使用すると
しきい値電圧のばらつきが大きく半導体装置の信頼性の
低下につながっていた。
て酸化速度が低下するため、いわば不均一な構造の界面
が形成されたまま酸化が進行し、最終的に半導体と酸化
膜の間に不均一な界面が形成されてしまうことになって
いた。このようにして形成された酸化膜はバンドギャッ
プ中に界面付近での状態密度を比較的多く含むため、例
えばＭＯＳトランジスターのゲート絶縁膜に使用すると
しきい値電圧のばらつきが大きく半導体装置の信頼性の
低下につながっていた。
【０００６】
【発明が解決しようとする課題】このように、表面を修
飾された半導体表面を高温において大気圧で熱酸化を行
う方法では、均一な酸化膜界面の形成が難しく、不均一
な酸化膜界面が形成されてしまうという問題があった。
飾された半導体表面を高温において大気圧で熱酸化を行
う方法では、均一な酸化膜界面の形成が難しく、不均一
な酸化膜界面が形成されてしまうという問題があった。
【０００７】本発明は、この様に従来よりかかえていた
製造工程から生じる素子信頼性の問題を解決するために
なされたもので、酸化膜と半導体の界面をより平坦で均
一にした薄膜の半導体酸化膜を形成する製造方法を提供
することを目的とする。
製造工程から生じる素子信頼性の問題を解決するために
なされたもので、酸化膜と半導体の界面をより平坦で均
一にした薄膜の半導体酸化膜を形成する製造方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、表面を修飾された半導体表面を水蒸気及
び酸素ガスとの化学反応により酸化し、原子レベルの多
層酸化膜を形成する半導体酸化膜の形成方法において、
まず、水蒸気により表面第１層を酸化し、その後雰囲気
として半導体と反応しないガスと酸素分子ガス若しくは
酸素分子ガスのみを用いて表面より１層毎に酸化反応を
行い、その１層毎の酸化反応が終了する度に、半導体と
反応しないガスに対する酸素分子ガスの分圧比または半
導体表面の温度を、もしくは双方とも酸化膜の成長とと
もに上昇させることを特徴とする半導体酸化膜の形成方
法を提供する。
め、本発明は、表面を修飾された半導体表面を水蒸気及
び酸素ガスとの化学反応により酸化し、原子レベルの多
層酸化膜を形成する半導体酸化膜の形成方法において、
まず、水蒸気により表面第１層を酸化し、その後雰囲気
として半導体と反応しないガスと酸素分子ガス若しくは
酸素分子ガスのみを用いて表面より１層毎に酸化反応を
行い、その１層毎の酸化反応が終了する度に、半導体と
反応しないガスに対する酸素分子ガスの分圧比または半
導体表面の温度を、もしくは双方とも酸化膜の成長とと
もに上昇させることを特徴とする半導体酸化膜の形成方
法を提供する。
【０００９】上記の如く酸化工程を行うと、酸化工程の
初期の段階においては表面を修飾された表面第１層が水
蒸気により酸化される。これに伴い２層目以降の酸化が
容易となり、その後、酸素分圧が低くもしくは温度が低
いため、酸化は反応の活性エネルギーが低いまず第２層
まで進行する。その後、酸素分圧を上げるかもしくは温
度を上げることによりやや活性化エネルギーの高い第３
層まで酸化が進行する。このようにして、酸化が初期の
段階より層ごとに進行するため、酸化膜の成長とともに
酸素分子ガスの分圧比もしくは半導体表面の温度を上げ
ていくことにより、平坦で均一な界面の構造を保ったま
ま酸化膜が成長することになる。
初期の段階においては表面を修飾された表面第１層が水
蒸気により酸化される。これに伴い２層目以降の酸化が
容易となり、その後、酸素分圧が低くもしくは温度が低
いため、酸化は反応の活性エネルギーが低いまず第２層
まで進行する。その後、酸素分圧を上げるかもしくは温
度を上げることによりやや活性化エネルギーの高い第３
層まで酸化が進行する。このようにして、酸化が初期の
段階より層ごとに進行するため、酸化膜の成長とともに
酸素分子ガスの分圧比もしくは半導体表面の温度を上げ
ていくことにより、平坦で均一な界面の構造を保ったま
ま酸化膜が成長することになる。
【００１０】本発明の方法による酸化膜の形成に際して
は、まず、原子レベルで平坦な半導体表面が原子または
分子で終端されているのが望ましい。酸化工程に供され
る半導体の表面が平坦でなければ、形成される酸化膜の
界面も平坦でなくなる可能性が高い。
は、まず、原子レベルで平坦な半導体表面が原子または
分子で終端されているのが望ましい。酸化工程に供され
る半導体の表面が平坦でなければ、形成される酸化膜の
界面も平坦でなくなる可能性が高い。
【００１１】また、水蒸気による第一層の酸化膜を形成
する酸化工程を、室温において水蒸気分圧と酸化時間の
積を１０Ｔｏｒｒ・時間から１０3 Ｔｏｒｒ・時間で行
うのが望ましい。もし、工程温度を上げれば、この値を
さらに小さくすることができる。
する酸化工程を、室温において水蒸気分圧と酸化時間の
積を１０Ｔｏｒｒ・時間から１０3 Ｔｏｒｒ・時間で行
うのが望ましい。もし、工程温度を上げれば、この値を
さらに小さくすることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１３】図１は、本発明の一実施形態に係わる酸化
膜の形成方法に使用される酸化膜形成装置を示す。この
酸化膜形成装置は、複数の半導体基板１を支持するサセ
プタ２を収容する炉心管３により構成され、この炉心管
３には、雰囲気ガスとして酸素ガス源４と窒素ガス源５
と水蒸気源６と酸素ガスと窒素ガスと水蒸気を導入する
ガス導入口７とガスを排出するガス排出口８とを備えて
いる。酸素ガス源４と窒素ガス源５と水蒸気ガス源６に
はそれぞれバルブ９、１０、１１が取り付けられてお
り、ガス分圧の制御が可能とされている。炉心管３の周
囲には、ヒーター１２が配置され、温度制御装置によ
り、制御されるようになっている。
膜の形成方法に使用される酸化膜形成装置を示す。この
酸化膜形成装置は、複数の半導体基板１を支持するサセ
プタ２を収容する炉心管３により構成され、この炉心管
３には、雰囲気ガスとして酸素ガス源４と窒素ガス源５
と水蒸気源６と酸素ガスと窒素ガスと水蒸気を導入する
ガス導入口７とガスを排出するガス排出口８とを備えて
いる。酸素ガス源４と窒素ガス源５と水蒸気ガス源６に
はそれぞれバルブ９、１０、１１が取り付けられてお
り、ガス分圧の制御が可能とされている。炉心管３の周
囲には、ヒーター１２が配置され、温度制御装置によ
り、制御されるようになっている。
【００１４】まず、（１００）面を主面とするＳｉ基板
を希フッ酸処理し、図２に示すようにＳｉ基板のダング
リングボンドを水素により終端した構造を形成する。こ
の水素終端したＳｉ基板を炉心管３に設置し、室温にお
いて炉内雰囲気を窒素ガスのみにする。そこで、３０Ｔ
ｏｒｒの水蒸気を導入し、１時間さらす。これにより、
Ｓｉ基板の第一層めのバックボンドのすべてが酸化した
構造が出現し、図３に示すように第１層の酸化が終了す
る。
を希フッ酸処理し、図２に示すようにＳｉ基板のダング
リングボンドを水素により終端した構造を形成する。こ
の水素終端したＳｉ基板を炉心管３に設置し、室温にお
いて炉内雰囲気を窒素ガスのみにする。そこで、３０Ｔ
ｏｒｒの水蒸気を導入し、１時間さらす。これにより、
Ｓｉ基板の第一層めのバックボンドのすべてが酸化した
構造が出現し、図３に示すように第１層の酸化が終了す
る。
【００１５】そこで、バルブ１１を閉じ炉心内を窒素雰
囲気のみにしてから、基板温度を１０分間で５００℃ま
で上昇させ、１０-5Ｔｏｒｒ分圧の酸素ガスを混入させ
そのまま１０分間維持する。この操作により、図４に示
すように、Ｓｉ基板の表面より第２層までが完全に酸化
する。
囲気のみにしてから、基板温度を１０分間で５００℃ま
で上昇させ、１０-5Ｔｏｒｒ分圧の酸素ガスを混入させ
そのまま１０分間維持する。この操作により、図４に示
すように、Ｓｉ基板の表面より第２層までが完全に酸化
する。
【００１６】その後、酸素ガスの分圧を１０-3Ｔｏｒｒ
まで上げ、１０分間で７００℃まで上昇させ、この温度
のまま１０分間維持させると図５に示すようにＳｉ基板
の表面より第３層までが完全に酸化する。
まで上げ、１０分間で７００℃まで上昇させ、この温度
のまま１０分間維持させると図５に示すようにＳｉ基板
の表面より第３層までが完全に酸化する。
【００１７】その後、酸素分圧を大気と同じレベルにま
で上げ、基板温度を８５０℃にまで上げて３０分間さら
すと酸化反応は拡散律速となり、均一な界面構造を保っ
たまま酸化が進行し、界面構造が原子レベルで平坦な構
造の５０Ａ（オングストローム）の膜厚のシリコン酸化
膜が形成される。
で上げ、基板温度を８５０℃にまで上げて３０分間さら
すと酸化反応は拡散律速となり、均一な界面構造を保っ
たまま酸化が進行し、界面構造が原子レベルで平坦な構
造の５０Ａ（オングストローム）の膜厚のシリコン酸化
膜が形成される。
【００１８】なお、本実施例では、室温においてある蒸
気圧の水蒸気をある一定の時間導入したが、第１層が酸
化する限りにおいては、これらの組み合わせ方は無限の
種類の組み合わせ方が可能であり、酸化反応が起きるか
ぎり水以外の物質でも代替が可能である。
気圧の水蒸気をある一定の時間導入したが、第１層が酸
化する限りにおいては、これらの組み合わせ方は無限の
種類の組み合わせ方が可能であり、酸化反応が起きるか
ぎり水以外の物質でも代替が可能である。
【００１９】また、本実施例では、ある特定の条件で酸
素分圧を上昇させ、基板温度を上昇させていったが、こ
れらの組み合わせ方は酸化反応が層ごとに起きる限り、
無限の種類の組み合わせ方が可能である。
素分圧を上昇させ、基板温度を上昇させていったが、こ
れらの組み合わせ方は酸化反応が層ごとに起きる限り、
無限の種類の組み合わせ方が可能である。
【００２０】また、窒素ガスの代わりに半導体と反応し
ない限りにおいてあらゆるガス種、例えば、アルゴン等
の不活性ガスを用いることができる。また、半導体とし
ては、シリコン基板以外に酸化反応を起こすあらゆる半
導体の酸化膜形成に応用することができる。
ない限りにおいてあらゆるガス種、例えば、アルゴン等
の不活性ガスを用いることができる。また、半導体とし
ては、シリコン基板以外に酸化反応を起こすあらゆる半
導体の酸化膜形成に応用することができる。
【００２１】以上説明した酸化膜形成方法は、図６に示
すようなＭＯＳＦＥＴのゲート絶縁膜の形成に適用する
ことができる。即ち、図６に示すように、シリコン基板
１３にフィールド酸化膜１４を形成し、このフィールド
酸化膜１４により分離された素子領域表面に、ゲート酸
化膜１５及びゲート電極１６を形成し、イオン注入によ
りソース領域１７ａ及びドレイン領域１７ｂを形成し
て、ＭＯＳＦＥＴが得られる。この場合、膜厚５０オン
グストロームのゲート酸化膜１５を本発明の酸化膜形成
方法により形成することが出来る。
すようなＭＯＳＦＥＴのゲート絶縁膜の形成に適用する
ことができる。即ち、図６に示すように、シリコン基板
１３にフィールド酸化膜１４を形成し、このフィールド
酸化膜１４により分離された素子領域表面に、ゲート酸
化膜１５及びゲート電極１６を形成し、イオン注入によ
りソース領域１７ａ及びドレイン領域１７ｂを形成し
て、ＭＯＳＦＥＴが得られる。この場合、膜厚５０オン
グストロームのゲート酸化膜１５を本発明の酸化膜形成
方法により形成することが出来る。
【００２２】このようにして形成されたゲート酸化膜１
５は、その界面が極めて均一であり、その結果得られた
ＭＯＳＦＥＴは、しきい値電圧のばらつきが少なく、安
定した特性を示す。
５は、その界面が極めて均一であり、その結果得られた
ＭＯＳＦＥＴは、しきい値電圧のばらつきが少なく、安
定した特性を示す。
【００２３】
【発明の効果】以上説明したように、本発明では、第１
層のみを水蒸気により酸化して酸素ガスにその後の酸化
を容易にし、第２層以下では酸素ガスにより、酸化膜の
成長に伴って窒素ガス中の酸素ガスの分圧と基板温度を
上げていくことにより層毎の酸化膜の形成が可能とな
り、原子レベルで平坦な界面が形成されて、界面付近に
おけるバンドギャップ中の状態密度が大幅に減少し、例
えば、ＭＯＳトランジスターのゲート酸化膜として適用
した場合、しきい値電圧にばらつきの少なく均一で安定
した動作を行う素子の形成が可能となる。
層のみを水蒸気により酸化して酸素ガスにその後の酸化
を容易にし、第２層以下では酸素ガスにより、酸化膜の
成長に伴って窒素ガス中の酸素ガスの分圧と基板温度を
上げていくことにより層毎の酸化膜の形成が可能とな
り、原子レベルで平坦な界面が形成されて、界面付近に
おけるバンドギャップ中の状態密度が大幅に減少し、例
えば、ＭＯＳトランジスターのゲート酸化膜として適用
した場合、しきい値電圧にばらつきの少なく均一で安定
した動作を行う素子の形成が可能となる。
【００２４】なお、本発明では、第１層のみ水蒸気で酸
化しているため、水素終端された半導体表面でも比較的
低温で層毎の酸化が可能という利点がある。
化しているため、水素終端された半導体表面でも比較的
低温で層毎の酸化が可能という利点がある。
【図１】本発明の一実施形態におけるシリコン酸化膜の
初期酸化の製造工程を示す図である。
初期酸化の製造工程を示す図である。
【図２】本発明の一実施形態におけるシリコン酸化膜の
初期酸化の製造工程を示す図である。
初期酸化の製造工程を示す図である。
【図３】本発明の一実施形態におけるシリコン酸化膜の
初期酸化の製造工程を示す図である。
初期酸化の製造工程を示す図である。
【図４】本発明の一実施形態におけるシリコン酸化膜の
初期酸化の製造工程を示す図である。
初期酸化の製造工程を示す図である。
【図５】本発明の一実施形態におけるシリコン酸化膜の
初期酸化の製造工程を示す図である。
初期酸化の製造工程を示す図である。
【図６】本発明の方法により形成されたゲート酸化膜を
有するＭＯＳＦＥＴを示す断面図である。
有するＭＯＳＦＥＴを示す断面図である。
１ 半導体基板 ２ サセプタ ３ 炉心管 ４ 酸素ガス源 ５ 窒素ガス源 ６ 水蒸気源 ７ ガス導入口 ８ ガス排出口 ９、１０、１１バルブ １２ ヒーター １３ シリコン基板 １４ フィールド酸化膜 １５ ゲート酸化膜 １６ ゲート電極 １７ａ ソース領域、１７ｂドレイン領域
Claims (5)
- 【請求項１】 半導体表面を水蒸気及び酸素分子ガスと
の化学反応によって酸化し、酸化膜を形成する製造工程
において、最初に水蒸気によって半導体表面を酸化し、
その後雰囲気として半導体と反応しないガスと酸素分子
ガス若しくは酸素ガスのみを用い、表面より層毎の酸化
反応が終了する度に、半導体と反応しないガスに対する
酸素分子ガスの分圧比または半導体表面の温度、もしく
は双方とも酸化膜の成長とともに上昇させながら酸化工
程を行う半導体酸化膜形成法。 - 【請求項２】 半導体表面のダングリングボンドを半導
体原子以外の原子または分子により終端させてから半導
体表面の酸化反応を開始する請求項１記載の半導体酸化
膜形成法。 - 【請求項３】 第１ステップ目の水蒸気による酸化工程
を室温において水蒸気分圧と酸化時間の積を１０Ｔｏｒ
ｒ・時間から１０3 Ｔｏｒｒ・時間で行う請求項１記載
の半導体酸化膜形成法。 - 【請求項４】 第２ステップ目以降の酸素分子による酸
化工程についてはシリコン基板の温度または酸素分圧も
しくは双方とも前回のステップでの酸素分子による酸化
工程より高くして酸化反応を行う請求項１記載の半導体
酸化膜形成法。 - 【請求項５】 酸化膜の成長とともに酸化反応が拡散律
速に移行すれば、酸化工程を一定のガス分圧と一定の温
度のもとで行う請求項１記載の半導体酸化膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10278769A JP2000114253A (ja) | 1998-09-30 | 1998-09-30 | 半導体酸化膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10278769A JP2000114253A (ja) | 1998-09-30 | 1998-09-30 | 半導体酸化膜形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114253A true JP2000114253A (ja) | 2000-04-21 |
Family
ID=17601939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10278769A Pending JP2000114253A (ja) | 1998-09-30 | 1998-09-30 | 半導体酸化膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2799990A1 (fr) * | 1999-10-26 | 2001-04-27 | Mitel Semiconductor Ab | Procede et appareil pour l'oxydation controlee de materiaux |
| US6555407B1 (en) | 1999-10-26 | 2003-04-29 | Zarlink Semiconductor Ab | Method for the controlled oxidiation of materials |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
-
1998
- 1998-09-30 JP JP10278769A patent/JP2000114253A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2799990A1 (fr) * | 1999-10-26 | 2001-04-27 | Mitel Semiconductor Ab | Procede et appareil pour l'oxydation controlee de materiaux |
| US6555407B1 (en) | 1999-10-26 | 2003-04-29 | Zarlink Semiconductor Ab | Method for the controlled oxidiation of materials |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412246A (en) | Low temperature plasma oxidation process | |
| JP4401375B2 (ja) | 電子デバイス材料の製造方法 | |
| JP3746968B2 (ja) | 絶縁膜の形成方法および形成システム | |
| US20030068437A1 (en) | Method and apparatus for forming insulating film containing silicon oxy-nitride | |
| KR20020064517A (ko) | 박막 증착 방법 | |
| JP4582608B2 (ja) | 酸窒化ケイ素膜を製造する方法 | |
| JP2006269621A (ja) | Ａｌｄによる薄膜形成方法および装置 | |
| JP3233281B2 (ja) | ゲート酸化膜の形成方法 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| KR100810777B1 (ko) | 성막 방법 및 컴퓨터 판독 가능한 기록 매체 | |
| JP2000114253A (ja) | 半導体酸化膜形成法 | |
| JPH11307526A (ja) | 酸化膜の作製方法 | |
| JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
| JP2880993B1 (ja) | 半導体酸化膜の形成方法 | |
| TW569345B (en) | Method of manufacturing semiconductor device | |
| JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| JP4032889B2 (ja) | 絶縁膜の形成方法 | |
| JPH1126457A (ja) | 半導体装置のシリコンオキシニトライド膜形成方法 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
| JP3531672B2 (ja) | 金属酸化膜の形成方法 | |
| KR100549584B1 (ko) | 반도체 소자의 절연막 제조 방법 | |
| JPH05218006A (ja) | 絶縁膜形成方法 | |
| JP4283140B2 (ja) | 薄膜形成方法 |