JP4809653B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4809653B2
JP4809653B2 JP2005271208A JP2005271208A JP4809653B2 JP 4809653 B2 JP4809653 B2 JP 4809653B2 JP 2005271208 A JP2005271208 A JP 2005271208A JP 2005271208 A JP2005271208 A JP 2005271208A JP 4809653 B2 JP4809653 B2 JP 4809653B2
Authority
JP
Japan
Prior art keywords
heat treatment
film
temperature
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005271208A
Other languages
English (en)
Other versions
JP2007087978A (ja
Inventor
石琴 肖
和人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005271208A priority Critical patent/JP4809653B2/ja
Publication of JP2007087978A publication Critical patent/JP2007087978A/ja
Application granted granted Critical
Publication of JP4809653B2 publication Critical patent/JP4809653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体装置の製造方法に係り、特にMOSトランジスタのゲート絶縁膜に用いられるシリコン窒化膜の形成方法に関するものである。
シリコンMOSトランジスタのゲート絶縁膜として従来からシリコン酸化膜が用いられてきた。シリコン酸化膜はシリコン基板の熱酸化によって形成されるものであり、化学的に安定且つシリコン基板との界面における欠陥も少ないためこれを用いたMOSトランジスタの高性能・高信頼化に大きく寄与している。
しかしながら、近年における半導体ICの高速・高集積化に伴ってゲート絶縁膜の薄膜化が進行し、それに伴ってシリコン酸化膜に対しても1〜2nm程度の膜厚が要求されている。シリコン酸化膜の膜厚がこれだけ薄くなると、熱酸化工程中にピンホールその他の膜欠陥の影響を受けてゲート絶縁膜として用いたときの絶縁耐圧を保証することが難しく、また、薄いゲート絶縁膜に印加される高電界によりリーク電流が増加するという問題が生じてくる。さらに、CMOSトランジスタのゲート絶縁膜に用いた場合、P型ゲート電極材のポリシリコンにドープされるボロンが薄いシリコン酸化膜を通してシリコン基板側へ拡散しチャネル層の不純物濃度を変化させてしきい値電圧のシフト等のトランジスタ特性の変動を引き起こすという問題が生じてくる。
そこで、ゲート絶縁膜の薄膜化に対してはシリコン酸化膜に代わってシリコン窒化膜系の絶縁膜材料で対応することが提案されている。シリコン窒化膜は誘電率がシリコン酸化膜より大きいためゲート絶縁膜として用いたときにはより厚い膜厚で同一の電気的特性を実現することができピンホールその他の膜欠陥のデバイス特性へ与える影響を抑え易くなる。また、シリコン窒化膜はシリコン酸化膜に比べて膜密度が大きいため不純物拡散を抑制する機能が大きく、先に述べたCMOSトランジスタのゲート絶縁膜に適用した場合トランジスタ特性の安定化を図る上で有利である。
ゲート絶縁膜として用いるシリコン窒化膜はシリコン基板を直接窒化する方法、たとえばシリコン基板をN2ガスやNHガス等の窒素を含む雰囲気中で熱処理することにより形成される。熱処理温度は、通常、700〜1100℃の範囲に設定される。膜厚をより厚くするためにはさらにこの上にCVD法等を用いてシリコン窒化膜を堆積することも提案されている(特許文献1)。
しかしながら、直接窒化により形成したシリコン窒化膜には以下のような問題がある。一般にシリコン窒化膜の性質は膜中の窒素含有量に依存しており、窒素含有量がシリコン窒化膜の化学量論的組成に近づくほど誘電率は大きく且つ不純物拡散を抑制する機能が効果的に働くようになる。前述の直接窒化により形成されたシリコン窒化膜中の窒素含有量は熱処理温度が高いほど大きくなることが知られており、そのため、ゲート絶縁膜として形成する場合には熱処理温度をできるだけ高くすることが必要となるが、一方、熱処理温度を高くした場合、形成されたシリコン窒化膜の表面粗さが顕著になりゲート絶縁膜の膜厚が不均一になる。
また、シリコン基板上に形成したシリコン窒化膜はシリコン基板との界面に欠陥が発生し易くしきい値電圧のシフト等を引き起こし易いという問題があり、これを回避するためシリコン窒化膜とシリコン基板との界面に界面欠陥の少ないシリコン酸化膜を配した膜構造、たとえば、シリコン基板上にシリコン酸化膜・シリコン窒化膜・シリコン酸化膜を積層したONO膜を形成し単層のシリコン窒化膜に代えてゲート絶縁膜として用いる方法が知られている(特許文献2)。
ONO膜の形成に際しては、シリコン酸化膜、シリコン窒化膜をそれぞれCVD法等により積層形成する方法を用いることもできるが、この方法では工程数が多くなりコストや生産性の面で問題がある。そこで、シリコン基板上に熱酸化法によりシリコン酸化膜を形成し、その後窒素を含む雰囲気中で熱処理することによりシリコン酸化膜に窒素を導入する方法が知られている。この方法によればシリコン基板との界面にはシリコン酸化膜が配置されるため界面欠陥を小さくすることができるもののシリコン酸化膜中に充分な窒素を導入することが難しく、その上に形成したゲート電極材等からの不純物の拡散を防ぐ効果が十分でないという問題がある。
そこで、シリコン基板上にシリコン窒化膜を直接窒化等の方法により形成し、その後で酸化処理することによりONO膜を形成する方法が提案されている。シリコン基板とシリコン窒化膜の界面には格子間距離の違い等に基づいた大きなストレスが発生しており、このストレスが界面欠陥の原因となっているが、シリコン窒化膜の酸化処理時にはこれらの欠陥を含む界面領域がシリコン窒化膜自体より優先的に酸化される結果、シリコン窒化膜とシリコン基板との間にシリコン酸化膜が形成されることになる。この方法によれば、シリコン酸化膜を形成した後で膜中に窒素を導入する方法に比べて充分な窒素含有量を確保することができ、その結果、不純物の拡散防止機能が効果的に働くようになり、且つ誘電率を大きくする上でも有利である。
特開平5−55587号公報 特開2000−232170号公報
以上のように、シリコン基板上に直接窒化により形成したシリコン窒化膜、あるいは、このシリコン窒化膜を酸化処理することにより形成したONO膜はゲート絶縁膜の薄膜化の要求に応じて従来のシリコン酸化膜に代えて用いることができる。しかしながら直接窒化により形成したシリコン窒化膜自体には、依然として先に述べた問題が残っている。即ち、シリコン基板を窒素を含む雰囲気中で熱処理することによりシリコン窒化膜を形成する際、熱処理温度を低くするとシリコン窒化膜はシリコン基板上で均一に成長し膜厚均一性は高いものの窒素の導入量は制限されるため不純物拡散防止機能が低下し、逆に熱処理温度を高くすると窒素の導入量が増加し不純物拡散防止機能は改善されるもののシリコン基板上での膜表面粗さが顕著になり均一なゲート絶縁膜を形成することが難しくなる。
そこで、本発明は膜厚均一性に優れるとともに不純物拡散防止機能の高いシリコン窒化膜を形成することを目的とする。
上記課題の解決は、シリコン基板を窒素を含む雰囲気ガス中において第1の温度で熱処理し、続いて第1の温度より高い第2の温度で熱処理することにより前記シリコン基板上にシリコン窒化膜を形成する工程において、前記第1の温度での熱処理が、600℃、熱処理時間30秒、NH 3 ガス流量1slm、圧力0.1torr、で行われ、前記第2の温度での熱処理が、(1)750℃、熱処理時間5分、NH 3 ガス流量0.1slm、圧力2.6torr、又は、(2)850℃、熱処理時間15秒、NH 3 ガス流量0.1slm、圧力2.6torr、又は、(3)950℃、熱処理時間10秒、NH 3 ガス流量0.1slm、圧力2.6torr、のいずれかで行われること、を特徴とする前記シリコン窒化膜をゲート絶縁膜とする半導体装置の製造方法、
あるいは、シリコン基板を窒素を含む雰囲気ガス中において第1の温度で熱処理し、続いて第1の温度より高い第2の温度で熱処理し、続いて第2の温度より高い第3の温度で熱処理することにより前記シリコン基板上にシリコン窒化膜を形成する工程において、前記第1の温度での熱処理が、750℃、熱処理時間30秒、NH 3 ガス流量0.1slm、圧力0.1torr、で行われ、前記第2の温度での熱処理が、850℃、熱処理時間15秒、NH 3 ガス流量0.1slm、圧力2.6torr、で行われ、前記第3の温度での熱処理が、950℃、熱処理時間5秒、NH 3 ガス流量0.1slm、圧力2.6torr、で行われること、を特徴とする前記シリコン窒化膜をゲート絶縁膜とする半導体装置の製造方法によって達成される。
図1は窒素を含む雰囲気ガス中でシリコン基板を熱処理しシリコン窒化膜を形成する工程における熱処理プロセスを示したものであり、(a)は従来方法、(b)は本発明に係る方法を示している。同図(a)に示したように、従来の熱処理プロセスでは窒素を含む雰囲気中にシリコン基板を配置した状態で雰囲気温度を常温から上昇させ一定時間所定の熱処理温度T1に保持し、その後常温まで温度を低下させる。熱処理温度T1を膜厚均一性が損なわれない程度に低く設定した場合には窒素の導入量が制限されて不純物拡散防止機能が低下し、一方、熱処理温度を高く設定した場合、窒素の導入量が増加し化学量論的組成Siに近づくため不純物拡散防止機能は改善されるもののシリコン基板上での膜厚が不均一となる。そこで、本発明では、同図(b)に示したように、最初に熱処理温度を所定の値T2に保持しその後熱処理温度T2より高い熱処理温度T3に上昇させる。熱処理温度T2を膜厚均一性が損なわれない程度に低く設定するとともに熱処理温度T3を不純物拡散防止機能が損なわれない程度に高く設定することにより膜厚均一性に優れ且つ膜中の窒素濃度の高いシリコン窒化膜をシリコン基板上に形成することができるので、高速・高集積化に適したゲート絶縁膜を得ることが可能となる。
シリコン基板上に膜厚均一性に優れ且つ不純物拡散防止機能の高いシリコン窒化膜を簡単な工程で形成した。
シリコン基板をNHガス雰囲気中で本発明に係る熱処理プロセスを通すことによりシリコン窒化膜を形成し、従来の熱処理プロセスを用いて形成したシリコン窒化膜との膜質比較を行った。シリコン窒化膜の膜質は膜表面粗さ、膜中窒素含有量によって評価した。ここで、膜表面粗さはAFM(原子間力顕微鏡)を用いて測定した1μm×1μmの面積内における膜厚の平均自乗粗さRq(nm)で表すこととする。
図2は熱処理温度と膜厚の平均自乗粗さRqの関係をプロットしたものである。同図において、曲線aは従来の熱処理プロセスを用いたときの結果を示しており、横軸はこのときの熱処理温度を示している。熱処理温度以外の膜形成条件は形成されたシリコン窒化膜の膜厚が1nmとなるように設定した。即ち、曲線aにおいて、熱処理温度750℃のときには、熱処理時間5分、NHガス流量0.1 slm、圧力2.6 torr、熱処理温度が850℃のときには、熱処理時間15秒、NHガス流量0.1 slm、圧力2.6 torr、熱処理温度が950℃のときには、熱処理時間10秒、NHガス流量0.1 slm、圧力2.6 torrに設定した。これは同一膜厚における膜厚の平均自乗粗さRqの値によって膜質比較を容易に行えるようにしたものである。
図2中曲線bは本発明に係る熱処理プロセスを用いたときの結果を示している。本実施例では熱処理プロセスを2つのステップに分けて行い、最初の熱処理プロセス(1stステッププロセス)に続けて行う熱処理プロセス(2ndステッププロセス)の温度を高く設定する。ここでは、1stステッププロセスの熱処理温度を600℃で一定とし、2ndステッププロセスの熱処理温度を750℃、850℃、950℃と変化させた。曲線bに対する横軸の温度は2ndステッププロセスの熱処理温度を示している。曲線aと同じく熱処理温度以外の膜形成条件は膜厚が1nmとなるように設定している。即ち、1stステッププロセスにおいて熱処理温度600℃のとき、熱処理時間30秒、NHガス流量1 slm、圧力0.1 torrに設定しており、2ndステッププロセスにおいて熱処理温度750℃のとき、熱処理時間5分、NHガス流量0.1 slm、圧力2.6 torr、熱処理温度が850℃のとき、熱処理時間15秒、NHガス流量0.1 slm、圧力2.6 torr、熱処理温度が950℃のとき、熱処理時間10秒、NHガス流量0.1 slm、圧力2.6 torrに設定している。
一般に、ゲート絶縁膜における膜厚の平均自乗粗さRqは平均膜厚1 nmの10%以下、0.1nm以下にすることが望ましい。従来方法では曲線aに見られるように、750℃以上になると急激に膜厚の平均自乗粗さRqが増加し0.1nmを大きく越えるためゲート絶縁膜として用いることが難しくなる。一方、750℃以下に設定した場合には形成されたシリコン窒化膜の窒素含有量はRBSによる測定の結果、4〜10 atm%と小さく、この窒素含有量では不純物拡散防止機能が大きく低下しゲート絶縁膜として用いることが難しくなる。
一方、本発明に係る2ステッププロセスによれば、2ndステッププロセスの熱処理温度を850℃以上にした場合にも膜厚の平均自乗粗さRqは0.1nmを大きく越えることはなくゲート絶縁膜として十分な表面平滑度を維持することができ、また、膜中窒素含有量はRBSによる測定の結果、35 atm%以上となり十分な不純物拡散防止機能を有することがわかった。
さらに、以上のようにして形成されたシリコン窒化膜を熱酸化することによりシリコン基板上にONO膜を形成した。得られたONO膜はシリコン基板との界面にシリコン酸化膜が形成されているため界面欠陥が少なく、これによりシリコン窒化膜を単層でゲート絶縁膜として用いた場合に比べてしきい値電圧の変動の小さな特性の安定したトランジスタ特性を実現することが可能となる。
上記実施例では熱処理プロセスを2つのステップに分けて行ったが、これに限らず熱処理プロセスを2つ以上のステップに分けて行った場合にも従来方法に比べて優れた結果を得ることができる。例えば、熱処理温度を750℃、850℃、950℃の3ステップに分けて行うことによりシリコン窒化膜を形成したとき、膜厚の平均自乗粗さRqは0.106nmとなった。2ステッププロセスと同様に熱処理温度以外の膜形成条件は形成されたシリコン窒化膜の膜厚が1nmとなるように設定した。即ち、熱処理温度750℃のとき、熱処理時間30秒、NHガス流量0.1 slm、圧力0.1torr、熱処理温度が850℃のとき、熱処理時間15秒、NHガス流量0.1 slm、圧力2.6 torr、熱処理温度が950℃のとき、熱処理時間5秒、NHガス流量0.1 slm、圧力2.6 torrに設定した。
なお、上記実施例では窒素を含む雰囲気ガスとしてNHガスを用いたが、Nガス等を用いることもできる。
シリコン基板上に膜厚均一性及び不純物拡散防止機能に優れたシリコン窒化膜を形成することができるので、MOSトランジスタのゲート絶縁膜に適用することにより半導体ICの高速・高集積化に有効である。
従来の熱処理プロセスと本発明に係る熱処理プロセスを示す図。 熱処理温度と膜厚の平均自乗粗さRqの関係を示す図。

Claims (3)

  1. シリコン基板を窒素を含む雰囲気ガス中において第1の温度で熱処理し、続いて第1の温度より高い第2の温度で熱処理することにより前記シリコン基板上にシリコン窒化膜を形成する工程において、
    前記第1の温度での熱処理が、600℃、熱処理時間30秒、NH 3 ガス流量1slm、圧力0.1torr、で行われ、
    前記第2の温度での熱処理が、(1)750℃、熱処理時間5分、NH 3 ガス流量0.1slm、圧力2.6torr、又は、(2)850℃、熱処理時間15秒、NH 3 ガス流量0.1slm、圧力2.6torr、又は、(3)950℃、熱処理時間10秒、NH 3 ガス流量0.1slm、圧力2.6torr、のいずれかで行われること、を特徴とする前記シリコン窒化膜をゲート絶縁膜とする半導体装置の製造方法。
  2. シリコン基板を窒素を含む雰囲気ガス中において第1の温度で熱処理し、続いて第1の温度より高い第2の温度で熱処理し、続いて第2の温度より高い第3の温度で熱処理することにより前記シリコン基板上にシリコン窒化膜を形成する工程において、
    前記第1の温度での熱処理が、750℃、熱処理時間30秒、NH 3 ガス流量0.1slm、圧力0.1torr、で行われ、
    前記第2の温度での熱処理が、850℃、熱処理時間15秒、NH 3 ガス流量0.1slm、圧力2.6torr、で行われ、
    前記第3の温度での熱処理が、950℃、熱処理時間5秒、NH 3 ガス流量0.1slm、圧力2.6torr、で行われること、を特徴とする前記シリコン窒化膜をゲート絶縁膜とする半導体装置の製造方法。
  3. 前記シリコン窒化膜の形成工程に続き、酸素を含む雰囲気ガス中において所定温度で熱処理することにより前記シリコン窒化膜と前記シリコン基板の界面及び前記シリコン窒化膜の表面にそれぞれシリコン酸化膜あるいはシリコン酸窒化膜を形成する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
JP2005271208A 2005-09-16 2005-09-16 半導体装置の製造方法 Expired - Fee Related JP4809653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005271208A JP4809653B2 (ja) 2005-09-16 2005-09-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271208A JP4809653B2 (ja) 2005-09-16 2005-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007087978A JP2007087978A (ja) 2007-04-05
JP4809653B2 true JP4809653B2 (ja) 2011-11-09

Family

ID=37974703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271208A Expired - Fee Related JP4809653B2 (ja) 2005-09-16 2005-09-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4809653B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917303B2 (ja) * 1989-07-21 1999-07-12 ソニー株式会社 半導体装置の製造方法
US6492712B1 (en) * 1999-06-24 2002-12-10 Agere Systems Guardian Corp. High quality oxide for use in integrated circuits
JP3744889B2 (ja) * 2002-06-03 2006-02-15 三洋電機株式会社 半導体装置の製造方法
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007087978A (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4712560B2 (ja) 半導体装置の製造方法
JP4104834B2 (ja) Mis型電界効果トランジスタの製造方法
US7851383B2 (en) Method and system for forming a controllable gate oxide
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
TWI420601B (zh) 製造一氮化閘極介電層之方法
JP2009088440A (ja) 半導体装置及びその製造方法
JP3887364B2 (ja) 半導体装置の製造方法
JP2007194239A (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
US9159779B2 (en) Method of fabricating semiconductor device
US8501634B2 (en) Method for fabricating gate structure
JP4809653B2 (ja) 半導体装置の製造方法
JP3647785B2 (ja) 半導体装置の製造方法
JP2002222941A (ja) Mis型半導体装置及びその製造方法
JP4477981B2 (ja) 半導体装置の製造方法
JP2008205065A (ja) 半導体装置及びその製造方法
JPWO2006022175A1 (ja) 半導体装置及びその製造方法
JP5039396B2 (ja) 半導体装置の製造方法
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20100125464A (ko) 성막 방법 및 반도체 장치의 제조 방법
JP4607855B2 (ja) 半導体装置の製造方法
JP2005101503A (ja) 半導体装置及びその製造方法
CN100550321C (zh) 具有氮化层和氧化层的半导体器件的制造方法
US20080242114A1 (en) Thermal anneal method for a high-k dielectric
JP2006066503A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees