JP2007194239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007194239A
JP2007194239A JP2006008292A JP2006008292A JP2007194239A JP 2007194239 A JP2007194239 A JP 2007194239A JP 2006008292 A JP2006008292 A JP 2006008292A JP 2006008292 A JP2006008292 A JP 2006008292A JP 2007194239 A JP2007194239 A JP 2007194239A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon oxide
oxide film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006008292A
Other languages
English (en)
Other versions
JP4983025B2 (ja
Inventor
Yusuke Morizaki
祐輔 森▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006008292A priority Critical patent/JP4983025B2/ja
Publication of JP2007194239A publication Critical patent/JP2007194239A/ja
Application granted granted Critical
Publication of JP4983025B2 publication Critical patent/JP4983025B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】均一な膜厚でかつ局所的な表面粗さの小さいゲート絶縁膜を形成する。
【解決手段】シリコン基板表面に熱酸化または熱酸窒化によってシリコン酸化膜またはシリコン酸窒化膜を形成した後(ステップS1)、そのシリコン酸化膜表面またはシリコン酸窒化膜表面にプラズマ窒化処理を施す(ステップS2)。このプラズマ窒化処理により、そのシリコン酸化膜表面またはシリコン酸窒化表面に高活性な窒素原子を生成させて活性な状態にする。そして、プラズマ窒化処理後のシリコン酸化膜表面またはシリコン酸窒化表面を大気に曝露させないようにプラズマ窒化処理に連続してALD処理を施し、その上にシリコン窒化膜を堆積する(ステップS3)。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、とくにゲート絶縁膜にシリコン窒化膜を用いた半導体装置の製造方法に関する。
従来、MIS(Metal Insulator Semiconductor)型半導体装置においては、ゲート絶縁膜としてシリコン酸化膜が用いられてきた。近年、デバイスの高速化、高集積化に伴う配線等の微細化に基づいて、ゲート絶縁膜もスケーリング則の要請から薄膜化が進んでいる。現状では、ゲート絶縁膜の薄膜化は1nm程度にまで達しており、直接トンネル電流が増大することでゲートリーク電流などによる消費電力の増加が問題になっている。
こうしたゲートリーク電流を抑制するため、近年では、シリコン基板上に形成したシリコン酸化膜に窒素を導入したり、シリコン酸化膜上にシリコン窒化膜を積層したりして、ゲート絶縁膜の膜厚を薄く保ちつつその誘電率を増加させる方法が提案されている。このようにしてゲート絶縁膜内に窒素を含有させる場合、シリコン基板とゲート絶縁膜の間の界面特性を考慮すると、シリコン基板側にシリコン酸化膜、その上にシリコン窒化膜が形成された構造とする方が好ましい。
ところで、高集積化されたデバイスに用いられる半導体基板では、ゲート絶縁膜の薄膜化と同時に基板自体の大径化も進んでいることから、薄膜化されたシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜では、その面内均一性の確保が難しくなっている。とりわけ、300mmの大きな径をもつ半導体基板上に1nm程度の絶縁膜を成膜するとき、基板面における膜厚の均一性には十分な考慮が必要である。
そこで、大径の半導体基板に薄膜でゲート絶縁膜を構成する場合には、原料ガスの基板への飽和吸着を利用した原子層気相成長法(Atomic Layer Deposit、以下、ALD法という。)が用いられるようになってきている。下記特許文献1には、ALD法によるシリコン酸化膜上への窒化膜の形成方法が示されている。ここには、シリコン基板上に形成されたシリコン酸化膜などの上に、あるいはシリコン基板上に、ALD法により窒化珪素分子層を形成し、その後、アンモニアガス雰囲気中でアニールする方法が提案されている。
特開2004−6455号公報(段落番号[0008]〜[0013]参照)
ところが、従来、ALD法によってシリコン窒化膜を形成したとき、その局所領域での表面粗さが大きくなりやすいという問題点があった。
図10(A),(B)はそれぞれ窒素原子を堆積する前の酸化膜構造、およびALD法によるシリコン窒化膜の形成を継続したときの膜構造を示す模式図である。
シリコン基板100上のシリコン酸化膜110に直接ALD法によってシリコン窒化膜120を堆積しようとすると、その堆積初期にシリコン酸化膜110に対して、1層目のシリコン原子121の原料ガスが十分に吸着されない場合があった。これは、シリコン酸化膜110の表面状態が影響するためであり、シリコン酸化膜110の表面安定性が高く、原料ガスの均一な吸着が困難なためである。そして、同図(A)に示すように、シリコン酸化膜110上に1層目のシリコン原子121が不均一に堆積された状態のまま、続けて窒素原子122とシリコン原子121の堆積が行われた場合には、同図(B)に示すように、シリコン酸化膜110上にシリコン窒化膜120が不均一に積層されてしまうようになる。その結果、表面粗さの大きな膜が形成されやすくなり、そのような場合、要求されるデバイス特性や信頼性の条件を満たさない半導体装置が得られてしまう場合もある。
なお、このような問題は、シリコン酸化膜に替えてシリコン酸窒化膜を用い、その上にALD法を用いてシリコン窒化膜を形成しようとした場合にも同様に起こり得る。
本発明はこのような点に鑑みてなされたものであり、高品質のゲート絶縁膜を有する高性能でかつ信頼性の高い半導体装置の製造方法を提供することを目的とする。
本発明では、上記問題を解決するために、基板上にシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、前記シリコン酸化膜または前記シリコン酸窒化膜の表面にプラズマ窒化処理を行う工程と、前記プラズマ窒化処理後の前記シリコン酸化膜上または前記シリコン酸窒化膜上にALD法を用いてシリコン窒化膜を堆積する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、シリコン酸化膜表面またはシリコン酸窒化膜表面にプラズマ窒化処理を行った後、その処理後のシリコン酸化膜上またはシリコン酸窒化膜上に、ALD法を用いてシリコン窒化膜を堆積する。プラズマ窒化処理後のシリコン酸化膜表面またはシリコン酸窒化膜表面は、窒素ラジカルなどが生成されることによって化学的に活性な状態になるため、その表面にALD法を用いてシリコン窒化膜を堆積することにより、シリコン窒化膜がシリコン酸化膜上またはシリコン酸窒化膜上に均一性良く形成されるようになる。
本発明では、シリコン酸化膜表面またはシリコン酸窒化膜表面にプラズマ窒化処理を行った後に、ALD法によるシリコン窒化膜の堆積を行うようにした。これにより、均一な膜厚で局所的な凹凸の少ない絶縁膜を形成することができ、安定して動作する高性能かつ高信頼性の半導体装置が実現可能になる。
以下、図面を参照してこの発明の実施の形態について説明する。図1は半導体装置の製造方法を示す流れ図である。
この実施の形態では、シリコン酸化膜上へのALD法によるシリコン窒化膜の形成において、シリコン基板の熱酸化または熱酸窒化により、シリコン酸化膜またはシリコン酸窒化膜を形成する(ステップS1)。その後、形成されたそのシリコン酸化膜またはシリコン酸窒化膜の表面にプラズマ窒化処理を施す(ステップS2)。このプラズマ窒化処理により、そのシリコン酸化膜またはシリコン酸窒化膜の表面は、プラズマ窒化処理前に比べ、活性な状態になる。そして、そのプラズマ窒化処理によって活性化されたシリコン酸化膜表面またはシリコン酸窒化膜表面を大気に曝露させることなく、その表面活性状態が失われないように連続して、ALD法によるシリコン窒化膜の堆積を行う(ステップS3)。
つぎに、半導体装置の製造方法を具体的に説明する。図2ないし図6は半導体装置の製造工程を示す各工程の断面図である。
まず、図2に示す第1工程では、シリコン基板1に素子分離用の絶縁領域2を形成する。ここでは、STI(Shallow Trench Isolation)法を用いた場合を例示したが、LOCOS(LOCal Oxidation of Silicon)法を用いて素子分離を行ってもよい。なお、こうして形成された素子領域に、イオン注入とアニール工程を行って、動作電位をコントロールすることもある。
つぎに、図3に示す第2工程では、シリコン基板1上にゲート絶縁膜30を形成する。その際は、まず、シリコン基板1上にシリコン酸化膜31を熱酸化によって形成し、そのシリコン酸化膜31表面にプラズマ窒化処理を施して、その表面に後述するような反応活性な層(「プラズマ窒化層」という。図3ないし図6において図示せず。)を形成する。このプラズマ窒化処理には、NxOyの組成を有するガスを用いることができ、このようなガスであれば同等の効果が得られる。そして、このようなプラズマ窒化処理に続けてALD法によるシリコン窒化膜32の堆積を行い、シリコン酸化膜31上にプラズマ窒化層を介してシリコン窒化膜32を形成し、ゲート絶縁膜30を形成する。
なお、ここでは、シリコン基板1上にシリコン酸化膜31を形成するようにしたが、シリコン酸窒化膜を用いてもよい。シリコン酸窒化膜は、例えば一酸化窒素ガスの雰囲気でシリコン基板1を熱処理(熱酸窒化)することによって形成することができる。なお、シリコン酸窒化膜を用いた場合、それに含まれる窒素はシリコン基板1との境界面に局在しており、その表面は熱酸化によって得られるシリコン酸化膜31と同様の構造になる。したがって、シリコン酸窒化膜形成後は、上記のシリコン酸化膜31に対して行ったのと同様のプラズマ窒化処理が適用可能である。
図4に示す第3工程では、ゲート絶縁膜30の形成後、その上に多結晶シリコン、あるいは多結晶シリコンとゲルマニウムの混晶等でポリシリコンを成膜する。このポリシリコンを、パターニング後のフォトレジストをマスクにした反応性イオンエッチング(RIE:Reactive Ion Etching)によってエッチングし、図4に示すようなゲート電極4を形成する。なお、この後に、イオン注入と活性化アニール処理を行う場合もある。
つぎに、図5に示す第4工程では、シリコン酸化膜、もしくはシリコン窒化膜、あるいはその両方を組み合わせた絶縁膜などを成膜し、RIEにてエッチングすることで、ゲート電極4の側壁部分の側壁絶縁膜5を形成する。このときゲート絶縁膜30のうち、側壁絶縁膜5の形成後に露出する部分も除去される。このゲート絶縁膜30の除去は、プラズマを用いた処理であってもよい。
最後に、図6に示す第5工程では、イオン注入によるソース・ドレイン領域6を形成し、それらの活性化アニール処理を行う。
以降は常法に従い、層間絶縁膜、プラグ、パッドなどを形成し、半導体装置を完成する。
以下、上述した半導体装置の製造方法におけるプラズマ窒化処理について詳述する。
図7および図8はプラズマ窒化処理の前後における絶縁膜表面の原子構造の模式図である。
図7に示すように、シリコン基板1上のシリコン原子7に対し、例えば熱酸化によりシリコン酸化膜31が形成されると、シリコン酸化膜31中のシリコン原子7は酸素原子8と安定な結合状態をとり、シリコン酸化膜31表面は極めて化学的に安定な状態になる。そこで、このシリコン酸化膜31表面に対してプラズマ窒化処理を行うことにより、シリコン酸化膜31の表層のシリコン原子7と結合していた酸素原子8は、図8に示すように、化学的に活性な窒素ラジカル9などで置換される。このように、プラズマ窒化処理後、シリコン酸化膜31表面には、活性な窒素原子が存在するプラズマ窒化層が形成されるため、プラズマ窒化処理前のシリコン酸化膜31に比べて、化学的により活性な表面状態が得られるようになる。そして、このようにして活性な表面状態を有するシリコン酸化膜31に対してALD法を用いてシリコン窒化膜32を堆積する。
図9(A),(B)はシリコン酸化膜に対してプラズマ窒化処理を行った後にALD法によりシリコン窒化膜を形成する場合の膜構造の模式図である。
ここで、シリコン基板1上にシリコン酸化膜31を形成して、そのシリコン酸化膜31表面にプラズマ窒化処理を行った場合、そのプラズマ窒化処理後のシリコン酸化膜31表面、すなわち窒素ラジカルが存在しているプラズマ窒化層31aを大気に曝露させると、大気中の酸素原子がその窒素ラジカルと反応する。その酸素原子が膜中に取り込まれると、プラズマ窒化層31aの窒素原子と置き換わり、絶縁膜としての比誘電率が低下してしまうようになる。また、表面の活性状態が失われるため、その後の膜質の良いシリコン窒化膜32の形成も困難となる。
ALD法に使用する装置(ALD装置)では、成長温度300℃ないし550℃程度、シリコン原料ガスにジクロロシラン(SiH2Cl2)やテトラクロロシランガス(SiCl4)を用い、窒素原料ガスにアンモニア(NH3)を用いて、シリコン酸化膜31表面のプラズマ窒化層31a上にシリコン原子32aと窒素原子32bを交互に堆積していく。その際は、プラズマ窒化処理とALD処理に同一の処理装置を用い、プラズマ窒化層31aを大気に晒すことなく、窒素ラジカルによる活性状態を保持したまま、その表面に連続してALD処理を施す。これにより、プラズマ窒化層31a上には、シリコン原子32aと窒素原子32bが、同図(B)に示すように堆積されていき、比誘電率が高く、また膜質の良好なシリコン窒化膜32が形成されるようになる。
なお、ここではシリコン酸化膜31上にプラズマ窒化層31aを介してシリコン窒化膜32を形成する場合を例にして述べたが、シリコン酸化膜31に替えてシリコン酸窒化膜を用いた場合にも、同様のメカニズムでプラズマ窒化層31aが形成され、膜質の良好なシリコン窒化膜32を形成することが可能である。
また、プラズマ窒化処理のための装置とは別のALD装置を用いてシリコン窒化膜32を堆積させる場合でも、プラズマ窒化処理後の基板を真空容器に入れて真空中に保持するか、あるいは不活性ガス雰囲気下に置いたままALD装置に移送すれば、その基板を大気に晒すことなくALD処理を行うことができる。
このように、シリコン酸化膜31の形成後、ALD法によるシリコン窒化膜32の堆積前に、そのシリコン酸化膜31表面にプラズマ窒化処理を行って化学的に活性な状態にするとともに、その活性な状態を保持したままALD法によるシリコン窒化膜32の形成を行う。そのために、プラズマ窒化処理とALD処理とを同一処理装置内で連続して行う。また、プラズマ窒化処理後に別の装置に搬送してALD処理を行う場合には、プラズマ窒化処理後の基板を真空雰囲気下または不活性ガス雰囲気下で移送し、その表面の活性状態を保ったままALD法でシリコン窒化膜32を形成する。これにより、表面の局所的な粗さを小さく抑え、均一な膜厚を有するシリコン窒化膜32を形成することができる。
表1の2つの測定値は、プラズマ窒化処理の有無によるシリコン窒化膜の平均表面粗さ(Ra)の違いを示している。ここでは、いずれのシリコン窒化膜も、シリコン基板上に0.8nmの厚さに形成されたシリコン酸化膜の上に、ジクロロシランガスとアンモニアガスを用いてALD法により形成するが、一方についてはシリコン窒化膜の形成前にシリコン酸化膜に対してプラズマ窒化処理を行った。プラズマ窒化処理は、電力500ワットの条件で行い、このときの窒素原子の面密度はX線光電子分光法(XPS)による測定では約5×1015atoms/cm2であった。ALD法によるシリコン窒化膜形成後の平均表面粗さ(Ra)は、原子間力顕微鏡(AFM)により測定した。
Figure 2007194239
表1に示すように、プラズマ窒化処理が行われていない場合(プラズマ窒化処理なし)にはシリコン窒化膜の平均表面粗さが0.196nmであるのに対し、プラズマ窒化処理が行われた場合(プラズマ窒化処理あり)には0.140nmとなり、プラズマ窒化処理を行うことによるシリコン窒化膜の表面粗さの改善が認められた。これは、シリコン酸化膜表面にプラズマ窒化処理を行い、その表面を活性状態としておくことによって、そこに堆積されるシリコン窒化膜の局所構造が改善された結果である。
(付記1) 基板上にシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
前記シリコン酸化膜または前記シリコン酸窒化膜の表面にプラズマ窒化処理を行う工程と、
前記プラズマ窒化処理後の前記シリコン酸化膜上または前記シリコン酸窒化膜上にALD法を用いてシリコン窒化膜を堆積する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2) 前記シリコン窒化膜を堆積する工程においては、
前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面状態を維持したまま、前記ALD法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 前記プラズマ窒化処理を行う工程と前記シリコン窒化膜を堆積する工程とは、同一の処理装置内で実施することを特徴とする付記1または2記載の半導体装置の製造方法。
(付記4) 前記シリコン窒化膜を堆積する工程においては、
前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面を大気に曝露させることなく、前記ALD法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする付記1〜3記載の半導体装置の製造方法。
(付記5) 前記プラズマ窒化処理を行う工程後、前記シリコン窒化膜を堆積する工程までの間は、前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面を真空雰囲気下または不活性ガス雰囲気下に置くことを特徴とする付記1〜4記載の半導体装置の製造方法。
(付記6) 前記シリコン窒化膜を堆積する工程においては、
前記シリコン窒化膜を、原料にジクロロシランまたはテトラクロロシランと、アンモニアを用い、ALD法を用いて堆積することを特徴とする付記1〜5記載の半導体装置の製造方法。
(付記7) 前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程においては、
前記シリコン酸化膜を形成する場合には、熱酸化法を用いて前記シリコン酸化膜を形成し、前記シリコン酸窒化膜を形成する場合には、熱酸窒化法を用いて前記シリコン酸窒化膜を形成することを特徴とする付記1〜6記載の半導体装置の製造方法。
半導体装置の製造方法を示す流れ図である。 半導体装置の製造工程を示す第1工程の断面図である。 半導体装置の製造工程を示す第2工程の断面図である。 半導体装置の製造工程を示す第3工程の断面図である。 半導体装置の製造工程を示す第4工程の断面図である。 半導体装置の製造工程を示す第5工程の断面図である。 プラズマ窒化処理前における絶縁膜表面の原子構造の模式図である。 プラズマ窒化処理後における絶縁膜表面の原子構造の模式図である。 (A)はシリコン酸化膜に対してプラズマ窒化処理を行った後にALD法によりシリコン窒化膜を形成した状態、(B)はその後さらにALD法によるシリコン窒化膜形成を継続したときの膜構造を示す模式図である。 (A)はシリコン酸化膜上に直接ALD法によりシリコン窒化膜を形成した状態、(B)は、その後さらにALD法によるシリコン窒化膜形成を継続したときの膜構造を示す模式図である。
符号の説明
1 シリコン基板
2 絶縁領域
4 ゲート電極
5 側壁絶縁膜
6 ソース・ドレイン領域
7,32a シリコン原子
8 酸素原子
9 窒素ラジカル
30 ゲート絶縁膜
31 シリコン酸化膜
31a プラズマ窒化層
32 シリコン窒化膜
32b 窒素原子

Claims (5)

  1. 基板上にシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、
    前記シリコン酸化膜または前記シリコン酸窒化膜の表面にプラズマ窒化処理を行う工程と、
    前記プラズマ窒化処理後の前記シリコン酸化膜上または前記シリコン酸窒化膜上に原子層気相成長法を用いてシリコン窒化膜を堆積する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記シリコン窒化膜を堆積する工程においては、
    前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面状態を維持したまま、前記原子層気相成長法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記プラズマ窒化処理を行う工程と前記シリコン窒化膜を堆積する工程とは、同一の処理装置内で実施することを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記シリコン窒化膜を堆積する工程においては、
    前記プラズマ窒化処理後の前記シリコン酸化膜または前記シリコン酸窒化膜の表面を大気に曝露させることなく、前記原子層気相成長法を用いて前記シリコン酸化膜上または前記シリコン酸窒化膜上に前記シリコン窒化膜を堆積することを特徴とする請求項1〜3記載の半導体装置の製造方法。
  5. 前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程においては、
    前記シリコン酸化膜を形成する場合には、熱酸化法を用いて前記シリコン酸化膜を形成し、前記シリコン酸窒化膜を形成する場合には、熱酸窒化法を用いて前記シリコン酸窒化膜を形成することを特徴とする請求項1〜4記載の半導体装置の製造方法。
JP2006008292A 2006-01-17 2006-01-17 半導体装置の製造方法 Expired - Fee Related JP4983025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006008292A JP4983025B2 (ja) 2006-01-17 2006-01-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006008292A JP4983025B2 (ja) 2006-01-17 2006-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007194239A true JP2007194239A (ja) 2007-08-02
JP4983025B2 JP4983025B2 (ja) 2012-07-25

Family

ID=38449727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008292A Expired - Fee Related JP4983025B2 (ja) 2006-01-17 2006-01-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4983025B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US7592234B2 (en) 2006-08-07 2009-09-22 Elpida Memory, Inc. Method for forming a nitrogen-containing gate insulating film
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
JP2016131210A (ja) * 2015-01-14 2016-07-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9441294B2 (en) 2014-03-06 2016-09-13 Hitachi Kokusai Electric, Inc. Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232707B2 (ja) 2019-05-21 2023-03-03 トーソー株式会社 ブラケット構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275900A (ja) * 1997-01-28 1998-10-13 Toshiba Corp 半導体装置の製造方法
JP2003204060A (ja) * 2002-01-08 2003-07-18 Sony Corp 半導体装置の製造方法
JP2005509287A (ja) * 2001-08-31 2005-04-07 エーエスエム インターナショナル エヌ.ヴェー. 低温度におけるゲートスタック製造方法
US20050085092A1 (en) * 2003-10-16 2005-04-21 Adetutu Olubunmi O. Multi-layer dielectric containing diffusion barrier material
JP2006156626A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2008537848A (ja) * 2005-03-30 2008-09-25 東京エレクトロン株式会社 高誘電率誘電体層を形成する方法及びシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275900A (ja) * 1997-01-28 1998-10-13 Toshiba Corp 半導体装置の製造方法
JP2005509287A (ja) * 2001-08-31 2005-04-07 エーエスエム インターナショナル エヌ.ヴェー. 低温度におけるゲートスタック製造方法
JP2003204060A (ja) * 2002-01-08 2003-07-18 Sony Corp 半導体装置の製造方法
US20050085092A1 (en) * 2003-10-16 2005-04-21 Adetutu Olubunmi O. Multi-layer dielectric containing diffusion barrier material
JP2006156626A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2008537848A (ja) * 2005-03-30 2008-09-25 東京エレクトロン株式会社 高誘電率誘電体層を形成する方法及びシステム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US8105959B2 (en) 2006-04-06 2012-01-31 Elpida Memory, Inc. Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
US7592234B2 (en) 2006-08-07 2009-09-22 Elpida Memory, Inc. Method for forming a nitrogen-containing gate insulating film
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
KR101364834B1 (ko) * 2011-03-31 2014-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법
US9441294B2 (en) 2014-03-06 2016-09-13 Hitachi Kokusai Electric, Inc. Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20170103885A1 (en) 2014-06-25 2017-04-13 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10163625B2 (en) 2014-06-25 2018-12-25 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10229829B2 (en) 2014-06-25 2019-03-12 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US10497561B2 (en) 2014-06-25 2019-12-03 Kokusai Electric Corporation Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
JP2016131210A (ja) * 2015-01-14 2016-07-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9741555B2 (en) 2015-01-14 2017-08-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101827620B1 (ko) * 2015-01-14 2018-02-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
JP4983025B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4983025B2 (ja) 半導体装置の製造方法
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
TWI282141B (en) Semiconductor device and manufacturing method thereof
US20070224749A1 (en) Semiconductor device fabrication method
US20070093012A1 (en) Method for fabricating a gate dielectric of a field effect transistor
JP2004022902A (ja) 半導体装置の製造方法
US20070215975A1 (en) Method of fabricating semiconductor device
JP2011029478A (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2002359371A (ja) 半導体装置とその製造方法
US8389380B2 (en) Method for making a substrate of the semiconductor on insulator type with an integrated ground plane
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
CN103515194B (zh) 制造半导体器件的方法
TW454295B (en) Improved STI process by method of in-situ multilayer dielectric deposition
JP2004228457A (ja) 半導体装置の製造方法及び半導体基板の酸化方法
JP4007864B2 (ja) 半導体装置の製造方法
JP2006093242A (ja) 半導体装置の製造方法
JP2005317583A (ja) 半導体装置およびその製造方法
JP2010093170A (ja) 半導体装置の製造方法
JPH11297689A (ja) シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法
US9391133B2 (en) Capacitor and preparation method thereof
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
JP2008205136A (ja) 半導体装置及びその製造方法
JP2005277285A (ja) 半導体装置の製造方法
JP3932816B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4983025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees