KR101827620B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR101827620B1
KR101827620B1 KR1020160004957A KR20160004957A KR101827620B1 KR 101827620 B1 KR101827620 B1 KR 101827620B1 KR 1020160004957 A KR1020160004957 A KR 1020160004957A KR 20160004957 A KR20160004957 A KR 20160004957A KR 101827620 B1 KR101827620 B1 KR 101827620B1
Authority
KR
South Korea
Prior art keywords
film
gas
nitride film
substrate
initial
Prior art date
Application number
KR1020160004957A
Other languages
English (en)
Other versions
KR20160087776A (ko
Inventor
요시토모 하시모토
요시로 히로세
다츠루 마츠오카
가츠요시 하라다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160087776A publication Critical patent/KR20160087776A/ko
Application granted granted Critical
Publication of KR101827620B1 publication Critical patent/KR101827620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/086—Assembled boxes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32513—Sealing means, e.g. sealing between different parts of the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/081—Bases, casings or covers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/12—Distribution boxes; Connection or junction boxes for flush mounting
    • H02G3/121—Distribution boxes; Connection or junction boxes for flush mounting in plain walls
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/14—Fastening of cover or lid to box
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/18—Distribution boxes; Connection or junction boxes providing line outlets

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 형성하는 질화막의 조성의 제어성이나 막질 등을 향상시킨다. 표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 산소 함유막 상에 초기 막을 형성하는 공정과, 초기 막을 플라즈마 질화함으로써, 초기 막을 제1 질화막으로 개질하는 공정과, 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 제1 질화막 상에 제2 질화막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 가열된 기판에 대하여 원료와 질화제를 공급함으로써, 기판 상에 질화막을 형성하는 성막 처리가 행하여지는 경우가 있다.
본 발명의 목적은, 기판 상에 형성하는 질화막의 조성의 제어성이나 막질 등을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 상기 산소 함유막 상에 초기 막을 형성하는 공정과, 상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 공정과, 상기 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 상기 제1 질화막 상에 제2 질화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 질화막의 조성의 제어성이나 막질 등을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 컨트롤러 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍의 변형예 1을 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍의 변형예 2를 도시하는 도면이다.
도 7은 본 발명의 일 실시 형태의 성막 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍의 변형예 3을 도시하는 도면이다.
도 8의 (a)는 질화막의 성막 중에 계면 천이층이 형성되는 모습을, (b)는 질화막의 대부분이 계면 천이층에 의해 점유된 모습을 각각 도시하는 도면이다.
도 9의 (a)는 질화막의 성막 후에 표면 천이층이 형성되는 모습을, (b)는 질화막의 대부분이 표면 천이층에 의해 점유된 모습을 각각 도시하는 도면이다.
도 10의 (a)는 산소 함유막 상에 초기 막을 형성한 상태를, (b)는 초기 막을 제1 질화막으로 개질한 상태를, (c)는 제1 질화막 상에 제2 질화막을 형성한 상태를 각각 도시하는 도면이다.
도 11의 (a)는 산소 함유막 상에 초기 막을 형성한 상태를, (b)는 초기 막을 제1 질화막으로 개질한 상태를, (c)는 제1 질화막 상에 제2 질화막을 형성한 상태를, (d)는 제2 질화막의 표면을 개질한 상태를 각각 도시하는 도면이다.
도 12의 (a)는 산소 함유막의 표면을 개질한 상태를, (b)는 산소 함유막 상에 초기 막을 형성한 상태를, (c)는 초기 막을 제1 질화막으로 개질한 상태를, (d)는 제1 질화막 상에 제2 질화막을 형성한 상태를 각각 도시하는 도면이다.
도 13의 (a)는 산소 함유막의 표면을 개질한 상태를, (b)는 산소 함유막 상에 초기 막을 형성한 상태를, (c)는 초기 막을 제1 질화막으로 개질한 상태를, (d)는 제1 질화막 상에 제2 질화막을 형성한 상태를, (e)는 제2 질화막을 개질한 상태를 각각 도시하는 도면이다.
도 14는 산소 함유막 상에 형성한 질화막의 에칭 내성의 평가 결과를 도시하는 도면이다.
도 15의 (a)는 본 발명의 다른 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면으로서, (b)는 본 발명의 다른 실시 형태에서 바람직하게 사용되는 기판 처리 장치의 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면이다.
가열된 기판에 대하여 원료와 질화제를 공급해서 기판 상에 질화막을 형성하는 성막 처리를 행할 때, 기판의 표면에 산소(O) 함유막이 형성되어 있으면, 성막 처리의 진행 중에, 질화막 중 그 하층 부분, 즉, O 함유막과의 계면 부근에, O 함유막에 포함되어 있던 O가 도입되는(확산되는) 경우가 있다. 도 8의 (a)는 표면에 실리콘 산화막(SiO막)이 형성된 기판 상에 실리콘 질화막(SiN막)을 형성할 때, 막의 하층에 O가 도입되는 모습을 도시하는 도면이다. 도 8의 (a)는 편의상, 기판 상에 형성된 SiO막보다도 위의 부분을 발췌해서 나타내고 있다. 이 점은, 도 8의 (b), 도 9의 (a), 도 9의 (b), 도 10의 (a) 내지 도 10의 (c), 도 11의 (a) 내지 도 11의 (d), 도 12의 (a) 내지 도 12의 (d), 도 13의 (a) 내지 도 13의 (e)에서도 마찬가지이다. O를 포함하게 된 질화층(산질화층)은, 기판 상에 형성하려고 하는 막(O 비함유의 질화막)과는 조성이 상이한 층이며, 기판 상에 형성된 막의 불화수소(HF)에 대한 내성 등을 저하시키는 요인이 될 수 있다. 그 때문에, O를 포함하게 된 질화층을, 열화층(계면 열화층) 또는 천이층(계면 천이층)이라고도 칭한다. 계면 천이층은, 성막 처리가 완료된 후의 상온 하에서는 형성되기 어렵지만, 질화막의 성막 온도 등의 고온 하에서는 형성되는 경우가 있다.
O의 도입이 발생하는 범위, 즉, 계면 천이층의 두께는 30Å 정도이다. 그 때문에, O 함유막 상에 형성하는 질화막의 막 두께를 30Å 정도로 하면, 기판 상에 형성된 막의 대부분이 계면 천이층에 의해 점유되거나, 막 전체가 O를 포함하는 질화막으로 되거나 하는 경우가 있다. 도 8의 (b)는 질화막의 대부분이 계면 천이층에 의해 점유된 모습을 도시하는 도면이다. 이와 같이, 계면 천이층이 차지하는 비율이 큰 질화막은, O 비함유의 질화막과 비교하여, HF에 대한 내성 등이 크게 저하되어버리는 경우가 있다.
또한, 상술한 과제는, 최근의 미세화의 진전 중에, 발명자들의 예의 연구에 의해 처음으로 명확해진 신규 과제이다. 발명자들은, 상술한 과제를 해결하고자 예의 연구를 행한 결과, O 함유막 상에의 초기 막의 형성과, 이 초기 막을 플라즈마 질화함으로 인한 초기 막의 개질과, 개질된 초기 막 상에의 질화막의 형성을 행함으로써, 상술한 과제를 해결 가능하다는 지견을 얻었다. 본 발명은 이 지견에 기초해서 이루어진 것이다.
<본 발명의 일 실시 형태>
이하, 상술한 지견에 기초하는 본 발명의 일 실시 형태에 대해서, 도면을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 후술하는 바와 같이 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성되어 있다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)은, 예를 들어 석영 또는 SiC 등의 내열성 재료로 이루어진다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 이와 같이, 반응관(203)에는, 2개의 노즐(249a, 249b)과, 2개의 가스 공급관(232a, 232b)이 설치되어 있어, 처리실(201) 내에 복수 종류의 가스를 공급하는 것이 가능하게 되어 있다.
단, 본 실시 형태의 처리로(202)는 상술한 형태에 한정되지 않는다. 예를 들어, 반응관(203)의 하방에, 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을, 매니폴드의 측벽을 관통하도록 설치해도 된다. 이 경우, 매니폴드에, 후술하는 배기관(231)을 더 설치해도 된다. 이 경우에도, 배기관(231)을, 매니폴드가 아니라, 반응관(203)의 하부에 설치해도 된다. 이와 같이, 처리로(202)의 노구부를 금속제로 하고, 이 금속제의 노구부에 노즐 등을 설치해도 된다.
가스 공급관(232a, 232b)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 MFC(241c, 241d) 및 개폐 밸브인 밸브(243c, 243d)가 각각 설치되어 있다.
가스 공급관(232a)의 선단부에는, 노즐(249a)이 접속되어 있다. 노즐(249a)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 원 환상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승하도록 설치되어 있다. 즉, 노즐(249a)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249a)은, 처리실(201) 내에 반입된 각 웨이퍼(200)의 단부(주연부)의 측방에 웨이퍼(200)의 표면(평탄면)과 수직으로 설치되어 있다. 노즐(249a)은, L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측에서부터 타단측을 향해 상승하도록 설치되어 있다. 노즐(249a)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
가스 공급관(232b)의 선단부에는, 노즐(249b)이 접속되어 있다. 노즐(249b)은, 버퍼실(237) 내에 설치되어 있다. 버퍼실(237)은, 가스 분산 공간으로서도 기능한다. 버퍼실(237)은, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 원 환상의 공간에, 또한 반응관(203) 내벽의 하부로부터 상부에 걸치는 부분에, 웨이퍼(200)의 배열 방향을 따라서 설치되어 있다. 즉, 버퍼실(237)은, 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 버퍼실(237)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 설치되어 있다. 버퍼실(237)의 웨이퍼(200)와 인접하는 벽의 단부에는, 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
노즐(249b)은, 버퍼실(237)의 가스 공급 구멍(250c)이 형성된 단부와 반대측의 단부에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승하도록 설치되어 있다. 즉, 노즐(249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249b)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 웨이퍼(200)의 표면과 수직으로 설치되어 있다. 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승하도록 설치되어 있다. 노즐(249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은, 버퍼실(237)의 중심을 향하도록 개구되어 있다. 가스 공급 구멍(250b)은, 가스 공급 구멍(250c)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다. 버퍼실(237) 내와 처리실(201) 내의 차압이 작은 경우, 복수의 가스 공급 구멍(250b)의 개구 면적 및 개구 피치를, 상류측(하부)으로부터 하류측(상부)에 걸쳐 각각 동일하게 하면 된다. 또한, 버퍼실(237) 내와 처리실(201) 내의 차압이 큰 경우, 가스 공급 구멍(250b)의 개구 면적을 상류측으로부터 하류측을 향해서 서서히 크게 하거나, 가스 공급 구멍(250b)의 개구 피치를 상류측으로부터 하류측을 향해서 서서히 작게 하거나 하면 된다.
가스 공급 구멍(250b)의 각각의 개구 면적이나 개구 피치를, 상류측으로부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 가스 공급 구멍(250b)의 각각으로부터, 유속의 차는 있지만, 유량이 거의 동량인 가스를 분출시키는 것이 가능하게 된다. 그리고, 이들 복수의 가스 공급 구멍(250b)의 각각으로부터 분출하는 가스를, 일단, 버퍼실(237) 내에 도입함으로써, 버퍼실(237) 내에서 가스의 유속 차의 균일화를 행하는 것이 가능하게 된다. 복수의 가스 공급 구멍(250b)의 각각으로부터 버퍼실(237) 내에 분출한 가스는, 버퍼실(237) 내에서 각 가스의 입자 속도가 완화된 후, 복수의 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출한다. 복수의 가스 공급 구멍(250b)의 각각으로부터 버퍼실(237) 내에 분출한 가스는, 가스 공급 구멍(250c)의 각각으로부터 처리실(201) 내에 분출할 때는, 균일한 유량과 유속을 갖는 가스가 된다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 원 환상의 세로로 긴 공간 내, 즉, 원통 형상의 공간 내에 배치한 노즐(249a, 249b) 및 버퍼실(237)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b) 및 버퍼실(237)에 각각 개구된 가스 공급 구멍(250a 내지 250c)으로부터, 웨이퍼(200)의 근방에서 비로소 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있어, 각 웨이퍼(200)에 형성되는 박막의 막 두께 균일성을 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 잔류 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한정되는 것은 아니다.
가스 공급관(232a)으로부터는, 소정 원소를 갖는 원료 가스(제1, 제2 원료)로서, 예를 들어 소정 원소로서의 Si 및 할로겐 원소를 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
할로실란 원료 가스란, 기체 상태의 할로실란 원료, 예를 들어 상온 상압 하에서 액체 상태인 할로실란 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 할로실란 원료 등이다. 할로실란 원료란, 할로겐기를 갖는 실란 원료이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란 원료는, 할로겐화물의 1종이라고도 할 수 있다. 본 명세서에서 「원료」라는 말을 사용한 경우에는, 「액체 상태인 액체 원료」를 의미하는 경우, 「기체 상태인 원료 가스」를 의미하는 경우, 또는, 그 양쪽을 의미하는 경우가 있다.
할로실란 원료 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란 원료 가스를 사용할 수 있다. 클로로실란 원료 가스로서는, 예를 들어 헥사 클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. HCDS와 같이 상온 상압 하에서 액체 상태인 액체 원료를 사용하는 경우에는, 액체 상태의 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(HCDS 가스)로서 공급하게 된다.
가스 공급관(232b)으로부터는, 원료 가스와는 화학 구조(분자 구조)가 상이한 반응 가스로서, 예를 들어 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 질화수소계 가스를 사용할 수 있다. 질화수소계 가스는, N 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에 있어서, 질화제(제1, 제2 질화제), 즉, 질화 가스(N 소스)로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 탄소(C) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스를 사용할 수 있다. 탄화수소계 가스는, C 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에 있어서 C 소스로서 작용한다. 탄화수소계 가스로서는, 예를 들어 프로필렌(C3H6) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 후술하는 성막 처리에 있어서, 산화제, 즉, 산화 가스(O 소스)로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료 가스와는 화학 구조가 상이한 반응 가스로서, 예를 들어 붕소(B) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. B 함유 가스로서는, 예를 들어 보란계 가스를 사용할 수 있다.
보란계 가스란, 기체 상태의 보란 화합물, 예를 들어 상온 상압 하에서 액체 상태인 보란 화합물을 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 보란 화합물 등이다. 보란 화합물에는, B와 할로겐 원소를 포함하는 할로보란 화합물, 예를 들어 B 및 Cl을 포함하는 클로로보란 화합물이 포함된다. 또한, 보란 화합물에는, 모노보란(BH3)이나 디보란(B2H6)과 같은 보란(붕화수소)이나, 보란의 H를 다른 원소 등으로 치환한 형태의 보란 화합물(보란 유도체)이 포함된다. 보란계 가스는, 후술하는 성막 처리에 있어서 B 소스로서 작용한다. 보란계 가스로서는, 예를 들어 트리클로로보란(BCl3) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232a)으로부터 원료 가스를 공급하는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 가스 공급계가 구성된다. 노즐(249a)을 원료 가스 공급계에 포함해서 생각해도 된다. 원료 가스 공급계를 원료 공급계라고 칭할 수도 있다. 가스 공급관(232a)으로부터 할로실란 원료 가스를 공급하는 경우, 원료 가스 공급계를, 할로실란 원료 가스 공급계, 또는, 할로실란 원료 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 N 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, N 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 N 함유 가스 공급계에 포함해서 생각해도 된다. N 함유 가스 공급계를, 질화제 공급계, 또는, 질화 가스 공급계라고 칭할 수도 있다. 가스 공급관(232b)으로부터 질화수소계 가스를 공급하는 경우, N 함유 가스 공급계를, 질화수소계 가스 공급계, 질화수소 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 C 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, C 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 C 함유 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232b)으로부터 탄화수소계 가스를 공급하는 경우, C 함유 가스 공급계를, 탄화수소계 가스 공급계, 또는, 탄화수소 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 O 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, O 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 O 함유 가스 공급계에 포함해서 생각해도 된다. O 함유 가스 공급계를, 산화제 공급계, 또는, 산화 가스 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 B 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, B 함유 가스 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 B 함유 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232b)으로부터 보란계 가스를 공급하는 경우, B 함유 가스 공급계를, 보란계 가스 공급계, 보란 화합물 공급계, 또는, 보란 화합물 가스 공급계라고 칭할 수도 있다.
N 함유 가스 공급계, C 함유 가스 공급계, O 함유 가스 공급계, B 함유 가스 공급계 중 어느 하나, 또는, 모든 가스 공급계를, 반응 가스 공급계, 또는, 리액턴트 공급계라고 칭할 수도 있다. 또한, 원료 가스 공급계, 반응 가스 공급계를 총칭하여, 성막 가스 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다. 불활성 가스 공급계를, 퍼지 가스 공급계, 희석 가스 공급계, 또는, 캐리어 가스 공급계라고 칭할 수도 있다.
버퍼실(237) 내에는, 도 2에 도시한 바와 같이, 도전체로 이루어지고, 가늘고 긴 구조를 갖는 2개의 막대 형상 전극(269, 270)이, 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적층 방향을 따라서 배치되어 있다. 막대 형상 전극(269, 270)의 각각은, 노즐(249b)과 평행하게 설치되어 있다. 막대 형상 전극(269, 270)의 각각은, 상부로부터 하부에 걸쳐 전극 보호관(275)에 의해 덮임으로써 보호되어 있다. 막대 형상 전극(269, 270) 중 어느 한쪽은, 정합기(272)를 통해서 고주파 전원(273)에 접속되고, 다른 쪽은, 기준 전위인 접지에 접속되어 있다. 정합기(272)를 통해서 고주파 전원(273)으로부터 막대 형상 전극(269, 270) 사이에 고주파(RF) 전력을 인가함으로써, 막대 형상 전극(269, 270) 사이의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 막대 형상 전극(269, 270), 전극 보호관(275)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원이 구성된다. 정합기(272), 고주파 전원(273)을 플라즈마원에 포함해서 생각해도 된다. 플라즈마원은, 후술하는 바와 같이, 가스를 플라즈마 여기, 즉, 플라즈마 상태로 여기(활성화)시키는 플라즈마 여기부(활성화 기구)로서 기능한다.
전극 보호관(275)은, 막대 형상 전극(269, 270)의 각각을 버퍼실(237) 내의 분위기와 격리시킨 상태에서 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 전극 보호관(275)의 내부의 O 농도가 외기(대기)의 O 농도와 동일 정도이면, 전극 보호관(275) 내에 각각 삽입된 막대 형상 전극(269, 270)은, 히터(207)에 의한 열로 산화되어버린다. 전극 보호관(275)의 내부에 N2 가스 등의 불활성 가스를 충전해 두거나, 불활성 가스 퍼지 기구를 사용해서 전극 보호관(275)의 내부를 N2 가스 등의 불활성 가스로 퍼지함으로써, 전극 보호관(275)의 내부의 O 농도를 저감시켜, 막대 형상 전극(269, 270)의 산화를 방지할 수 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 반응관(203)의 하단에 수직 방향 하측부터 맞닿도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강하도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 즉, 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를, 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세로 또한 서로 중심을 정렬시킨 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단, 본 실시 형태는 상술한 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통 형상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것으로, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히, 프로그램이라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. RAM(121b)는, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 고주파 전원(273), 정합기(272), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 프로세스 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 고주파 전원(273)에 의한 전력 공급, 정합기(272)에 의한 임피던스 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)를 준비하고, 이 외부 기억 장치(123)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태의 컨트롤러(121)를 구성할 수 있다. 단, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(123)를 통해서 공급하는 경우에 한정되지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(123)를 통하지 않고 프로그램을 공급하도록 해도 된다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히, 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 시퀀스 예에 대해서, 도 4, 도 10의 (a) 내지 도 10의 (c)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
표면에 O 함유막으로서의 실리콘 산화막(SiO2막, 이하, 간단히 SiO막이라고도 칭함)(200a)이 형성된 기판으로서의 웨이퍼(200)에 대하여 제1 원료로서의 HCDS 가스와 제1 질화제로서의 NH3 가스를 공급하여, SiO막(200a) 상에 초기 막(210a)을 형성하는 스텝 1과,
초기 막(210a)을 플라즈마 질화함으로써, 초기 막(210a)을 제1 질화막으로서의 실리콘 질화막(제1 SiN막)(210b)으로 개질하는 스텝 2와,
웨이퍼(200)에 대하여 제2 원료로서의 HCDS 가스와 제2 질화제로서의 NH3 가스를 공급하여, 제1 SiN막(210b) 상에 제2 질화막으로서의 실리콘 질화막(제2 SiN막)(210c)을 형성하는 스텝 3을 행한다.
또한, 본 실시 형태에서는, 제1 원료가 제2 원료와 동일한 분자 구조를 갖고, 제1 질화제가 제2 질화제와 동일한 분자 구조를 갖는 예를 나타내고 있다.
본 명세서에서는, 상술한 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 또한, 이하의 실시 형태나 변형예나 다른 실시 형태의 설명에서도 마찬가지의 표기를 사용하는 것으로 한다.
(HCDS→NH3)×m→NH3 *→(HCDS→NH3)×n ⇒ SiN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 마찬가지이며, 그 경우, 상기 설명에서, 「웨이퍼」를 「기판」으로 치환해서 생각하면 된다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
또한, 웨이퍼(200)의 표면의 적어도 일부에는, O 함유막으로서, SiO막(200a)이 미리 형성되어 있다(도 10의 (a) 참조). SiO막(200a)은, 후술하는 스텝 1에서 초기 막(210a)을 형성할 때, 바탕막의 적어도 일부가 된다. SiO막(200a)은, 웨이퍼(200)의 표면 전역을 덮도록 형성되어 있어도 되고, 그 일부만을 덮도록 형성되어 있어도 된다. 또한, O 함유막으로서는, SiO막(200a) 외에, 예를 들어 실리콘 산질화막(SiON막), 실리콘 산탄화막(SiOC막), 실리콘 산탄질화막(SiOCN막) 등의 Si계의 O 함유막이나, 알루미늄 산화막(AlO막), 하프늄 산화막(HfO막), 지르코늄 산화막(ZrO막), 티타늄 산화막(TiO막) 등의 금속계의 O 함유막, 즉, 고유전율 절연막(High-k막)이 형성되어 있어도 된다. 여기에서 말하는 O 함유막(산화막, 산질화막, 산탄화막, 산탄질화막)에는, 예를 들어 CVD 처리, 플라즈마 CVD 처리, 열산화 처리, 열산질화 처리, 플라즈마 산화 처리, 플라즈마 산질화 처리 등의 소정의 처리를 실시함으로써 의도적으로 형성된 막 외에, 반송 중 등에 대기에 폭로되거나 함으로써 자연스럽게 형성된 자연 산화막 등이 포함된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(스텝 1: 초기 막 형성)
그 후, 다음의 2개의 서브 스텝, 즉, 서브 스텝 1a, 1b를 순차적으로 실행한다.
[서브 스텝 1a]
이 서브 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다.
밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)를 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급되게 된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, MFC(241c)에 의해 유량 조정되어, HCDS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
또한, 버퍼실(237) 내나 노즐(249b) 내에의 HCDS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
MFC(241a)로 제어하는 HCDS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 유량으로 한다. MFC(241c, 241d)로 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. HCDS 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도가 되는 온도로 설정한다.
웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDS가 화학 흡착되기 어려워져, 실용적인 성막 속도가 얻어지지 않게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 웨이퍼(200)의 온도를 300℃ 이상, 나아가 350℃ 이상으로 함으로써 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능하게 되어, 보다 충분한 성막 속도가 얻어지게 된다.
웨이퍼(200)의 온도가 700℃를 초과하면, CVD 반응이 너무 강해짐(과잉 기상 반응이 발생함)으로써, 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해져버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있음으로써, 막 두께 균일성의 악화를 억제할 수 있어, 그 제어가 가능하게 된다. 특히, 웨이퍼(200)의 온도를 650℃ 이하, 나아가 600℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워져, 그 제어가 용이하게 된다.
따라서, 웨이퍼(200)의 온도는 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 최표면, 즉, SiO막(200a) 상에 제1층으로서, 예를 들어 1 원자층 미만 내지 수 원자층의 두께의 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층이어도 되고, HCDS의 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
Cl을 포함하는 Si층이란, Si에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐져서 생긴 Cl을 포함하는 Si 박막도 포함하는 총칭이다. Si에 의해 구성되고 Cl을 포함하는 연속적인 층을, Cl을 포함하는 Si 박막이라고 하는 경우도 있다. Cl을 포함하는 Si층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
HCDS의 흡착층은, HCDS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. 즉, HCDS의 흡착층은, HCDS 분자로 구성되는 1분자층 또는 1분자층 미만의 두께의 흡착층을 포함한다. HCDS의 흡착층을 구성하는 HCDS 분자는, Si와 Cl과의 결합이 일부 끊어진 것도 포함한다. 즉, HCDS의 흡착층은, HCDS의 물리 흡착층이어도 되고, HCDS의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층 미만의 두께의 층이란 불연속으로 형성되는 원자층을 의미하고 있으며, 1 원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미하고 있다. 1 분자층 미만의 두께의 층이란 불연속으로 형성되는 분자층을 의미하고 있고, 1분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미하고 있다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층과 HCDS의 흡착층과의 양쪽을 포함할 수 있다. 단, 상술한 바와 같이, Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내는 것으로 한다.
HCDS 가스가 자기분해(열분해)하는 조건 하에서, 즉, HCDS 가스의 열분해 반응이 발생하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 Si층이 형성된다. HCDS 가스가 자기분해(열분해)하지 않는 조건 하에서, 즉, HCDS 가스의 열분해 반응이 발생하지 않는 조건 하에서는, 웨이퍼(200) 상에 HCDS가 흡착됨으로써 HCDS의 흡착층이 형성된다. 웨이퍼(200) 상에 HCDS의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 높게 할 수 있는 점에서는 바람직하다. 이하, Cl을 포함하는 Si 함유층을, 편의상, 간단히 Si 함유층이라고도 칭하기로 한다.
제1층의 두께가 수 원자층을 초과하면, 후술하는 서브 스텝 1b에서의 개질의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층으로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 서브 스텝 1b에서의 개질 반응의 작용을 상대적으로 높일 수 있어, 서브 스텝 1b에서의 개질 반응에 필요로 하는 시간을 단축할 수 있다. 서브 스텝 1a에서의 제1층의 형성에 필요로 하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당의 처리 시간을 단축할 수 있어, 총 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
제1층이 형성된 후, 밸브(243a)를 폐쇄하여, HCDS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방된 상태 그대로 두어, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 HCDS 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)는 개방된 상태 그대로 두어, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 서브 스텝 1b에서 악영향이 발생하지 않는다. 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없으며, 예를 들어 반응관(203)(처리실(201))의 용적과 동일 정도의 양의 N2 가스를 공급함으로써, 서브 스텝 1b에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 스루풋을 향상시킬 수 있다. N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능하게 된다.
제1 원료(제1 원료 가스)로서는, HCDS 가스 외에, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 트리실란(Si3H8, 약칭: TS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 모노실란(SiH4, 약칭: MS) 가스 등의 무기 원료 가스나, 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스터셔리부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 유기 원료 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
[서브 스텝 1b]
서브 스텝 1a가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 열로 활성화시킨 NH3 가스를 공급한다.
밸브(243b 내지 243d)의 개폐 제어를, 서브 스텝 1a에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급되게 된다.
MFC(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 NH3 가스의 분압은, 예를 들어 0.01 내지 3960Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, NH3 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. NH3 가스는 열로 활성화시켜서 공급하는 것이, 비교적 소프트한 반응을 발생시킬 수 있어, 후술하는 질화를 소프트하게 행할 수 있다. NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 그 밖의 처리 조건은, 예를 들어 서브 스텝 1a의 처리 조건과 마찬가지로 한다.
이때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화시킨 NH3 가스이며, 처리실(201) 내에는 HCDS 가스를 흘리지 않고 있다. 따라서, NH3 가스는 기상 반응을 일으키지 않고, 활성화된 상태로 웨이퍼(200)에 대하여 공급된다. 웨이퍼(200)에 대하여 공급된 NH3 가스는, 서브 스텝 1a에서 웨이퍼(200) 상에 형성된 제1층의 적어도 일부와 반응한다. 이에 의해 제1층은, 논 플라즈마로 열적으로 질화되어서, Si 및 N을 포함하는 제2층으로 변화시킬 수 있다(개질된다). 제2층은, Si-N 결합을 포함하는 층이 된다.
또한, 제2층을 형성할 때, 제1층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 제1층 중의 Cl 등의 불순물은, 제1층 내로부터 뽑혀지거나, 탈리하거나 함으로써, 제1층으로부터 분리된다. 이에 의해, 제2층은, 제1층에 비해 Cl 등의 불순물이 적은 층이 된다.
또한, 웨이퍼(200)에 대하여 활성화시킨 NH3 가스를 공급함으로써, 제1층이 질화되는 과정에서, 제1층의 최표면이 개질된다. 질화의 과정에서 표면 개질 처리가 실시된 후의 제1층의 최표면, 즉, 제2층의 최표면은, 다음 사이클에서 행하는 서브 스텝 1a에서, HCDS가 흡착되기 쉽고, Si가 퇴적되기 쉬운 표면 상태가 된다. 즉, 서브 스텝 1b에서 사용하는 NH3 가스는, HCDS나 Si의 제2층의 최표면(웨이퍼(200)의 최표면)에의 흡착이나 퇴적을 촉진시키는 흡착 및 퇴적 촉진 가스로서도 작용하게 된다.
이때, 제1층의 질화 반응은 포화시키지 않도록 해도 된다. 예를 들어 서브 스텝 1a에서 수 원자층의 두께의 제1층을 형성한 경우에는, 그 표면층(표면의 1 원자층)의 적어도 일부를 질화시키도록 해도 된다. 이 경우, 제1층의 전체를 질화시키지 않도록, 제1층의 질화 반응이 불포화가 되는 조건 하에서 질화를 행한다. 조건에 따라서는, 제1층의 표면층으로부터 아래의 몇 층을 질화시킬 수도 있다. 또한, 예를 들어 서브 스텝 1a에서 1 원자층 또는 1 원자층 미만의 두께의 제1층을 형성한 경우도, 마찬가지로 그 표면층의 일부를 질화시키도록 해도 된다. 이 경우에도, 제1층의 전체를 질화시키지 않도록, 제1층의 질화 반응이 불포화가 되는 조건 하에서 질화를 행한다.
제2층이 형성된 후, 밸브(243b)를 폐쇄하여, NH3 가스의 공급을 정지한다. 그리고, 서브 스텝 1a와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 서브 스텝 1a와 마찬가지이다.
제1 질화제(제1 질화 가스)로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스나, 이들 화합물을 포함하는 가스 등을 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 상술한 희가스를 사용할 수 있다.
[소정 횟수 실시]
상술한 서브 스텝 1a, 1b를 비동시로, 즉, 동기시키지 않고 교대로 행하는 사이클(제1 사이클)을 소정 횟수(m회) 행함으로써, 웨이퍼(200) 상, 즉, SiO막(200a) 상에 Si 및 N을 포함하는 초기 막(210a)이 형성된다. 도 10의 (a)에, SiO막(200a) 상에 초기 막(210a)이 형성된 모습을 나타낸다. 이 막은, 웨이퍼(200) 상에 형성하려고 하는 막의 하층 부분, 즉, 성막의 하지인 SiO막(200a)과의 계면 부분을 구성하는 막이 된다.
이때, 초기 막(210a)의 막 두께가, 예를 들어 0.8nm(8Å) 이상 1.5nm(15Å) 이하, 바람직하게는 1.0nm(10Å) 이상 1.2nm(12Å) 이하의 막 두께가 되도록, 제1 사이클의 실시 횟수를 제어한다. 제1 사이클은, 예를 들어 8회 이상 15회 이하, 바람직하게는 10회 이상 12회 이하의 범위 내에서, 복수회 반복하는 것이 바람직하다. 즉, 제1 사이클을 1회 행할 때 형성되는 제2층(Si 및 N을 포함하는 층)의 두께를 원하는 막 두께보다도 작게 하고, 초기 막(210a)의 막 두께가 원하는 막 두께로 될 때까지, 제1 사이클을 복수회 반복하는 것이 바람직하다.
왜냐하면, 초기 막(210a)을 형성할 때, 초기 막(210a) 중에, 하지인 SiO막(200a)에 포함되는 O가 도입되는 경우가 있기 때문이다. 이 경우, 초기 막(210a)은, Si, O 및 N을 포함하는 막, 즉, O를 포함하는 SiN막(SiON막)이 된다. 단, 이 O를 포함하는 초기 막(210a)은, 후술하는 스텝 2에서 플라즈마 질화되어(도 10의 (b) 참조), O 비함유의 SiN막, 즉, Si-N 결합을 보다 많이 포함하는 제1 SiN막(210b)으로 개질되게 된다. 그리고, 개질된 초기 막(210a)(제1 SiN막(210b))은 후술하는 스텝 3에서 제2 SiN막(210c)을 형성할 때(도 10의 (c) 참조), SiO막(200a)으로부터 제2 SiN막(210c)에의 O의 확산을 방지하는 블록층(배리어층, 확산 방지층)으로서 작용하게 된다.
여기서, 초기 막(210a)의 막 두께가 8Å 미만, 예를 들어 5Å이 되면, 개질된 초기 막(210a)(제1 SiN막(210b))에 의한 O의 블록 작용(확산 방지 작용)이 부족하여, 제2 SiN막(210c)에 O가 도입되어버리는 경우가 있다. 초기 막(210a)의 막 두께를 8Å 이상으로 함으로써 개질된 초기 막(210a)에 의한 O의 블록 작용을 충분히 높이는 것이 가능하게 되어, 제2 SiN막(210c)에의 O의 확산을 방지할 수 있게 된다. 초기 막(210a)의 막 두께를 10Å 이상으로 함으로써 개질된 초기 막(210a)에 의한 O의 블록 작용을 더 높이는 것이 가능하게 되어, 제2 SiN막(210c)에의 O의 확산을 확실하게 방지할 수 있게 된다.
초기 막(210a)의 막 두께가 15Å을 초과하면, 스텝 2에서 행하는 플라즈마 질화의 작용이 초기 막(210a)의 전체에 도달하기 어려워져, 예를 들어 초기 막(210a)의 하층 부분의 질화가 불충분해져버리는 경우가 있다. 초기 막(210a)의 막 두께를 15Å 이하로 함으로써, 플라즈마 질화의 작용을 초기 막(210a)의 전체에 미치게 하는 것이 용이하게 되고, 초기 막(210a)의 전체를 충분히 질화시키는 것이 가능하게 된다. 초기 막(210a)의 막 두께를 12Å 이하로 함으로써, 플라즈마 질화의 작용을 초기 막(210a)의 전체에 확실하게 도달시킬 수 있어, 초기 막(210a)의 전체를 확실하게 질화시키는 것이 가능하게 된다.
따라서, 초기 막(210a)의 막 두께는, 예를 들어 8Å 이상 15Å 이하, 바람직하게는 10Å 이상 12Å 이하의 막 두께로 하는 것이 좋다.
(스텝 2: 제1 SiN막 형성)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 플라즈마로 활성화시킨 NH3 가스를 공급한다.
밸브(243b 내지 243d)의 개폐 제어를, 서브 스텝 1a에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. 또한, 막대 형상 전극(269, 270) 사이에 고주파 전력을 공급하여, 버퍼실(237) 내에 공급된 NH3 가스를, 플라즈마에 의해 활성화(플라즈마 여기)시킨다.
MFC(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 막대 형상 전극(269, 270) 사이에 인가하는 고주파 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 100Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 NH3 가스의 분압은, 예를 들어 0.01 내지 100Pa의 범위 내의 압력으로 한다. 플라즈마를 사용함으로써 처리실(201) 내의 압력을 이러한 비교적 낮은 압력대로 해도, NH3 가스를 활성화시키는 것이 가능하게 된다. NH3 가스를 플라즈마 여기함으로써 얻어진 활성종을 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 그 밖의 처리 조건은, 상술한 서브 스텝 1a와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 초기 막(210a)이 플라즈마 질화된다. 이때, 플라즈마로 활성화된 NH3 가스의 에너지에 의해 초기 막(210a)이 갖는 Si-O 결합이 절단되고, 초기 막(210a)에 도입되어 있던 O가 초기 막(210a)으로부터 탈리하게 된다. 그리고, O가 탈리함으로써 미 결합손(댕글링 본드)을 갖게 된 초기 막(210a) 중의 Si가, NH3 가스에 포함되는 N과 결합하여, Si-N 결합이 형성되게 된다. 이 반응이 진행됨으로써, 초기 막(210a)은, Si 및 N을 포함하고 O 비함유의 막, 즉, 제1 SiN막(210b)으로 개질되게 된다. 도 10의 (b)에, 초기 막(210a)을 플라즈마 질화해서 개질함으로써 제1 SiN막(210b)이 형성된 모습을 나타낸다. 초기 막(210a)은 원래 Si-N 결합을 갖는 막인데, 이 초기 막(210a)을 플라즈마 질화함으로써 얻어지는 제1 SiN막(210b)은, 초기 막(210a)보다도 N 리치인 막, 즉, 막 중에 포함되는 Si-N 결합의 절대수가 많아, 막 중에서의 Si-N 결합의 밀도가 높은 막이 된다. 또한, 제1 SiN막(210b)은, 예를 들어 SiO막(200a)을 플라즈마 질화시킴으로써 얻어지는 막보다도 N 리치인 막, 즉, 막 중에 포함되는 Si-N 결합의 절대수가 많아, 막 중에서의 Si-N 결합의 밀도가 높은 막이 된다.
또한, 제1 SiN막(210b)을 형성할 때, 초기 막(210a)에 포함되어 있던 Cl 등의 불순물은, 플라즈마 여기된 NH3 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 초기 막(210a) 중의 Cl 등의 불순물은, 초기 막(210a) 내로부터 뽑혀지거나, 탈리하거나 함으로써, 초기 막(210a)으로부터 분리된다. 이에 의해, 제1 SiN막(210b)은, 초기 막(210a)에 비해 Cl 등의 불순물이 적은 층이 된다.
또한, 초기 막(210a)을 제1 SiN막(210b)으로 개질시키기 위해서는, NH3 가스를 플라즈마로 활성화시켜서 공급할 필요가 있다. NH3 가스를 열로 활성화시켜서 논 플라즈마의 분위기 하에서 공급해도, 상술한 온도대(스텝 1에서 설명한 온도대와 마찬가지의 온도대)에서는, 초기 막(210a)을 질화시키는데 필요한 에너지가 부족하여, 초기 막(210a)으로부터 O를 충분히 탈리시키거나, 초기 막(210a)을 충분히 질화시켜서 Si-N 결합을 증가시키거나 하는 것은 곤란하기 때문이다.
초기 막(210a)의 플라즈마 질화가 완료되고, 제1 SiN막(210b)이 형성되면, 밸브(243b)를 폐쇄하여, NH3 가스의 공급을 정지한다. 또한, 막대 형상 전극(269, 270) 사이에의 고주파 전력의 인가를 정지한다. 그리고, 서브 스텝 1a와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제1 SiN막(210b)의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 서브 스텝 1a와 마찬가지이다.
초기 막(210a)을 플라즈마 질화시킬 때 웨이퍼(200)에 대하여 공급하는 가스(플라즈마 개질 가스)로서는, NH3 가스 외에, 상술한 제1 질화제(제1 질화 가스), 또는, 후술하는 제2 질화제(제2 질화 가스)와 마찬가지의 가스를 사용할 수 있다. 또한, 플라즈마 개질 가스로서는, 이들 가스 외에, N2 가스 등의 N을 포함하는 가스를 널리 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 상술한 희가스를 사용할 수 있다.
(스텝 3: 제2 SiN막 형성)
이 스텝에서는, 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 서브 스텝 3a와, 웨이퍼(200)에 대하여 열로 활성화시킨 NH3 가스를 공급하는 서브 스텝 3b를 비동시로, 즉, 동기시키지 않고 교대로 행하는 사이클(제2 사이클)을 소정 횟수(n회) 행한다. 이에 의해, 제1 SiN막(210b) 상에 Si 및 N을 포함하는 막, 즉, 제2 SiN막(210c)이 형성된다. 서브 스텝 3a, 3b의 처리 수순, 처리 조건은, 서브 스텝 1a, 1b의 처리 조건과 마찬가지로 한다. 제2 SiN막(210c)은, 제1 SiN막(210b)의 두께 이상의 두께, 바람직하게는 제1 SiN막(210b)의 두께보다도 두꺼워지게 형성한다. 제2 사이클의 실시 횟수(n회)는, 예를 들어 제1 사이클의 실시 횟수(m회) 이상의 횟수, 바람직하게는 제1 사이클의 실시 횟수보다도 큰 횟수로 한다.
제2 SiN막(210c)의 형성을 개시하기 전, 초기 막(210a)을 플라즈마 질화해서 제1 SiN막(210b)으로 개질해 둠으로써, 제2 SiN막(210c)에의 O의 확산을 방지하는 것이 가능하게 된다. 즉, 제2 SiN막(210c)을 O 비함유의 SiN막으로 하는 것이 가능하게 된다. 또한, 제1 SiN막(210b)을, O 비함유의 상태 그대로 유지할 수도 있다. 이것은, 제1 SiN막(210b)이, SiO막(200a)에 포함되는 O의 확산을 방지하는 블록층으로서 작용하기 때문이다. 제1 SiN막(210b)에 포함되는 Si-N 결합은, Si-C 결합 등과 비교하여, O의 확산을 강하게 막는 특성을 갖는다. 그 때문에, 초기 막(210a)을 플라즈마 질화함으로써 형성된 제1 SiN막(210b), 즉, Si-N 결합을 많이 포함하게 된 제1 SiN막(210b)은, 플라즈마 질화하기 전의 초기 막(210a)에 비해, O의 확산을 보다 확실하게 막게 된다. 또한, 제1 SiN막(210b)은, 예를 들어 SiO막(200a)을 플라즈마 질화시킴으로써 얻어지는 막 등보다도, O의 확산을 더욱 확실하게 막게 된다.
스텝 3을 행함으로써, SiO막(200a) 상에 제1 SiN막(210b)과 제2 SiN막(210c)이 적층되어 이루어지는 SiN막(적층막)이 형성되게 된다. 이 막(적층막)은 계면 천이층을 갖지 않는 막, 또는, 계면 천이층이 매우 얇은 막, 즉, O 비함유의 SiN막, 또는, O 함유량이 매우 적은 막이 된다. 도 10의 (c)에, SiO막(200a) 상에 제1 SiN막(200b)과 제2 SiN막(200c)의 적층막이 형성된 모습을 나타낸다.
제2 원료(제2 원료 가스)로서는, HCDS 가스 외에, 상술한 제1 원료와 동일한 분자 구조(화학 구조)를 갖는, 즉, 머터리얼이 동등한 가스를 사용할 수 있다. 제2 질화제(제2 질화 가스)로서는, NH3 가스 외에, 상술한 제1 질화제와 동일한 분자 구조를 갖는, 즉, 머터리얼이 동등한 가스를 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 상술한 희가스를 사용할 수 있다.
(퍼지 및 대기압 복귀)
상술한 성막 처리가 완료된 후, 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d)의 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 기재하는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 2에서 초기 막(210a)을 플라즈마 질화함으로써, SiO막(200a)으로부터 확산해서 초기 막(210a) 중에 도입되게 된 O를, 초기 막(210a)으로부터 탈리시키는 것이 가능하게 된다. 결과로서, 초기 막(210a)을, O 비함유의 제1 SiN막(210b)으로 개질하는 것이 가능하게 된다.
(b) Si-N 결합을 포함하는 초기 막(210a)을 플라즈마 질화해서 제1 SiN막(210b)으로 개질함으로써, 제1 SiN막(210b)을, SiO막(200a)을 플라즈마 질화시킴으로써 개질한 막 등에 비해, Si-N 결합을 많이 포함하는 막으로 할 수 있다. Si-N 결합을 많이 포함하는 막은, O의 확산을 보다 확실하게 막도록 작용한다. 결과로서, 스텝 3에서, 제1 SiN막(210b)에 O가 다시 도입되는 것을 방지할 수 있고, 또한 제2 SiN막(210c)에의 O의 확산을 방지함으로써, 이 막을 O 비함유의 막으로 하는 것이 가능하게 된다.
(c) 이들에 의해, 표면에 SiO막(200a)이 형성된 웨이퍼(200) 상에, 계면 천이층을 갖지 않는 O 비함유의 SiN막(제1 SiN막(210b)과 제2 SiN막(210c)의 적층막)을 형성하는 것이 가능하게 된다. 그리고, 이 막(적층막)의 막 두께를 30Å 정도로 설정하는 경우에도, 이 막을, HF에 대한 내성 등이 우수한 양질의 막으로 하는 것이 가능하게 된다.
(d) 스텝 1, 3에서는 논 플라즈마의 분위기 하에서 성막 처리를 행하고, 스텝 2의 개질 처리에서만 플라즈마를 사용함으로써, 웨이퍼(200)나 처리실(201) 내의 부재 등에 대한 플라즈마 대미지를, 최소한으로 줄이는 것이 가능하게 된다. 즉, 본 실시 형태에 따르면, 스텝 1 내지 3의 모두를 플라즈마 분위기 하에서 행하는 경우보다도, 웨이퍼(200) 등이 받는 대미지를 저감하는 것이 가능하게 된다.
(e) 스텝 1, 3에서, HCDS 가스의 공급과 NH3 가스의 공급을 비동시로 행함으로써, 이들 가스를, 기상 반응이나 표면 반응이 적정하게 발생하는 조건 하에서, 적정하게 반응에 기여시킬 수 있다. 결과로서, 웨이퍼(200) 상에 형성하는 막의 단차 피복성, 막 두께 제어성을 각각 향상시키는 것이 가능하게 된다. 또한, 처리실(201) 내에서의 과잉 기상 반응을 피할 수 있어, 파티클의 발생을 억제하는 것도 가능하게 된다.
(f) 상술한 효과는, 제1, 제2 원료로서 HCDS 가스 이외의 가스를 사용하는 경우나, 제1, 제2 질화제나 플라즈마 개질 가스로서 NH3 가스 이외의 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
또한, 상술한 효과는, 제1, 제2 원료로서, 동일한 분자 구조(화학 구조)를 갖는 가스(머터리얼이 동등한 가스)를 사용하는 경우에 한하지 않고, 서로 다른 분자 구조를 갖는 가스(머터리얼이 상이한 가스)를 사용하는 경우에도, 마찬가지로 얻을 수 있다. 예를 들어, 제1 원료로서 HCDS 가스를 사용하고, 제2 원료로서 MCS 가스를 사용하는 경우에도, 상술한 효과를 얻을 수 있다.
또한, 상술한 효과는, 제1, 제2 질화제로서, 동일한 분자 구조(화학 구조)를 갖는 가스(머터리얼이 동등한 가스)를 사용하는 경우에 한하지 않고, 서로 다른 분자 구조를 갖는 가스(머터리얼이 상이한 가스)를 사용하는 경우에도, 마찬가지로 얻을 수 있다. 예를 들어, 제1 질화제로서 NH3 가스를 사용하고, 제2 질화제로서 N2H4 가스를 사용하는 경우에도, 상술한 효과를 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 시퀀스는, 도 4, 도 10의 (a) 내지 도 10의 (c)에 나타내는 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
질화막의 성막 처리가 완료된 후, 기판을 대기 중에 폭로하면, 질화막 중 그 상층 부분, 즉, 질화막의 표면 근방에, 대기 중의 O가 도입되는 경우가 있다. 도 9의 (a)는 기판 상에 SiN막을 형성한 후, 이 기판을 상온 하에서 대기 중에 폭로했을 때, 질화막의 상층에 O가 도입되는 모습을 도시하는 도면이다. 이 O를 포함하게 된 질화층은, 상술한 계면 천이층과 마찬가지로, 기판 상에 형성하려고 하는 막(O 비함유의 질화막)과는 조성이 상이한 층이며, 기판 상에 형성된 막의 불화수소(HF)에 대한 내성 등을 저하시키는 요인이 될 수 있다. 그 때문에, O를 포함하게 된 표면의 질화층을, 열화층(표면 열화층) 또는 천이층(표면 천이층)이라고도 칭한다. 표면 천이층은, 성막 처리가 완료된 후의 상온 하에서도 형성되는 경우가 있다.
O의 도입이 발생하는 범위, 즉, 표면 천이층의 두께는 30Å 정도이다. 그 때문에, O 함유막 상에 형성하는 질화막의 막 두께를 30Å 정도로 하면, 형성한 막의 대부분이 표면 천이층에 의해 점유되거나, 막 전체가 O를 포함하는 질화막으로 되거나 하는 경우가 있다. 도 9의 (b)는 질화막의 대부분이 표면 천이층에 의해 점유된 모습을 도시하는 도면이다. 이와 같이, 표면 천이층이 차지하는 비율이 큰 질화막은, O 비함유의 질화막과 비교하여, HF에 대한 내성 등이 크게 저하되어버리는 경우가 있다.
상술한 과제를 해결하기 위해서, 본 변형예에서는, 도 5, 도 11의 (a) 내지 도 11의 (d)에 도시한 바와 같이, 제1 SiN막(210b) 상에 제2 SiN막(210c)을 형성한 후, 제2 SiN막(210c)의 표면을 플라즈마 질화함으로써, 이 막의 표면을 개질하는 스텝을 행하도록 하고 있다. 초기 막(210a)의 형성에서부터 제2 SiN막(210c)의 형성까지의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스의 스텝 1 내지 3의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 제2 SiN막(210c)의 표면을 개질하는 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스의 스텝 2의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 또한, 본 변형예의 성막 시퀀스는, 이하와 같이 표기할 수 있다.
(HCDS→NH3)×m→NH3 *→(HCDS→NH3)×n→NH3 *⇒ SiN
본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 성막 완료 후의 제2 SiN막(210c)의 표면을 플라즈마 질화해서 개질함으로써, 이 표면을, 개질 전의 표면보다도 N 리치인 면, 즉, Si-N 결합을 보다 많이 갖는 면으로 할 수 있다. 이에 의해, 성막 처리가 완료된 후의 웨이퍼(200)를 대기 중에 폭로했을 때, 표면 천이층의 형성을 방지할 수 있게 된다.
(변형예 2)
도 6, 도 12의 (a) 내지 도 12의 (d)에 도시한 바와 같이, 초기 막(210a)을 형성하는 스텝 1 전에, SiO막(200a)의 표면을 플라즈마 질화함으로써, 이 막의 표면을 질화층(SiN층 또는 SiON층)으로 개질하는 스텝을 행하도록 해도 된다. SiO막(200a)의 표면을 개질하는 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스의 스텝 2의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 초기 막(210a)의 형성에서부터 제2 SiN막의 형성까지의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스의 스텝 1 내지 3의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 또한, 본 변형예의 성막 시퀀스는, 이하와 같이 표기할 수 있다.
NH3 *→(HCDS→NH3)×m→NH3 *→(HCDS→NH3)×n ⇒ SiN
본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 스텝 1을 행하기 전에, SiO막(200a)의 표면을 플라즈마 질화해서 개질해 둠으로써, 이 표면에 형성된 SiN층 또는 SiON층(Si-N 결합을 포함하는 층)을 O의 확산을 방지하는 블록층으로서 작용시키는 것이 가능하게 된다. 이에 의해, 스텝 1에서의 초기 막(210a)에의 O의 확산을 억제할 수 있게 되어, 결과적으로, 계면 천이층의 형성을 보다 확실하게 방지할 수 있게 된다.
(변형예 3)
도 7, 도 13의 (a) 내지 도 13의 (d)에 도시한 바와 같이, 상술한 변형예 1, 2를 조합해도 된다. 즉, 초기 막(210a)을 형성하는 스텝 1 전에, SiO막(200a)의 표면을 플라즈마 질화함으로써, 이 막의 표면을 SiN막 또는 SiON층으로 개질하는 스텝을 행하고, 또한 제2 SiN막(210c)을 형성한 후, 제2 SiN막(210c)의 표면을 플라즈마 질화함으로써, 이 막의 표면을 개질하는 스텝을 행하도록 해도 된다. 본 변형예의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스, 변형예 1, 2의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 또한, 본 변형예의 성막 시퀀스는, 이하와 같이 표기할 수 있다.
NH3 *→(HCDS→NH3)×m→NH3 *→(HCDS→NH3)×n→NH3 *⇒ SiN
본 변형예에서도 도 4에 도시하는 성막 시퀀스, 변형예 1, 2와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 계면 천이층, 표면 천이층의 형성을 보다 확실하게 방지하는 것이 가능하게 된다.
(변형예 4)
스텝 1, 2를 1세트로 해서 이 세트를 소정 횟수(2회 이상) 반복함으로써 제1 SiN막(210b)을 형성하고, 그 후, 스텝 3을 행함으로써 제2 SiN막(210c)을 형성하도록 해도 된다. 본 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스의 스텝 1 내지 3의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 본 변형예에서도 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, Si-N 결합을 고밀도로 포함하는 제1 SiN막(210b)의 막 두께를 증가시킬 수 있고, 이에 의해, 제1 SiN막(210b)에 의한 O의 블록 작용을 더 높여서, 계면 천이층의 형성을 보다 확실하게 방지하는 것도 가능하게 된다.
(변형예 5 내지 11)
이하에 나타내는 성막 시퀀스(순서대로, 변형예 5 내지 11)에 의해, 웨이퍼(200) 상, 즉, SiO막(200a) 상에 실리콘 탄질화막(SiCN막), 실리콘 산탄질화막(SiOCN막), 실리콘 산질화막(SiON막), 실리콘 붕탄질화막(SiBCN막), 실리콘 붕질화막(SiBN막), 붕소 탄질화막(BCN막), 붕소 질화막(BN막)을 형성하도록 해도 된다.
(HCDS→C3H6→NH3)×m→NH3 *→(HCDS→C3H6→NH3)×n ⇒ SiCN
(HCDS→C3H6→NH3→O2)×m→NH3 *→(HCDS→C3H6→NH3→O2)×n ⇒ SiOCN
(HCDS→NH3→O2)×m→NH3 *→(HCDS→NH3→O2)×n ⇒ SiON
(HCDS→C3H6→BCl3→NH3)×m→NH3 *→(HCDS→C3H6→BCl3→NH3)×n ⇒ SiBCN
(HCDS→BCl3→NH3)×m→NH3 *→(HCDS→BCl3→NH3)×n ⇒ SiBN
(BCl3→C3H6→NH3)×m→NH3 *→(BCl3→C3H6→NH3)×n ⇒ BCN
(BCl3→NH3)×m→NH3 *→(BCl3→NH3)×n ⇒ BN
이들 변형예에 의해서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다. 즉, 상술한 변형예 5 내지 11의 성막 시퀀스를 실시할 때, 계면 천이층으로서, 각각 O 함유 SiCN층, O 리치 SiOCN층, O 리치 SiON층, O 함유 SiBCN층, O 함유 SiBN층, O 함유 BCN층, O 함유 BN층이 형성되어버리는 것을 방지할 수 있게 된다.
또한, 웨이퍼(200)에 대하여 C3H6 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 C3H6 가스의 공급 유량을, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력을, 예를 들어 1 내지 5000Pa, 바람직하게는 1 내지 4000Pa의 범위 내의 압력으로 한다. 또한, 처리실(201) 내에서의 C3H6 가스의 분압은, 예를 들어 0.01 내지 4950Pa의 범위 내의 압력으로 한다. C3H6 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 200초, 바람직하게는 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 그 밖의 처리 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스의 서브 스텝 1b와 마찬가지의 처리 조건으로 한다. C 함유 가스로서는, C3H6 가스 외에, 예를 들어 아세틸렌(C2H2) 가스, 에틸렌(C2H4) 가스 등의 탄화수소계 가스를 사용할 수 있다.
웨이퍼(200)에 대하여 O2 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 O2 가스의 공급 유량을, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력을, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 또한, 처리실(201) 내에서의 O2 가스의 분압은, 예를 들어 0.01 내지 3950Pa의 범위 내의 압력으로 한다. O2 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 그 밖의 처리 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스의 서브 스텝 1b와 마찬가지의 처리 조건으로 한다. O 함유 가스로서는, O2 가스 외에, 예를 들어 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 오존(O3) 가스, H2 가스+O2 가스, H2 가스+O3 가스 등의 O 함유 가스를 사용할 수 있다.
웨이퍼(200)에 대하여 BCl3 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 BCl3 가스의 공급 유량을, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력을, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. 처리실(201) 내에서의 BCl3 가스의 분압은, 예를 들어 0.01 내지 2640Pa의 범위 내의 압력으로 한다. BCl3 가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉, 가스 공급 시간(조사 시간)은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 그 밖의 처리 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스의 서브 스텝 1b와 마찬가지의 처리 조건으로 한다. B 함유 가스로서는, BCl3 가스 외에, 모노클로로보란(BClH2) 가스, 디클로로보란(BCl2H) 가스, 트리플루오로보란(BF3) 가스, 트리브로모보란(BBr3) 가스, 디보란(B2H6) 가스 등을 사용할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 실시 형태에서는, 스텝 1 내지 스텝 3을 동일한 처리실 내에서 연속적으로 행하는 예, 즉, 이들 스텝을 in-situ로 행하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, 초기 막을 형성하는 스텝 1과, 초기 막을 제1 SiN막으로 개질하는 스텝 2는, 동일한 처리실 내에서 in-situ로 행하도록 해도 되고, 다른 처리실 내에서 ex-situ로 행하도록 해도 된다.
단, 초기 막을 제1 SiN막으로 개질하는 스텝 2와, 제1 SiN막 상에 제2 SiN막을 형성하는 스텝 3은, ex-situ가 아니라, in-situ로 행하는 것이 바람직하다. 이들 스텝을 ex-situ로 행하면, 웨이퍼를 대기 중에서 반송할 때, 제1 SiN막의 표면에 O이 도입되어, 형성한 SiN막(제1 SiN막과 제2 SiN막의 적층막) 중에 O 함유층이 샌드위치되는 경우가 있기 때문이다.
또한, 상술한 변형예 2, 3과 같이, 초기 막을 형성하는 스텝 1 전에 웨이퍼(하지)의 표면을 플라즈마 질화하는 스텝을 행하는 경우, 이들 스텝은, ex-situ가 아니라, in-situ로 행하는 것이 바람직하다. 이들 스텝을 ex-situ로 행하면, 웨이퍼를 대기 중에서 반송할 때, 개질된 웨이퍼(하지)의 표면에 O가 도입되어, 형성한 SiN막(제1 SiN막과 제2 SiN막의 적층막)의 하층 부근에 O 함유층이 형성되는 경우가 있기 때문이다.
또한 예를 들어, 상술한 실시 형태에서는, 제1 질화막, 제2 질화막으로서 함께 SiN막을 형성하는 예, 즉, 스텝 1, 2와 스텝 3에서 동일종의 질화막을 형성하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 예를 들어, 스텝 1, 2에서 SiN막을 형성하고, 스텝 3에서 SiCN막, SiBN막, SiBCN막, SiON막 중 어느 한쪽의 막을 형성하도록 해도 된다. 즉, 스텝 1, 2와 스텝 3에서 상이한 종류의 질화막을 형성하도록 해도 된다. 단, 스텝 1, 2와 스텝 3에서 동일종의 질화막을 형성하는 것이 바람직하다.
또한 예를 들어, 상술한 실시 형태의 스텝 1, 3에서는, 원료 가스, 반응 가스(질화제)를 이 순서대로 공급하는 사이클을 소정 횟수 행하는 예에 대해서 설명하였다. 본 발명은 이러한 형태에 한정되지 않고, 원료 가스, 반응 가스의 공급 순서는 반대이어도 된다. 즉, 반응 가스를 공급한 후, 원료 가스를 공급하도록 해도 된다. 공급 순서를 바꿈으로써, 형성되는 박막의 막질이나 조성비를 변화시키는 것이 가능하게 된다. 또한, 변형예 5 내지 11과 같이 복수종의 반응 가스를 사용하는 경우, 이들 반응 가스의 공급 순서는 임의로 변경하는 것이 가능하다. 반응 가스의 공급 순서를 바꿈으로써, 형성되는 막의 막질이나 조성비를 변화시키는 것이 가능하게 된다.
도 4에 도시하는 성막 시퀀스나 각 변형예의 방법에 의해 형성한 실리콘계 절연막을, 사이드 월 스페이서로서 사용함으로써, 누설 전류가 적고, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능하게 된다. 또한, 상술한 실리콘계 절연막을 에치 스토퍼로서 사용함으로써, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능하게 된다. 또한, 도 4에 도시하는 성막 시퀀스에 의하면, 일부의 스텝에서만 플라즈마를 사용하는 점에서, 예를 들어 DPT의 SADP막 등, 플라즈마 대미지를 염려하는 공정에의 적응도 가능하게 된다.
상술한 성막 시퀀스는, 기판 상에, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W) 등의 금속 원소를 포함하는 질화막, 즉, 금속계의 질화막을 형성하는 경우에도, 적절하게 적용 가능하다. 예를 들어, 원료 가스로서, 티타늄테트라클로라이드(TiCl4) 가스, 지르코늄테트라클로라이드(ZrCl4) 가스, 하프늄테트라클로라이드(HfCl4) 가스, 탄탈펜타클로라이드(TaCl5) 가스, 니오븀펜타클로라이드(NbCl5) 가스, 몰리브덴펜타클로라이드(MoCl5) 가스, 텅스텐헥사플루오라이드(WF6) 가스를 사용하고, 이하에 나타내는 성막 시퀀스에 의해, 표면에 O 함유막이 형성된 기판 상에, TiN막, ZrN막, HfN막, TaN막, NbN막, MoN막, WN막을 형성할 수 있다.
(TiCl4→NH3)×m→NH3 *→(TiCl4→NH3)×n ⇒ TiN
(ZrCl4→NH3)×m→NH3 *→(ZrCl4→NH3)×n ⇒ ZrN
(HfCl4→NH3)×m→NH3 *→(HfCl4→NH3)×n ⇒ HfN
(TaCl5→NH3)×m→NH3 *→(TaCl5→NH3)×n ⇒ TaN
(NbCl5→NH3)×m→NH3 *→(NbCl5→NH3)×n ⇒ NbN
(MoCl5→NH3)×m→NH3 *→(MoCl5→NH3)×n ⇒ MoN
(WF6→NH3)×m→NH3 *→(WF6→NH3)×n ⇒ WN
이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
즉, 본 발명은 반도체 원소나 금속 원소를 포함하는 질화막을 형성하는 경우에 적절하게 적용할 수 있다.
이들 각종 박막의 형성에 사용되는 프로세스 레시피(기판 처리의 처리 수순이나 처리 조건 등이 기재된 프로그램)는, 기판 처리의 내용(형성하는 박막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라, 각각 개별로 준비하는(복수 준비하는) 것이 바람직하다. 이하, 프로세스 레시피를 간단히 레시피라고도 한다. 그리고, 기판 처리를 개시할 때, 기판 처리의 내용에 따라, 복수의 레시피 중에서 적정한 레시피를 적절히 선택하는 것이 바람직하다. 구체적으로는, 기판 처리의 내용에 따라 개별로 준비된 복수의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체(외부 기억 장치(123))를 통해서, 기판 처리 장치가 구비하는 기억 장치(121c) 내에 미리 저장(인스톨)해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, 기판 처리 장치가 구비하는 CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이렇게 구성함으로써, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 박막을 범용적이면서 또한 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 조작 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 피하면서, 기판 처리를 신속히 개시할 수 있게 된다.
상술한 프로세스 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 박막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 낱장식의 기판 처리 장치를 사용해서 박막을 형성하는 경우에도, 적절하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 박막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 박막을 형성하는 경우에도, 적절하게 적용할 수 있다. 이들 경우에 있어서도, 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
예를 들어, 도 15의 (a)에 나타내는 처리로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 상술한 원료 가스를 공급하는 가스 공급 포트(332a)와, 상술한 반응 가스를 공급하는 가스 공급 포트(332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 상술한 반응 가스를 플라즈마 여기시켜서 공급하는 여기부로서의 리모트 플라즈마 유닛(플라즈마 생성 장치)(339b)과, 상술한 실시 형태의 반응 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는, 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 형성되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 15의 (b)에 나타내는 처리로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 상술한 원료 가스를 공급하는 가스 공급 포트(432a)와, 상술한 반응 가스를 공급하는 가스 공급부로서의 가스 공급 포트(432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 리모트 플라즈마 유닛(339b)과, 상술한 실시 형태의 반응 가스 공급계와 마찬가지의 가스 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 형성되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 형성되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있어, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
[실시예]
이하, 상술한 실시 형태나 변형예에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 표면에 SiO막이 형성된 웨이퍼 상에 SiN막을 형성하는 처리를 실시해서 샘플 1을 제작하였다. 초기 막, 제2 SiN막을 형성하는 스텝 1, 3에서는, 원료 가스로서 HCDS 가스, 질화 가스로서 NH3 가스를 각각 사용하였다. 초기 막을 개질해서 제1 SiN막을 형성하는 스텝 2에서는, 플라즈마 개질 가스로서 플라즈마 여기시킨 NH3 가스를 사용하였다. 각 스텝에서의 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다.
또한, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 표면에 SiO막이 형성된 웨이퍼 상에 SiN막을 형성하는 처리를 실시해서 샘플 2를 제작하였다. 스텝 1, 3에서는, 원료 가스로서 HCDS 가스, 질화 가스로서 NH3 가스를 각각 사용하였다. 스텝 2에서는, 플라즈마 개질 가스로서 플라즈마 여기시킨 N2 가스를 사용하였다. 각 스텝에서의 처리 조건은, 샘플 1을 작성할 때의 처리 조건과 마찬가지로 하였다.
또한, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 스텝 1, 3과 마찬가지의 처리 수순에 의해, 표면에 SiO막이 형성된 웨이퍼 상에 SiN막을 형성하는 처리를 실시해서 샘플 3을 제작하였다. 원료 가스로서는 HCDS 가스를, 질화 가스로서는 NH3 가스를 사용하였다. 초기 막의 개질은 행하지 않았다. 처리 조건은, 샘플 1을 작성할 때의 스텝 1, 3과 마찬가지의 처리 조건과 마찬가지로 하였다.
그리고, 각 샘플에 있어서의 SiN막 각각에 대해서, 에칭 내성(내가공성)을 측정하였다. 도 14는, 각 샘플에 있어서의 SiN막을 농도 1％의 HF 수용액을 사용해서 에칭했을 때의 습식 에칭 레이트(WER의 깊이 방향 프로파일)를 도시하는 도면이다. 도 14의 종축은, SiN막의 에칭 레이트(Å/min)를 나타내고 있다. 도 14의 횡축은, SiO막과 SiN막의 합계의 두께(Å)를 나타내고 있다. SiO막과 SiN막의 계면은, 횡축이 10(Å)의 위치에 존재하고 있다. 도면 중의 ▲ 표시는 샘플 1을, ■ 표시는 샘플 2를, ◆ 표시는 샘플 3을 각각 나타내고 있다.
도 14에 의하면, 횡축 10 내지 25Å의 범위(계면으로부터 15Å 이하의 범위)에서, 샘플 1, 2에서 형성한 SiN막의 에칭 레이트는, 샘플 3에서 형성한 SiN막의 에칭 레이트보다도 작은 것을 알 수 있다. 이것은, 샘플 1, 2의 SiN막은, 샘플 3의 SiN막보다도, 계면 부근에 있어서의 O 농도가 낮기 때문이라고 생각된다. 즉, 샘플 1, 2에서는, 플라즈마 질화된 초기 막(제1 SiN막)이 O의 확산을 막고, 이에 의해, SiN막에의 O의 확산(계면 천이층의 형성)이 억제된 것이라 생각된다. 또한, 샘플 1에서 형성한 SiN막의 에칭 레이트가, 샘플 2에서 형성한 SiN막의 에칭 레이트보다도 작은 경향이 있는 것도 알 수 있다. 즉, 비교적 질화력이 강한 플라즈마 여기시킨 NH3 가스를 사용해서 초기 막의 개질을 행함으로써, 초기 막의 개질 효과를 보다 높일 수 있어, 결과적으로, SiN막에의 O의 확산을 더 억제할 수 있음을 알 수 있다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해서 부기한다.
(부기 1)
본 발명의 일 형태에 의하면,
표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 상기 산소 함유막 상에 초기 막을 형성하는 공정과,
상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 공정과,
상기 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 상기 제1 질화막 상에 제2 질화막을 형성하는 공정,
을 갖는 반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
(부기 2)
부기 1에 기재된 방법으로서, 바람직하게는
상기 초기 막은, 산소를 포함하는 질화막(산질화막)이다.
즉, 상기 초기 막을 형성할 때, 상기 초기 막 중에, 하지인 상기 산소 함유막에 포함되는 산소가 도입되어, 상기 초기 막은 산소를 포함하는 질화막(산질화막)이 된다. 이 초기 막을 열화층 또는 천이층이라고도 한다.
(부기 3)
부기 1 또는 2에 기재된 방법으로서, 바람직하게는
상기 제2 질화막은, 상기 제1 질화막의 두께 이상의 두께가 되도록 형성된다.
(부기 4)
부기 1 내지 3 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제2 질화막은, 상기 제1 질화막보다도 두꺼워지게 형성된다.
(부기 5)
부기 1 내지 4 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 초기 막을 형성하는 공정에서는, 상기 기판에 대하여 상기 제1 원료를 공급하는 공정과, 상기 기판에 대하여 상기 제1 질화제를 공급하는 공정을 비동시로(교대로) 행하는 제1 사이클을 제1 소정 횟수 행한다.
(부기 6)
부기 5에 기재된 방법으로서, 바람직하게는
상기 제2 질화막을 형성하는 공정에서는, 상기 기판에 대하여 제2 원료를 공급하는 공정과, 상기 기판에 대하여 상기 제2 질화제를 공급하는 공정을 비동시로(교대로) 행하는 제2 사이클을 제2 소정 횟수 행한다.
(부기 7)
부기 6에 기재된 방법으로서, 바람직하게는
상기 제2 소정 횟수를, 상기 제1 소정 횟수보다도 많게 한다.
즉, 상기 제2 사이클의 실시 횟수를, 상기 제1 사이클의 실시 횟수보다도 많게 한다.
(부기 8)
부기 1 내지 7 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 초기 막의 두께를, 0.8nm(8Å) 이상 1.5nm(15Å) 이하로 한다.
(부기 9)
부기 1 내지 8 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 초기 막의 두께를, 1.0nm(10Å) 이상 1.2nm(12Å) 이하로 한다.
(부기 10)
부기 1 내지 9 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제2 질화막의 표면을 플라즈마 질화하는(함으로써, 상기 제2 질화막의 표면을 개질하는) 공정을 더 갖는다.
(부기 11)
부기 1 내지 10 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 초기 막을 형성하기 전에, 상기 산소 함유막의 표면을 플라즈마 질화하는(함으로써, 상기 산소 함유막의 표면을 질화층으로 개질하는) 공정을 더 갖는다.
(부기 12)
부기 1 내지 11 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 플라즈마 질화를 행할 때는, 플라즈마 여기시킨 상기 제1 질화제 또는 상기 제2 질화제를 상기 기판에 대하여 공급한다.
(부기 13)
부기 1 내지 12 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 원료는, 상기 제2 원료와, 동일한 분자 구조(화학 구조)를 갖는다.
즉, 상기 제1 원료는, 상기 제2 원료와, 머터리얼이 동일하다.
(부기 14)
부기 1 내지 13 중 어느 한 항에 기재된 방법으로서, 바람직하게는
상기 제1 질화제는, 상기 제2 질화제와, 동일한 분자 구조(화학 구조)를 갖는다.
즉, 상기 제1 질화제는, 상기 제2 질화제와, 머터리얼이 동일하다.
(부기 15)
본 발명의 다른 형태에 의하면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대하여 제1 원료, 제2 원료를 공급하는 원료 공급계와,
상기 처리실 내의 기판에 대하여 제1 질화제, 제2 질화제를 공급하는 질화제 공급계와,
상기 제1 질화제 또는 상기 제2 질화제를 플라즈마 여기시키는 플라즈마 여기부와,
상기 처리실 내에, 표면에 산소 함유막이 형성된 기판을 수용한 상태에서, 상기 기판에 대하여 상기 제1 원료와 상기 제1 질화제를 공급하여, 상기 산소 함유막 상에 초기 막을 형성하는 처리와, 플라즈마 여기시킨 상기 제1 질화제 또는 상기 제2 질화제를 상기 기판에 대하여 공급하여, 상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 처리와, 상기 기판에 대하여 상기 제2 원료와 상기 제2 질화제를 공급하여, 상기 제1 질화막 상에 제2 질화막을 형성하는 처리를 행하게 하도록, 상기 원료 공급계, 상기 질화제 공급계 및 상기 플라즈마 여기부를 제어하도록 구성되는 제어부,
를 갖는 기판 처리 장치가 제공된다.
(부기 16)
본 발명의 또 다른 형태에 의하면,
표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 상기 산소 함유막 상에 초기 막을 형성하는 수순과,
상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 수순과,
상기 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 상기 제1 질화막 상에 제2 질화막을 형성하는 수순,
을 컴퓨터에 실행시키는 프로그램, 또는, 해당 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121 : 컨트롤러(제어부) 200 : 웨이퍼(기판)
200a : SiO막(산소 함유막) 210a : 초기 막
210b : 제1 SiN막(제1 질화막) 210c : 제2 SiN막(제2 질화막)
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
231 : 배기관 232a 내지 232d : 가스 공급관

Claims (23)

  1. 표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 상기 산소 함유막 상에 산소를 포함하는 질화막인 초기 막을 형성하는 공정과,
    상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 공정과,
    상기 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 상기 제1 질화막 상에, 상기 제1 질화막의 두께 이상의 두께를 갖는 제2 질화막을 형성하는 공정,
    을 포함하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제2 질화막은, 상기 제1 질화막보다도 두꺼워지게 형성되는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 초기 막을 형성하는 공정에서는, 상기 기판에 대하여 상기 제1 원료를 공급하는 공정과, 상기 기판에 대하여 상기 제1 질화제를 공급하는 공정을 비동시로 행하는 제1 사이클을 제1 소정 횟수 행하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 질화막을 형성하는 공정에서는, 상기 기판에 대하여 상기 제2 원료를 공급하는 공정과, 상기 기판에 대하여 상기 제2 질화제를 공급하는 공정을 비동시로 행하는 제2 사이클을 제2 소정 횟수 행하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 소정 횟수를, 상기 제1 소정 횟수보다도 많게 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 초기 막의 두께를, 0.8nm 이상 1.5nm 이하로 하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 초기 막의 두께를, 1.0nm 이상 1.2nm 이하로 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제2 질화막의 표면을 플라즈마 질화하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 초기 막을 형성하기 전에, 상기 산소 함유막의 표면을 플라즈마 질화하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 플라즈마 질화를 행할 때는, 플라즈마 여기시킨 상기 제1 질화제 또는 상기 제2 질화제를 상기 기판에 대하여 공급하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 원료는, 상기 제2 원료와 동일한 분자 구조를 갖고, 상기 제1 질화제는, 상기 제2 질화제와 동일한 분자 구조를 갖는, 반도체 장치의 제조 방법.
  14. 삭제
  15. 제1항에 있어서,
    상기 초기 막을 제1 질화막으로 개질하는 공정과, 상기 제1 질화막 상에 제2 질화막을 형성하는 공정을 동일 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 산소 함유막의 표면을 플라즈마 질화하는 공정과, 상기 초기 막을 형성하는 공정을 동일 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  17. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여 제1 원료, 제2 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 제1 질화제, 제2 질화제를 공급하는 질화제 공급계와,
    상기 제1 질화제 또는 상기 제2 질화제를 플라즈마 여기시키는 플라즈마 여기부와,
    상기 처리실 내에, 표면에 산소 함유막이 형성된 기판을 수용한 상태에서, 상기 기판에 대하여 상기 제1 원료와 상기 제1 질화제를 공급하여, 상기 산소 함유막 상에 산소를 포함하는 질화막인 초기 막을 형성하는 처리와, 플라즈마 여기시킨 상기 제1 질화제 또는 상기 제2 질화제를 상기 기판에 대하여 공급하여, 상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 처리와, 상기 기판에 대하여 상기 제2 원료와 상기 제2 질화제를 공급하여, 상기 제1 질화막 상에, 상기 제1 질화막의 두께 이상의 두께를 갖는 제2 질화막을 형성하는 처리를 행하게 하도록, 상기 원료 공급계, 상기 질화제 공급계 및 상기 플라즈마 여기부를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  18. 표면에 산소 함유막이 형성된 기판에 대하여 제1 원료와 제1 질화제를 공급하여, 상기 산소 함유막 상에 산소를 포함하는 질화막인 초기 막을 형성하는 단계와,
    상기 초기 막을 플라즈마 질화함으로써, 상기 초기 막을 제1 질화막으로 개질하는 단계와,
    상기 기판에 대하여 제2 원료와 제2 질화제를 공급하여, 상기 제1 질화막 상에, 상기 제1 질화막의 두께 이상의 두께를 갖는 제2 질화막을 형성하는 단계,
    를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
  19. 제1항에 있어서,
    상기 제1 질화막은, 상기 초기 막보다도 Si-N 결합을 많이 포함하는 산소 비함유의 질화막인, 반도체 장치의 제조 방법.
  20. 제1항에 있어서,
    상기 제1 질화막은, 상기 산소 함유막으로부터 상기 제2 질화막으로 향하는 산소의 확산을 막는 막인, 반도체 장치의 제조 방법.
  21. 제10항에 있어서,
    상기 제2 질화막의 표면을 플라즈마 질화시킨 후, 상기 기판을 대기 중에 폭로하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  22. 제10항에 있어서,
    플라즈마 질화된 상기 제2 질화막의 표면은, 대기 중으로부터 상기 제2 질화막으로 향하는 산소의 확산을 막는 층인, 반도체 장치의 제조 방법.
  23. 제1항에 있어서,
    상기 초기 막을 형성하는 공정과, 상기 초기 막을 상기 제1 질화막으로 개질하는 공정을 1세트로 하여 이 세트를 소정 횟수 반복한 후, 상기 제2 질화막을 형성하는 공정을 행하는, 반도체 장치의 제조 방법.
KR1020160004957A 2015-01-14 2016-01-14 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101827620B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-005042 2015-01-14
JP2015005042A JP6086934B2 (ja) 2015-01-14 2015-01-14 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20160087776A KR20160087776A (ko) 2016-07-22
KR101827620B1 true KR101827620B1 (ko) 2018-02-08

Family

ID=56368027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004957A KR101827620B1 (ko) 2015-01-14 2016-01-14 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US9741555B2 (ko)
JP (1) JP6086934B2 (ko)
KR (1) KR101827620B1 (ko)
CN (1) CN105789028B (ko)
TW (1) TWI616926B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478330B2 (ja) * 2016-03-18 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
JP6778139B2 (ja) * 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
US10515796B2 (en) * 2017-11-21 2019-12-24 Applied Materials, Inc. Dry etch rate reduction of silicon nitride films
JP7199497B2 (ja) * 2018-02-28 2023-01-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7243521B2 (ja) * 2019-08-19 2023-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2021188094A (ja) * 2020-05-29 2021-12-13 大陽日酸株式会社 混合ガス供給装置、金属窒化膜の製造装置、及び金属窒化膜の製造方法
KR102584515B1 (ko) * 2020-07-06 2023-10-05 세메스 주식회사 노즐, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
CN115565861A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种薄膜沉积方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2007194239A (ja) * 2006-01-17 2007-08-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293071A (ja) * 1988-09-29 1990-04-03 Toshiba Corp 薄膜の形成方法
KR20020041608A (ko) * 2000-11-28 2002-06-03 박종섭 반도체 소자의 게이트 제조방법
JP3826792B2 (ja) 2002-01-08 2006-09-27 ソニー株式会社 半導体装置の製造方法
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4711786B2 (ja) * 2005-09-12 2011-06-29 ユニバーサル造船株式会社 船体構造の保守管理システム及び保守管理プログラム
JP4699172B2 (ja) 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2007281181A (ja) 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP4461441B2 (ja) 2006-08-07 2010-05-12 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008078376A (ja) 2006-09-21 2008-04-03 Oki Electric Ind Co Ltd 半導体記憶装置
JP5006378B2 (ja) * 2009-08-11 2012-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP2010206226A (ja) * 2010-06-21 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法
US9165761B2 (en) 2011-08-25 2015-10-20 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
TWI452648B (zh) 2011-10-14 2014-09-11 Shuz Tung Machinery Ind Co Ltd 基板移載裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2007194239A (ja) * 2006-01-17 2007-08-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201637067A (zh) 2016-10-16
CN105789028A (zh) 2016-07-20
JP2016131210A (ja) 2016-07-21
TWI616926B (zh) 2018-03-01
US20160203978A1 (en) 2016-07-14
KR20160087776A (ko) 2016-07-22
CN105789028B (zh) 2019-04-12
JP6086934B2 (ja) 2017-03-01
US9741555B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
KR102459905B1 (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR101827620B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101743824B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101657874B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6042656B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101661104B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6030378B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6230809B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101811531B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101964797B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101786301B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20160035984A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101997959B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant