KR101858345B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR101858345B1
KR101858345B1 KR1020160086061A KR20160086061A KR101858345B1 KR 101858345 B1 KR101858345 B1 KR 101858345B1 KR 1020160086061 A KR1020160086061 A KR 1020160086061A KR 20160086061 A KR20160086061 A KR 20160086061A KR 101858345 B1 KR101858345 B1 KR 101858345B1
Authority
KR
South Korea
Prior art keywords
reactant
gas
raw material
chamber
substrate
Prior art date
Application number
KR1020160086061A
Other languages
English (en)
Other versions
KR20170007160A (ko
Inventor
다츠루 마츠오카
요시로 히로세
요시토모 하시모토
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170007160A publication Critical patent/KR20170007160A/ko
Application granted granted Critical
Publication of KR101858345B1 publication Critical patent/KR101858345B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]

Abstract

기판 상에 형성하는 막의 막질을 향상시킨다. 처리실 내의 기판에 대하여 소정 원소를 포함하는 원료를 공급하는 공정과, 처리실 내로부터 원료를 제거하는 공정과, 처리실 내의 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과, 처리실 내로부터 제1 반응체를 제거하는 공정과, 처리실 내의 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과, 처리실 내로부터 제2 반응체를 제거하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 기판 상에 막을 형성하는 공정을 갖고, 원료를 제거하는 공정의 실시 시간을, 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 하거나, 또는, 제2 반응체를 제거하는 공정의 실시 시간을, 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 처리실 내의 기판에 대하여 원료나 복수 종류의 반응체를 공급해서 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2013-140944호 공보 일본 특허 공개 제2013-187507호 공보
본 발명의 목적은, 기판 상에 형성하는 막의 막질을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
처리실 내의 기판에 대하여 소정 원소를 포함하는 원료를 공급하는 공정과,
상기 처리실 내로부터 상기 원료를 제거하는 공정과,
상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과,
상기 처리실 내로부터 상기 제1 반응체를 제거하는 공정과,
상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과,
상기 처리실 내로부터 상기 제2 반응체를 제거하는 공정,
을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 포함하고,
상기 원료를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 하거나, 또는, 상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4의 (a)는 본 발명의 제1 실시 형태의 성막 시퀀스의 일례를 도시하는 도면이며, (b)는 본 발명의 제1 실시 형태의 성막 시퀀스의 다른 예를 나타내는 도면이다.
도 5의 (a)는 본 발명의 제2 실시 형태의 성막 시퀀스의 일례를 도시하는 도면이며, (b)는 본 발명의 제2 실시 형태의 성막 시퀀스의 다른 예를 나타내는 도면이다.
도 6은 본 발명의 다른 실시 형태의 성막 시퀀스의 일례를 도시하는 도면이다.
도 7의 (a)는 막 내에서의 염소 농도에 관한 평가 결과를, (b)는 막의 에칭 내성에 관한 평가 결과를, (c)는 막의 절연성에 관한 평가 결과를 각각 도시하는 도면이다.
도 8은 막의 면내 막 두께 균일성에 관한 평가 결과를 도시하는 도면이다.
도 9의 (a)는 본 발명의 다른 실시 형태에서 적절하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이며, (b)는 본 발명의 다른 실시 형태에서 적절하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서 처리 로 부분을 종단면도로 도시하는 도면이다.
<발명자들이 얻은 지견>
기판 상에 다원계의 막을 형성하는 방법으로서, 처리실 내의 기판에 대하여 복수종의 처리 가스를 비동시로 공급하는 사이클을 소정 횟수 행하는 성막 시퀀스가 알려져 있다. 처리 가스의 종류, 유량, 공급 시간, 기판의 온도, 처리실 내의 압력 등의 각종 조건(이하, 처리 가스 공급 조건)을 적절히 선택함으로써, 기판 상에 형성하는 막의 막질(예를 들어, 에칭 내성, 절연성, 면내 막 두께 균일성 등)을 치밀하게 제어하는 것이 가능하다.
그러나, 발명자들의 예의 연구에 의하면, 처리 가스 공급 조건을 아무리 고정밀도로 제어해도, 기판 상에 형성하는 막의 막질을 어느 일정 이상의 품질로 높이는 것이 곤란한 경우가 있는 것으로 판명되었다. 그리고, 기판 상에 형성하는 막의 막질을 더욱 향상시키기 위해서는, 처리 가스 공급 조건뿐만 아니라, 처리실 내로부터 처리 가스를 제거하는 퍼지 처리의 조건(이하, 퍼지 조건)을 적정하게 선택할 필요가 있는 것으로 판명되었다. 발명자들의 예의 연구에 의하면, 1 사이클당 복수회 행하는 퍼지 처리의 처리 조건을 일률적으로 동일하게 설정하는 것이 아니라, 제거 대상의 처리 가스의 종류에 따라 적절히 상이하게 함으로써, 성막 처리의 생산성을 손상시키지 않고, 기판 상에 형성하는 막의 막질을 더욱 향상시키는 것이 가능하게 된다. 예를 들어, 퍼지 처리의 조건을 제거 대상의 처리 가스의 종류에 따라 상이한 소정의 조건으로 함으로써, 성막 처리의 생산성을 손상시키지 않고, 막의 에칭 내성이나 절연성을 향상시키거나, 또는, 막의 면내 막 두께 균일성을 향상시키는 것이 가능하게 된다.
본 발명은, 발명자들이 얻은 상술한 지견에 기초해서 이루어진 것이다. 이하, 본 발명의 실시 형태에 대해서, 구체예를 몇 가지 설명한다.
<본 발명의 제1 실시 형태>
이하, 본 발명의 제1 실시 형태에 대해서 도 1 내지 도 3을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 후술하는 바와 같이 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원 형상으로, 매니폴드(인렛 플랜지)(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)과의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 히터 베이스에 지지됨으로써, 반응관(203)은 수직으로 설치된 상태가 된다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성되어 있다. 처리 용기의 통 중공부에는 처리실(201)이 형성되어 있다. 처리실(201)은, 복수매의 기판으로서의 웨이퍼(200)를, 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 배열된 상태로 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 이와 같이, 처리 용기(매니폴드(209))에는 2개의 노즐(249a, 249b)과, 2개의 가스 공급관(232a, 232b)이 설치되어 있어, 처리실(201) 내에 복수 종류의 가스를 공급하는 것이 가능하게 되어 있다.
가스 공급관(232a, 232b)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 MFC(241c, 241d) 및 개폐 밸브인 밸브(243c, 243d)가 각각 설치되어 있다.
가스 공급관(232a)의 선단부에는, 노즐(249a)이 접속되어 있다. 노즐(249a)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249a)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249a)은, 처리실(201) 내에 반입된 각 웨이퍼(200)의 단부(주연부)의 측방에 웨이퍼(200)의 표면(평탄면)과 수직으로 설치되어 있다. 노즐(249a)은, L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 매니폴드(209)의 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249a)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
가스 공급관(232b)의 선단부에는, 노즐(249b)이 접속되어 있다. 노즐(249b)은, 가스 분산 공간인 버퍼실(237) 내에 설치되어 있다. 버퍼실(237)은, 반응관(203)의 내벽과 격벽(237a)과의 사이에 형성되어 있다. 버퍼실(237)(격벽(237a))은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 또한 반응관(203)의 내벽의 하부로부터 상부에 걸치는 부분에, 웨이퍼(200)의 적재 방향을 따라서 설치되어 있다. 즉, 버퍼실(237)(격벽(237a))은, 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 격벽(237a)의 웨이퍼(200)와 대향(인접)하는 면의 단부에는, 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 중심을 향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
노즐(249b)은, 버퍼실(237)의 가스 공급 구멍(250c)이 형성된 단부와 반대측의 단부에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 설치되어 있다. 즉, 노즐(249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 설치되어 있다. 즉, 노즐(249b)은, 처리실(201) 내에 반입된 웨이퍼(200)의 단부의 측방에 웨이퍼(200)의 표면과 수직으로 설치되어 있다. 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있고, 그 수평부는 매니폴드(209)의 측벽을 관통하도록 설치되어 있고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단부측을 향해서 상승되도록 설치되어 있다. 노즐(249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은, 버퍼실(237)의 중심을 향하도록 개구되어 있다. 가스 공급 구멍(250b)은, 가스 공급 구멍(250c)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다. 버퍼실(237) 내와 처리실(201) 내와의 차압이 작은 경우, 복수의 가스 공급 구멍(250b)의 개구 면적 및 개구 피치를, 상류측(하부)으로부터 하류측(상부)에 걸쳐 각각 동일하게 하면 된다. 또한, 버퍼실(237) 내와 처리실(201) 내와의 차압이 큰 경우, 가스 공급 구멍(250b)의 개구 면적을 상류측으로부터 하류측을 향해서 서서히 크게 하거나, 가스 공급 구멍(250b)의 개구 피치를 상류측으로부터 하류측을 향해서 서서히 작게 하거나 하면 된다.
가스 공급 구멍(250b)의 각각의 개구 면적이나 개구 피치를, 상류측으로부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 가스 공급 구멍(250b) 각각으로부터, 유속의 차는 있지만, 유량이 거의 동량인 가스를 분출시키는 것이 가능하게 된다. 그리고, 이들 복수의 가스 공급 구멍(250b) 각각으로부터 분출되는 가스를, 일단, 버퍼실(237) 내에 도입함으로써, 버퍼실(237) 내에서 가스의 유속 차의 균일화를 행하는 것이 가능하게 된다. 복수의 가스 공급 구멍(250b) 각각으로부터 버퍼실(237) 내에 분출된 가스는, 버퍼실(237) 내에서 입자 속도가 완화된 후, 복수의 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출된다. 복수의 가스 공급 구멍(250b) 각각으로부터 버퍼실(237) 내에 분출된 가스는, 가스 공급 구멍(250c) 각각으로부터 처리실(201) 내에 분출될 때는, 균일한 유량과 유속을 갖는 가스가 된다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면에서 보아 원환 형상의 세로로 긴 공간 내, 즉, 원통 형상의 공간 내에 배치한 노즐(249a, 249b) 및 버퍼실(237)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b) 및 버퍼실(237)에 각각 개구된 가스 공급 구멍(250a 내지 250c)으로부터, 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있고, 각 웨이퍼(200)에 형성되는 막의 막 두께 균일성을 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 잔류 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한한 것은 아니다.
가스 공급관(232a)으로부터는, 소정 원소로서의 실리콘(Si)을 포함하는 원료로서, 예를 들어 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 본 명세서에서 「원료」라는 말을 사용한 경우에는, 「액체 상태인 액체 원료」를 의미하는 경우, 「기체 상태인 원료 가스」를 의미하는 경우, 또는, 그 양쪽을 의미하는 경우가 있다. 할로실란 원료란, 할로겐 원소를 갖는 실란 원료이다. 할로겐 원소는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I)로 이루어지는 군에서 선택되는 적어도 1개를 포함한다. 즉, 할로실란 원료는, 클로로기, 플루오로기, 브로모기, 요오드기로 이루어지는 군에서 선택되는 적어도 1개의 할로겐기를 포함한다. 할로실란 원료는, 할로겐화물의 1종이라고도 할 수 있다.
할로실란 원료 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란 원료 가스를 사용할 수 있다. 클로로실란 원료 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. HCDS와 같이 상온 상압 하에서 액체 상태인 액체 원료를 사용하는 경우에는, 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 원료 가스(HCDS 가스)로서 공급하게 된다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 제1 반응체로서, 예를 들어 질소(N), 탄소(C) 및 수소(H)를 포함하는 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. N, C 및 H를 포함하는 가스로서는, 예를 들어 아민계 가스를 사용할 수 있다.
아민계 가스란, 기체 상태의 아민, 예를 들어 상온 상압 하에서 액체 상태인 아민을 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 아민 등의, 아민기를 포함하는 가스이다. 아민계 가스는, 에틸아민, 메틸아민, 프로필아민, 이소프로필아민, 부틸아민, 이소부틸아민 등의 아민을 포함한다. 아민이란, 암모니아(NH3)의 수소(H)를 알킬기 등의 탄화수소기로 치환한 형태의 화합물의 총칭이다. 아민은, C를 포함하는 리간드, 즉, 유기 리간드로서, 알킬기 등의 탄화수소기를 포함한다. 아민계 가스는, N, C 및 H의 3 원소를 포함하고 있고, Si를 포함하고 있지 않으므로 Si 비함유의 가스라고도 할 수 있으며, Si 및 금속을 포함하고 있지 않으므로 Si 및 금속 비함유의 가스라고도 할 수 있다. 아민계 가스는, N, C 및 H의 3 원소만으로 구성되는 물질이라고도 할 수 있다. 아민계 가스는, 후술하는 성막 처리에 있어서, N 소스로서도 작용하고, C 소스로서도 작용한다.
아민계 가스로서는, 예를 들어 그 화학 구조식 중(1 분자 중)에서의 C를 포함하는 리간드(에틸기)의 수가 복수이며, 1 분자 중에서 N의 수보다도 C의 수가 더 많은 트리에틸아민((C2H5)3N, 약칭: TEA) 가스를 사용할 수 있다. TEA와 같이 상온 상압 하에서 액체 상태인 아민을 사용하는 경우에는, 액체 상태의 아민을 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 아민계 가스(TEA 가스)로서 공급하게 된다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 제2 반응체로서, 예를 들어 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 후술하는 성막 처리에 있어서, 산화 가스, 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서, 예를 들어 N2 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232a)으로부터 상술한 원료를 공급하는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 공급계가 구성된다. 노즐(249a)을 원료 공급계에 포함해서 생각해도 된다. 원료 공급계를 원료 가스 공급계라고 칭할 수도 있다. 원료로서 할로실란 원료를 공급하는 경우, 원료 공급계를, 할로실란 원료 공급계, 또는, 할로실란 원료 가스 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 상술한 제1 반응체를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제1 반응체 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 제1 반응체 공급계에 포함해서 생각해도 된다. 제1 반응체로서 아민계 가스를 공급하는 경우, 제1 반응체 공급계를, 아민 공급계, 또는, 아민계 가스 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 상술한 제2 반응체를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제2 반응체 공급계가 구성된다. 노즐(249b), 버퍼실(237)을 제2 반응체 공급계에 포함해서 생각해도 된다. 제2 반응체로서 O 함유 가스를 공급하는 경우, 제2 반응체 공급계를, O 함유 가스 공급계, 또는, 산화제 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
버퍼실(237) 내에는, 도 2에 도시한 바와 같이, 도전체로 이루어지고, 가늘고 긴 구조를 갖는 2개의 막대 형상 전극(269, 270)이 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 배열 방향을 따라서 배치되어 있다. 막대 형상 전극(269, 270) 각각은, 노즐(249b)과 평행하게 설치되어 있다. 막대 형상 전극(269, 270) 각각은, 상부로부터 하부에 걸쳐 전극 보호관(275)에 의해 덮임으로써 보호되어 있다. 막대 형상 전극(269, 270) 중 어느 한쪽은, 정합기(272)를 통해서 고주파 전원(273)에 접속되고, 다른 쪽은, 기준 전위인 접지에 접속되어 있다. 고주파 전원(273)으로부터 막대 형상 전극(269, 270)간에 고주파(RF) 전력을 인가함으로써, 막대 형상 전극(269, 270)간의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 막대 형상 전극(269, 270), 전극 보호관(275)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원이 구성된다. 정합기(272), 고주파 전원(273)을 플라즈마원에 포함해서 생각해도 된다. 플라즈마원은, 후술하는 바와 같이, 가스를 플라즈마 여기, 즉, 플라즈마 상태로 여기(활성화)시키는 플라즈마 여기부(활성화 기구)로서 기능한다.
전극 보호관(275)은, 막대 형상 전극(269, 270) 각각을 버퍼실(237) 내의 분위기와 격리시킨 상태에서 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 전극 보호관(275)의 내부의 O 농도가 외기(대기)의 O 농도와 동일 정도이면, 전극 보호관(275) 내에 각각 삽입된 막대 형상 전극(269, 270)은, 히터(207)에 의한 열로 산화되어버린다. 전극 보호관(275)의 내부에 N2 가스 등의 불활성 가스를 충전해 두거나, 불활성 가스 퍼지 기구를 사용해서 전극 보호관(275)의 내부를 N2 가스 등의 불활성 가스로 퍼지함으로써, 전극 보호관(275)의 내부의 O 농도를 저감시켜, 막대 형상 전극(269, 270)의 산화를 방지할 수 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기 유로로서의 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 배기 밸브(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다. 배기관(231)은, 반응관(203)에 설치하는 경우에 한하지 않고, 노즐(249a, 249b)과 마찬가지로 매니폴드(209)에 설치해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 매니폴드(209)의 하단에 수직 방향 하측으로부터 접촉되도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 접촉하는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 보트 엘리베이터(115)에 의해 시일 캡(219)을 강하시키고 있는 동안에, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속에 의해 구성되고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 접촉하는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단, 본 실시 형태는, 이와 같은 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통 형상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는 CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에 있어서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s), 정합기(272), 고주파 전원(273) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작, 정합기(272)에 의한 임피던스 조정 동작, 고주파 전원(273)에의 전력 공급 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 시퀀스 예에 대해서, 도 4의 (a)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a)에 나타내는 성막 시퀀스에서는,
처리실(201) 내의 기판으로서의 웨이퍼(200)에 대하여 원료로서 HCDS 가스를 공급하는 스텝 1과,
처리실(201) 내로부터 HCDS 가스를 제거하는 스텝 1p와,
처리실(201) 내의 웨이퍼(200)에 대하여 제1 반응체로서 TEA 가스를 공급하는 스텝 2와,
처리실(201) 내로부터 TEA 가스를 제거하는 스텝 2p와,
처리실(201) 내의 웨이퍼(200)에 대하여 제2 반응체로서 O2 가스를 공급하는 스텝 3과,
처리실(201) 내로부터 O2 가스를 제거하는 스텝 3p,
를 비동시로 행하는 사이클을 소정 횟수(n회) 행함으로써, 웨이퍼(200) 상에 Si, O 및 C를 포함하는 실리콘 산탄화막(SiOC막) 또는, Si, O, C 및 N을 포함하는 실리콘 산탄질화막(SiOCN막)을 형성한다.
또한, 도 4의 (a)에 나타내는 성막 시퀀스에서는, HCDS 가스를 제거하는 스텝 1p의 실시 시간을, TEA 가스를 제거하는 스텝 2p의 실시 시간보다도 길게 하고 있다. 그 이유나 구체적인 처리 조건에 대해서는 후술한다.
본 명세서에서는, 도 4의 (a)에 나타내는 성막 처리의 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 다른 실시 형태의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(HCDS→P1→TEA→P2→O2→P3)×n ⇒ SiOC, SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(반입 스텝)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 상술한 스텝 1, 1p, 스텝 2, 2p, 스텝 3, 3p를 순차 실시한다.
〔스텝 1(HCDS 가스 공급)〕
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는 MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급되게 된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, MFC(241c)에 의해 유량 조정되어, HCDS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한, 버퍼실(237), 노즐(249b) 내에의 HCDS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
MFC(241a)로 제어하는 HCDS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 유량으로 한다. MFC(241c, 241d)로 제어하는 N2 가스의 공급 유량은, 각각, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. HCDS 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다.
히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도가 되는 온도로 설정한다.
웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDS가 화학 흡착되기 어려워져, 실용적인 성막 속도를 얻을 수 없게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 웨이퍼(200)의 온도를 300℃ 이상, 나아가 350℃ 이상으로 함으로써, 웨이퍼(200) 상에 HCDS를 더욱 충분히 흡착시키는 것이 가능하게 되고, 더욱 충분한 성막 속도가 얻어지게 된다.
웨이퍼(200)의 온도가 700℃를 초과하면, 과잉의 기상 반응이 발생함으로써, 막 두께 균일성이 악화되기 쉬워지고, 그 제어가 곤란해져버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있음으로써, 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능하게 된다. 특히, 웨이퍼(200)의 온도를 650℃ 이하, 나아가 600℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워지고, 그 제어가 용이하게 된다.
따라서, 웨이퍼(200)의 온도는 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에 제1층(초기층)으로서, 예를 들어 1 원자층 미만 내지 수 원자층 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층이어도 되고, HCDS의 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
Cl을 포함하는 Si층이란, Si에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐져서 생긴 Cl을 포함하는 Si 박막도 포함하는 총칭이다. Si에 의해 구성되고 Cl을 포함하는 연속적인 층을, Cl을 포함하는 Si 박막이라고 하는 경우도 있다. Cl을 포함하는 Si층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
HCDS의 흡착층은, HCDS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. 즉, HCDS의 흡착층은, HCDS 분자로 구성되는 1 분자층 또는 1 분자층 미만의 두께의 흡착층을 포함한다. HCDS의 흡착층을 구성하는 HCDS 분자는, Si와 Cl의 결합이 일부 끊어진 것도 포함한다. 즉, HCDS의 흡착층은, HCDS의 물리흡착층이어도 되고, HCDS의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층 미만의 두께의 층이란 불연속으로 형성되는 원자층을 의미하고 있고, 1 원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미하고 있다. 1 분자층 미만의 두께의 층이란 불연속으로 형성되는 분자층을 의미하고 있고, 1 분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미하고 있다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층과 HCDS의 흡착층과의 양쪽을 포함할 수 있다. 단, 상술한 바와 같이, Cl을 포함하는 Si 함유층에 대해서는, 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내는 것으로 한다.
HCDS 가스가 자기분해(열분해)하는 조건 하, 즉, HCDS 가스의 열분해 반응이 발생하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 Si층이 형성된다. HCDS 가스가 자기분해(열분해)하지 않는 조건 하, 즉, HCDS 가스의 열분해 반응이 발생하지 않는 조건 하에서는, 웨이퍼(200) 상에 HCDS가 흡착됨으로써 HCDS의 흡착층이 형성된다. 웨이퍼(200) 상에 HCDS의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 더 높게 할 수 있는 점에서는 바람직하다. 이하, Cl을 포함하는 Si 함유층을, 편의상, 간단히 Si 함유층이라고도 칭하는 것으로 한다.
제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 2, 3에서의 개질의 작용이 제1층의 전체에 미치지 못하게 된다. 또한, 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층 정도로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 스텝 2, 3에서의 개질의 작용을 상대적으로 높일 수 있고, 스텝 2, 3에서의 개질에 필요로 하는 시간을 단축할 수 있다. 스텝 1에서의 제1층의 형성에 필요로 하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당 처리 시간을 단축할 수 있어, 전체적인 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
원료 가스로서는, HCDS 가스 외에, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 무기 할로실란 원료 가스를 사용할 수 있다.
또한, 원료 가스로서는, 에틸렌비스(트리클로로실란) 가스, 즉, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스, 메틸렌비스(트리클로로실란) 가스, 즉, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등의 알킬렌할로실란 원료 가스를 사용할 수도 있다.
또한, 원료 가스로서는, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스, 1-모노클로로-1,1,2,2,2-펜타메틸디실란((CH3)5Si2Cl, 약칭: MCPMDS) 가스 등의 알킬할로실란 원료 가스를 사용할 수도 있다.
또한, 원료 가스로서는, 모노실란(SiH4, 약칭: MS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 트리실란(Si3H8, 약칭: TS) 가스 등의 무기 원료 가스를 사용할 수 있다.
또한, 원료 가스로서는, 예를 들어 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스터셜-부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 아미노실란 원료 가스를 사용할 수 있다.
〔스텝 1p(HCDS 가스 제거)〕
제1층(Cl을 포함하는 Si 함유층)이 형성된 후, 밸브(243a)를 폐쇄하고, HCDS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채 두어, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 HDCS 가스를 처리실(201) 내로부터 제거한다. 이때, 밸브(243c, 243d)를 개방한 채 두어, N2 가스의 처리실(201) 내에의 공급을 유지하도록 해도 된다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스를 처리실(201) 내로부터 제거하는 효과를 높일 수 있다.
퍼지 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
〔스텝 2(TEA 가스 공급)〕
스텝 1p가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 Si 함유층)에 대하여 TEA 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. TEA 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TEA 가스가 공급되게 된다.
MFC(241b)로 제어하는 TEA 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 5000Pa, 바람직하게는 1 내지 4000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, TEA 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. TEA 가스는 열로 활성화시켜서 공급하는 것이, 비교적 소프트한 반응을 발생시킬 수 있고, 후술하는 제2층(SiCN층)의 형성이 용이하게 된다. TEA 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 200초, 바람직하게는 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TEA 가스를 공급함으로써, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 Si 함유층)과, TEA 가스를 반응시킬 수 있다. 즉, 제1층에 포함되는 할로겐 원소(할로겐기)인 Cl(클로로기)과, TEA 가스에 포함되는 리간드(에틸기)를 반응시킬 수 있다. 그것에 의해, 제1층에 포함되는 Cl 중 적어도 일부의 Cl을 제1층으로부터 뽑아냄(분리시킴)과 함께, TEA 가스에 포함되는 복수의 에틸기 중 적어도 일부의 에틸기를 TEA 가스로부터 분리시킬 수 있다. 그리고, 적어도 일부의 에틸기가 분리된 TEA 가스의 N과, 제1층에 포함되는 Si를 결합시킬 수 있다. 즉, TEA 가스를 구성하는 N이며 적어도 일부의 에틸기가 빠져 미 결합손(댕글링 본드)을 갖게 된 N과, 제1층에 포함되어 미 결합손을 갖게 된 Si, 또는, 미 결합손을 갖고 있었던 Si를 결합시켜서, Si-N 결합을 형성하는 것이 가능하게 된다. 또한 이때, TEA 가스로부터 분리된 에틸기(-CH2CH3)에 포함되는 C와, 제1층에 포함되는 Si를 결합시켜서, Si-C 결합을 형성하는 것도 가능하게 된다. 그러한 결과, 제1층 중으로부터 Cl이 탈리됨과 함께, 제1층 중에, N성분이 새롭게 도입되게 된다. 또한 이때, 제1층 중에, C 성분도 새롭게 도입되게 된다.
TEA 가스를 상술한 조건 하에서 공급함으로써, 제1층과 TEA 가스를 적정하게 반응시킬 수 있고, 상술한 일련의 반응을 발생시키는 것이 가능하게 된다. 그리고, 이 일련의 반응에 의해, 제1층 중으로부터 Cl이 탈리됨과 함께, 제1층 중에, N 성분과 C 성분이 새롭게 도입되어, 제1층은, Si, N 및 C를 포함하는 층, 즉, 제2층으로서의 실리콘 탄질화층(SiCN층)으로 변화한다(개질된다). 제2층은, 1 원자층 미만 내지 수 원자층 정도의 두께의 층이 된다. 또한, 제2층은, Si 성분의 비율과 C 성분의 비율이 비교적 많은 층, 즉, Si 리치이며 또한 C 리치인 층이 된다.
제2층을 형성할 때, 제1층에 포함되어 있던 Cl이나, TEA 가스에 포함되어 있던 H는, TEA 가스에 의한 제1층의 개질 반응의 과정에서, Cl 및 H 중 적어도 어느 하나를 포함하는 가스 상태 물질을 구성하고, 배기관(231)을 통해서 처리실(201) 내로부터 배출된다. 즉, 제1층 중의 Cl 등의 불순물은, 제1층 내로부터 뽑히거나, 탈리되거나 함으로써, 제1층으로부터 분리되게 된다. 이에 의해, 제2층은, 제1층에 비해 Cl 등의 불순물이 적은 층이 된다.
아민계 가스로서는, TEA 가스 외에, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스, 모노에틸아민(C2H5NH2, 약칭: MEA) 가스 등의 에틸아민계 가스를 사용할 수 있다. 또한, 아민계 가스로서는, 트리메틸아민((CH3)3N, 약칭: TMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 모노메틸아민(CH3NH2, 약칭: MMA) 가스 등의 메틸아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리프로필아민((C3H7)3N, 약칭: TPA) 가스, 디프로필아민((C3H7)2NH, 약칭: DPA) 가스, 모노프로필아민(C3H7NH2, 약칭: MPA) 가스 등의 프로필아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리이소프로필아민([(CH3)2CH]3N, 약칭: TIPA) 가스, 디이소프로필아민([(CH3)2CH]2NH, 약칭: DIPA) 가스, 모노이소프로필아민((CH3)2CHNH2, 약칭: MIPA) 가스 등의 이소프로필아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리부틸아민((C4H9)3N, 약칭: TBA) 가스, 디부틸아민((C4H9)2NH, 약칭: DBA) 가스, 모노부틸아민(C4H9NH2, 약칭: MBA) 가스 등의 부틸아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭: TIBA) 가스, 디이소부틸아민([(CH3)2CHCH2]2NH, 약칭: DIBA) 가스, 모노이소부틸아민((CH3)2CHCH2NH2, 약칭: MIBA) 가스 등의 이소부틸아민계 가스를 사용할 수도 있다.
즉, 아민계 가스로서는, 예를 들어(C2H5)xNH3 -x, (CH3)xNH3 -x, (C3H7)xNH3 -x, [(CH3)2CH]xNH3-x, (C4H9)xNH3 -x, [(CH3)2CHCH2]xNH3 -x(화학식 중, x는 1 내지 3의 정수) 중 적어도 1종의 가스를 바람직하게 사용할 수 있다.
〔스텝 2p(TEA 가스 제거)〕
제2층(SiCN층)이 형성된 후, 밸브(243b)를 폐쇄하고, TEA 가스의 공급을 정지한다. 그리고, 스텝 1p와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 TEA 가스나 반응 부생성물을 처리실(201) 내로부터 제거한다.
단, 스텝 2p의 처리 조건은, 스텝 1p의 처리 조건과는 상이한 조건으로 한다. 이 점에 대해서는, 후에 상세하게 설명한다.
〔스텝 3(O2 가스 공급)〕
스텝 2p가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제2층(SiCN층)에 대하여 O2 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b), 버퍼실(237)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급되게 된다.
MFC(241b)로 제어하는 O2 가스의 공급 유량은, 예를 들어 1000 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, O2 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. 또한, O2 가스를 열로 활성화시켜서 공급함으로써, 소프트한 반응을 발생시킬 수 있고, 후술하는 산화를 소프트하게 행할 수 있다. O2 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1과 마찬가지의 처리 조건으로 한다.
이때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화시킨 O2 가스이며, 처리실(201) 내에는 HCDS 가스도 TEA 가스도 흘리지 않고 있다. 따라서, O2 가스는 기상 반응을 일으키지 않고, 활성화된 상태로 웨이퍼(200)에 대하여 공급된다. 웨이퍼(200)에 대하여 공급된 O2 가스는, 웨이퍼(200) 상에 형성된 제2층(SiCN층)의 적어도 일부와 반응한다. 그리고, O2 가스에 의한 열산화의 작용에 의해, 제2층에 O 성분이 부가되어 제2층에서의 Si-O 결합이 증가하는 한편, Si-N 결합, Si-C 결합은 각각 감소하게 된다. 즉, 제2층에 O 성분이 부가되는 한편, 제2층에서의 N 성분, C 성분의 비율은 각각 감소하게 된다. 또한, 스텝 1, 2를 행함으로써 형성된 제2층에서의 C 성분은, N 성분에 비해 리치인 상태에 있다. 그 때문에, 스텝 3에서 제2층으로부터 N 성분이 완전히 탈리될 때까지 산화 처리를 행함으로써, 제2층을, Si, O 및 C를 포함하는 실리콘 산탄화층(N 비함유의 SiOC층)으로 변화시킬(개질시킬) 수 있다. 또한, 스텝 3에서 제2층으로부터 N 성분이 완전히 탈리되기 전에 산화 처리를 멈춤으로써, 제2층을, Si, O, C 및 N을 포함하는 실리콘 산탄질화층(SiOCN층)으로 변화시킬 수도 있다. 제2층을 개질시킴으로써 얻어지는 층(SiOC층 또는, SiOCN층)을, 이후, 제3층이라고 칭하기로 한다. SiOCN층을, N을 포함하는 SiOC층이라고 칭할 수도 있다.
제3층을 형성할 때, 제2층에 포함되어 있던 Cl 등의 불순물은, O2 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 제2층 중의 Cl 등의 불순물은, 제2층 내로부터 뽑히거나, 탈리되거나 함으로써, 제2층으로부터 분리된다. 이에 의해, 제3층은, 제2층에 비해 Cl 등의 불순물이 적은 층으로 된다.
O 함유 가스로서는, O2 가스 외에, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 오존(O3) 가스, 수소(H2) 가스+O2 가스, H2 가스+O3 가스 등을 사용할 수 있다.
〔스텝 3p(O2 가스 제거)〕
제3층(SiOC층 또는 SiOCN층)이 형성된 후, 밸브(243b)를 폐쇄하고, O2 가스의 공급을 정지한다. 그리고, 스텝 1p와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제3층의 형성에 기여한 후의 O2 가스나 반응 부생성물을 처리실(201) 내로부터 제거한다.
단, 스텝 3p의 처리 조건은, 스텝 1p의 처리 조건과는 상이한 조건으로 한다. 이 점에 대해서는, 후에 상세하게 설명한다.
〔소정 횟수 실시〕
상술한 6개의 스텝을 비동시로, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회) 행함으로써, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 SiOC막, 또는, SiOCN막을 형성할 수 있다. 또한, 상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 제3층(SiOC층 또는, SiOCN층)의 두께를 원하는 막 두께보다도 작게 하여, 제3층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(대기압 복귀 스텝)
성막 스텝이 완료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(반출 스텝)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출되게 된다(웨이퍼 디스차지).
(3) 스텝 1p 내지 3p의 처리 수순·처리 조건
웨이퍼(200) 상에 형성하는 막의 조성은, 스텝 1, 2, 3의 처리 조건을 상술한 범위 내에서 적정하게 선택함으로써 제어 가능하다. 조성을 변화시킴으로써, 웨이퍼(200) 상에 형성하는 막의 막질, 예를 들어 에칭 내성이나 절연성을 적정하게 제어하는 것이 가능하게 된다. 그러나, 발명자들의 예의 연구에 의하면, 스텝 1, 2, 3의 처리 조건을 아무리 고정밀도로 제어해도, 웨이퍼(200) 상에 형성하는 막의 막질을 어느 일정 이상의 품질로 높이는 것은 곤란한 경우가 있는 것으로 판명되었다. 발명자들의 예의 연구에 의하면, 웨이퍼(200) 상에 형성하는 막의 막질을 더욱 향상시키기 위해서는, 스텝 1, 2, 3의 처리 조건뿐만 아니라, 스텝 1p, 2p, 3p의 처리 조건을 적정하게 선택할 필요가 있다. 구체적으로는, 스텝 1p, 2p, 3p의 처리 조건을 일률적으로 동일하게 설정하는 것이 아니라, 적정하게 상이하게 할 필요가 있다. 이하, 그 이유에 대해서 상세하게 설명한다.
상술한 바와 같이, 스텝 1에서 형성되는 제1층은, Cl을 포함하는 Si 함유층이 된다. 단, 제1층에 포함되는 Cl은, 스텝 2에서 TEA 가스에 의한 개질 처리를 행함으로써, 제1층으로부터 분리되게 된다. 또한, 스텝 2에서 전부 제거하지 못하고 제2층에 잔류하게 된 Cl도, 스텝 3에서 O2 가스에 의한 개질 처리를 행함으로써, 제2층으로부터 분리되게 된다. 결과로서, 웨이퍼(200) 상에는, 막 중에서의 Cl 등의 불순물이 적은 양질의 막(SiOC막, 또는 SiOCN막)이 형성되게 된다.
그러나, 발명자들의 예의 연구에 의하면, 상술한 성막 시퀀스에 의해서도, 웨이퍼(200) 상에 형성되는 막 중에, Cl 등의 불순물이 매우 미량으로 잔류하는 경우가 있는 것으로 판명되었다. 그리고, 막 중에 미량으로 포함되는 Cl 등이, 막의 에칭 내성을 저하시키거나, 절연성을 저하시키거나 하는 경우가 있는 것으로 판명되었다. 또한, 막의 에칭 내성이 저하되는 이유는, 막 중에 미량으로 포함되게 된 Cl이, Si-Cl 결합을 생성하여, 막 중에서의 Si-C 결합이나 Si-N 결합이나 Si-Si 결합의 형성을 저해해버리기 때문이라고 생각된다. Si-Cl 결합은, Si-C 결합이나 Si-N 결합이나 Si-Si 결합에 비해여 결합력이 약하므로, Cl을 포함하는 막에 불화수소(HF) 등이 공급되면, 막 중에 포함되는 Si-Cl 결합이 절단되어, 에칭이 진행되기 쉬워지는 것이다. 또한, 절연성이 저하되는 이유는, 막 중에 포함되게 된 Cl이 전자를 트랩하여, 막 중에 리크 패스가 발생하기 때문이라고 생각된다.
발명자들은, 막의 에칭 내성이나 절연성을 더욱 향상시키고자 예의 연구를 행하였다. 그 결과, 스텝 1p 내지 3p의 처리 수순이나 처리 조건을 적정하게 조정해서, 이들을 적정하게 상이하게 함으로써, 막의 에칭 내성이나 절연성을 더욱 향상시키는 것이 가능한 것을 알아내었다. 이하, 스텝 1p 내지 3p에서의 처리 수순이나 처리 조건의 적합한 설정예에 대해서 설명한다. 또한, 이하의 설정예는, 임의로 조합해서 사용할 수 있다.
(설정예 A1)
본 설정예에서는, HCDS 가스를 제거하는 스텝 1p의 실시 시간(이하, T1p라고도 함)을, TEA 가스를 제거하는 스텝 2p의 실시 시간(이하, T2p라고도 함)보다도 길게 한다(T1p>T2p). 도 4의 (a)는 T1p>T2p로 하고, 또한 T2p를, O2 가스를 제거하는 스텝 3p의 실시 시간(이하, T3p라고도 함)과 동일하게 한 예를 나타내고 있다(T2p=T3p). 또한, 여기에서 말하는 T2p는, 후술하는 TEA 퍼지 효과가 얻어지는 시간을 말한다.
스텝 1p의 실시 시간을 상술한 바와 같이 설정함으로써, 처리실(201) 내로부터의 HCDS 가스 등의 제거 효과를 높일 수 있다. 또한, 스텝 1p의 실시 시간을 상술한 바와 같이 설정함으로써, 웨이퍼(200) 상에 형성된 제1층에 포함되는 Cl의 제1층으로부터의 탈리를 재촉하는 것도 가능하게 된다. 왜냐하면, 제1층에 포함되는 Cl 중, 흡착력(결합력)이 약한 것 중 적어도 일부는, 제1층에 대하여 퍼지 가스가 소정 시간 공급됨(웨이퍼(200)에 대하여 퍼지 가스가 소정 시간 분사됨)으로써, 제1층으로부터 탈리되는 경우가 있다. 또한, 제1층에 포함되는 Cl은, 웨이퍼(200)가 가열된 상태에 있음으로써 운동하고 있고, 그 상태를 소정 시간 유지함으로써, 제1층으로부터 탈리되기 쉬운 상태가 된다. 따라서, 스텝 1p의 실시 시간을 상술한 바와 같이 상대적으로 길게 확보함으로써, 제1층으로부터의 Cl의 탈리를 재촉하는 것이 가능하게 된다. 이하, 이들 효과를 총칭하여, 「HCDS 퍼지 효과」라고도 칭한다. 이 HCDS 퍼지 효과에 의해, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, T1p≤T2p로 하는 경우보다도 저감시키는 것이 가능하게 된다. 또한, 발명자들은, 스텝 1p를 후술하는 TEA 퍼지 효과를 얻기 위해서 필요해지는 스텝 2p의 실시 시간과 동일한 시간만큼 실시해도, HCDS 퍼지 효과를 높일 수 없는 것을 확인하였다. 즉, T1p=T2p로 한 경우에는, 웨이퍼(200) 상에 형성하는 막 내의 Cl 농도를 더 저감시킬 수 없어, 막의 에칭 내성이나 절연성이 저하되는 경우가 있는 것을 확인하였다. 또한, HCDS 퍼지 효과를 높이기 위해서는, 스텝 1p를 적어도, TEA 퍼지 효과를 얻기 위해서 필요한 스텝 2p의 실시 시간보다도 오랜 시간 실시해야만 하는 것을 확인하였다. 즉, HCDS 퍼지 효과를 높이기 위해서는, T1p=T2p로 하는 것이 아니라, T1p>T2p로 할 필요가 있는 것을 확인하였다.
또한, T1p는, T1p>T2p의 조건 하이며, 예를 들어 30 내지 120초, 바람직하게는 45 내지 90초, 보다 바람직하게는 50 내지 60초의 범위 내의 시간으로 한다.
T1p가 30초 미만이면, 상술한 HCDS 퍼지 효과를 높일 수 없어, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을 저감시키는 것이 곤란해지는 경우가 있다. T1p를 30초 이상으로 함으로써, HCDS 퍼지 효과를 높일 수 있어, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을 저감시키는 것이 가능하게 된다. T1p를 45초 이상으로 함으로써, HCDS 퍼지 효과를 보다 높일 수 있어, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을 보다 저감시키는 것이 가능하게 된다. T1p를 50초 이상으로 함으로써 HCDS 퍼지 효과를 확실하게 얻을 수 있어, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을 확실하게 저감시키는 것이 가능하게 된다.
T1p가 120초를 초과하면, HCDS 퍼지 효과가 포화하여, 퍼지 가스의 낭비에 의한 성막 비용의 증가를 초래하거나, 사이클 타임이 길어짐으로 인한 성막 처리의 생산성 저하를 초래하거나 하는 경우가 있다. T1p를 120초 이하로 함으로써, HCDS 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 적정하게 억제하고, 또한 생산성 저하를 회피하는 것이 가능하게 된다. T1p를 90초 이하로 함으로써, HCDS 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 확실하게 억제하고, 또한 생산성 저하를 확실하게 회피하는 것이 가능하게 된다. T1p를 60초 이하로 함으로써, HCDS 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 보다 확실하게 억제하고, 또한 생산성 저하를 보다 확실하게 회피하는 것이 가능하게 된다.
발명자들은, T1p를 40 내지 80초로 하고, T2p, T3p를 각각 10 내지 15초로 한 경우에는, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 농도를 확실하게 저감시키는 것이 가능한 것을 확인하였다. 또한, 발명자들은, T1p≤T2p로 한 경우, 예를 들어 T1p 내지 T3p를 각각 10 내지 15초로 한 경우에는, HCDS 퍼지 효과를 높일 수 없어, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 농도 등이 증가하는 경우가 있는 것을 확인하였다.
(설정예 A2)
본 설정예에서는, T1p를 T2p보다도 길게 함과 함께, T1p를 T3p보다도 길게 한다(T1p>T2p, T1p>T3p). 또한, T2p는 후술하는 TEA 퍼지 효과가 얻어지는 시간이며, T3p는 후술하는 O2 퍼지 효과가 얻어지는 시간이다. 본 설정예에 의해서도, 설정예 A1과 마찬가지의 효과가 얻어진다. 또한, T1p>T3p로 해서 HCDS 가스를 제거하는 스텝 1p의 실시 시간을 충분히 확보함으로써, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, T1p≤T3p로 하는 경우보다도 확실하게 저감시키는 것이 가능하게 된다. 또한, 도 4의 (a)는 T1p>T2p, T1p>T3p로 하는 예의 하나이기도 하다.
(설정예 A3)
본 설정예에서는, T1p를 T2p보다도 길게 함과 함께, T2p를 T3p보다도 길게 한다(T1p>T2p>T3p). 도 4의 (b)는 T1p>T2p>T3p로 한 예를 나타내고 있다. 또한, T2p는 후술하는 TEA 퍼지 효과가 얻어지는 시간이며, T3p는 후술하는 O2 퍼지 효과가 얻어지는 시간이다.
본 설정예에 의해서도, 설정예 A1과 마찬가지의 효과가 얻어진다. 또한, T2p를 T3p보다도 길게 함으로써, 즉, TEA 가스를 제거하는 스텝 2p의 실시 시간을 충분히 확보함으로써, 처리실(201) 내로부터의 TEA 가스 등의 제거 효과를 높이는 것이 가능하게 된다. 또한, 제2층에 포함되는 H나 Cl의 적어도 일부를 제2층으로부터 탈리시키는 것도 가능하게 된다. 또한, 제2층에 포함되는 N이나 C 중 결합이 약한 것, 즉, 웨이퍼(200) 상에 형성되는 막 내의 불순물로 될 수 있는 것 중 적어도 일부를, 제2층으로부터 탈리시키는 것도 가능하게 된다. 이하, 이들 효과를 총칭하여, 「TEA 퍼지 효과」라고도 칭한다. 이 TEA 퍼지 효과에 의해, 웨이퍼(200) 상에 형성되는 막 중에서의 불순물을, T2p≤T3p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
발명자들은, T1p를 40 내지 80초, T2p를 20 내지 30초, T3p를 10 내지 15초로 한 경우에는, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 농도뿐만 아니라, 막 중에서의 H 농도나, 막 중에서의 결합력이 약한 N이나 C의 농도를, 각각 저감시키는 것이 가능한 것을 확인하였다.
(설정예 A4)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서의 처리실(201) 내의 압력(이하, P1p라고도 함)을, TEA 가스를 제거하는 스텝 2p에서의 처리실(201) 내의 압력(이하, P2p라고도 함)보다도 낮게 한다(P1p<P2p). 또한, 여기에서 말하는 P2p는, 상술한 TEA 퍼지 효과가 얻어지는 압력을 말한다.
본 설정예에서도, 설정예 A1 내지 A3과 마찬가지의 효과가 얻어진다. 또한, P1p를 상술한 바와 같이 설정함으로써, 처리실(201) 내에 잔류하고 있는 HCDS 분자 등을 이동시키기 쉽게 할 수 있어, HCDS 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, P1p≥P2p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, P1p를 P2p보다도 낮게 하도록(P1p<P2p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P1p<P2p로 해도 된다. 이렇게 함으로써도, 설정예 A1과 마찬가지의 효과가 얻어진다.
(설정예 A5)
본 설정예에서는, 설정예 A4에서, P1p를, O2 가스를 제거하는 스텝 3p에서의 처리실(201) 내의 압력(이하, P3p라고도 함)보다도 낮게 한다(P1p<P2p, P1p<P3p). 또한, 여기에서 말하는 P3p는, 후술하는 O2 퍼지 효과가 얻어지는 압력이다. 본 설정예에 의해서도, 설정예 A4와 마찬가지의 효과가 얻어진다. 또한, P1p<P3p로 해서 HCDS 가스를 제거하는 스텝 1p에서의 처리실(201) 내의 압력을 충분히 저하시킴으로써, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, P1p<P2p, P1p≥P3p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, P1p를 P2p보다도 낮게 함과 함께, P1p를 P3p보다도 낮게 하도록(P1p<P2p, P1p<P3p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P1p<P2p, P1p<P3p로 해도 된다. 이렇게 함으로써도, 설정예 A2와 마찬가지의 효과가 얻어진다.
(설정예 A6)
본 설정예에서는, 설정예 A5에서, P2p를 P3p보다도 낮게 한다(P1p<P2p<P3p). 본 설정예에 의해서도, 설정예 A5와 마찬가지의 효과가 얻어진다. 또한, P2p<P3p로 해서 TEA 가스를 제거하는 스텝 2p에서의 처리실(201) 내의 압력을 충분히 저하시킴으로써, 상술한 TEA 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막 중에서의 H나, 막 중에서의 결합력이 약한 N이나 C를, P1p<P2p, P2p≥P3p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, P1p를 P2p보다도 낮게 함과 함께, P2p를 P3p보다도 낮게 하도록(P1p<P2p<P3p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P1p<P2p<P3p로 해도 된다. 이렇게 함으로써도, 설정예 A3과 마찬가지의 효과가 얻어진다.
(설정예 A7)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서의 퍼지 가스의 유량(F1p)을 TEA 가스를 제거하는 스텝 2p에서의 퍼지 가스의 유량(F2p)보다도 크게 한다(F1p>F2p). 또한, 여기에서 말하는 F2p는, 상술한 TEA 퍼지 효과가 얻어지는 유량을 말한다.
본 설정예에서도, 설정예 A1 내지 A3과 마찬가지의 효과가 얻어진다. 또한, F1p를 상술한 바와 같이 설정함으로써, 상술한 HCDS 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, F1p≤F2p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, F1p를 F2p보다도 크게 하도록(F1p>F2p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F1p>F2p로 해도 된다. 이렇게 함으로써도, 설정예 A1과 마찬가지의 효과가 얻어진다.
(설정예 A8)
본 설정예에서는, 설정예 A7에서, F1p를, O2 가스를 제거하는 스텝 3p에서의 퍼지 가스의 유량(F3p)보다도 크게 한다(F1p>F2p, F1p>F3p). 또한, 여기에서 말하는 F3p는, 후술하는 O2 퍼지 효과가 얻어지는 유량이다. 본 설정예에 의해서도, 설정예 A7과 마찬가지의 효과가 얻어진다. 또한, F1p>F3p로 해서 HCDS 가스를 제거하는 스텝 1p에서의 퍼지 가스의 유량을 충분히 크게 함으로써, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, F1p≤F3p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, F1p를 F2p보다도 크게 함과 함께, F1p를 F3p보다도 크게 하도록(F1p>F2p, F1p>F3p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F1p>F2p, F1p>F3p로 해도 된다. 이렇게 함으로써도, 설정예 A2와 마찬가지의 효과가 얻어진다.
(설정예 A9)
본 설정예에서는, 설정예 A8에서, F2p를 F3p보다도 크게 한다(F1p>F2p>F3p). 본 설정예에 의해서도, 설정예 A8과 마찬가지의 효과가 얻어진다. 또한, F2p>F3p로 해서 TEA 가스를 제거하는 스텝 2p에서의 퍼지 가스의 유량을 충분히 증가시킴으로써, 상술한 TEA 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막 중에서의 H나, 막 중에서의 결합력이 약한 N이나 C를, F2p≤F3p로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, F1p를 F2p보다도 크게 함과 함께, F2p를 F3p보다도 크게 하도록(F1p>F2p>F3p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F1p>F2p>F3p로 해도 된다. 이렇게 함으로써도, 설정예 A3과 마찬가지의 효과가 얻어지게 된다.
(설정예 A10)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서는, 퍼지 가스로서 환원성 가스인 H 함유 가스를 사용하고, TEA 가스를 제거하는 스텝 2p 및 O2 가스를 제거하는 스텝 3p에서는, 퍼지 가스로서 N2 가스 등의 불활성 가스를 사용한다. 환원성 가스(H 함유 가스)로서는, 예를 들어 H2 가스나 중수소(D2) 가스를 사용할 수 있다.
본 설정예에 의해서도, 설정예 A1 내지 A3과 마찬가지의 효과가 얻어진다. 또한, 스텝 1p에서 퍼지 가스로서 H 함유 가스를 사용함으로써, 처리실(201) 내에 잔류하는 HCDS 가스와 H 함유 가스를 반응시키거나, 제1층에 포함되는 Cl과 H 함유 가스를 반응시키거나 할 수 있어, 상술한 HCDS 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, 스텝 1p에서 퍼지 가스로서 N2 가스 등의 불활성 가스를 사용하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, 스텝 1p에서 퍼지 가스로서 H 함유 가스를 사용하도록 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, 스텝 1p에서는 퍼지 가스로서 H2 가스를 사용하고, 스텝 2p, 3p에서는 퍼지 가스로서 N2 가스를 사용해도 된다. 이렇게 함으로써도, 설정예 A1과 마찬가지의 효과가 얻어지게 된다.
(설정예 A11)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서는, 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용하고, TEA 가스를 제거하는 스텝 2p 및 O2 가스를 제거하는 스텝 3p에서는, 퍼지 가스로서 비플라즈마 여기 상태의 가스, 예를 들어 N2 가스 등의 불활성 가스를 사용한다. 플라즈마 여기시키는 가스로서는, 예를 들어 N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 또한, 플라즈마 여기시키는 가스로서는, 예를 들어 H2 가스나 D2 가스 등의 환원성 가스를 사용할 수도 있다. 스텝 1p에서 막대 형상 전극(269, 270)간에 인가하는 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 스텝 1p에서의 처리실(201) 내의 압력은, 예를 들어 1 내지 500Pa, 바람직하게는 1 내지 100Pa의 범위 내의 압력으로 한다.
본 설정예에 의해서도, 설정예 A1 내지 A3과 마찬가지의 효과가 얻어진다. 또한, 스텝 1p에서 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용함으로써, 처리실(201) 내에 잔류하는 HCDS 가스나 제1층에 포함되는 Cl에 대하여 플라즈마 여기 상태의 가스가 갖는 높은 에너지를 부여할 수 있어, 상술한 HCDS 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, 스텝 1p에서 퍼지 가스로서 N2 가스 등의 불활성 가스를 사용하는 경우보다도 저감시키는 것이 가능하게 된다. 또한, 플라즈마 여기시키는 가스로서 H2 가스나 D2 가스 등의 환원성 가스를 사용하는 것이, 플라즈마 여기시키는 가스로서 N2 가스나 희가스 등의 불활성 가스를 사용하는 경우보다도, 상술한 HCDS 퍼지 효과를 더욱 높일 수 있다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, 스텝 1p에서 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용하도록 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, 스텝 1p에서는 퍼지 가스로서 플라즈마 여기시킨 Ar 가스(Ar* 가스)나 N2 가스(N2 * 가스)나 H2 가스(H2 * 가스)를 사용하고, 스텝 2p, 3p에서는 퍼지 가스로서 N2 가스를 사용해도 된다. 이렇게 함으로써도, 설정예 A1과 마찬가지의 효과가 얻어지게 된다.
(설정예 A12)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서는, 처리실(201) 내에 퍼지 가스를 공급하는 서브 스텝(퍼지 스텝) A와, 처리실(201) 내에의 퍼지 가스의 공급을 정지하거나 실질적으로 정지한 상태에서 처리실(201) 내를 진공 배기하는 서브 스텝(진공 스텝) B를 교대로 소정 횟수(1회 이상) 행하는 사이클 퍼지 처리를 실시한다. 또한, 퍼지 가스의 실질적인 공급 정지란, 서브 스텝 A에서 공급하는 퍼지 가스의 유량보다도 작은 유량으로 퍼지 가스를 공급하는 것, 즉, 퍼지 가스를 약간 공급하는 것을 의미한다. 또한, TEA 가스를 제거하는 스텝 2p 및 O2 가스를 제거하는 스텝 3p에서는, 처리실(201) 내에 퍼지 가스를 공급하면서 배기한다. 즉, 스텝 2p, 3p에서는 사이클 퍼지 처리를 불실시로 한다.
본 설정예에 의해서도 설정예 A1 내지 A3과 마찬가지의 효과가 얻어진다. 또한, 스텝 1p에서 사이클 퍼지 처리를 실시함으로써, 처리실(201) 내에 적정한 압력 변동을 발생시킬 수 있어, 상술한 HCDS 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막 중에서의 Cl 등의 불순물을, 스텝 1p에서 사이클 퍼지 처리를 불실시로 하는 경우보다도 저감시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 A1 내지 A3 중 어느 하나와 같이 설정하면서, HCDS 가스를 제거하는 스텝 1p에서, 상술한 서브 스텝 A, B를 교대로 제1 소정 횟수, 즉, m1회(m1은 2 이상의 정수) 행하고, TEA 가스를 제거하는 스텝 2p 및 O2 가스를 제거하는 스텝 3p에서는, 상술한 서브 스텝 A, B를 교대로 제2 소정 횟수, 즉, m2회(m2는 1 이상의 정수) 행하도록 해도 된다. 또한, 여기에서 m2는, 상술한 TEA 퍼지 효과나 후술하는 O2 퍼지 효과가 얻어지는 횟수이다. m1을 m2보다도 크게 함(m1>m2)으로써, 상기와 마찬가지의 효과가 얻어진다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 A1 내지 A3과 같이 설정하지 않고, 스텝 1p 내지 3p의 처리 수순을 상술한 바와 같이 설정해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, 스텝 1p에서는 사이클 퍼지 처리를 실시하고, 스텝 2p, 3p에서는 사이클 퍼지 처리를 불실시로 해도 된다. 또한 예를 들어, 스텝 1p 내지 3p의 모두에 있어서 사이클 퍼지 처리를 실시하고, 스텝 1p에서는 서브 스텝 A, B를 교대로 m1회 행하고, 스텝 2p, 3p에서는 각각 서브 스텝 A, B를 교대로 m2회 행하도록 해도 된다. 이 경우도 m1>m2로 한다.
(4) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 상술한 바와 같이, 스텝 1 내지 3을 비동시로 행하는 사이클을 소정 횟수 행할 때, 제1층에 포함되는 Cl은, 스텝 2에서 TEA 가스에 의한 개질 처리를 행함으로써 제1층으로부터 탈리되게 된다. 또한, 스텝 2에서 전부 제거할 수 없어 제2층에 잔류하게 된 Cl도, 스텝 3에서 O2 가스에 의한 개질 처리를 행함으로써 제2층으로부터 탈리되게 된다. 결과로서, 웨이퍼(200) 상에는, 막 중에서의 Cl 등의 불순물이 적은 양질의 막을 형성할 수 있다.
(b) 스텝 1p 내지 3p의 처리 수순이나 처리 조건을, 상술한 설정예 A1 내지 A12와 같이 설정함으로써, 스텝 1p에서의 HCDS 퍼지 효과를 높이거나, 스텝 2p에서의 TEA 퍼지 효과를 높이거나 할 수 있다. 이에 의해, 웨이퍼(200) 상에 형성되는 막을, 막 중에서의 Cl 등의 불순물 농도가 매우 적은 양질의 막으로 할 수 있다. 즉, 웨이퍼(200) 상에 형성되는 막을, 에칭 내성이 높고, 절연성이 양호한 막으로 하는 것이 가능하게 된다.
(c) 스텝 1p 내지 3p의 처리 수순이나 처리 조건을 모두 일률적으로 설정하는 것이 아니라, 스텝 1p 내지 3p의 처리 수순이나 처리 조건을 적정하게 상이하게 하도록 하고 있다. 즉, 스텝 1p 내지 3p의 모든 퍼지 효과를 높이는 것이 아니라, 스텝 1p 내지 3p에서 선택되는 특정한 스텝의 퍼지 효과를 상대적으로 높이도록 하고 있다. 이에 의해, 퍼지 가스의 낭비에 의한 성막 비용의 증가나, 사이클 타임이 길어짐으로 인한 성막 처리의 생산성 저하를 회피하는 것이 가능하게 된다. 또한, 설정예 A11과 같이, 특정한 스텝에서만 플라즈마를 사용하고, 다른 스텝에서는 플라즈마를 사용하지 않도록 함으로써, 웨이퍼(200)나 처리실(201) 내의 부재에 대한 플라즈마 대미지를 회피하는 것이 가능하게 된다. 또한, 설정예 A12와 같이, 특정한 스텝에서만 사이클 퍼지 처리를 실시하고, 다른 스텝에서는 사이클 퍼지 처리를 불실시로 함으로써, 제어의 복잡화를 회피하는 것이 가능하게 된다.
(d) 상술한 효과는, 원료로서 HCDS 가스 이외의 Si 함유 가스를 사용하는 경우나, 제1 반응체로서 TEA 가스 이외의 N, C 및 H를 포함하는 가스를 사용하는 경우나, 제2 반응체로서 O2 가스 이외의 O 함유 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 발명의 제2 실시 형태>
상술한 성막 시퀀스는, HCDS 가스, TEA 가스, O2 가스를 비동시로 공급하므로, 이들 가스를 동시에 공급하는 경우에 비해, 처리실(201) 내에서의 과잉의 기상 반응을 회피할 수 있고, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 단차 피복성을 향상시키는 것이 가능하게 된다. 그러나, 발명자들의 예의 연구에 의하면, 상술한 성막 시퀀스에 의해서도, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 면내 막질 균일성(이하, 이들을 간단히 「면내 균일성」이라고도 칭함)이 저하되어버리는 경우가 있는 것으로 판명되었다. 발명자들의 예의 연구에 의하면, 웨이퍼(200) 상에 형성하는 막의 면내 균일성을 더욱 향상시키기 위해서는, 스텝 1, 2, 3을 비동시로 행할 뿐만 아니라, 스텝 1p, 2p, 3p의 처리 조건을 적정하게 선택할 필요가 있다. 구체적으로는, 스텝 1p, 2p, 3p의 처리 조건을 일률적으로 동일하게 설정하는 것이 아니라, 적정하게 상이하게 할 필요가 있다. 이하, 그 이유에 대해서 상세하게 설명한다.
웨이퍼(200)에 대하여 O2 가스를 공급하는 스텝 3을 행하면, 처리실(201)의 내벽이나 웨이퍼(200)의 표면 등에, O2 가스가 부착된 채 잔류하는 경우가 있다. 처리실(201)의 내벽 등에 부착된 O2 가스는, O2 가스를 제거하는 스텝 3p의 종료 후에도, 처리실(201)의 내벽 등에 잔류하는 경우가 있고, 또한 잔류한 O2 가스가 처리실(201)의 내벽 등으로부터 탈리되기도 한다. 그리고, 스텝 3p의 종료 후에 처리실(201)의 내벽 등으로부터 탈리된 O2 가스와, 다음의 사이클의 스텝 1에서 처리실(201) 내에 공급된 HCDS 가스가 반응하여, 웨이퍼(200) 상에 원하지 않는 반응물(SiO 등)이 퇴적되는 경우가 있다. 이 기상 반응은, 처리실(201) 내에서의 공간이 넓은 곳에서 발생하기 쉬워, 예를 들어 인접하는 웨이퍼(200)의 사이의 공간보다도, 처리실(201)의 내벽과 웨이퍼(200)의 외주와의 사이의 공간 등에서 강해지는 경향이 있다. 그 때문에, 웨이퍼(200)의 외주 부분에는, 웨이퍼(200)의 중심 부분보다도, 원하지 않는 반응물이 많이 퇴적되기 쉬워진다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 막 두께가, 중앙 부분보다도 외주 부근이 더 두꺼워져, 이 막의 면내 막 두께 균일성이 저하되기 쉬워진다. 또한, 웨이퍼(200) 상에 형성되는 막의 막질이, 외주 부근과 중앙부에서 상이해버려, 이 막의 면내 막질 균일성이 저하되기 쉬워진다.
발명자들은, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 더욱 향상시키기 위해 예의 연구를 행하였다. 그 결과, 스텝 1p 내지 3p의 처리 수순이나 처리 조건을 적정하게 조정해서, 이들을 적정하게 상이하게 함으로써, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 더욱 향상시키는 것이 가능한 것을 밝혀냈다. 이하에, 스텝 1p 내지 3p에서의 처리 수순이나 처리 조건의 적합한 설정예에 대해서 설명한다. 또한, 이하의 설정예는, 임의로 조합해서 사용할 수 있다.
(설정예 B1)
본 설정예에서는, O2 가스를 제거하는 스텝 3p의 실시 시간(T3p)을, TEA 가스를 제거하는 스텝 2p의 실시 시간(T2p)보다도 길게 한다(T3p>T2p). 도 5의 (a)는, T3p>T2p로 하고, 또한 T1p=T2p로 한 예를 나타내고 있다. 또한, 여기에서 말하는 T2p는, 상술한 TEA 퍼지 효과가 얻어지는 시간이다.
스텝 3p의 실시 시간을 상술한 바와 같이 설정함으로써, 처리실(201) 내로부터의 O2 가스 등의 제거 효과를 높이는 것이 가능하게 된다. 이하, 이 효과를 「O2 퍼지 효과」라고도 칭한다. 이에 의해, 다음의 사이클에서 행하는 스텝 1을 개시하기 전에, 처리실(201)의 내벽 등으로부터 O2 가스를 탈리시키는 효과를 높이는 것이 가능하게 된다. 결과로서, 다음의 사이클에서 행하는 스텝 1에서, 의도하지 않은 기상 반응을 억제할 수 있고, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 향상시키는 것이 가능하게 된다. 또한, 발명자들은, 스텝 3p를, 상술한 TEA 퍼지 효과를 얻기 위해 필요해지는 스텝 2p의 실시 시간과 동일한 시간만큼 실시해도, O2 퍼지 효과를 높일 수 없는 것을 확인하였다. 즉, T3p=T2p로 한 경우에는, 스텝 1에서의 의도하지 않은 기상 반응을 더 억제할 수 없어, 웨이퍼(200) 상에 형성하는 막의 면내 균일성이 저하되는 경우가 있는 것을 확인하였다. 또한, O2 퍼지 효과를 높이기 위해서는, 스텝 3p를 적어도, TEA 퍼지 효과를 얻기 위해서 필요한 스텝 2p의 실시 시간보다도 오랜 시간 실시해야만 하는 것을 확인하였다. 즉, O2 퍼지 효과를 높이기 위해서는, T3p=T2p로 하는 것이 아니라, T3p>T2p로 할 필요가 있는 것을 확인하였다.
또한, T3p는, T3p>T2p의 조건 하이며, 예를 들어 20 내지 100초, 바람직하게는 25 내지 80초, 보다 바람직하게는 30 내지 60초의 범위 내의 시간으로 한다.
T3p가 20초 미만이면, 상술한 O2 퍼지 효과를 높일 수 없어, 처리실(201)의 내벽 등으로부터 O2 가스를 탈리시키는 것이 곤란해지는 경우가 있다. T3p를 20초 이상으로 함으로써 O2 퍼지 효과를 충분히 높일 수 있어, 처리실(201)의 내벽 등으로부터 O2 가스를 탈리시켜, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 향상시키는 것이 가능하게 된다. T3p를 25초 이상으로 함으로써 O2 퍼지 효과를 더욱 높일 수 있어, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 더욱 향상시키는 것이 가능하게 된다. T3p를 30초 이상으로 함으로써 O2 퍼지 효과를 확실하게 얻을 수 있어, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 확실하게 향상시키는 것이 가능하게 된다.
T3p가 100초를 초과하면, O2 퍼지 효과가 포화하여, 퍼지 가스의 낭비에 의한 성막 비용의 증가를 초래하거나, 사이클 타임이 길어짐으로 인한 성막 처리의 생산성 저하를 초래하거나 하는 경우가 있다. T3p를 100초 이하로 함으로써, O2 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 적정하게 억제하고, 또한 생산성의 저하를 회피하는 것이 가능하게 된다. T3p를 80초 이하로 함으로써, O2 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 보다 억제하고, 또한 생산성의 저하를 확실하게 회피하는 것이 가능하게 된다. T3p를 60초 이하로 함으로써, O2 퍼지 효과를 확실하게 얻으면서, 퍼지 가스의 소비량을 더욱 억제하고, 또한 생산성의 저하를 더욱 확실하게 회피하는 것이 가능하게 된다.
발명자들은, T3p를 40 내지 80초로 하고, T1p, T2p를 각각 10 내지 15초로 한 경우에는, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을 확실하게 향상시키는 것이 가능한 것을 확인하였다. 또한, 발명자들은, T3p≤T2p로 한 경우, 예를 들어 T1p 내지 T3p를 각각 10 내지 15초로 한 경우에는, O2 퍼지 효과를 높일 수 없어, 웨이퍼(200) 상에 형성되는 막의 면내 균일성이 저하되는 경우가 있는 것을 확인하였다.
(설정예 B2)
본 설정예에서는, T3p를 T2p보다도 길게 함과 함께, T3p를, HCDS 가스를 제거하는 스텝 1p의 실시 시간(T1p)보다도 길게 한다(T3p>T2p, T3p>T1p). 또한, 여기에서 말하는 T2p는, TEA 퍼지 효과가 얻어지는 시간이며, T1p는, HCDS 퍼지 효과가 얻어지는 시간이다. 본 설정예에 의해서도, 설정예 B1과 마찬가지의 효과가 얻어진다. 또한, T3p>T1p로 하여 O2 가스를 제거하는 스텝 3p의 실시 시간을 충분히 확보함으로써, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, T3p≤T1p로 하는 경우보다도 확실하게 향상시키는 것이 가능하게 된다. 또한, 도 5의 (a)는, T3p>T2p, T3p>T1p로 하는 예의 하나이기도 하다.
(설정예 B3)
본 설정예에서는, T3p를 T2p보다도 길게 함과 함께, T2p를 T1p보다도 길게 한다(T3p>T2p>T1p). 도 5의 (b)는 T3p>T2p>T1p로 한 예를 나타내고 있다. 또한, 여기에서 말하는 T2p는, TEA 퍼지 효과가 얻어지는 시간이며, T1p는, HCDS 퍼지 효과가 얻어지는 시간이다.
본 설정예에 의해서도, 설정예 B1과 마찬가지의 효과가 얻어진다. 또한, T2p를 T1p보다도 길게 함으로써, 처리실(201) 내로부터의 TEA 가스 등의 제거 효과(TEA 퍼지 효과)를 높이는 것이 가능하게 된다. 이에 의해, 처리실(201)의 내벽 등으로부터 TEA 가스를 탈리시키는 것이 가능하게 되고, 다음으로 행하는 스텝 3이나, 다음 사이클에서 행하는 스텝 1에서, 의도하지 않은 기상 반응을 억제하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, T2p≤T1p로 하는 경우보다도 확실하게 향상시키는 것이 가능하게 된다.
발명자들은, T3p를 40 내지 80초, T2p를 20 내지 30초, T1p를 10 내지 15초로 한 경우에는, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, T2p≤T1p로 하는 경우보다도 확실하게 향상시키는 것이 가능한 것을 확인하였다.
(설정예 B4)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 B1 내지 B3 중 어느 하나와 같이 설정하면서, O2 가스를 제거하는 스텝 3p에서의 처리실(201) 내의 압력(P3p)을, TEA 가스를 제거하는 스텝 2p에서의 처리실(201) 내의 압력(P2p)보다도 낮게 한다(P3p<P2p). 또한, 여기에서 말하는 P2p는, TEA 퍼지 효과가 얻어지는 압력이다.
본 설정예에서도, 설정예 B1 내지 B3과 마찬가지의 효과가 얻어진다. 또한, P3p를 상술한 바와 같이 설정함으로써, 처리실(201) 내에 잔류하고 있는 O2 분자 등을 움직이게 하기 쉽게 할 수 있어, O2 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, P3p≥P2p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, P3p를 P2p보다도 낮게 하도록(P3p<P2p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P3p<P2p로 해도 된다. 이렇게 함으로써도, 설정예 B1과 마찬가지의 효과가 얻어진다.
(설정예 B5)
본 설정예에서는, 설정예 B4에서, P3p를, HCDS 가스를 제거하는 스텝 1p에서의 처리실(201) 내의 압력(P1p)보다도 낮게 한다(P3p<P2p, P3p<P1p). 또한, 여기에서 말하는 P1p는, HCDS 퍼지 효과가 얻어지는 압력이다. 본 설정예에 의해서도, 설정예 B4와 마찬가지의 효과가 얻어진다. 또한, P3p<P1p로 해서 O2 가스를 제거하는 스텝 3p에서의 처리실(201) 내의 압력을 충분히 저하시킴으로써, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, P3p<P2p, P3p≥P1p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, P3p를 P2p보다도 낮게 함과 함께, P3p를 P1p보다도 낮게 하도록(P3p<P2p, P3p<P1p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P3p<P2p, P3p<P1p로 해도 된다. 이렇게 함으로써도, 설정예 B2와 마찬가지의 효과가 얻어진다.
(설정예 B6)
본 설정예에서는, 설정예 B5에서, P2p를 P1p보다도 낮게 한다(P3p<P2p<P1p). 본 설정예에 의해서도, 설정예 B5와 마찬가지의 효과가 얻어진다. 또한, P2p<P1p로 해서 TEA 가스를 제거하는 스텝 2p에서의 처리실(201) 내의 압력을 충분히 저하시킴으로써, 상술한 TEA 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 이에 의해, 처리실(201)의 내벽 등으로부터 TEA 가스를 충분히 탈리시키는 것이 가능하게 되고, 다음으로 행하는 스텝 3이나, 다음 사이클에서 행하는 스텝 1에서, 의도하지 않은 기상 반응을 억제하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, P3p<P2p, P2p≥P1p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, P3p를 P2p보다도 낮게 함과 함께, P2p를 P1p보다도 낮게 하도록(P3p<P2p<P1p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, P3p<P2p<P1p로 해도 된다. 이렇게 함으로써도, 설정예 B3과 마찬가지의 효과가 얻어진다.
(설정예 B7)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 B1 내지 B3 중 어느 하나와 같이 설정하면서, O2 가스를 제거하는 스텝 3p에서의 퍼지 가스의 유량(F3p)을 TEA 가스를 제거하는 스텝 2p에서의 퍼지 가스의 유량(F2p)보다도 크게 한다(F3p>F2p). 또한, 여기에서 말하는 F2p는, 상술한 TEA 퍼지 효과가 얻어지는 유량이다.
본 설정예에서도, 설정예 B1 내지 B3과 마찬가지의 효과가 얻어진다. 또한, F3p를 상술한 바와 같이 설정함으로써, 상술한 O2 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, F3p≤F2p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, F3p를 F2p보다도 크게 하도록(F3p>F2p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F3p>F2p로 해도 된다. 이렇게 함으로써도, 설정예 B1과 마찬가지의 효과가 얻어진다.
(설정예 B8)
본 설정예에서는, 설정예 B7에서, F3p를, HCDS 가스를 제거하는 스텝 1p에서의 퍼지 가스의 유량(F1p)보다도 크게 한다(F3p>F2p, F3p>F1p). 또한, 여기에서 말하는 F1p는, HCDS 퍼지 효과가 얻어지는 유량이다. 본 설정예에 의해서도, 설정예 B7과 마찬가지의 효과가 얻어진다. 또한, F3p>F1p로 해서 O2 가스를 제거하는 스텝 3p에서의 퍼지 가스의 유량을 충분히 크게 함으로써, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, F3p≤F1p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, F3p를 F2p보다도 크게 함과 함께, F3p를 F1p보다도 크게 하도록(F3p>F2p, F3p>F1p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F3p>F2p, F3p>F1p로 해도 된다. 이렇게 함으로써도, 설정예 B2와 마찬가지의 효과가 얻어진다.
(설정예 B9)
본 설정예에서는, 설정예 B8에서, F2p를 F1p보다도 크게 한다(F3p>F2p>F1p). 본 설정예에 의해서도, 설정예 B8과 마찬가지의 효과가 얻어진다. 또한, F2p>F1p로 해서 TEA 가스를 제거하는 스텝 2p에서의 퍼지 가스의 유량을 충분히 증가시킴으로써, 상술한 TEA 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, F2p≤F1p로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, F3p를 F2p보다도 크게 함과 함께, F2p를 F1p보다도 크게 하도록(F3p>F2p>F1p) 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, F3p>F2p>F1p로 해도 된다. 이렇게 함으로써도, 설정예 B3과 마찬가지의 효과가 얻어지게 된다.
(설정예 B10)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 B1 내지 B3 중 어느 하나와 같이 설정하면서, O2 가스를 제거하는 스텝 3p에서는, 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용하고, HCDS 가스를 제거하는 스텝 1p, 및, TEA 가스를 제거하는 스텝 2p에서는, 퍼지 가스로서 비플라즈마 여기 상태의 가스, 예를 들어 N2 가스 등의 불활성 가스를 사용한다. 플라즈마 여기시키는 가스로서는, 예를 들어 N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 또한, 플라즈마 여기시키는 가스로서는, 예를 들어 H2 가스나 D2 가스를 사용할 수도 있다. 스텝 1p에서 막대 형상 전극(269, 270)간에 인가하는 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 한다. 스텝 1p에서의 처리실(201) 내의 압력은, 예를 들어 1 내지 500Pa, 바람직하게는 1 내지 100Pa의 범위 내의 압력으로 한다.
본 설정예에 의해서도, 설정예 B1 내지 B3과 마찬가지의 효과가 얻어진다. 또한, 스텝 3p에서 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용함으로써, 처리실(201) 내에 잔류하는 O2 가스에 대하여, 플라즈마 여기 상태의 가스가 갖는 높은 에너지를 부여할 수 있고, 상술한 O2 퍼지 효과를 더욱 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, 스텝 3p에서 퍼지 가스로서 비플라즈마 여기 상태의 N2 가스 등의 불활성 가스를 사용하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, 스텝 3p에서 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용하도록 해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, 스텝 3p에서는 퍼지 가스로서 Ar* 가스나 N2 * 가스나 H2 * 가스를 사용하고, 스텝 1p, 2p에서는 퍼지 가스로서 N2 가스를 사용해도 된다. 이렇게 함으로써도, 설정예 B1과 마찬가지의 효과가 얻어지게 된다.
(설정예 B11)
본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 B1 내지 B3 중 어느 하나와 같이 설정하면서, O2 가스를 제거하는 스텝 3p에서는, 처리실(201) 내에 퍼지 가스를 공급하는 서브 스텝 A와, 처리실(201) 내에의 퍼지 가스의 공급을 정지하거나 실질적으로 정지한 상태에서 처리실(201) 내를 진공 배기하는 서브 스텝 B를 교대로 소정 횟수(1회 이상) 행하는 사이클 퍼지 처리를 실시한다. 또한, HCDS 가스를 제거하는 스텝 1p 및 TEA 가스를 제거하는 스텝 2p에서는, 처리실(201) 내에 퍼지 가스를 공급하면서 배기한다. 즉, 스텝 1p, 2p에서는 사이클 퍼지 처리를 불실시로 한다.
본 설정예에 의해서도 설정예 B1 내지 B3과 마찬가지의 효과가 얻어진다. 또한, 스텝 3p에서 사이클 퍼지 처리를 실시함으로써, 처리실(201) 내에 적정한 압력 변동을 발생시킬 수 있어, 상술한 O2 퍼지 효과를 더 높이는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 막의 면내 균일성을, 스텝 3p에서 사이클 퍼지 처리를 불실시로 하는 경우보다도 향상시키는 것이 가능하게 된다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 상술한 설정예 B1 내지 B3 중 어느 하나와 같이 설정하면서, O2 가스를 제거하는 스텝 3p에서, 상술한 서브 스텝 A, B를 교대로 제1 소정 횟수, 즉, m1회(m1은 2 이상의 정수) 행하고, HCDS 가스를 제거하는 스텝 1p 및 TEA 가스를 제거하는 스텝 2p에서는, 상술한 서브 스텝 A, B를 교대로 제2 소정 횟수(1회 이상), 즉, m2회(m2는 1 이상의 정수) 행하도록 해도 된다. 또한, 여기에서 m2는, HCDS 퍼지 효과나 TEA 퍼지 효과가 얻어지는 횟수이다. m1을 m2보다도 크게 함(m1>m2)으로써, 상기와 마찬가지의 효과가 얻어진다.
또한, 본 설정예에서는, T1p 내지 T3p의 관계를 설정예 B1 내지 B3과 같이 설정하지 않고, 스텝 1p 내지 3p의 처리 수순을 상술한 바와 같이 설정해도 된다. 예를 들어, T1p=T2p=T3p로 한 상태에서, 스텝 3p에서는 사이클 퍼지 처리를 실시하고, 스텝 1p, 2p에서는 사이클 퍼지 처리를 불실시로서도 된다. 또한 예를 들어, 스텝 1p 내지 3p의 모두에 있어서 사이클 퍼지 처리를 실시하고, 스텝 3p에서는 서브 스텝 A, B를 교대로 m1회 행하고, 스텝 1p, 2p에서는 각각 서브 스텝 A, B를 교대로 m2회 행하도록 해도 된다. 이 경우도 m1>m2로 한다.
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 상술한 바와 같이, HCDS 가스, TEA 가스, O2 가스를 비동시로 공급함으로써, 웨이퍼(200) 상에 형성되는 막의 면내 균일성 등을 향상시키는 것이 가능하게 된다.
(b) 스텝 1p 내지 3p의 처리 수순이나 처리 조건을, 상술한 설정예 B1 내지 B11과 같이 설정함으로써, 스텝 3p에서의 O2 퍼지 효과를 높이거나, 스텝 2p에서의 TEA 퍼지 효과를 높이거나 할 수 있다. 이에 의해, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 면내 막질 균일성을 더욱 향상시키는 것이 가능하게 된다.
(c) 스텝 1p 내지 3p의 모든 퍼지 효과를 높이는 것이 아니라, 스텝 1p 내지 3p에서 선택되는 특정한 스텝의 퍼지 효과를 상대적으로 높이도록 하고 있다. 이에 의해, 퍼지 가스의 낭비에 의한 성막 비용의 증가나, 사이클 타임이 길어짐으로 인한 성막 처리의 생산성 저하를 회피하는 것이 가능하게 된다.
(d) 상술한 효과는, 원료로서 HCDS 가스 이외의 Si 함유 가스를 사용하는 경우나, 제1 반응체로서 TEA 가스 이외의 N, C 및 H를 포함하는 가스를 사용하는 경우나, 제2 반응체로서 O2 가스 이외의 O 함유 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태에 대해서 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 제1 실시 형태에서 나타낸 설정예 A1 내지 A12와, 제2 실시 형태에서 나타낸 설정예 B1 내지 B11은, 임의로 조합하는 것이 가능하다.
예를 들어, 도 6에 도시한 바와 같이, 스텝 1p의 실시 시간(T1p)을 스텝 2p의 실시 시간(T2p)보다도 길게 함과 함께, 스텝 3p의 실시 시간(T3p)을 T2p보다도 길게 해도 된다(T1p>T2p, T3p>T2p). 바꿔 말하면, HCDS 가스를 공급하는 스텝 1을 사이에 두고 그 전후로 행하는 스텝 3p, 1p의 실시 시간을, 각각, 스텝 2p의 실시 시간보다 길게 해도 된다.
또한 예를 들어, 스텝 1p에서의 처리실(201) 내의 압력(P1p)을 스텝 2p에서의 처리실(201) 내의 압력(P2p)보다도 낮게 함과 함께, 스텝 3p에서의 처리실(201) 내의 압력(P3p)을 P2p보다도 낮게 해도 된다(P1p<P2p, P3p<P2p). 바꿔 말하면, HCDS 가스를 공급하는 스텝 1을 사이에 두고 그 전후로 행하는 스텝 3p, 1p에서의 처리실(201) 내의 압력을, 각각, 스텝 2p에서의 처리실(201) 내의 압력보다 낮게 해도 된다.
또한 예를 들어, 스텝 1p에서의 퍼지 가스의 유량(F1p)을 스텝 2p에서의 퍼지 가스의 유량(F2p)보다도 크게 함과 함께, 스텝 3p에서의 퍼지 가스의 유량(F3p)을 F2p보다도 크게 해도 된다(F1p>F2p, F3p>F2p). 바꿔 말하면, HCDS 가스를 공급하는 스텝 1을 사이에 두고 그 전후로 행하는 스텝 3p, 1p에서의 퍼지 가스의 유량을, 각각, 스텝 2p에서의 퍼지 가스의 유량보다 크게 해도 된다.
또한 예를 들어, 스텝 1p, 3p에서는, 퍼지 가스로서 플라즈마 여기 상태의 가스를 사용하고, 스텝 2p에서는, 퍼지 가스로서 비플라즈마 여기 상태의 가스를 사용해도 된다. 또한 예를 들어, 스텝 1p, 3p에서는 사이클 퍼지 처리를 실시하고, 스텝 2p에서는 사이클 퍼지 처리를 불실시로 해도 된다. 또한 예를 들어, 스텝 1p, 2p, 3p의 모두에 있어서 사이클 퍼지 처리를 실시하고, 스텝 1p, 3p에서의 사이클의 실시 횟수(m1, m3)를 각각, 스텝 2p에서의 사이클의 실시 횟수(m2)보다도 많게 해도 된다.
이러한 경우, 상술한 제1, 제2 실시 형태의 양쪽의 효과를 얻을 수 있다. 즉, 웨이퍼(200) 상에 형성하는 막의 에칭 내성, 절연성을 각각 향상시킴과 함께, 이 막의 면내 균일성을 향상시키는 것이 가능하게 된다.
또한 예를 들어, 본 발명은 웨이퍼(200) 상에 실리콘 질화막(SiN막), 실리콘 산화막(SiO막), 실리콘 탄질화막(SiCN막), 실리콘 산질화막(SiON막), 실리콘 붕탄질화막(SiBCN막), 실리콘 붕질화막(SiBN막) 등의 각종 Si 함유막을 형성하는 경우에도, 적절하게 적용 가능하다. 이들의 경우, 원료로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 반응체로서는, TEA 가스 등의 N, C 및 H 함유 가스(N 및 C 소스)나, O2 가스 등의 O 함유 가스(O 소스) 외에, 예를 들어 암모니아(NH3) 가스 등의 N 함유 가스(N 소스)나, 프로필렌(C3H6) 가스 등의 C 함유 가스(C 소스)나, 트리클로로보란(BCl3) 가스 등의 B 함유 가스(B 소스)를 적절하게 사용할 수 있다. 이들 가스는, 열이나 플라즈마로 활성화시켜서 공급할 수 있다. 퍼지 가스로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 이하, 본 발명을 적용하는 것이 가능한 성막 시퀀스를 열거한다.
(TCDMDS→P1→TEA→P2→O2→P3)×n ⇒ SiOC, SiOCN
(TCDMDS→P1→NH3→P2→O2→P3)×n ⇒ SiOC, SiOCN
(BTCSM→P1→TEA→P2→O2→P3)×n ⇒ SiOC, SiOCN
(BTCSM→P1→NH3→P2→O2→P3)×n ⇒ SiOC, SiOCN
(HCDS→P1→C3H6→P2→NH3→P3→O2→P4)×n ⇒ SiOCN
(HCDS→P1→C3H6→P2→O2→P3→NH3→P4)×n ⇒ SiOCN
(HCDS→P1→C3H6→P2→BCl3→P3→NH3→P4)×n ⇒ SiBCN
(HCDS→P1→BCl3→P2→C3H6→P3→NH3→P4)×n ⇒ SiBCN
(HCDS→P1→BCl3→P2→NH3→P3)×n ⇒ SiBN
(HCDS→P1→H2 *→P2→NH3→P3)×n ⇒ SiN
(HCDS→P1→H2 *→P2→O2→P3)×n ⇒ SiO
(HCDS→P1→NH3→P2→O2→P3)×n ⇒ SiON
(HCDS→P1→O2→P2→NH3→P3)×n ⇒ SiON
(HCDS→P1→C3H6→P2→NH3→P3)×n ⇒ SiCN
또한, 본 발명은 붕소 탄질화막(BCN막) 등의 B 함유막을 형성하는 경우에도, 적절하게 적용 가능하다. 이 경우, 원료로서는, BCl3 가스 등의 클로로보란 원료 가스를 사용할 수 있다. 반응체로서는, 상술한 각종 가스를 사용할 수 있다. 퍼지 가스로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 이하, 본 발명을 적용하는 것이 가능한 성막 시퀀스를 열거한다.
(BCl3→P1→C3H6→P2→NH3→P3)×n ⇒ BCN
(BCl3→P1→TEA→P2→NH3→P3)×n ⇒ BCN
또한 본 발명은, Si 등의 반도체 원소 대신에, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W), 루테늄(Ru), 코발트(Co), 니켈(Ni), 이트륨(Y), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 포함하는 막을 형성하는 경우에도, 적절하게 적용 가능하다. 이 경우, 원료로서는, 예를 들어 티타늄테트라클로라이드(TiCl4) 가스 등의 Ti 및 클로로기를 포함하는 클로로티타늄 원료 가스나, 탄탈륨펜타클로라이드(TaCl5) 등의 Ta 및 클로로기를 포함하는 가스나, 하프늄테트라클로라이드(HfCl4) 등의 Hf 및 클로로기를 포함하는 클로로하프늄 원료 가스나, 트리메틸알루미늄(Al(CH3)3, 약칭: TMA) 등의 Al 및 메틸기를 포함하는 가스를 사용하는 것이 가능하다. 반응체로서는, 상술한 각종 가스를 사용할 수 있다. 퍼지 가스로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 이하, 본 발명을 적용하는 것이 가능한 성막 시퀀스를 열거한다.
(TiCl4→P1→TMA→P2→C3H6→P3)×n ⇒ TiAlC
(TiCl4→P1→C3H6→P2→TMA→P3)×n ⇒ TiAlC
(TiCl4→P1→TMA→P2→H2 *→P3)×n ⇒ TiAlC
(TaCl5→P1→TMA→P2→C3H6→P3)×n ⇒ TaAlC
(TaCl5→P1→C3H6→P2→TMA→P3)×n ⇒ TaAlC
(TaCl5→P1→TMA→P2→H2 *→P3)×n ⇒ TaAlC
(TiCl4→P1→TMA→P2→NH3→P3)×n ⇒ TiAlN
(TaCl5→P1→TMA→P2→NH3→P3)×n ⇒ TaAlN
(TiCl4→P1→H2 *→P2→O2→P3)×n ⇒ TiO
(TiCl4→P1→TEA→P2→O2→P3)×n ⇒ TiOC, TiOCN
(TiCl4→P1→NH3→P2→O2→P3)×n ⇒ TiON
(TiCl4→P1→C3H6→P2→BCl3→P3→NH3→P4)×n ⇒ TiBCN
(TiCl4→P1→BCl3→P2→NH3→P3)×n ⇒ TiBN
(HfCl4→P1→TMA→P2→O2→P3)×n ⇒ HfAlO
또한 본 발명은, 금속 원소와 반도체 원소를 포함하는 막을 형성하는 경우에도, 적절하게 적용 가능하다. 원료로서는, 상술한 각종 원료 가스 외에, 3DMAS 가스 등의 아미노실란 원료 가스를 사용할 수 있다. 반응체로서는, 상술한 각종 가스를 사용할 수 있다. 퍼지 가스로서는, 상술한 실시 형태와 마찬가지의 가스를 사용할 수 있다. 이하, 본 발명을 적용하는 것이 가능한 성막 시퀀스를 열거한다.
(TiCl4→P1→3DMAS→P2→NH3→P3)×n ⇒ TiSiN
(HfCl4→P1→3DMAS→P2→O2→P3)×n ⇒ HfSiO
즉, 본 발명은, 반도체 원소나 금속 원소를 포함하는 막을 형성하는 경우에, 적절하게 적용할 수 있다. 성막 처리의 처리 수순, 처리 조건은, 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
기판 처리에 사용되는 레시피(처리 수순이나 처리 조건 등이 기재된 프로그램)는, 처리 내용(형성하는 막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라서 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 예를 들어, 웨이퍼 상에 형성하는 막에 에칭 내성이나 절연성이 요구되는 경우, T1p>T2p로 하도록 작성된 레시피를 선택하는 것이 바람직하다. 또한 예를 들어, 웨이퍼 상에 형성하는 막에 면내 균일성이 요구되는 경우, T3p>T2p로 하도록 작성된 레시피를 선택하는 것이 바람직하다. 또한 예를 들어, 웨이퍼 상에 형성하는 막에 에칭 내성, 절연성, 면내 균일성 모두가 요구되는 경우, T1p>T2p, T3p>T2p로 하도록 작성된 레시피를 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 회피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 낱장식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적절하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적절하게 적용할 수 있다. 이들 경우에 있어서도, 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
예를 들어, 도 9의 (a)에 나타내는 처리 로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(302)는, 처리실(301)를 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 가스 공급 포트(332a, 332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 원료 공급계, 불활성 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 가스를 플라즈마 여기시켜서 공급하는 여기부로서의 리모트 플라즈마 유닛(플라즈마 생성 장치)(339b)과, 상술한 실시 형태의 제1 반응체 공급계, 제2 반응체 공급계, 불활성 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는, 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 설치되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 9의 (b)에 나타내는 처리 로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 가스 공급 포트(432a, 432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 원료 공급계, 불활성 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 리모트 플라즈마 유닛(339b)과, 상술한 실시 형태의 제1 반응체 공급계, 제2 반응체 공급계, 불활성 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 설치되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 설치되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있고, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태는, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태에 나타내는 성막 시퀀스의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
이하, 상술한 실시 형태에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
(막 내 Cl 농도에 관한 평가)
샘플 A로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 상술한 스텝 1, 1p, 스텝 2, 2p, 스텝 3, 3p를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOC막을 형성하였다. 원료로서는 HCDS 가스를, 제1 반응체로서는 TEA 가스를, 제2 반응체로서는 O2 가스를 사용하였다. 스텝 1 내지 3에서의 가스의 공급 시간은, 각각, 10 내지 15초의 범위 내의 시간(이하, T라 함)으로 설정하였다. 스텝 1p, 2p, 3p의 실시 시간은, 각각, T의 6배(=6T), T의 1.5배(=1.5T), 1배(=T)로 설정하였다. 즉, T1p>T2p>T3p로 하였다. 기타 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다.
샘플 B로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 상술한 스텝 1, 1p, 스텝 2, 2p, 스텝 3, 3p를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOC막을 형성하였다. 원료로서는 HCDS 가스를, 제1 반응체로서는 TEA 가스를, 제2 반응체로서는 O2 가스를 사용하였다. 스텝 1 내지 3에서의 가스의 공급시간은, 각각, 상술한 T와 동일한 시간으로 설정하였다. 스텝 1p, 2p, 3p의 실시 시간은, 각각, T의 1배(=T), T의 1.5배(=1.5T), 1배(=T)로 설정하였다. 즉, T2p>T1p=T3p로 하였다. 기타 처리 조건은, 샘플 A를 작성하는 경우와 마찬가지의 조건으로 하였다.
그리고, 샘플 A, B의 SiOC막에 대해서, 막 내 Cl 농도, 에칭 내성, 절연성을 각각 평가하였다.
도 7의 (a)는 샘플 A, B의 SiOC막에서의 막내 Cl 농도의 평가 결과를 도시하는 도면이다. 도 7의 (a)의 종축은 막내 Cl 농도[atomic/cm3]를, 횡축은 샘플 A, B를 나타내고 있다. 도 7의 (a)에 의하면, 샘플 A에서는, 샘플 B에 비해, 막내 Cl 농도가 대폭 저하되어 있는 것을 알 수 있다. 즉, 스텝 1p 내지 3p의 실시 시간의 관계를 T1p>T2p>T3p로 함으로써, 웨이퍼 상에 형성되는 막 내의 Cl 등의 불순물 농도를 저감시키는 것이 가능한 것을 알 수 있다.
도 7의 (b)는, 샘플 A, B의 SiOC막의 에칭 내성의 평가 결과를 도시하는 도면이다. 도 7의 (b)의 종축은, 샘플 A, B의 SiOC막을 1％ HF 수용액을 사용해서 에칭했을 때의 습식 에칭레이트(WER)[Å/min]를 나타내고 있다. 도 7의 (b)의 횡축은 샘플 A, B를 나타내고 있다. 도 7의 (b)에 의하면, 샘플 A에서는, 샘플 B에 비해, WER이 작은 것, 즉, 에칭 내성이 향상되어 있는 것을 알 수 있다. 이것은, 샘플 A의 SiOC막이, 샘플 B의 SiOC막에 비해, 막 중에서의 Cl 등의 불순물이 더 적기 때문이라고 생각된다. 즉, SiOC 막 중으로부터 Cl을 탈리시킴으로써, 막 중에 있어서, 결합력이 약한 Si-Cl 결합을 감소시키고, 그만큼, 결합력이 강한 Si-C 결합이나 Si-Si 결합의 형성을 재촉할 수 있었기 때문이라 생각된다.
도 7의 (c)는, 샘플 A, B의 SiOC막의 절연성의 평가 결과를 도시하는 도면이다. 도 7의 (c)의 종축은, 샘플 A, B의 SiOC막에 대하여 동일한 전압을 인가했을 때의 리크 전류 밀도[Å/cm2]를 나타내고 있다. 도 7의 (c)의 횡축은 샘플 A, B를 나타내고 있다. 도 7의 (c)에 의하면, 샘플 A에서는, 샘플 B에 비해, 리크 전류 밀도가 작은 것, 즉, 절연성이 향상되어 있는 것을 알 수 있다. 이것은, 샘플 A의 SiOC막이, 샘플 B의 SiOC막에 비해, 막 중에서의 Cl 등의 불순물이 더 적기 때문이라고 생각된다.
(면내 막 두께 균일성에 관한 평가)
샘플 C로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 상술한 스텝 1, 1p, 스텝 2, 2p, 스텝 3, 3p를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOC막을 형성하였다. 원료로서는 HCDS 가스를, 제1 반응체로서는 TEA 가스를, 제2 반응체로서는 O2 가스를 사용하였다. 스텝 1 내지 3에서의 가스의 공급 시간은, 각각, 10 내지 15초의 범위 내의 시간(이하, T라 함)으로 설정하였다. 스텝 1p, 2p, 3p의 실시 시간은, 각각, T의 1배(=T), T의 1.5배(=1.5T), 6배(=6T)로 설정하였다. 즉, T3p>T2p>T1p로 하였다. 기타 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다.
샘플 D로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 상술한 스텝 1, 1p, 스텝 2, 2p, 스텝 3, 3p를 비동시로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOC막을 형성하였다. 원료로서는 HCDS 가스를, 제1 반응체로서는 TEA 가스를, 제2 반응체로서는 O2 가스를 사용하였다. 스텝 1 내지 3에서의 가스의 공급 시간은, 각각, 상술한 T와 동일한 시간으로 설정하였다. 스텝 1p, 2p, 3p의 실시 시간은, 각각, T의 1배(=T), T의 1.5배(=1.5T), 1배(=T)로 설정하였다. 즉, T2p>T1p=T3p로 하였다. 기타 처리 조건은, 샘플 C를 작성하는 경우와 마찬가지의 조건으로 하였다.
그리고, 샘플 C, D의 SiOC막에 대해서, 평균 막 두께 및 면내 막 두께 균일성(이하, WiW라고도 말함)을 평가하였다. WiW(％)란, {(웨이퍼면 내에서의 막 두께 최댓값-웨이퍼면 내에서의 막 두께 최솟값)/(2×웨이퍼면 내에서의 막 두께 평균값)}×100으로 정의되는 값이며, 그 값이 작을수록, 웨이퍼면 내에서의 막 두께가 균일한 것을 나타내고 있다. 이 평가에서는, SiOC막의 막 두께를 웨이퍼면 내의 49군데에서 측정하고, 그 측정값을 바탕으로 평균 막 두께와 WiW를 산출하였다.
도 8에, 샘플 C, D에서의 SiOC막의 막 두께 맵, 평균 막 두께(Å), WiW(％)의 평가 결과를 각각 나타낸다. 도 8에 의하면, 샘플 C가, 샘플 D보다도, WiW가 더 작은 것, 즉, 면내 막 두께 균일성이 양호한 것을 알 수 있다. 즉, 스텝 1p 내지 3p의 실시 시간의 관계를 T3p>T2p>T1p로 함으로써, 웨이퍼 상에 형성되는 막의 면내 막 두께 균일성을 향상시키는 것이 가능한 것을 알 수 있다.
200 : 웨이퍼(기판) 201 : 처리실
202 : 처리 로 207 : 히터
231 : 배기관 232a : 가스 공급관
232b : 가스 공급관

Claims (22)

  1. 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 공정과,
    상기 처리실 내로부터 상기 원료를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제1 반응체를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제2 반응체를 제거하는 공정,
    을 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 포함하고,
    상기 원료를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 원료를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 원료를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 원료를 제거하는 공정의 실시 시간을, 상기 제2 반응체를 제거하는 공정의 실시 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 원료를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 제1 반응체를 제거하는 공정의 실시 시간을, 상기 제2 반응체를 제거하는 공정의 실시 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 원료를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제2 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 원료를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 함과 함께, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제2 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  7. 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 공정과,
    상기 처리실 내로부터 상기 원료를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제1 반응체를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제2 반응체를 제거하는 공정,
    을 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 포함하고,
    상기 원료를 제거하는 공정, 상기 제1 반응체를 제거하는 공정 및 상기 제2 반응체를 제거하는 공정 각각은, 상기 처리실 내에 퍼지 가스를 공급해서 배기하는 공정을 포함하고,
    상기 원료를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 원료를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 원료를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제2 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 원료를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 함과 함께, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제2 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 원료를 제거하는 공정에서는, 상기 처리실 내에 퍼지 가스를 공급하는 공정과, 상기 처리실 내에의 상기 퍼지 가스의 공급을 정지하거나 실질적으로 정지한 상태에서 상기 처리실 내를 진공 배기하는 공정을 교대로 미리 정해진 횟수 행하고,
    상기 제1 반응체를 제거하는 공정 및 상기 제2 반응체를 제거하는 공정에서는, 상기 처리실 내에 상기 퍼지 가스를 공급하면서 배기하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 원료를 제거하는 공정의 실시 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 제1 반응체를 제거하는 공정의 실시 시간을, 상기 원료를 제거하는 공정의 실시 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  13. 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 공정과,
    상기 처리실 내로부터 상기 원료를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제1 반응체를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제2 반응체를 제거하는 공정,
    을 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 포함하고,
    상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 제2 반응체를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 반응체를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 원료를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 반응체를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 함과 함께, 상기 제1 반응체를 제거하는 공정에서의 상기 처리실 내의 압력을, 상기 원료를 제거하는 공정에서의 상기 처리실 내의 압력보다도 낮게 하는, 반도체 장치의 제조 방법.
  16. 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 공정과,
    상기 처리실 내로부터 상기 원료를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제1 반응체를 제거하는 공정과,
    상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 공정과,
    상기 처리실 내로부터 상기 제2 반응체를 제거하는 공정,
    을 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 포함하고,
    상기 원료를 제거하는 공정, 상기 제1 반응체를 제거하는 공정 및 상기 제2 반응체를 제거하는 공정 각각은, 상기 처리실 내에 퍼지 가스를 공급해서 배기하는 공정을 포함하고,
    상기 제2 반응체를 제거하는 공정의 실시 시간을, 상기 제1 반응체를 제거하는 공정의 실시 시간보다도 길게 함과 함께, 상기 제2 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 원료를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 함과 함께, 상기 제1 반응체를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량을, 상기 원료를 제거하는 공정에서의 상기 퍼지 가스의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 제2 반응체를 제거하는 공정에서는, 상기 처리실 내에 퍼지 가스를 공급하는 공정과, 상기 처리실 내에의 상기 퍼지 가스의 공급을 정지하거나 실질적으로 정지한 상태에서 상기 처리실 내를 진공 배기하는 공정을 교대로 미리 정해진 횟수 행하고,
    상기 원료를 제거하는 공정 및 상기 제1 반응체를 제거하는 공정에서는, 상기 처리실 내에 상기 퍼지 가스를 공급하면서 배기하는, 반도체 장치의 제조 방법.
  20. 제1항에 있어서,
    상기 막은, 상기 미리 정해진 원소, 산소 및 탄소를 포함하는, 반도체 장치의 제조 방법.
  21. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 제1 반응체 공급계와,
    상기 처리실 내의 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 제2 반응체 공급계와,
    상기 처리실 내를 배기하는 배기계와,
    상기 처리실 내의 압력을 제어하는 압력 제어부와,
    상기 처리실 내의 기판에 대하여 상기 원료를 공급하는 처리와, 상기 처리실 내로부터 상기 원료를 제거하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제1 반응체를 공급하는 처리와, 상기 처리실 내로부터 상기 제1 반응체를 제거하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 반응체를 공급하는 처리와, 상기 처리실 내로부터 상기 제2 반응체를 제거하는 처리를 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 처리를 행하게 하고, 그때, 상기 원료를 제거하는 처리의 실시 시간을, 상기 제1 반응체를 제거하는 처리의 실시 시간보다도 길게 함과 함께, 상기 원료를 제거하는 처리에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 처리에서의 상기 처리실 내의 압력보다도 낮게 하도록, 상기 원료 공급계, 상기 제1 반응체 공급계, 상기 제2 반응체 공급계, 상기 배기계, 및 상기 압력 제어부를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  22. 처리실 내의 기판에 대하여 미리 정해진 원소를 포함하는 원료를 공급하는 단계와,
    상기 처리실 내로부터 상기 원료를 제거하는 단계와,
    상기 처리실 내의 상기 기판에 대하여 질소, 탄소 및 수소를 포함하는 제1 반응체를 공급하는 단계와,
    상기 처리실 내로부터 상기 제1 반응체를 제거하는 단계와,
    상기 처리실 내의 상기 기판에 대하여 산소를 포함하는 제2 반응체를 공급하는 단계와,
    상기 처리실 내로부터 상기 제2 반응체를 제거하는 단계,
    를 비동시로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에 막을 형성하는 단계를 컴퓨터에 실행시키고,
    상기 원료를 제거하는 단계의 실시 시간을, 상기 제1 반응체를 제거하는 단계의 실시 시간보다도 길게 함과 함께, 상기 원료를 제거하는 단계에서의 상기 처리실 내의 압력을, 상기 제1 반응체를 제거하는 단계에서의 상기 처리실 내의 압력보다도 낮게 하는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020160086061A 2015-07-10 2016-07-07 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101858345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015139218A JP6523080B2 (ja) 2015-07-10 2015-07-10 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2015-139218 2015-07-10

Publications (2)

Publication Number Publication Date
KR20170007160A KR20170007160A (ko) 2017-01-18
KR101858345B1 true KR101858345B1 (ko) 2018-05-15

Family

ID=57731402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160086061A KR101858345B1 (ko) 2015-07-10 2016-07-07 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (4)

Country Link
US (1) US10074535B2 (ko)
JP (1) JP6523080B2 (ko)
KR (1) KR101858345B1 (ko)
CN (2) CN110265298B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102244383B1 (ko) * 2016-05-20 2021-04-26 가부시키가이샤 코쿠사이 엘렉트릭 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6811147B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法
JP6811146B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法
JP6843298B2 (ja) * 2018-04-27 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364656B1 (ko) 2000-06-22 2002-12-16 삼성전자 주식회사 실리사이드 증착을 위한 화학 기상 증착 방법 및 이를수행하기 위한 장치
US6710845B2 (en) * 2000-12-29 2004-03-23 Intel Corporation Purging gas from a photolithography enclosure between a mask protective device and a patterned mask
JP5341358B2 (ja) * 2008-02-01 2013-11-13 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置及び基板処理方法
US20130078376A1 (en) 2010-04-01 2013-03-28 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metal nitride containing film deposition using combination of amino-metal and halogenated metal precursors
JP5514365B2 (ja) * 2011-03-23 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
CN103620745B (zh) * 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP2013089833A (ja) * 2011-10-20 2013-05-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP6039996B2 (ja) 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6035166B2 (ja) * 2013-02-26 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
CN110265298A (zh) 2019-09-20
CN110265298B (zh) 2023-07-11
JP6523080B2 (ja) 2019-05-29
CN106340443A (zh) 2017-01-18
US10074535B2 (en) 2018-09-11
CN106340443B (zh) 2019-09-06
US20170011908A1 (en) 2017-01-12
KR20170007160A (ko) 2017-01-18
JP2017022276A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
US10513775B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101811531B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9431236B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20190022590A (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
KR101827620B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101964797B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
KR101786301B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101998463B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기록 매체 및 프로그램
KR101862923B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6490374B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2018055700A1 (ja) 基板処理装置、半導体装置の製造方法および電極固定ユニット
US11072859B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant