KR101992156B1 - 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램 Download PDF

Info

Publication number
KR101992156B1
KR101992156B1 KR1020170028227A KR20170028227A KR101992156B1 KR 101992156 B1 KR101992156 B1 KR 101992156B1 KR 1020170028227 A KR1020170028227 A KR 1020170028227A KR 20170028227 A KR20170028227 A KR 20170028227A KR 101992156 B1 KR101992156 B1 KR 101992156B1
Authority
KR
South Korea
Prior art keywords
film
gas
carbon
nitrogen
concentration
Prior art date
Application number
KR1020170028227A
Other languages
English (en)
Other versions
KR20170106206A (ko
Inventor
요시토모 하시모토
유신 타카사와
마사야 나가토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20170106206A publication Critical patent/KR20170106206A/ko
Application granted granted Critical
Publication of KR101992156B1 publication Critical patent/KR101992156B1/ko

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C23C16/4482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material by bubbling of carrier gas through liquid source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 형성하는 막의 특성을 향상시킨다.
기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 공정; 및 적어도 실리콘 및 질소를 포함하고, 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면(最表面) 상에 상기 제1 막보다 얇게 형성하는 공정;을 포함한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, GAS SUPPLY SYSTEM AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서 기판 상에 예컨대 실리콘(Si) 등의 소정 원소, 산소(O), 탄소(C) 및 질소(N)를 포함하는 다원계(多元系)의 막을 형성하는 처리가 수행될 수 있다(예컨대 특허문헌1 참조).
특허문헌1. 일본 특개 2013-140944호 공보
본 발명의 목적은 기판 상에 형성하는 막의 특성을 향상시키는 것이 가능한 기술을 제공하는 데에 있다.
본 발명의 일 형태에 따르면, 기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 공정; 및 적어도 실리콘 및 질소를 포함하고, 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면(最表面) 상에 상기 제1 막보다 얇게 형성하는 공정을 포함하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 막의 특성을 향상시키는 것이 가능해진다.
도 1은 본 발명의 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도로서, 처리로 부분을 종단면도(縱斷面圖)로 도시하는 도면.
도 2는 본 발명의 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 일부의 개략 구성도로서, 처리로의 일부를 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 발명의 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면.
도 4a는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이고, 도 4b 및 도 4c는 각각 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 도시하는 도면.
도 5a는 기판 상에 형성한 막의 적층 구조 및 그 유전율을 도시하는 도면이며, 도 5b는 기판 상에 형성한 막의 에칭 내성 및 애싱 내성의 평가 결과를 도시하는 도면.
도 6a 및 도 6b는 각각 본 발명의 다른 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면.
<일 실시 형태>
이하 본 발명의 일 실시 형태에 대해서 도 1 내지 도 3을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며 보지판(保持板)에 지지되는 것에 의해 수직으로 설치된다. 히터(207)는 가스를 열로 활성화[여기(勵起)]시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색(閉塞)되고 하단이 개구된 원통 형상으로 형성된다. 반응관(203)의 하방(下方)에는 반응관(203)과 동심원 형상으로 매니폴드(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스 스텔(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성된다. 매니폴드(209)의 상단부는 반응관(203)의 하단부에 맞물려서(嵌合) 반응관(203)을 지지하도록 구성된다. 매니폴드(209)와 반응관(203) 사이에는 씰 부재로서의 O링(220a)이 설치된다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치된다. 주로 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통중공부(筒中空部)에는 처리실(201)이 형성된다. 처리실(201)은 복수 매의 기판으로서의 웨이퍼(200)를 수용 가능하도록 구성된다.
처리실(201) 내에는 노즐(249a, 249b)이 매니폴드(209)의 측벽을 관통하도록 설치된다. 노즐(249a, 249b)에는 가스 공급관(232a, 232b)이 각각 접속된다. 가스 공급관(232b)에는 가스 공급관(232c)이 접속된다.
가스 공급관(232a 내지 232c)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241a 내지 241c)(MFC) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치된다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다 하류측에는 불활성 가스를 공급하는 가스 공급관(232d, 232e)이 각각 접속된다. 가스 공급관(232d, 232e)에는 상류 방향으로부터 순서대로 MFC(241d, 241e) 및 밸브(243d, 243e)가 각각 설치된다.
노즐(249a, 249b)은 도 2에 도시하는 바와 같이 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 평면시(平面視)에서 원환 형상[圓環狀]의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방(上方)을 향해서 상승(立上)하도록 각각 설치된다. 즉 노즐(249a, 249b)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 각각 설치된다. 노즐(249a, 249b)의 측면에는 가스를 공급하는 가스 공급공(250a, 250b)이 각각 설치된다. 가스 공급공(250a, 250b)은 반응관(203)의 중심을 향하도록 각각 개구하고 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능해진다. 가스 공급공(250a, 250b)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치된다.
이와 같이 본 실시 형태에서는 반응관(203)의 측벽의 내벽과 반응관(203) 내에 배열된 복수 매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면시에서 원환 형상의 세로로 긴 공간 내, 즉 원통 형상의 공간 내에 배치한 노즐(249a, 249b)을 경유해서 가스를 반송한다. 그리고 노즐(249a, 249b)에 각각 개구된 가스 공급공(250a, 250b)으로부터 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시킨다. 그리고 반응관(203) 내에서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉 수평 방향으로 한다. 이와 같은 구성으로 하는 것에 의해 각 웨이퍼(200)에 균일하게 가스를 공급하는 것이 가능해진다. 웨이퍼(200)의 표면 상을 흐른 가스는 배기구, 즉 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 가스의 흐름의 방향은 배기구의 위치에 의해 적절히 특정되며 수직 방향으로 한정한 것이 아니다.
가스 공급관(232a)으로부터는 소정 원소 함유 가스(원료 가스)로서 예컨대 소정 원소(주 원소)로서의 실리콘(Si) 및 할로겐 원소를 포함하는 할로실란계 가스가 MFC(241a), 밸브(243a), 노즐(249a)을 개재하여 처리실(201) 내에 공급된다.
원료 가스는 기체 상태의 원료, 예컨대 상온 상압 하에서 액체 상태인 원료를 기화하는 것으로 얻을 수 있는 가스 또는 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란은 할로겐기를 포함하는 실란이다. 할로겐기(基)에는 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉 할로겐기에는 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다.
할로실란계 가스로서는 예컨대 실리콘(Si) 및 염소(Cl)를 포함하는 원료 가스, 즉 클로로실란계 가스를 이용할 수 있다. 클로로실란계 가스는 실리콘(Si) 소스로서 작용한다. 클로로실란계 가스로서는 예컨대 헥사클로로디실란(Si2Cl6, 약칭:HCDS) 가스를 이용할 수 있다.
가스 공급관(232b)으로부터는 원료 가스와는 화학 구조(분자 구조)가 다른 제1 반응체(reactant)로서 예컨대 탄소(C) 및 질소(N)를 포함하는 가스가 MFC(241b), 밸브(243b), 노즐(249b)을 개재하여 처리실(201) 내에 공급된다.
탄소(C) 및 질소(N)를 포함하는 가스로서는 예컨대 아민계 가스를 이용할 수 있다. 아민계 가스는 기체 상태의 아민, 예컨대 상온 상압 하에서 액체 상태인 아민을 기화하는 것으로 얻을 수 있는 가스 또는 상온 상압 하에서 기체 상태인 아민 등의 아민기를 포함하는 가스다. 아민계 가스는 에틸아민, 메틸아민, 프로필아민, 이소프로필 아민, 부틸아민, 이소부틸아민 등의 아민을 포함한다. 아민은 암모니아(NH3)의 수소(H)를 탄화수소기에 치환한 형태의 화합물의 총칭이다. 아민은 탄소(C)를 포함하는 리간드, 즉 유기 리간드로서 알킬기 등의 탄화수소기를 포함한다. 아민계 가스는 탄소(C), 질소(N) 및 수소(H)의 3원소를 포함하고 실리콘(Si)을 포함하지 않기 때문에 실리콘(Si) 비함유의 가스라고도 말할 수 있고, 실리콘(Si) 및 금속을 포함하지 않기 때문에 실리콘(Si) 및 금속 비함유의 가스라고도 말할 수 있다. 아민계 가스는 탄소(C), 질소(N) 및 수소(H)의 3원소만으로 구성되는 물질이라고도 말할 수 있다. 아민계 가스는 탄소(C) 소스로서도 작용하고, 질소(N) 소스로서도 작용한다.
아민계 가스로서는, 예컨대 1분자 중에서의 유기 리간드(에틸기)의 수(數)가 복수이며 1분자 중에서 질소(N)의 수보다 탄소(C)의 수가 많은 트리에틸아민((C2H5)3N, 약칭:TEA) 가스를 이용할 수 있다.
가스 공급관(232b)으로부터는 원료 가스와는 화학 구조(분자 구조)가 다른 제3 반응체로서 예컨대 산소(O) 함유 가스가 MFC(241b), 밸브(243b), 노즐(249b)을 개재하여 처리실(201) 내에 공급된다. 산소(O) 함유 가스는 산화 가스, 즉 산소(O) 소스로서 작용한다. 산소(O) 함유 가스로서는 예컨대 산소(O2) 가스를 이용할 수 있다.
가스 공급관(232c)으로부터는 원료 가스와는 화학 구조(분자 구조)가 다른 제2 반응체로서 예컨대 질소(N) 함유 가스가 MFC(241c), 밸브(243c), 가스 공급관(232b), 노즐(249b)을 개재하여 처리실(201) 내에 공급된다. 질소(N) 함유 가스로서는 예컨대 질화 수소계 가스를 이용할 수 있다. 질화 수소계 가스는 질소(N) 및 수소(H)의 2원소만으로 구성되는 물질이라고도 말할 수 있고, 질화 가스, 즉 질소(N) 소스로서 작용한다. 질화 수소계 가스로서는 예컨대 암모니아(NH3) 가스를 이용할 수 있다.
가스 공급관(232d, 232e)으로부터는 불활성 가스로서 예컨대 질소(N2) 가스가 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급된다.
주로 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 원료(원료 가스)공급계가 구성된다. 또한 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 제1 반응체(탄소(C) 및 질소(N)를 포함하는 가스) 공급계가 구성된다. 또한 주로 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 제2 반응체(질소(N) 함유 가스) 공급계가 구성된다. 또한 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 제3 반응체(산소(O) 함유 가스) 공급계가 구성된다. 또한 주로 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해 불활성 가스 공급계가 구성된다. 이들의 공급계를 총칭하여 단순히 가스 공급계라고도 칭한다.
전술한 각종 공급계 중 어느 하나 또는 모든 공급계는 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어서 이루어지는 집적형 가스 공급 시스템(248)이 구성되어도 좋다. 집적형 가스 공급 시스템(248)은 가스 공급관(232a 내지 232e)의 각각에 대하여 접속되어 가스 공급관(232a 내지 232e) 내로의 각종 가스의 공급 동작, 즉 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의해 제어되도록 구성된다. 집적형 가스 공급 시스템(248)은 일체형 또는 분할형의 집적 유닛으로서 구성되고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 탈착을 수행할 수 있고, 가스 공급 시스템의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 수행하는 것이 가능하도록 구성된다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Automatic Pressure Controller)밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. APC밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의해 검출된 압력 정보에 기초해서 밸브 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성된다. 주로 배기관(231), APC밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하방에는 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 예컨대 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접(當接)하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)의 하방에는 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통해서 보트(217)에 접속된다. 회전 기구(267)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 보트(217)를 처리실(201) 내외에 반입 및 반출하는 것이 가능하도록 구성된다. 보트 엘리베이터(115)는 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외에 반송하는 반송 장치(반송 기구)로서 구성된다. 또한 매니폴드(209)의 하방에는 보트 엘리베이터(115)에 의해 씰 캡(219)을 강하시키는 동안 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 개체로서의 셔터(219s)가 설치된다. 셔터(219s)는 예컨대 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 셔터(219s)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220c)이 설치된다. 셔터(219s)의 개폐 동작[승강 동작이나 회동(回動) 동작 등]은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는 복수 매, 예컨대 25 내지 200매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉 간격을 비워서 배열 시키도록 구성된다. 보트(217)는 예컨대 석영이나 SiC 등의 내열성 재료로부터 이루어진다. 보트(217)의 하부에는 예컨대 석영이나 SiC 등의 내열성 재료로부터 이루어지는 단열판(218)이 다단으로 지지된다. 이 구성에 의해 히터(207)로부터의 열이 씰 캡(219)측에 전해지기 어려워진다. 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로부터 이루어지는 통 형상의 부재로서 구성된 단열통을 설치해도 좋다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치된다. 온도 센서(263)에 의해 검출된 온도 정보에 기초해서 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는 노즐(249a, 249b)과 마찬가지로 L자형(型)으로 구성되고, 반응관(203)의 내벽을 따라 설치된다.
도 3에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a)(Central Processing Unit), RAM(121b)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나 후술하는 성막 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 성막 처리에서의 각 순서를 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 말한다. 또한 프로세스 레시피를 단순히 레시피라고도 말한다. 본 명세서에서 프로그램이라는 단어를 이용한 경우는 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그들의 양방(兩方)을 포함하는 경우가 있다. RAM(121b)는 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 응해서 기억 장치(121c)로부터 레시피를 판독하도록 구성된다. CPU(121a)는 판독한 레시피의 내용을 따르도록 MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)[예컨대 하드 디스크 등의 자기(磁氣) 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리 등의 반도체 메모리]에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 말한다. 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우 또는 그들의 양방을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 이용해도 좋다.
(2) 성막 처리
전술한 기판 처리 장치를 이용해서 반도체 장치의 제조 공정의 일 공정으로서 기판 상에 막을 형성하는 시퀀스예에 대해서 도 4a를 이용해서 설명한다. 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
도 4a에 도시하는 성막 시퀀스에서는 기판으로서의 웨이퍼(200) 상에 실리콘(Si), 산소(O), 탄소(C) 및 질소(N)를 포함하는 제1 막(벌크 막, 베이스 막)으로서의 실리콘 산탄질화막(SiOCN막)을 형성하는 제1 성막 스텝 및 제1 막보다 산소(O) 농도가 낮거나 제1 막보다 산소(O) 농도 및 탄소(C) 농도가 낮은 제2 막(캡 막)으로서의 SiOCN막을 제1 막의 최표면 상에 제1 막보다 얇게 형성하는 제2 성막 스텝을 실시한다.
제1 성막 스텝에서는 웨이퍼(200)에 대하여 HCDS가스를 공급하는 스텝1; 웨이퍼(200)에 대하여 TEA가스를 공급하는 스텝2a; 웨이퍼(200)에 대하여 NH3가스를 공급하는 스텝2b; 및 웨이퍼(200)에 대하여 O2가스를 공급하는 스텝3을 포함하는 사이클(제1 사이클)을 소정 횟수[n1회(n1은 1 이상의 정수)] 실시한다. 스텝1, 2a, 3은 비동시에, 즉 동기시키지 않고 수행한다. 스텝2b는 스텝2a와 동시에, 즉 스텝2a의 실시 기간 중에 수행한다. 스텝2b에서의 NH3가스의 공급량은 스텝2a에서의 TEA가스의 공급량보다 작게 한다. 이들에 의해 제1 막의 질소(N) 농도를 이 막의 탄소(C) 농도보다 낮게 하고, 또한 이 막의 실리콘(Si) 농도, 산소(O) 농도보다 낮게 할 수 있다.
제2 성막 스텝에서는 제1 사이클과 마찬가지인 처리 순서로 수행하는 사이클(제2 사이클)을 소정 횟수[n2회(n2는 1 이상의 정수)] 실시한다. 제2 성막 스텝에서의 1사이클당의 O2가스의 공급량은 제1 성막 스텝에서의 1사이클당의 O2가스의 공급량보다 작게 한다. 이에 의해 제2 막을 제1 막보다 산소(O) 농도가 낮고 질소(N) 농도 및 탄소(C) 농도가 각각 높은 막으로 할 수 있다. 제2 막은 제1 막보다 산소(O) 농도가 낮아지기 때문에 이 막을 O푸어SiOCN막이라고도 칭한다.
본 명세서에서는 도 4a에 도시하는 성막 시퀀스를 편의상 이하와같이 표기할 수도 있다. 이하의 변형예의 설명에서도 마찬가지인 표기를 이용하는 것으로 한다.
(HCDS→TEA+NH3→O2)×n1→(HCDS→TEA+NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
본 명세서에서 「웨이퍼」라는 단어를 이용한 경우는 「웨이퍼 그 자체」를 의미하는 경우나 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉 표면에 형성된 소정의 층이나 막 등을 포함시켜서 웨이퍼라고 칭하는 경우가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 단어를 이용한 경우는 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우는 「웨이퍼 그 자체의 표면에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나 「웨이퍼 상에 형성되는 층이나 막 등에 대하여, 즉 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우는 「웨이퍼 그 자체의 표면 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나 「웨이퍼 상에 형성되는 층이나 막 등의 상, 즉 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한 본 명세서에서 「기판」이라는 단어를 이용한 경우도 「웨이퍼」라는 단어를 이용한 경우와 같다.
(웨이퍼 차지 및 보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)를 이동시켜 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 밀봉한 상태가 된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초해서 APC밸브(244)가 피드백 제어된다. 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도가 되도록 히터(207)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초해서 히터(207)로의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다.
(제1 성막 스텝)
그 후, 스텝1, 2a, 2b, 3을 이하에 나타낸 타이밍으로 각각 실행한다.
[스텝1]
이 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS가스를 공급한다.
구체적으로는 밸브(243a)를 열어 가스 공급관(232a) 내에 HCDS가스를 흘린다. HCDS가스는 MFC(241a)에 의해 유량 조정되고, 노즐(249a)을 개재하여 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 HCDS가스가 공급된다. 이때 동시에 밸브(243d)를 열어 가스 공급관(232d) 내에 N2가스를 흘린다. N2가스는 MFC(241d)에 의해 유량 조정되고, HCDS가스와 함께 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 또한 노즐(249b) 내로의 HCDS가스의 침입을 방지하기 위해서 밸브(243e)를 열어 가스 공급관(232e) 내에 N2가스를 흘린다. N2가스는 가스 공급관(232b), 노즐(249b)을 개재하여 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다.
이때 HCDS가스의 공급 유량은 예컨대 1sccm 내지 2000sccm, 바람직하게는 10sccm 내지 1000sccm의 범위 내의 소정의 유량으로 한다. 각 가스 공급관으로부터 공급하는 N2가스의 공급 유량은 각각 예컨대 100sccm 내지 10000sccm의 범위 내의 소정의 유량으로 한다. HCDS가스의 공급 시간은 예컨대 1초 내지 120초, 바람직하게는 1초 내지 60초의 범위 내의 소정의 시간으로 한다. 처리실(201) 내의 압력은 예컨대 1Pa 내지 2666Pa, 바람직하게는 67Pa 내지 1333Pa의 범위 내의 소정의 압력으로 한다. 웨이퍼(200)의 온도(성막 온도)는 예컨대 250℃ 내지 800℃, 바람직하게는 400℃ 내지 750℃, 보다 바람직하게는 550℃ 내지 700℃의 범위 내의 소정의 온도로 한다.
성막 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDS가 화학 흡착하기 어려워져, 실용적인 성막 속도를 얻을 수 없게 될 수 있다. 성막 온도를 250℃ 이상으로 하는 것에 의해 이것을 해소하는 것이 가능해진다. 성막 온도를 400℃ 이상, 또한 550℃ 이상으로 하는 것에 의해 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능해져 보다 충분한 성막 속도를 얻을 수 있도록 이루어진다.
성막 온도가 800℃를 초과하면, 과잉한 기상(氣相) 반응이 발생하는 것에 의해 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해진다. 성막 온도를 800℃ 이하로 하는 것에 의해 적절한 기상 반응을 발생시킬 수 있으며, 막 두께 균일성의 악화를 억제할 수 있어 그 제어가 가능해진다. 특히 성막 온도를 750℃ 이하, 또한 700℃ 이하로 하는 것에 의해 기상 반응보다 표면 반응이 우세해지며, 막 두께 균일성을 확보하기 쉬워져 그 제어가 용이해진다.
전술한 조건 하에서 웨이퍼(200)에 대하여 HCDS가스를 공급하는 것에 의해 웨이퍼(200)의 최표면 상에 제1층(초기층)으로서 예컨대 1원자층 미만으로부터 수원자층(1분자층 미만으로부터 수분자층)정도의 두께의 염소(Cl)를 포함하는 실리콘(Si) 함유층이 형성된다. 염소(Cl)를 포함하는 실리콘(Si) 함유층은 염소(Cl)를 포함하는 실리콘(Si) 층이어도 좋고, HCDS의 흡착층이어도 좋고, 그들의 양방을 포함해도 좋다.
염소(Cl)를 포함하는 실리콘(Si) 층은 실리콘(Si)에 의해 구성되고 염소(Cl)를 포함하는 연속적인 층 외에 불연속적인 층 및 이들이 중첩되어 이루어지는 염소(Cl)를 포함하는 실리콘(Si) 박막도 포함하는 총칭이다. 염소(Cl)를 포함하는 실리콘(Si) 층을 구성하는 실리콘(Si)은 염소(Cl)와의 결합이 완전히 분리되지 않는 것 외에 염소(Cl)와의 결합이 완전히 분리된 것도 포함한다.
HCDS의 흡착층은 HCDS분자로 구성되는 연속적인 흡착층 외에 불연속적인 흡착층도 포함한다. HCDS의 흡착층을 구성하는 HCDS분자는 실리콘(Si)과 염소(Cl)와의 결합이 일부 분리된 것도 포함한다. 즉 HCDS의 흡착층은 HCDS의 물리 흡착층이어도 좋고, HCDS의 화학 흡착층이어도 좋고, 그들의 양방을 포함해도 좋다.
여기서 1원자층(분자층) 미만의 두께의 층은 불연속적으로 형성되는 원자층 (분자층)을 의미하고, 1원자층 (분자층)의 두께의 층은 연속적으로 형성되는 원자층(분자층)을 의미한다. 염소(Cl)를 포함하는 실리콘(Si) 함유층은 염소(Cl)를 포함하는 실리콘(Si) 층과 HCDS의 흡착층과의 양방을 포함할 수 있다. 단, 편의상 염소(Cl)를 포함하는 실리콘(Si) 함유층에 대해서는 「1원자층」, 「수원자층」 등의 표현을 이용해서 나타내는 것으로 하고, 「원자층」을 「분자층」과 같은 의미로 사용하는 경우도 있다.
HCDS가스가 자기 분해(열분해)하는 조건 하에서는 웨이퍼(200) 상에 실리콘(Si)이 퇴적(堆積)하는 것에 의해 염소(Cl)를 포함하는 실리콘(Si) 층이 형성된다. HCDS가스가 자기 분해(열분해)되지 않는 조건 하에서는 웨이퍼(200) 상에 HCDS가 흡착하는 것에 의해 HCDS의 흡착층이 형성된다. 웨이퍼(200) 상에 HCDS의 흡착층을 형성하는 것보다 웨이퍼(200) 상에 염소(Cl)를 포함하는 실리콘(Si) 층을 형성하는 쪽이 성막 레이트를 높게 할 수 있는 관점에서는 바람직하다. 이하 염소(Cl)를 포함하는 실리콘(Si) 함유층을 편의상 단순히 실리콘(Si) 함유층이라고도 칭한다.
제1층의 두께가 수원자층을 초과하면, 후술하는 스텝2a, 2b, 3에서의 개질의 작용이 제1층의 전체적으로 전달되지 않는다. 또한 제1층의 두께의 최소값은 1원자층 미만이다. 따라서 제1층의 두께는 1원자층 미만으로부터 수원자층정도로 하는 것이 바람직하다. 제1층의 두께를 1원자층 이하, 즉 1원자층 또는 1원자층 미만으로 하는 것에 의해 후술하는 스텝2a, 2b, 3에서의 개질의 작용을 상대적으로 높일 수 있고, 스텝2a, 2b, 3에서의 개질에 필요한 시간을 단축할 수 있다. 스텝1에서의 제1층의 형성에 필요한 시간을 단축할 수도 있다. 결과적으로 1사이클당의 처리 시간을 단축할 수 있고, 토탈(total) 처리 시간을 단축하는 것도 가능해진다. 즉 성막 레이트를 높게 하는 것도 가능해진다. 또한 제1층의 두께를 1원자층 이하로 하는 것에 의해 막 두께 균일성의 제어성을 높이는 것도 가능해진다.
제1층이 형성된 후, 밸브(243a)를 닫아 HCDS가스의 공급을 정지한다. 이때 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 HCDS가스를 처리실(201) 내로부터 배제한다. 이때 밸브(243d, 243e)는 연 상태로 하여 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용한다.
[스텝2a, 2b]
스텝1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 제1층에 대하여 TEA가스를 공급하는 스텝2a를 시작한다. 이 스텝은 후술하는 스텝2b보다 먼저 시작하도록 한다.
이 스텝에서는 밸브(243b, 243d, 243e)의 개폐 제어를 스텝1에서의 밸브(243a, 243d, 243e)의 개폐 제어와 마찬가지인 순서로 수행한다. TEA가스는 MFC(241b)에 의해 유량 조정되고, 노즐(249b)을 개재하여 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 TEA가스가 공급된다.
TEA가스의 공급 유량은 예컨대 200sccm 내지 10000sccm의 범위 내의 소정의 유량으로 한다. TEA가스의 공급 시간은 예컨대 2초 내지 120초, 바람직하게는 2초 내지 60초의 범위 내의 소정의 시간으로 한다. 처리실(201) 내의 압력은 예컨대 1Pa 내지 5000Pa, 바람직하게는 1Pa 내지 4000Pa의 범위 내의 소정의 압력으로 한다. 처리실(201) 내의 압력을 이와 같은 비교적으로 높은 압력대(壓力帶)로 하는 것에 의해 TEA가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능해진다. TEA가스는 열로 활성화시켜서 공급한 쪽이 비교적으로 소프트한 반응을 발생시킬 수 있어 후술하는 제2a층의 형성이 용이해진다. 다른 처리 조건은 스텝1과 마찬가지인 처리 조건으로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 TEA가스를 공급하는 것에 의해 스텝1에서 웨이퍼(200) 상에 형성된 제1층과 TEA가스와를 반응시킬 수 있다. 이에 의해 제1층에 포함되는 복수의 염소(Cl) 중 적어도 일부의 염소(Cl)를 제1층으로부터 뽑는(분리시키는) 것과 함께, TEA가스에 포함되는 복수의 에틸기 중 적어도 일부의 에틸기를 TEA가스로부터 분리시킬 수 있다. 그리고 적어도 일부의 에틸기가 분리한 TEA가스의 질소(N)과 제1층에 포함되는 실리콘(Si)을 결합시켜서 Si-N결합을 형성하는 것이 가능해진다. 또한 TEA가스로부터 분리한 에틸기에 포함되는 탄소(C)와 제1층에 포함되는 실리콘(Si)을 결합시켜서 Si-C결합을 형성하는 것도 가능해진다. 이 결과 제1층 중으로부터 염소(Cl)가 탈리하는 것과 함께, 제1층 중에 탄소(C) 성분 및 질소(N) 성분이 새롭게 취입(取入)되는 것으로 이루어진다. 이와 같이 제1층이 개질되는 것에 의해 웨이퍼(200) 상에 제2a층으로서 실리콘(Si), 탄소(C) 및 질소(N)를 포함하는 층, 즉 실리콘 탄질화층(SiCN층)이 형성된다.
제2a층을 형성할 때 제1층에 포함된 염소(Cl)나 TEA가스에 포함된 수소(H)는 TEA가스에 의한 제1층의 개질 반응의 과정에서 염소(Cl) 및 수소(H)의 적어도 어느 하나를 포함하는 가스 상태(狀) 물질을 구성하고, 배기관(231)을 개재하여 처리실(201) 내로부터 배출된다. 즉 제1층 중의 염소(Cl) 등의 불순물은 제1층 중으로부터 뽑히거나 탈리하는 것에 의해 제1층으로부터 분리된다. 이에 의해 제2a층은 제1층에 비해서 염소(Cl) 등의 불순물이 적은 층이 된다.
전술한 반응을 소정 시간 진행시키고, 웨이퍼(200)에 대한 TEA가스의 공급을 유지한 상태에서 웨이퍼(200)에 대해서 NH3가스를 공급하는 스텝2b를 시작한다. 즉 웨이퍼(200)에 대하여 TEA가스를 공급하는 스텝2a와 웨이퍼(200)에 대하여 NH3가스를 공급하는 스텝2b를 동시에 진행시킨다.
이 스텝에서는 밸브(243b, 243d, 243e)를 연 상태로 유지하고, 또한 밸브(243c)를 연다. NH3가스는 MFC(241c)에 의해 유량 조정되고, 가스 공급관(232b), 노즐(249b)을 개재하여 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 TEA가스와 함께 NH3가스가 공급된다.
스텝2b에서의 웨이퍼(200)에 대한 NH3가스의 공급량은 스텝2a에서의 웨이퍼(200)에 대한 TEA가스의 공급량보다 작게 한다.
예컨대 스텝2b에서의 NH3가스의 공급 시간을 스텝2a에서의 TEA가스의 공급 시간보다 짧게 하는 것에 의해 웨이퍼(200)에 대한 NH3가스의 공급량을 전술한 바와 같이 제어할 수 있다. NH3가스의 공급 시간은 예컨대 1초 내지 30초, 바람직하게는 1초 내지 20초, 보다 바람직하게는 1초 내지 10초의 범위 내의 소정의 시간으로 한다.
또한 예컨대 스텝2b에서의 NH3가스의 공급 유량을 스텝2a에서의 TEA가스의 공급 유량보다 작게 하는 것에 의해 웨이퍼(200)에 대한 NH3가스의 공급량을 전술한 바와 같이 제어할 수도 있다. NH3가스의 공급 유량은 예컨대 100sccm 내지 1000sccm, 바람직하게는 100sccm 내지 500sccm의 범위 내의 소정의 유량으로 한다.
또한 도 4a는 스텝2b에서의 NH3가스의 공급 시간을 스텝2a에서의 TEA가스의 공급 시간보다 짧게 하는 것과 함께, 스텝2b에서의 NH3가스의 공급 유량을 스텝2a에서의 TEA가스의 공급 유량보다 작게 하는 예를 제시한다.
다른 처리 조건은 예컨대 스텝2b를 시작하기 전에서의 스텝2a의 처리 조건과 마찬가지로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 TEA가스와 NH3가스를 공급하는 것에 의해 제2a층의 적어도 일부를 개질(질화나 탄소(C)첨가 등)시킬 수 있다. 즉 NH3가스에 포함되는 질소(N) 성분의 적어도 일부를 제2a층 중에 첨가시켜 제2a층 중에 Si-N결합을 형성할 수 있다. 또한 TEA가스에 포함되는 탄소(C) 성분이나 질소(N) 성분의 적어도 일부를 제2a층 중에 첨가시켜 제2a층 중에 Si-C결합이나 Si-N결합을 또한 형성할 수도 있다. 제2a층이 개질되는 것에 의해 웨이퍼(200) 상에 제2b층으로서 제2a층보다 층 중에 포함되는 질소(N) 성분이 많은 층(제2a층보다 질소(N)리치인 SiCN층)이 형성된다. 또한 제2b층은 제2a층보다 층 중에 포함되는 탄소(C) 성분이 많은 층(제2a층보다 질소(N)리치이며, 탄소(C)리치인 SiCN층)이 되는 경우도 있다.
제2b층을 형성할 때 제2a층에 포함된 염소(Cl)나 TEA가스 및 NH3가스에 포함된 수소(H)는 TEA가스나 NH3가스에 의한 제2a층의 개질 반응의 과정에서 염소(Cl) 및 수소(H)의 적어도 어느 하나를 포함하는 가스 상태 물질을 구성하고, 배기관(231)을 개재하여 처리실(201) 내로부터 배출된다. 즉 제2a층 중의 염소(Cl) 등의 불순물은 제2a층 중으로부터 뽑히거나 탈리하는 것에 의해 제2a층으로부터 분리된다. 이에 의해 제2b층은 제2a층에 비해서 염소(Cl) 등의 불순물이 적은 층이 된다.
제2b층이 형성된 후, 밸브(243b, 243c)를 닫아 TEA가스 및 NH3가스의 공급을 동시에 정지한다. 그리고 스텝1과 마찬가지인 처리 순서에 의해 처리실(201) 내에 잔류하는 미반응 또는 제2b층의 형성에 기여한 후의 TEA가스나 NH3가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
[스텝3]
스텝2a, 2b가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 제2b층에 대하여 O2가스를 공급한다.
이 스텝에서는 밸브(243b, 243d, 243e)의 개폐 제어를 스텝1에서의 밸브(243a, 243d, 243e)의 개폐 제어와 마찬가지인 순서로 수행한다. O2가스는 MFC(241b)에 의해 유량 조정되고, 노즐(249b)을 개재하여 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 O2가스가 공급된다.
O2가스의 공급 유량은 예컨대 100sccm 내지 10000sccm의 범위 내의 소정의 유량으로 한다. O2가스의 공급 시간은 예컨대 1초 내지 120초, 바람직하게는 1초 내지 60초의 범위 내의 소정의 시간으로 한다. 처리실(201) 내의 압력은 예컨대 1Pa 내지 4000Pa, 바람직하게는 1Pa 내지 3000Pa의 범위 내의 소정의 압력으로 한다. O2가스의 분압은 예컨대 0.01Pa 내지 3960Pa의 범위 내의 소정의 압력으로 한다. 처리실(201) 내의 압력을 이와 같은 비교적으로 높은 압력대로 하는 것에 의해 O2가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능해진다. O2가스는 열로 활성화시켜서 공급하는 쪽이 비교적으로 소프트한 반응을 발생시킬 수 있고, 후술하는 제3층의 형성이 용이해진다. 다른 처리 조건은 예컨대 스텝1과 마찬가지인 처리 조건으로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 O2가스를 공급하는 것에 의해 제2b층의 적어도 일부를 개질(산화)시킬 수 있다. 즉 O2가스에 포함된 산소(O) 성분의 적어도 일부를 제2b층에 첨가시켜 제2b층 중에 Si-O결합을 형성할 수 있다. 제2b층이 개질되는 것에 의해 웨이퍼(200) 상에 제3층으로서 실리콘(Si), 산소(O), 탄소(C) 및 질소(N)를 포함하는 층, 즉 실리콘 산탄질화층(SiOCN층)이 형성된다. 제3층을 형성할 때 제2b층에 포함된 탄소(C) 성분이나 질소(N) 성분의 적어도 일부는 제2b층으로부터 탈리하지 않고 제2b층 중에 유지(보유)된다.
제3층을 형성할 때 제2b층에 포함된 염소(Cl)는 O2가스에 의한 개질 반응의 과정에서 적어도 염소(Cl)를 포함하는 가스 상태 물질을 구성하고, 처리실(201) 내로부터 배출된다. 즉 제2b층 중의 염소(Cl) 등의 불순물은 제2b층 중으로부터 뽑히거나 탈리하는 것에 의해 제2b층으로부터 분리된다. 이에 의해 제3층은 제2b층에 비해서 염소(Cl) 등의 불순물이 적은 층이 된다.
제3층이 형성된 후, 밸브(243b)를 닫아 O2가스의 공급을 정지한다. 그리고 스텝1과 마찬가지인 처리 순서에 의해 처리실(201) 내에 잔류하는 미반응 또는 제3층의 형성에 기여한 후의 O2가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
[소정 횟수 실시]
스텝1, 2a, 2b, 3을 전술한 타이밍으로 수행하는 제1 사이클을 1회 이상(n1회) 수행하는 것에 의해 웨이퍼(200) 상에 제1 막으로서 소정 조성 및 소정 막 두께의 SiOCN막을 형성할 수 있다. 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클당에 형성되는 제3층의 두께를 원하는 막 두께보다 얇게 하고, 제3층을 적층하는 것에 의해 형성되는 SiOCN막의 막 두께가 원하는 막 두께가 될 때까지 전술한 사이클을 복수 회 반복하는 것이 바람직하다. 제1 막의 막 두께는 후술하는 제2 막의 막 두께보다 두껍게 해 예컨대 5nm 내지 500nm의 범위 내로 할 수 있다.
제1 성막 스텝에서 형성되는 SiOCN막은 막 중에 탄소(C) 성분을 포함하기 때문에 에칭 내성이 높은 막이 된다. 또한 제1 성막 스텝에서 형성되는 SiOCN막의 질소(N) 농도는 이 막의 탄소(C) 농도보다 낮아지고, 또한 이 막의 실리콘(Si) 농도, 산소(O) 농도보다 낮아지는 경향이 있다. 이와 같이 막 중에서의 질소(N) 성분의 양을 비교적으로 적게 하는 것에 의해 막의 비유전율(k값)을 작게 할 수 있고, 이 막을 저유전율막(Low-k막)으로서 이용하는 것이 가능해진다.
(제2 성막 스텝)
제1 막이 형성된 후, 스텝C1, C2a, C2b, C3을 포함하는 제2 사이클을 수행한다. 스텝C1, C2a, C2b, C3의 처리 순서 및 처리 조건은 제2 성막 스텝에서의 1사이클당의 O2가스의 공급량(폭로량)을 제1 성막 스텝에서의 1사이클당의 O2가스의 공급량보다 작게 하는 점을 제외하고, 스텝1, 2a, 2b, 3의 처리 순서 및 처리 조건과 마찬가지로 한다.
제2 성막 스텝에서의 1사이클당의 O2가스의 공급량을 작게 하기 위해서는 도 4a에 도시하는 바와 같이 제2 성막 스텝에서의 1사이클당의 O2가스의 공급 시간(스텝C3의 실시 시간)을 제1 성막 스텝에서의 1사이클당의 O2가스의 공급 시간(스텝3의 실시 시간)보다 짧게 하면 좋다. 제2 성막 스텝에서의 1사이클당의 O2가스의 공급 시간은 예컨대 1초 내지 60초, 바람직하게는 1초 내지 30초의 범위 내의 소정의 시간으로 할 수 있다.
전술한 처리 조건 하로 스텝C1, C2a, C2b, C3을 수행하는 것에 의해 제1 막 상에 제1 성막 스텝에서 형성되는 제1층, 제2a층, 제2b층, 제3층과 마찬가지인 층이 순차 형성된다. 그리고 제2 사이클을 1회 이상(n2회) 수행하는 것에 의해 제1 막의 최표면 상에 제2 막으로서 소정 조성 및 소정 막 두께의 SiOCN막을 형성할 수 있다.
또한 스텝C3에서는 O2가스의 공급량을 전술한 바와 같이 작게 하기 때문에 스텝3보다 제2b층의 산화를 적절하게 억제하는 것이 가능해진다. 즉 스텝C3에서는 스텝3보다 제2b층으로의 산소(O)의 첨가량을 작게 하거나 제2b층으로부터의 탄소(C) 성분이나 질소(N) 성분의 탈리를 억제하는 것이 가능해진다. 결과적으로 제2 막은 제1 막보다 산소(O) 농도가 낮고 질소(N) 농도 및 탄소(C) 농도가 각각 높은 막(O푸어이며, 탄소(C)리치, 질소(N)리치인 SiOCN막)이 된다. 즉 제2 막의 산소(O) 농도는 제1 막의 산소(O) 농도보다 낮고, 제2 막의 질소(N) 농도는 제1 막의 질소(N) 농도보다 높고, 제2 막의 탄소(C) 농도는 제1 막의 탄소(C) 농도보다 높아진다.
제2 막은 이와 같은 조성을 포함하는 것에 의해 제1 막보다 산화 내성(애싱 내성)이나 불화수소(HF) 등에 대한 내성(에칭 내성)이 각각 높은 막이 된다. 제2 막은 제1 막의 최표면 상에 형성되는 것에 의해 베이스 막으로서의 제1 막의 표면을 보호하는 막, 즉 캡(보호 캡) 막으로서 기능한다.
제2 성막 스텝에서도 전술한 제2 사이클은 복수 회 반복하는 것이 바람직하다. 단, 제2 막의 막 두께는 제1 막의 막 두께보다 얇은 막 두께이며, 예컨대 1nm 내지 2nm의 범위 내의 소정의 두께로 한다. 제2 막의 막 두께가 1nm 미만이 되면, 제2 막에 의한 캡 막으로서의 기능을 얻을 수 없게 되는 경우가 있다. 또한 제2 막의 막 두께가 2nm을 초과하면, 제1 막과 제2 막을 포함하는 적층막 전체에서의 유전율이 높아져 이 적층막을 Low-k막으로서 이용할 수 없게 되는 경우가 있다.
(애프터 퍼지 스텝·대기압 복귀 스텝)
제2 성막 스텝이 종료되면, 가스 공급관(232d, 232e)의 각각으로부터 N2가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2가스는 퍼지 가스로서 작용한다. 이에 의해 처리실(201) 내가 퍼지되고, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스에 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 매니폴드(209)의 하단이 개구되는 것과 함께, 처리 완료 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출(보트 언로드)된다. 보트 언로드 후는 셔터(219s)를 이동시켜 매니폴드(209)의 하단 개구가 O링(220c)을 개재하여 셔터(219s)에 의해 밀봉된다(셔터 클로즈). 처리 완료 웨이퍼(200)는 반응관(203)의 외부에 반출된 후, 보트(217)보다 취출(取出)된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타낸 1개 또는 복수의 효과를 얻을 수 있다.
(a) 제1 막보다 산소(O) 농도가 낮은 제2 막을 제1 막의 최표면 상에 제1 막보다 얇게 형성하는 것에 의해 저유전율과 고(高)에칭 내성을 겸비할 뿐만 아니라, 또한 애싱 내성에도 뛰어난 막(제1 막과 제2 막과의 적층막)을 얻는 것이 가능해진다.
제1 성막 스텝에서 형성되는 제1 막은 막 중에서의 질소(N) 성분의 양이 비교적으로 적기 때문에 유전율이 낮고, 또한 막 중에 탄소(C) 성분을 포함하기 때문에 에칭 내성이 높은 막이 된다. 하지만 발명자 등의 예의연구에 따르면, 제1 막은 막 중에서의 산소(O) 성분의 양이 비교적으로 많고, 또한 질소(N) 성분의 양이 비교적으로 적기 때문에 애싱 내성이 부족되는 경향이 있는 것을 알 수 있다. 또한 발명자 등의 예의 연구에 따르면, 제1 막 중에 포함시키는 산소(O) 성분을 적게 하거나 막 중에 포함시키는 질소(N) 성분의 양을 많게 하면, 막의 애싱 내성을 높일 수는 있지만 저유전율이나 고에칭 내성을 유지하는 것은 곤란해지는 경우가 있는 것도 알 수 있다. 즉 제1 성막 스텝만을 수행하는 경우는 트레이드오프의 관계에 있는 이들의 특성(저유전율, 고에칭 내성, 고애싱 내성)의 밸런스를 유지하는 것은 곤란하다.
이에 비해서 제2 성막 스텝에서 형성되는 제2 막은 제1 막보다 산소(O) 농도가 낮고 질소(N) 농도 및 탄소(C) 농도가 각각 높은 막이 된다. 이 조성에 의해 제2 막은 제1 막보다 애싱 내성이 높은 막이 된다. 그렇기 때문에 제1 막의 최표면 상에 제2 막을 형성하는 것에 의해 제1 막에 부족한 애싱 내성을 보충하는 것이 가능해진다. 즉 제1 막과 제2 막이 적층되어서 이루어지는 막의 표면에 높은 애싱 내성을 부여하는 것이 가능해진다. 또한 제2 막은 전술한 조성에 의해 제1 막과 동등 이상의 에칭 내성을 포함하는 막이 된다. 그렇기 때문에 제1 막의 최표면 상에 제2 막을 형성하는 것에 의해 제1 막과 제2 막이 적층되어서 이루어지는 막의 표면에서의 에칭 내성을 유지하거나 또한 이것을 강화하는 것이 가능해진다. 또한 제2 막의 막 두께를 제1 막의 막 두께보다 얇게 하는 것에 의해 제1 막과 제2 막이 적층되어서 이루어지는 막의 전체에서 유전율의 증가를 억제하는 것이 가능해진다. 즉 제2 막의 막 두께를 적절하게 얇게 하는 것에 의해 제1 막과 제2 막이 적층되어서 이루어지는 막을 Low-k막으로서 이용하는 것이 가능해진다.
이와 같이 제2 막은 제1 막의 최표면 상에 형성되는 것에 의해 베이스 막으로서의 제1 막의 표면을 보호하는 막, 즉 캡(보호 캡) 막으로서 기능한다. 본 실시 형태에 따르면, 웨이퍼(200) 상에 막을 형성할 때 트레이드오프의 관계에 있는 저유전율, 고에칭 내성, 고애싱 내성의 밸런스를 적절하게 유지하는 것이 가능해진다.
(b) 제1 성막 스텝 및 제2 성막 스텝에서는 각각 1사이클당의 NH3가스의 공급량을 TEA가스의 공급량보다 작게 하는 것에 의해 웨이퍼(200) 상에 형성되는 막(제1 막, 제2 막) 중으로의 질소(N)의 과잉 첨가를 억제하면서 막의 탄소(C) 농도를 적절하게 높이는 것이 가능해진다. 이에 의해 웨이퍼(200) 상에 막을 형성할 때 트레이드오프의 관계에 있는 저유전율, 고에칭 내성, 고애싱 내성의 밸런스를보다 적절하게 유지하는 것이 가능해진다.
(c) 제1 성막 스텝 및 제2 성막 스텝의 각 사이클에서는 TEA가스의 공급을 NH3가스의 공급보다 먼저 수행하는 것에 의해 NH3가스의 공급을 TEA가스의 공급보다 먼저 수행하거나 이들을 동시에 시작하는 경우보다 웨이퍼(200) 상에 형성되는 막(제1 막, 제2 막) 중으로의 질소(N)의 과잉 첨가를 억제하면서 이들의 막의 탄소(C) 농도를 적절하게 높이는 것이 가능해진다. 이에 의해 웨이퍼(200) 상에 막을 형성할 때 트레이드오프의 관계에 있는 저유전율, 고에칭 내성, 고애싱 내성의 밸런스를보다 적절하게 유지하는 것이 가능해진다.
(d) 제1 성막 스텝 및 제2 성막 스텝의 각 사이클에서는 반응성이 높은 NH3가스를 TEA가스와 조합해서 이용하는 것에 의해 웨이퍼(200) 상에 형성된 층을 면내 전역에 걸쳐 균일하게 개질시켜, 웨이퍼(200) 상에 형성되는 막(제1 막, 제2 막)의 면내 막 두께 균일성이나 면내 막질 균일성을 향상시키는 것이 가능해진다. 또한 웨이퍼(200) 상에 형성된 층을 효율적으로 개질시켜, 성막 처리의 생산성을 향상시키는 것이 가능해진다. 또한 웨이퍼(200) 상에 형성된 층으로부터 불순물을 효과적으로 탈리시키고, 웨이퍼(200) 상에 형성되는 막의 불순물 농도를 저하시키는 것이 가능해진다.
(e) 제1 성막 스텝 및 제2 성막 스텝의 각 사이클에서는 NH3가스를 공급하는 스텝을 TEA가스를 공급하는 스텝의 실시 기간 중에 수행하는 것에 의해 1사이클당의 소요 시간을 단축시키고, 기판 처리의 생산성을 향상시키는 것이 가능해진다.
(f) 제1 성막 스텝에서는 스텝1, 2a, 3을 비동시에 수행하기 때문에 이들 중 적어도 하나의 스텝을 동시에 수행하는 경우에 비해 웨이퍼(200) 상에 형성하는 막의 단차(段差) 피복성이나 막 두께 제어성을 향상시키는 것이 가능해진다. 제2 성막 스텝에서도 스텝C1, C2a, C3을 비동시에 수행하기 때문에 마찬가지인 효과를 얻을 수 있게 이루어진다.
(g) 제1 성막 스텝 및 제2 성막 스텝에서는 사용하는 가스의 종류를 공통화하고, 그 공급 순서를 거의 마찬가지로 한다. 이에 의해 가스 공급계나 가스 공급 시퀀스의 복잡화를 초래하지 않고, 성막 비용의 증가를 회피하는 것이 가능해진다.
(h) 전술한 효과는 제1 성막 스텝 및 제2 성막 스텝의 적어도 일방(一方)에서 HCDS가스 이외의 원료 가스를 이용하는 경우나, TEA가스 이외의 탄소(C) 및 질소(N)를 포함하는 가스를 이용하는 경우나, NH3가스 이외의 질화 가스를 이용하는 경우나, O2가스 이외의 산화 가스를 이용하는 경우에도 마찬가지로 얻을 수 있다.
예컨대 원료 가스로서는 모노클로로실란(SiH3Cl, 약칭:MCS) 가스, 디클로로실란(SiH2Cl2, 약칭:DCS) 가스, 트리클로로실란(SiHCl3, 약칭:TCS) 가스, 테트라클로로실란(SiCl4, 약칭:STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭:OCTS) 가스 등의 할로실란계 가스를 이용할 수 있다.
또한 원료 가스로서는, 1, 2-비스(트리클로로실릴)에탄((SiCl3) 2C2H4, 약칭:BTCSE) 가스, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭:BTCSM) 가스 등의 알킬렌할로실란계 가스나, 1, 1, 2, 2-테트라클로로-1, 2-디메틸디실란((CH3)2Si2Cl4, 약칭:TCDMDS) 가스, 1, 2-디클로로-1, 1, 2, 2-테트라메틸디실란((CH3)4Si2Cl2, 약칭:DCTMDS) 가스 등의 알킬할로실란계 가스를 이용할 수 있다. 이들은 모두 Si-C결합을 포함하는 원료 가스다.
또한 원료 가스로서는 모노실란(SiH4, 약칭:MS) 가스, 디실란(Si2H6, 약칭:DS) 가스, 트리실란(Si3H8, 약칭:TS) 가스 등의 수소화 규소 가스를 이용할 수 있다.
또한 원료 가스로서는 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭:4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭:3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭:BDEAS) 가스, 비스터셔리부틸아미노실란(SiH2[NH(C4H9)]2, 약칭:BTBAS) 가스, 디이소프로필아미노실란(SiH3N[CH(CH3)2]2, 약칭:DIPAS) 가스 등의 아미노실란계 가스를 이용할 수 있다. 이들은 모두 Si-N결합을 포함하는 원료 가스다.
또한 탄소(C) 및 질소(N)를 포함하는 가스로서는 디에틸아민((C2H5)2NH, 약칭:DEA) 가스, 모노에틸아민(C2H5NH2, 약칭:MEA) 가스 등의 에틸아민계 가스나, 트리메틸아민((CH3)3N, 약칭:TMA) 가스, 디메틸아민((CH3)2NH, 약칭:DMA) 가스, 모노메틸아민(CH3NH2, 약칭:MMA) 가스 등의 메틸아민계 가스나, 트리프로필아민((C3H7)3N, 약칭:TPA) 가스, 디프로필아민((C3H7)2NH, 약칭:DPA) 가스, 모노프로필아민(C3H7NH2, 약칭:MPA) 가스 등의 프로필아민계 가스나, 트리이소프로필아민([(CH3)2CH]3N, 약칭:TIPA) 가스, 디이소프로필아민([(CH3)2CH]2NH, 약칭:DIPA) 가스, 모노이소프로필아민((CH3)2CHNH2, 약칭:MIPA) 가스 등의 이소프로필아민계 가스나, 트리부틸아민((C4H9)3N, 약칭:TBA) 가스, 디부틸아민((C4H9)2NH, 약칭:DBA) 가스, 모노부틸아민(C4H9NH2, 약칭:MBA) 가스 등의 부틸아민계 가스나, 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭:TIBA) 가스, 디이소부틸아민 ([(CH3)2CHCH2]2NH, 약칭:DIBA) 가스, 모노이소부틸아민((CH3)2CHCH2NH2, 약칭:MIBA) 가스 등의 이소부틸아민계 가스를 이용할 수 있다.
또한 탄소(C) 및 질소(N)를 포함하는 가스로서는 유기 히드라진계 가스를 이용할 수도 있다. 유기 히드라진계 가스로서는 모노메틸히드라진((CH3)HN2H2, 약칭:MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭:DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭:TMH) 가스 등의 메틸히드라진계 가스나, 에틸히드라진((C2H5)HN2H2, 약칭:EH) 가스 등의 에틸히드라진계 가스를 이용할 수 있다.
또한 질화 가스로서는 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8가스 등의 질화 수소계 가스나 이들의 화합물을 포함하는 가스 등을 이용할 수 있다.
또한 산화 가스로서는 수증기(H2O가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 오존(O3) 가스, H2가스와 O2가스의 혼합 가스, H2가스와 O3가스의 혼합 가스 등을 이용할 수 있다.
또한 불활성 가스로서는 N2가스 외에 예컨대 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 이용할 수 있다.
(4) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는 도 4a에 도시하는 형태에 한정되지 않고, 이하에 나타낸 변형예와 같이 변경할 수 있다.
(변형예1)
도 4a에 도시하는 성막 시퀀스에서는 스텝C3에서의 O2가스의 공급 시간을 스텝3에서의 그것보다 짧게 하는 경우에 대해서 설명했다. 하지만 스텝C3에서의 O2가스의 공급 유량, 분압 및 농도 중 적어도 어느 하나를 스텝3에서의 그것보다 작게 해도 좋다.
이 경우, 스텝C3에서의 O2가스의 공급 유량은 예컨대 1sccm 내지 5000sccm의 범위 내의 소정의 유량으로 할 수 있다. 또한 스텝C3에서의 O2가스의 분압은 예컨대 0.01Pa 내지 1980Pa의 범위 내의 소정의 압력으로 할 수 있다. 또한 스텝C3에서의 처리실(201) 내의 분위기 중에서의 O2가스의 농도는 예컨대 1% 내지 50%, 바람직하게는 1% 내지 30%의 범위 내의 소정의 농도로 할 수 있다.
본 변형예에서도 제2 성막 스텝에서의 1사이클당의 O2가스의 공급량을 제1 성막 스텝에서의 1사이클당의 O2가스의 공급량보다 작게 할 수 있고, 스텝C3에서의 제2b층의 산화를 적절하게 억제할 수 있기 때문에 도 4a에 도시하는 성막 시퀀스와 마찬가지인 효과를 얻을 수 있게 이루어진다.
(변형예2)
제2 성막 스텝에서 공급하는 산소(O) 함유 가스로서, 제1 성막 스텝에서 공급하는 산소(O) 함유 가스와는 분자 구조(화학 구조)가 다르고 제1 성막 스텝에서 공급하는 산소(O) 함유 가스보다 산화력이 약한 물질을 이용하도록 해도 좋다. 예컨대 이하에 나타낸 성막 시퀀스와 같이 제1 성막 스텝에서는 산소(O) 함유 가스로서 O2가스를 공급하고, 제2 성막 스텝에서는 산소(O) 함유 가스로서 O2가스보다 산화력이 약한 NO가스 등의 산화 질소계 가스를 공급하도록 해도 좋다. 산화 질소계 가스로서는 NO가스 외에 N2O가스, NO2가스 등을 공급하도록 해도 좋다.
(HCDS→TEA+NH3→O2)×n1→(HCDS→TEA+NH3→NO)×n2⇒ O푸어SiOCN/SiOCN
본 변형예에서도 스텝C3에서의 제2b층의 산화를 적절하게 억제할 수 있고, 도 4a에 도시하는 성막 시퀀스나 변형예 1과 마찬가지인 효과를 얻을 수 있게 이루어진다.
(변형예3)
도 4b나 이하에 나타낸 성막 시퀀스와 같이 제2 성막 스텝에서는, 웨이퍼(200)에 대하여 HCDS가스를 공급하는 스텝C1과, 웨이퍼(200)에 대하여 TEA가스를 공급하는 스텝C2a와, 웨이퍼(200)에 대하여 NH3가스를 공급하는 스텝C2b를 포함하는 제2 사이클을 1회 이상(n2회) 수행하도록 해도 좋다. 즉 제2 성막 스텝에서는 웨이퍼(200)에 대하여 O2가스를 공급하는 스텝C3를 실시하지 않아도 좋다. 본 변형예에서의 처리 조건은 도 4a에 도시하는 성막 시퀀스에서의 처리 조건과 마찬가지로 할 수 있다. 본 변형예에 따르면, 제2 막으로서 제1 막보다 얇고 제1 막보다 산소(O) 농도가 낮은 막, 구체적으로는 산소(O) 농도가 제로(0)인 실리콘 탄질화막(O비함유의 SiCN막)이 형성된다. 본 변형예에서도 제2 막의 질소(N) 농도는 제1 막의 질소(N) 농도보다 높아지고, 제2 막의 탄소(C) 농도는 제1 막의 탄소(C) 농도보다 높아진다.
(HCDS→TEA+NH3→O2)×n1→(HCDS→TEA+NH3)×n2⇒ SiCN/SiOCN
본 변형예에서 형성되는 제2 막은 도 4a에 도시하는 성막 시퀀스에서 형성되는 제2 막보다 에칭 내성 및 애싱 내성이 각각 높은 막이 된다. 즉 본 변형예에 따르면, 트레이드오프의 관계에 있는 3개의 특성(저유전율, 고에칭 내성, 고애싱 내성)의 밸런스를 적당하게 유지하면서 이들 3개의 특성 중에서도 특히 에칭 내성 및 애싱 내성을 선택적으로 강화하는 것이 가능해진다.
(변형예4)
도 4c나 이하에 나타낸 성막 시퀀스와 같이, 제2 성막 스텝에서는 웨이퍼(200)에 대하여 HCDS가스를 공급하는 스텝C1과, 웨이퍼(200)에 대하여 NH3가스를 공급하는 스텝C2b를 포함하는 제2 사이클을 1회 이상(n2회) 수행하도록 해도 좋다. 즉 제2 성막 스텝에서는 웨이퍼(200)에 대하여 TEA가스를 공급하는 스텝C2a와 웨이퍼(200)에 대하여 O2가스를 공급하는 스텝C3를 각각 실시하지 않아도 좋다. 본 변형예의 스텝C2b에서는 NH3가스의 공급 유량을 도 4a의 성막 시퀀스의 스텝C2b에서의 NH3가스의 공급 유량보다 크게 하여, 예컨대 2000sccm 내지 10000sccm, 바람직하게는 2000sccm 내지 6000sccm의 범위 내의 소정의 유량으로 한다. 또한 본 변형예의 스텝C2b에서는 NH3가스의 공급 시간을 도 4a의 성막 시퀀스의 스텝C2b에서의 NH3가스의 공급 시간보다 길게 하고 예컨대 2초 내지 120초, 바람직하게는 2초 내지 60초의 범위 내의 소정의 시간으로 한다. 다른 처리 조건은 도 4a에 도시하는 성막 시퀀스에서의 처리 조건과 마찬가지로 한다. 본 변형예에 따르면, 제2 막으로서 제1 막보다 얇고 제1 막보다 산소(O) 농도 및 탄소(C) 농도가 낮은 막, 구체적으로는 산소(O) 농도 및 탄소(C) 농도가 각각 0인 실리콘 질화막(산소(O) 및 탄소(C)비함유의 SiN막)이 형성된다. 본 변형예에서도 제2 막의 질소(N) 농도는 제1 막의 질소(N) 농도보다 높아진다.
(HCDS→TEA+NH3→O2)×n1→(HCDS→NH3)×n2⇒ SiN/SiOCN
본 변형예에서 형성되는 제2 막은, 도 4a에 도시하는 성막 시퀀스에서 형성되는 제2 막보다 애싱 내성이 높은 막이 된다. 즉 본 변형예에 따르면, 트레이드오프의 관계에 있는 3개의 특성(저유전율, 고에칭 내성, 고애싱 내성)의 밸런스를 적당하게 유지하면서 이들 3개의 특성 중에서도 특히 애싱 내성을 선택적으로 강화하는 것이 가능해진다.
(변형예5)
이하에 나타낸 성막 시퀀스와 같이 제1 성막 스텝 및 제2 성막 스텝 중 적어도 어느 하나에서는 NH3가스를 공급하는 스텝을 실시하지 않아도 좋다.
(HCDS→TEA→O2)×n1→(HCDS→TEA+NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
(HCDS→TEA+NH3→O2)×n1→(HCDS→TEA→O2)×n2⇒ O푸어SiOCN/SiOCN
(HCDS→TEA→O2)×n1→(HCDS→TEA→O2)×n2⇒ O푸어SiOCN/SiOCN
또한 제1 성막 스텝 및 제2 성막 스텝 중 적어도 어느 일방에서는 NH3가스를 공급하는 스텝의 실시 타이밍을 다음과 같이 임의로 변경해도 좋다.
예컨대 TEA가스를 공급하는 스텝을 NH3가스를 공급하는 스텝보다 먼저 시작하고, 또한 이들의 스텝을 비동시에 수행하도록 해도 좋다. 또한 예컨대 TEA가스를 공급하는 스텝을 NH3가스를 공급하는 스텝보다 먼저 시작하고, 또한 이들의 스텝을 동시에 수행하는 기간을 포함하도록 해도 좋다. 또한 예컨대 TEA가스를 공급하는 스텝을 NH3가스를 공급하는 스텝과 동시에 시작하도록 해도 좋다. 이 경우, NH3가스를 공급하는 스텝을 TEA가스를 공급하는 스텝의 종료 전에 종료하도록 해도 좋다. 또한 예컨대 NH3가스를 공급하는 스텝을 TEA가스를 공급하는 스텝보다 먼저 시작하고, 또한 이들의 스텝을 동시에 수행하는 기간을 포함하도록 해도 좋다. 이 경우, NH3가스를 공급하는 스텝을 TEA가스를 공급하는 스텝의 종료 전에 종료하도록 해도 좋다. 또한 예컨대 NH3가스를 공급하는 스텝을 TEA가스를 공급하는 스텝보다 먼저 시작하고, 또한 이들의 스텝을 비동시에 수행하도록 해도 좋다. 또한 예컨대 NH3가스를 공급하는 스텝을 간헐적으로 복수 회 수행하도록 해도 좋고, TEA가스를 공급하는 스텝을 간헐적으로 복수 회 수행하도록 해도 좋다.
이들의 변형예에 따르면, 웨이퍼(200) 상에 형성되는 막(제1 막, 제2 막)의 탄소(C) 농도나 질소(N) 농도를 광범위하게 제어하는 것이 가능해진다.
(변형예6)
이하에 나타낸 바와 같이 제1 성막 스텝 및 제2 성막 스텝 중 적어도 어느 하나에서는 원료 가스로서 탄소(C)비함유의 할로실란계 가스의 대신에, TCDMDS가스 등의 알킬할로실란계 가스와 같이 Si-C결합을 포함하고 탄소(C) 소스로서도 작용하는 가스를 이용하도록 해도 좋다. 또한 이 경우, 이하에 나타낸 바와 같이 탄소(C) 소스로서 작용하는 TEA가스의 공급을 실시하지 않아도 좋다. 이때 처리 조건은 도 4a에 도시하는 성막 시퀀스에서의 처리 조건과 마찬가지로 할 수 있다.
(TCDMDS→NH3→O2)×n1→(TCDMDS→NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
본 변형예에서도 도 4a에 도시하는 성막 시퀀스와 같은 효과를 얻을 수 있다. 또한 본 변형예에 따르면, 제1 막의 질소(N) 농도가 제1 막의 탄소(C) 농도보다 낮아질 수 있어 제1 막 중에 포함되는 질소(N) 성분의 양이 비교적으로 적어지는 경향이 있다. 이와 같은 경우에 제1 막의 최표면 상에 캡 막으로서의 제2 막을 형성하는 의의가 특히 크게 된다고 말할 수 있다. 또한 이하에 나타낸 성막 시퀀스와 같이 탄소(C) 소스로서 작용하는 TEA가스의 공급을 실시하는 경우에서도 도 4a에 도시하는 성막 시퀀스와 같은 효과를 얻을 수 있다.
(TCDMDS→TEA+NH3→O2)×n1→(TCDMDS→TEA+NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
(TCDMDS→TEA→O2)×n1→(TCDMDS→TEA→O2)×n2⇒ O푸어SiOCN/SiOCN
(변형예7)
이하에 나타낸 성막 시퀀스와 같이 제2 성막 스텝에서는 탄화수소계 가스인 프로필렌(C3H6) 가스 등의 탄소(C) 소스(탄소(C) 함유 가스)를 이용해도 좋다. C3H6가스는 예컨대 가스 공급관(232b)으로부터 흘리도록 하고, 그 공급 유량을 예컨대 100sccm 내지 10000sccm의 범위 내의 소정의 유량으로 한다. 다른 처리 조건은 예컨대 도 4a에 도시하는 성막 시퀀스나 전술한 변형예와 마찬가지인 처리 조건으로 한다.
(HCDS→TEA+NH3→O2)×n1→(HCDS→C3H6→NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
(HCDS→TEA+NH3→O2)×n1→(HCDS→C3H6→O2→NH3)×n2⇒ O푸어SiOCN/SiOCN
(HCDS→TEA+NH3→O2)×n1→(HCDS→C3H6→NH3)×n2⇒ SiCN/SiOCN
본 변형예에서도 도 4a에 도시하는 성막 시퀀스나 전술한 변형예와 같은 효과를 얻을 수 있다. 단, 제1 성막 스텝 및 제2 성막 스텝을 통해서 사용하는 가스의 종류를 공통화하고, 공급 순서를 거의 마찬가지로 할 수 있는 도 4a에 도시하는 성막 시퀀스 쪽이 본 변형예보다 가스 공급계나 가스 공급 시퀀스의 복잡화를 초래하지 않고, 성막 비용의 증가를 회피할 수 있다는 관점에서 바람직하다.
(변형예8)
이하에 나타낸 성막 시퀀스와 같이 제1 성막 스텝에서는 C3H6가스 등의 탄소(C) 소스를 이용해서 성막하도록 해도 좋다. 이때 처리 조건은 변형예7에 기재된 처리 조건과 마찬가지로 할 수 있다.
(HCDS→C3H6→NH3→O2)×n1→(HCDS→C3H6→NH3→O2)×n2⇒ O푸어SiOCN/SiOCN
(HCDS→C3H6→O2→NH3)×n1→(HCDS→C3H6→O2→NH3)×n2⇒ O푸어SiOCN/SiOCN
단, 이들의 기법에 의해 형성되는 제1 막은 도 4a에 도시하는 성막 시퀀스에 의해 형성되는 제1 막보다 막 중에 포함되는 질소(N) 성분의 양이 증가하기 쉽고, 유전율이 높아지기 쉽다. 그렇기 때문에 이들의 기법에 의해 형성하는 막을 Low-k막으로서 이용하는 경우에는 웨이퍼(200)에 대하여 O2가스를 공급하는 스텝3의 실시 시간을 늘리는 등 하고, 제1 막의 질소(N) 농도 및 탄소(C) 농도를 충분히 저하시킬 필요가 있다. 단, 이 경우, 이 막의 애싱 내성은 저하되기 쉬워진다. 그렇기 때문에 도 4a나 다른 변형예와 마찬가지로 제1 막의 최표면 상에 캡 막으로서의 제2 막을 형성하는 것에 의해 부족된 애싱 내성을 강화하는 것이 바람직하다.
<다른 실시 형태>
이상 본 발명의 실시 형태를 구체적으로 설명했다. 단, 본 발명은 전술한 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예컨대 전술한 실시 형태나 변형예에서는 원료를 공급한 후에 반응체를 공급하는 예에 대해서 설명했다. 하지만 본 발명은 이와 같은 형태에 한정되지 않고, 원료 및 반응체의 공급 순서는 반대이어도 좋다. 즉 반응체를 공급한 후에 원료를 공급하도록 해도 좋다. 공급 순서를 바꾸는 것에 의해 형성되는 막의 막질이나 조성비를 변화시키는 것이 가능해진다.
또한 예컨대 전술한 실시 형태나 변형예에서는 기판 상에 주 원소로서 실리콘(Si)을 포함하는 막을 형성하는 예에 대해서 설명했지만 본 발명은 이와 같은 형태에 한정되지 않는다. 즉 본 발명은 실리콘(Si) 외에 게르마늄(Ge), 보론(B) 등의 반(半) 금속 원소를 주 원소로서 포함하는 막을 기판 상에 형성하는 경우에도 바람직하게 적용할 수 있다. 또한 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 란탄(La), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 주 원소로서 포함하는 막을 기판 상에 형성하는 경우에도 바람직하게 적용할 수 있다.
기판 처리에 이용되는 레시피는 처리 내용에 따라 별도로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 개재하여 기억 장치(121c) 내에 격납하는 것이 바람직하다. 그리고 기판 처리를 시작할 때 CPU(121a)가 기억 장치(121c) 내에 격납된 복수의 레시피 중에서 처리 내용에 따라 적절한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 이루어진다. 또한 오퍼레이터의 부담을 저감할 수 있고, 조작 미스를 회피하면서 기판 처리를 신속히 시작할 수 있게 이루어진다.
전술한 레시피는 새롭게 작성하는 경우에 한하지 않고, 예컨대 기판 처리 장치에 이미 인스톨된 기존의 레시피를 변경하는 것에 의해 준비해도 좋다. 레시피를 변경하는 경우는 변경 후의 레시피를 전기 통신 회선이나 상기 레시피를 기록한 기록 매체를 개재하여 기판 처리 장치에 인스톨해도 좋다. 또한 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하고, 기판 처리 장치에 이미 인스톨된 기존의 레시피를 직접 변경해도 좋다.
전술한 실시 형태에서는 한 번에 복수 매의 기판을 처리하는 뱃치(batch)식의 기판 처리 장치를 이용해서 막을 형성하는 예에 대해서 설명했다. 본 발명은 전술한 실시 형태에 한정되지 않고, 예컨대 한 번에 1매 또는 복수 매의 기판을 처리하는 매엽식(枚葉式)의 기판 처리 장치를 이용해서 막을 형성하는 경우에도 바람직하게 적용할 수 있다. 또한 전술한 실시 형태에서는 핫 월형의 처리로를 포함하는 기판 처리 장치를 이용해서 막을 형성하는 예에 대해서 설명했다. 본 발명은 전술한 실시 형태에 한정되지 않고, 콜드 월형의 처리로를 포함하는 기판 처리 장치를 이용해서 막을 형성하는 경우에도 바람직하게 적용할 수 있다.
예컨대 도 6a에 도시하는 처리로(302)를 구비한 기판 처리 장치를 이용해서 막을 형성하는 경우에도 본 발명은 바람직하게 적용할 수 있다. 처리로(302)는 처리실(301)을 형성하는 처리 용기(303); 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s); 1매 또는 복수 매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317); 지지대(317)를 하방으로부터 지지하는 회전축(355); 및 지지대(317)에 설치된 히터(307)를 구비한다. 샤워 헤드(303s)의 인렛에는 가스 공급 포트(332a, 332b)가 접속된다. 가스 공급 포트(332a)에는 전술한 실시 형태의 원료 공급계와 마찬가지인 공급계가 접속된다. 가스 공급 포트(332b)에는 전술한 실시 형태의 제1 반응체 공급계 내지 제3 반응체 공급계와 마찬가지인 공급계가 접속된다. 샤워 헤드(303s)의 아웃렛에는 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치된다. 샤워 헤드(303s)는 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 상대(대면)하는 위치에 설치된다. 처리 용기(303)에는 처리실(301) 내를 배기하는 배기 포트(331)가 설치된다. 배기 포트(331)에는 전술한 실시 형태의 배기계와 마찬가지인 배기계가 접속된다.
또한 예컨대 도 6b에 도시하는 처리로(402)를 구비한 기판 처리 장치를 이용해서 막을 형성하는 경우에도 본 발명은 바람직하게 적용할 수 있다. 처리로(402)는 처리실(401)을 형성하는 처리 용기(403); 1매 또는 복수 매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417); 지지대(417)를 하방으로부터 지지하는 회전축(455); 처리 용기(403) 내의 웨이퍼(200)를 향해서 광조사(光照射)를 수행하는 램프 히터(407); 및 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비한다. 처리 용기(403)에는 가스 공급 포트(432a, 432b)가 접속된다. 가스 공급 포트(432a)에는 전술한 실시 형태의 원료 공급계와 마찬가지인 공급계가 접속된다. 가스 공급 포트(432b)에는 전술한 실시 형태의 제1 반응체 공급계 내지 제3 반응체 공급계와 마찬가지인 공급계가 접속된다. 가스 공급 포트(432a, 432b)는 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방에 각각 설치된다. 처리 용기(403)에는 처리실(401) 내를 배기하는 배기 포트(431)가 설치된다. 배기 포트(431)에는 전술한 실시 형태의 배기계와 마찬가지인 배기계가 접속된다.
이들의 기판 처리 장치를 이용하는 경우에서도 전술한 실시 형태나 변형예와 마찬가지인 처리 순서 및 처리 조건으로 성막 처리를 수행할 수 있고, 전술한 실시 형태나 변형예와 마찬가지인 효과를 얻을 수 있다.
또한 전술한 실시 형태나 변형예 등은 적절히 조합해서 이용할 수 있다. 이때 처리 순서 및 처리 조건은 예컨대 전술한 실시 형태의 처리 순서 및 처리 조건과 마찬가지로 할 수 있다.
이하 전술한 실시 형태에서 얻을 수 있는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
샘플1로서, 도 4a에 도시하는 성막 시퀀스의 제1 성막 스텝에 의해 웨이퍼 상에 SiOCN막을 형성했다. 제2 성막 스텝에 의한 캡 막의 형성은 실시하지 않았다. 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 했다. SiOCN막의 막 두께는 70Å으로 했다.
샘플2로서, 도 4a에 도시하는 성막 시퀀스에 의해 웨이퍼 상에 SiOCN막(베이스 막)과 O푸어SiOCN막(캡 막)이 적층되어서 이루어지는 적층막을 형성했다. 베이스 막을 형성할 때의 처리 조건은 샘플1을 작성할 때의 처리 조건과 마찬가지로 했다. 캡 막을 형성할 때의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 했다. 베이스 막의 막 두께는 40Å, 캡 막의 막 두께는 30Å으로 하고, 적층막의 막 두께는 70Å으로 했다.
샘플3으로서, 도 4b에 도시하는 성막 시퀀스에 의해 웨이퍼 상에 SiOCN막(베이스 막)과 SiCN막(캡 막)이 적층되어서 이루어지는 적층막을 형성했다. 베이스 막을 형성할 때의 처리 조건은 샘플1을 작성할 때의 처리 조건과 마찬가지로 했다. 캡 막을 형성할 때의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 했다. 베이스 막의 막 두께는 50Å, 캡 막의 막 두께는 20Å으로 하고, 적층막의 막 두께는 70Å으로 했다.
샘플4로서, 도 4c에 도시하는 성막 시퀀스에 의해 웨이퍼 상에 SiOCN막(베이스 막)과 SiN막(캡 막)이 적층되어서 이루어지는 적층막을 형성했다. 베이스 막을 형성할 때의 처리 조건은 샘플1을 작성할 때의 처리 조건과 마찬가지로 했다. 캡 막을 형성할 때의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 했다. 베이스 막의 막 두께는 55Å, 캡 막의 막 두께는 15Å으로 하고, 적층막의 막 두께는 70Å으로 했다.
그리고 샘플1 내지 샘플4의 각 막의 유전율을 측정했다. 도 5a는 샘플1 내지 샘플4의 각 막의 단면 구조 및 막의 k값을 각각 도시한다. 그 결과 캡 막을 포함하지 않는 샘플1의 SiOCN막의 k값은 4.4이었다. 또한 샘플2의 베이스 막(SiOCN막)의 k값은 4.4, 캡 막(O푸어SiOCN막)의 k값은 5.2이며, 적층막 전체의 k값은 4.74이었다. 또한 샘플3의 베이스 막(SiOCN막)의 k값은 4.4, 캡 막(SiCN막)의 k값은 8.0이며, 적층막 전체의 k값은 5.43이었다. 또한 샘플4의 베이스 막(SiOCN막)의 k값은 4.4, 캡 막(SiN막)의 k값은 7.0이며, 적층막 전체의 k값은 4.96이었다. 이 결과로부터 도 4a에 도시하는 성막 시퀀스는 도 4b, 도 4c에 도시하는 성막 시퀀스보다 유전율의 증가를 회피하기 쉬운 것을 알 수 있다.
또한 샘플1 내지 샘플4의 각 막의 에칭 내성, 애싱 내성을 조사하기 위해서 2종류의 에칭 평가를 수행했다. 제1 에칭 평가에서는 샘플1 내지 샘플4의 각 막의 표면에 대하여 애싱 처리를 수행하지 않고 농도 1%의 HF수용액을 60초 공급하는 에칭 처리를 수행하고, 막의 에칭량을 측정했다. 제2 에칭 평가에서는 샘플1 내지 샘플4의 각 막의 표면에 대하여 O2플라즈마를 공급하는 애싱 처리를 실시하고, 그 후 제1 에칭 평가와 마찬가지인 처리 순서 및 처리 조건 하에서 에칭 처리를 수행하고, 막의 에칭량을 측정했다. 제1 에칭 평가에서는 각 막의 에칭 내성을 평가할 수 있다. 제2 에칭 평가에서는 각 막의 애싱 내성을 평가할 수 있다.
도 5b는 샘플1 내지 샘플4의 각 막에서의 제1 에칭 평가 및 제2 에칭 평가의 결과를 각각 도시한다. 도 5b의 횡축은 샘플1 내지 샘플4를 종축은 에칭량(Å)을 각각 도시한다. 도 5b 중의 흰색 막대 그래프와 빗금친 막대 그래프는 제1 에칭 평가 및 제2 에칭 평가의 평가 결과를 각각 도시한다.
도 5b에 따르면, 제1 에칭 평가에서의 에칭량은 샘플3, 샘플2, 샘플1, 샘플4의 막의 순서대로 적은(샘플3의 막의 에칭량이 가장 적다) 것을 알 수 있다. 즉 에칭 내성은 샘플3, 샘플2, 샘플1, 샘플4의 막의 순서대로 높은(샘플3의 막의 에칭 내성이 가장 높다) 것을 알 수 있다. 이것은 막의 표면에서의 탄소(C) 농도가 샘플3, 샘플2, 샘플1, 샘플4의 순서대로 높기 때문이라고 생각된다. 이 결과에 따르면, 도 4a나 도 4b에 도시하는 성막 시퀀스에 의해 캡 막을 형성하는 것에 의해 웨이퍼 상에 형성되는 막의 에칭 내성을 강화할 수 있는 것을 알 수 있다.
또한 도 5b에 따르면, 제2 에칭 평가에서의 에칭량은 샘플3, 샘플4, 샘플2, 샘플1의 막의 순서대로 적은(샘플3의 막의 에칭량이 가장 적다) 것을 알 수 있다. 즉 애싱 내성은 샘플3, 샘플4, 샘플2, 샘플1의 막의 순서대로 높은(샘플3의 막의 애싱 내성이 가장 높다) 것을 알 수 있다. 이는 막의 표면에서의 질소(N) 농도와 탄소(C) 농도와의 밸런스에 의한 것이라고 생각된다. 또한 제2 에칭 평가에서는 샘플1의 에칭량은 샘플2 내지 샘플4의 막의 에칭량보다 크다. 이는 샘플1의 막은 표면에서의 질소(N) 농도가 비교적으로 작기 때문에 샘플2 내지 샘플4에서의 막보다 애싱 처리에 의해 산화되기 쉽고, 표면에서 탄소(C) 성분 등이 다량하게 탈리하기 쉽기 때문이라고 생각된다. 이 결과로부터 도 4a 내지 도 4c에 도시하는 성막 시퀀스에 의해 베이스 막의 최표면 상에 캡 막을 형성하는 것에 의해 웨이퍼 상에 형성되는 적층막의 애싱 내성을 강화할 수 있는 것을 알 수 있다.
이상의 결과로부터 도 4a에 도시하는 성막 시퀀스에 의해 적층막을 형성한 경우, 트레이드오프의 관계에 있는 저유전율, 고에칭 내성, 고애싱 내성의 3개의 특성을 밸런스 좋게 적절하게 보지(保持)할 수 있는 것을 알 수 있다. 또한 도 4b에 도시하는 성막 시퀀스에 의해 적층막을 형성한 경우, 전술한 3개의 특성의 밸런스를 적당하게 유지하면서 3개의 특성 중에서도 특히 에칭 내성 및 애싱 내성을 선택적으로 강화할 수 있는 것을 알 수 있다. 또한 도 4c에 도시하는 성막 시퀀스에 의해 적층막을 형성한 경우, 전술한 3개의 특성의 밸런스를 적당하게 유지하면서 3개의 특성 중에서도 특히 애싱 내성을 선택적으로 강화할 수 있는 것을 알 수 있다.
121: 컨트롤러(제어부) 200: 웨이퍼(기판)
201: 처리실 202: 처리로 203: 반응관
207: 히터 231: 배기관 232a 내지 232e: 가스 공급관

Claims (18)

  1. 기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 공정; 및
    적어도 실리콘 및 질소를 포함하고, 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면(最表面) 상에 상기 제1 막보다 얇게 형성하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 막의 두께는 1nm 이상 2nm 이하인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제2 막은 산소 및 탄소를 더 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 막은 탄소를 더 포함하고, 산소 비함유인 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 막은 산소 및 탄소 비함유인 반도체 장치의 제조 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 막을 형성하는 공정에서는, 상기 기판에 대하여 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하고,
    상기 제2 막을 형성하는 공정에서는 상기 기판에 대하여 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 막을 형성하는 공정에서는
    (a) 상기 기판에 대하여 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스 중 적어도 어느 하나를 공급하는 공정;
    (b) 상기 기판에 대하여 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스 중 적어도 어느 하나를 공급하는 공정; 및
    (c) 상기 기판에 대하여 산소 함유 가스를 공급하는 공정;
    을 포함하는 사이클을 소정 횟수 수행하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 막을 형성하는 공정에서는 상기 공정 (a)와 상기 공정 (b)와 상기 공정 (c)를 포함하는 사이클을 소정 횟수 수행하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 제2 막을 형성하는 공정에서의 1사이클당의 상기 산소 함유 가스의 공급량을 상기 제1 막을 형성하는 공정에서의 1사이클당의 상기 산소 함유 가스의 공급량보다 작게 하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서,
    상기 제2 막을 형성하는 공정에서의 1사이클당의 상기 산소 함유 가스의 공급 시간을 상기 제1 막을 형성하는 공정에서의 1사이클당의 상기 산소 함유 가스의 공급 시간보다 짧게 하거나,
    상기 제2 막을 형성하는 공정에서의 상기 산소 함유 가스의 공급 유량, 분압 및 농도 중 적어도 어느 하나를 상기 제1 막을 형성하는 공정에서의 상기 산소 함유 가스의 공급 유량, 분압 및 농도 중 적어도 어느 하나보다 작게 하는 반도체 장치의 제조 방법.
  12. 제9항에 있어서,
    상기 제2 막을 형성하는 공정에서 공급하는 상기 산소 함유 가스는, 상기 제1 막을 형성하는 공정에서 공급하는 상기 산소 함유 가스와는 분자 구조가 다르고 상기 제1 막을 형성하는 공정에서 공급하는 상기 산소 함유 가스보다 산화력이 약한 물질을 이용하는 반도체 장치의 제조 방법.
  13. 제8항에 있어서,
    상기 제2 막을 형성하는 공정에서는 상기 공정 (a)와 상기 공정 (b)를 포함하는 사이클을 소정 횟수 수행하는 반도체 장치의 제조 방법.
  14. 제8항에 있어서,
    상기 제2 막을 형성하는 공정에서는,
    상기 기판에 대하여 실리콘 함유 가스를 공급하는 공정; 및
    상기 기판에 대하여 질소 함유 가스를 공급하는 공정;
    을 포함하는 사이클을 소정 횟수 수행하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 막을 형성하는 공정에서의 상기 질소 함유 가스의 공급 유량을 상기 제1 막을 형성하는 공정에서의 상기 질소 함유 가스의 공급 유량보다 크게 하는 반도체 장치의 제조 방법.
  16. 기판에 대하여 처리가 수행되는 처리실; 및
    상기 처리실 내의 기판에 대하여 가스를 공급하는 가스 공급계; 및
    상기 처리실 내에서 기판에 대하여 상기 가스 공급계로부터 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하여, 상기 기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 처리 및 상기 기판에 대하여 상기 가스 공급계로부터 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하여, 적어도 실리콘 및 질소를 포함하고 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면 상에 상기 제1 막보다 얇게 형성하는 처리를 수행하도록 상기 가스 공급계를 제어하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  17. 기판 처리 장치의 처리실 내에서 기판에 대하여 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하여, 상기 기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 수순; 및
    상기 기판에 대하여 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하여, 적어도 실리콘 및 질소를 포함하고 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면 상에 상기 제1 막보다 얇게 형성하는 수순;
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  18. 기판에 대하여 가스를 공급하는 가스 공급계로로서,
    기판에 대하여 상기 가스 공급계로부터 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하고, 상기 기판 상에 실리콘, 산소, 탄소 및 질소를 포함하고 질소 농도가 탄소 농도, 실리콘 농도 및 산소 농도보다 낮은 제1 막을 형성하는 처리; 및
    상기 기판에 대하여 상기 가스 공급계로부터 실리콘 함유 가스, 실리콘 및 탄소를 포함하는 가스, 탄소 및 질소를 포함하는 가스, 탄소 함유 가스, 질소 함유 가스, 산소 함유 가스 중 적어도 어느 하나를 공급하여, 적어도 실리콘 및 질소를 포함하고 상기 제1 막보다 산소 농도가 낮고 질소 농도 및 탄소 농도가 높거나 상기 제1 막보다 산소 농도 및 탄소 농도가 낮고 상기 제1 막보다 산화 내성이 높은 제2 막을 상기 제1 막의 최표면 상에 상기 제1 막보다 얇게 형성하는 처리;
    를 수행하도록 제어되는 가스 공급계.
KR1020170028227A 2016-03-11 2017-03-06 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램 KR101992156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016048126A JP6594804B2 (ja) 2016-03-11 2016-03-11 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2016-048126 2016-03-11

Publications (2)

Publication Number Publication Date
KR20170106206A KR20170106206A (ko) 2017-09-20
KR101992156B1 true KR101992156B1 (ko) 2019-06-24

Family

ID=59787125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028227A KR101992156B1 (ko) 2016-03-11 2017-03-06 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램

Country Status (3)

Country Link
US (1) US10586698B2 (ko)
JP (1) JP6594804B2 (ko)
KR (1) KR101992156B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6814116B2 (ja) 2017-09-13 2021-01-13 キオクシア株式会社 半導体装置の製造方法および半導体製造装置
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP7182572B2 (ja) 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN116114050A (zh) * 2020-09-24 2023-05-12 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
US20230399737A1 (en) * 2020-10-19 2023-12-14 Tokyo Electron Limited Film forming method and film forming apparatus
JP7437362B2 (ja) 2021-09-28 2024-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、基板処理方法及びプログラム
JP2024042235A (ja) * 2022-09-15 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005159008A (ja) 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
US20160071720A1 (en) * 2014-09-08 2016-03-10 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259050B2 (en) * 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
JP4567554B2 (ja) * 2005-08-31 2010-10-20 パナソニック株式会社 半導体装置の製造方法
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8723415B2 (en) * 2009-12-14 2014-05-13 Sharp Kabushiki Kaisha Moisture-proof film, method for manufacturing the same, and organic electronic device including the same
JP2012015344A (ja) 2010-07-01 2012-01-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8383485B2 (en) * 2011-07-13 2013-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial process for forming semiconductor devices
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6049395B2 (ja) * 2011-12-09 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5758829B2 (ja) * 2012-03-27 2015-08-05 東京エレクトロン株式会社 ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6125946B2 (ja) * 2013-08-08 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10228291B2 (en) * 2015-02-25 2019-03-12 Kokusai Electric Corporation Substrate processing apparatus, and thermocouple

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005159008A (ja) 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
US20160071720A1 (en) * 2014-09-08 2016-03-10 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
JP2017163078A (ja) 2017-09-14
JP6594804B2 (ja) 2019-10-23
KR20170106206A (ko) 2017-09-20
US20170263439A1 (en) 2017-09-14
US10586698B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
JP6154215B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101743824B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6049395B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101338979B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6035166B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN107818911B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101811531B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
KR101795288B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101862923B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20130065589A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20170091528A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6224258B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017038083A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant