KR101795288B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR101795288B1
KR101795288B1 KR1020160093554A KR20160093554A KR101795288B1 KR 101795288 B1 KR101795288 B1 KR 101795288B1 KR 1020160093554 A KR1020160093554 A KR 1020160093554A KR 20160093554 A KR20160093554 A KR 20160093554A KR 101795288 B1 KR101795288 B1 KR 101795288B1
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
layer
supplying
Prior art date
Application number
KR1020160093554A
Other languages
English (en)
Other versions
KR20170012132A (ko
Inventor
요시토모 하시모토
요시로 히로세
신고 노하라
료타 사사지마
가츠요시 하라다
유지 우라노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170012132A publication Critical patent/KR20170012132A/ko
Application granted granted Critical
Publication of KR101795288B1 publication Critical patent/KR101795288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

질화막이 갖는 보호막으로서의 기능의 저하를 억제한다. 표면에 산화막이 형성된 기판을 준비하는 공정과, 기판에 대하여 원료 가스를 공급하는 공정과, 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 기판에 대하여 원료 가스를 공급하는 공정과, 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하고, 이때, 산화막을 산소원으로서 사용함으로써, 산화막 상에 시드층으로서, 산소 및 탄소를 포함하는 질화층을 형성하는 공정과, 시드층 상에 제1막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 표면에 실리콘 산화막(SiO2막, 이하, SiO막이라고도 함) 등의 산화막이 형성된 기판 상에, 보호막으로서, 실리콘 질화막(Si3N4막, 이하, SiN막이라고도 함) 등의 질화막을 형성하는 공정이 행하여지는 경우가 있다. 기판에 대하여 에칭 처리를 행할 때, 산화막 상에 형성한 질화막을 에칭 스토퍼 등으로서 사용함으로써 산화막을 보호할 수 있다.
일본 특허 공개 제2007-067324호 공보
그러나, 질화막의 막 두께를 얇게 하면, 질화막이 갖는 보호막으로서의 기능이 저하되어버리는 경우가 있다. 그 결과, 기판에 대하여 에칭 처리를 행할 때, 산화막이 대미지를 받아버리는 경우가 있다. 본 발명의 목적은, 질화막이 갖는 보호막으로서의 기능의 저하를 억제하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
표면에 산화막이 형성된 기판을 준비하는 공정과,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하고, 이때, 상기 산화막을 산소원으로서 사용함으로써, 상기 산화막 상에 시드층으로서, 산소 및 탄소를 포함하는 질화층을 형성하는 공정과,
상기 시드층 상에 제1막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 공정,
을 갖는 기술이 제공된다.
본 발명에 따르면, 질화막이 갖는 보호막으로서의 기능의 저하를 억제하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리 로의 일부 개략 구성도이며, 처리 로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적절하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 7은 본 발명의 일 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍의 변형예를 도시하는 도면이다.
도 8의 (a)는 보호막의 단면 구조를, (b)는 보호막의 단면 구조에 있어서의 변형예를, (c)는 보호막의 단면 구조에 있어서의 변형예를 각각 도시하는 도면이다.
도 9의 (a)는 보호막의 표면이 대기에 폭로되었을 때의 상태 변화를, (b)는 보호막의 표면이 고온 상태에서 대기에 폭로되었을 때의 상태 변화를, (c)는 보호막의 단면 구조에 있어서의 변형예를 각각 도시하는 도면이다.
도 10은 보호막의 에칭 내성의 평가 결과를 도시하는 도면이다.
도 11의 (a)는 보호막의 에칭 내성의 다른 평가 결과를 도시하는 도면이며, (b)는 보호막의 에칭 내성의 다른 평가 결과를 도시하는 도면이다.
도 12의 (a)는 본 발명의 다른 실시 형태에서 적절하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이며, (b)는 본 발명의 다른 실시 형태에서 적절하게 사용되는 기판 처리 장치의 처리 로의 개략 구성도로서 처리 로 부분을 종단면도로 도시하는 도면이다.
<발명자들이 얻은 지견>
가열된 기판에 대하여 원료 가스와 질소(N) 함유 가스를 공급해서 기판 상에 질화막을 형성하는 성막 처리를 행할 때, 기판의 표면에 산화막이 형성되어 있으면, 성막 처리의 진행 중, 질화막 중 산화막과의 계면 부근에, 산화막에 포함되어 있던 산소(O)가 도입되는 경우가 있다. O를 포함하게 된 질화층(산질화층)은, 기판 상에 형성하려고 하는 막, 즉, O 비함유의 질화막과는 조성이 상이한 층이며, 이 막의 습식 에칭 내성이나 건식 에칭 내성(이하, 간단히 에칭 내성이라고도 함)을 저하시키는 요인이 될 수 있다. 그 때문에, O를 포함하게 된 질화층을, 열화층(계면 열화층) 또는 천이층(계면 천이층)이라고도 칭한다. 계면 천이층은, 성막 처리가 완료된 후의 상온 하에서는 형성되기 어렵지만, 질화막의 성막 온도 등의 고온 하에서는 형성되는 경우가 있다.
O의 도입이 발생하는 범위, 즉, 계면 천이층의 두께는 30Å 정도이다. 그 때문에, 산화막 상에 형성하는 질화막의 막 두께를 30Å 정도로 하면, 기판 상에 형성된 막의 대부분이 계면 천이층으로 점유되거나, 막 전체가 O를 포함하는 질화막으로 되거나 하는 경우가 있다. 계면 천이층이 차지하는 비율이 큰 질화막은, O 비함유의 질화막과 비교하여, 에칭 내성이 크게 저하되는 경우가 있다.
발명자들은, 상술한 과제를 해결하고자 예의 연구를 행하였다. 그 결과, 하지의 산화막을 산소원으로서 사용하면서 산화막 상에 O, 탄소(C) 및 N을 포함하는 시드층을 형성하는 처리와, 시드층을 O의 확산을 막는 블록층으로서 사용하면서 시드층 상에 O 비함유의 질화막을 형성하는 처리를 행함으로써, 상술한 과제를 해결 가능하다는 지견을 얻었다. 본 발명은 이 지견에 기초해서 이루어진 것이다.
<일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
먼저, 제1 기판 처리부로서의 기판 처리 장치의 구성에 대해서, 도 1 내지 도 3을 사용해서 설명한다. 도 1에 도시한 바와 같이, 처리 로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 후술하는 바와 같이 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원 형상으로, 매니폴드(인렛 플랜지)(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)과의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 히터 베이스에 지지됨으로써, 반응관(203)은 수직으로 설치된 상태가 된다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성되어 있다. 처리 용기의 통 중공부에는 처리실(201)이 형성되어 있다. 처리실(201)은, 복수매의 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 배열된 상태에서 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 이와 같이, 처리 용기(매니폴드(209))에는 2개의 노즐(249a, 249b)과, 2개의 가스 공급관(232a, 232b)이 설치되어 있어, 처리실(201) 내에 복수 종류의 가스를 공급하는 것이 가능하게 되어 있다.
가스 공급관(232a, 232b)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 MFC(241c, 241d) 및 개폐 밸브인 밸브(243c, 243d)가 각각 설치되어 있다.
가스 공급관(232a, 232b)의 선단부에는, 노즐(249a, 249b)이 각각 접속되어 있다. 노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르게 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 처리실(201) 내에 반입된 각 웨이퍼(200)의 단부(주연부)의 측방에 웨이퍼(200)의 표면(평탄면)과 수직으로 각각 설치되어 있다. 노즐(249a, 249b)은, L자형의 롱 노즐로서 각각 구성되어 있고, 그것들의 각 수평부는, 매니폴드(209)의 측벽을 관통하도록 설치되어 있고, 그것들의 각 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승되도록 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면에서 보아 원환 형상의 세로로 긴 공간 내, 즉, 원통 형상의 공간 내에 배치한 노즐(249a, 249b)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b)에 각각 개구된 가스 공급 구멍(250a, 250b)으로부터, 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행한 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있어, 각 웨이퍼(200)에 형성되는 막의 막 두께 균일성을 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스, 즉, 반응 후의 잔류 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 잔류 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한한 것은 아니다.
가스 공급관(232a)으로부터는, 소정 원소를 포함하는 원료 가스(프리커서)로서, 예를 들어 소정 원소로서의 실리콘(Si) 및 할로겐 원소를 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란 원료란, 할로겐기를 갖는 실란 원료이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란 원료는, 할로겐화물의 1종이라고도 할 수 있다. 본 명세서에서 「원료」라는 말을 사용한 경우에는, 「액체 상태인 액체 원료」를 의미하는 경우, 「기체 상태인 원료 가스」를 의미하는 경우, 또는, 그 양쪽을 의미하는 경우가 있다.
할로실란 원료 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란 원료 가스를 사용할 수 있다. 클로로실란 원료 가스는, 후술하는 성막 처리에 있어서 실리콘원(Si 소스)으로서 작용한다. 클로로실란 원료 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 반응 가스(리액턴트)로서, 예를 들어 탄소(C) 및 질소(N)를 포함하는 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. C 및 N을 포함하는 가스로서는, 예를 들어 아민계 가스를 사용할 수 있다.
아민계 가스란, 기체 상태의 아민, 예를 들어 상온 상압 하에서 액체 상태인 아민을 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 아민 등의, 아민기를 포함하는 가스이다. 아민계 가스는, 에틸아민, 메틸아민, 프로필아민, 이소프로필아민, 부틸아민, 이소부틸아민 등의 아민을 포함한다. 아민이란, 암모니아(NH3)의 수소(H)를 알킬기 등의 탄화수소기로 치환한 형태의 화합물의 총칭이다. 아민은, C를 포함하는 리간드, 즉, 유기 리간드로서, 알킬기 등의 탄화수소기를 포함한다. 아민계 가스는, C, N 및 H의 3 원소를 포함하고 있고, Si를 포함하고 있지 않으므로, Si 비함유의 가스라고도 할 수 있고, Si 및 금속을 포함하고 있지 않으므로 Si 및 금속 비함유의 가스라고도 할 수 있다. 아민계 가스는, C, N 및 H의 3 원소만으로 구성되는 물질이라고도 할 수 있다. 아민계 가스는, 후술하는 성막 처리에 있어서, 탄소원(C 소스)으로서도 작용하고, 질소원(N 소스)으로서도 작용한다.
아민계 가스로서는, 예를 들어 그 화학 구조식 중(1 분자 중)에서의 C를 포함하는 리간드(에틸기)의 수가 복수이며, 1 분자 중에 있어서 N의 수보다도 C의 수가 더 많은 트리에틸아민((C2H5)3N, 약칭: TEA) 가스를 사용할 수 있다. TEA와 같이 상온 상압 하에서 액체 상태인 아민을 사용하는 경우에는, 액체 상태의 아민을 기화기나 버블러 등의 기화 시스템에 의해 기화하여, 아민계 가스(TEA 가스)로서 공급하게 된다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 반응 가스(리액턴트)로서, 예를 들어 N 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 질화수소계 가스를 사용할 수 있다. 질화수소계 가스는, N 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에 있어서, 질화 가스, 즉, N 소스로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 원료와는 화학 구조(분자 구조)가 상이한 반응 가스(리액턴트)로서, 예를 들어 C 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스를 사용할 수 있다. 탄화수소계 가스는, C 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, 후술하는 성막 처리에 있어서, C 소스로서 작용한다. 탄화수소계 가스로서는, 예를 들어 프로필렌(C3H6) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232a)으로부터 원료 가스를 공급하는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 가스 공급계가 구성된다. 노즐(249a)을 원료 가스 공급계에 포함해서 생각해도 된다. 원료 가스 공급계를 원료 공급계라고 칭할 수도 있다. 가스 공급관(232a)으로부터 할로실란 원료 가스를 공급하는 경우, 원료 가스 공급계를 할로실란 원료 가스 공급계, 또는, 할로실란 원료 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 C 및 N을 포함하는 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, C 및 N을 포함하는 가스 공급계가 구성된다. 노즐(249b)을 C 및 N을 포함하는 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232b)으로부터 아민계 가스를 공급하는 경우, C 및 N을 포함하는 가스 공급계를, 아민계 가스 공급계, 또는, 아민 공급계라고 칭할 수도 있다. C 및 N을 포함하는 가스는, C 함유 가스이기도 하고, N 함유 가스이기도 하므로, C 및 N을 포함하는 가스 공급계를, 후술하는 C 함유 가스 공급계나 N 함유 가스 공급계에 포함해서 생각할 수도 있다.
가스 공급관(232b)으로부터 N 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, N 함유 가스 공급계가 구성된다. 노즐(249b)을 N 함유 가스 공급계에 포함해서 생각해도 된다. N 함유 가스 공급계를, 질화 가스 공급계, 또는, 질화제 공급계라고 칭할 수도 있다. 가스 공급관(232b)으로부터 질화수소계 가스를 공급하는 경우, N 함유 가스 공급계를, 질화수소계 가스 공급계, 또는, 질화수소 공급계라고 칭할 수도 있다.
가스 공급관(232b)으로부터 C 함유 가스를 공급하는 경우, 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, C 함유 가스 공급계가 구성된다. 노즐(249b)을 C 함유 가스 공급계에 포함해서 생각해도 된다. 가스 공급관(232b)으로부터 탄화수소계 가스를 공급하는 경우, C 함유 가스 공급계를, 탄화수소계 가스 공급계, 또는, 탄화수소 공급계라고 칭할 수도 있다.
상술한 가스 공급계 중, 어느 하나, 또는, 모든 가스 공급계를, 처리 가스 공급계, 또는, 간단히 공급계라고 칭할 수도 있다. 또한, 상술한 C 및 N을 포함하는 가스 공급계, N 함유 가스 공급계 및 C 함유 가스 공급계 중, 어느 하나, 또는, 모든 가스 공급계를, 반응 가스 공급계라고 칭할 수도 있다.
또한, 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 매니폴드(209)의 하단에 수직 방향 하측으로부터 접촉되도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 접촉하는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 보트 엘리베이터(115)에 의해 시일 캡(219)을 강하시키고 있는 동안에, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속에 의해 구성되고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 접촉하는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단, 본 실시 형태는 이와 같은 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통 형상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에 있어서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 산화막이 형성된 기판 상에 보호막을 형성하는 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
표면에 산화막으로서의 실리콘 산화막(SiO막)이 형성된 기판으로서의 웨이퍼(200)를 준비하는 스텝(기판 준비 스텝)과,
웨이퍼(200)에 대하여 원료 가스로서 HCDS 가스를 공급하는 스텝 1a와, 웨이퍼(200)에 대하여 C 및 N을 포함하는 가스로서 TEA 가스를 공급하는 스텝 1b를, 비동시로 (교대로) 행하는 사이클을 소정 횟수(m1회) 행하고, 이때, SiO막을 산소원으로서 사용함으로써, SiO막 상에, 시드층으로서, O 및 C를 포함하는 질화층으로서 실리콘 산탄질화층(SiOCN층)을 형성하는 스텝(시드층 형성 스텝)과,
시드층 상에, 제1막으로서, O 및 C 비함유의 질화막으로서 실리콘 질화막(이하, 제1 SiN막, 또는, 간단히 SiN막이라고도 함)을 형성하는 스텝(제1 성막 스텝)을 행한다.
또한, 도 4에 도시하는 제1 성막 스텝에서는, 웨이퍼(200)에 대하여 원료 가스로서 HCDS 가스를 공급하는 스텝 2a와, 웨이퍼(200)에 대하여 N 함유 가스로서 NH3 가스를 공급하는 스텝 2b를, 비동시로 행하는 사이클을 소정 횟수(n1회) 행한다. 또한, 제1 성막 스텝에서는, 시드층을, SiO막으로부터 제1 SiN막에의 O의 확산을 억제하는 블록층으로서 사용한다.
상기에서, m1은 1 이상의 정수이다. 도 4는 m1=2로 한 예를 나타내고 있다. 또한, n1은 m1보다도 큰 정수, 즉, 2 이상의 정수이다. 본 명세서에서는, 도 4에 도시하는 성막 처리의 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예나 다른 실시 형태의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(HCDS→TEA)×m1→(HCDS→NH3)×n1⇒ SiN/SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(기판 준비 스텝)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
웨이퍼(200)의 표면의 적어도 일부에는, 상술한 바와 같이, 산화막인 SiO막이 미리 형성되어 있다. 이 막은, 후술하는 시드층 형성 스텝에서, 시드층 중에 첨가되는 O의 공급원, 즉, O 소스로서 기능한다. 또한, 이 막은, 후술하는 시드층 형성 스텝에서, 보호막을 형성할 때의 하지막의 적어도 일부가 된다. 또한, 이 막은, 후술하는 에칭 처리에 있어서, 보호막에 의해 보호되는 보호 대상의 막이라고 할 수도 있다. SiO막은, 웨이퍼(200)의 표면 전역을 덮도록 형성되어 있어도 되고, 그 일부만을 덮도록 형성되어 있어도 된다. 산화막으로서는, SiO막 외에, 예를 들어 실리콘 산질화막(SiON막), 실리콘 산탄화막(SiOC막), 실리콘 산탄질화막(SiOCN막) 등의 Si 함유막이나, 알루미늄 산화막(AlO막), 하프늄 산화막(HfO막), 지르코늄 산화막(ZrO막), 티타늄 산화막(TiO막) 등의 금속 산화막, 즉, 고유전율 절연막(High-k막)이 형성되어 있어도 된다. 여기에서 말하는 산화막(또는 산질화막, 산탄화막, 산탄질화막)에는, 예를 들어 CVD 처리나, 플라즈마 CVD 처리나, 열산화 처리나, 플라즈마 산화 처리 등의 소정의 처리를 실시함으로써 의도적으로 형성된 산화막 외에, 웨이퍼(200)의 반송 중 등에 웨이퍼(200)가 대기에 노출되는 것 등으로 자연스럽게 형성된 자연 산화막이 포함된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 후술하는 성막 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 후술하는 성막 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도 후술하는 성막 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(시드층 형성 스텝)
그 후, 다음의 2개의 스텝, 즉, 스텝 1a, 1b를 실행한다.
[스텝 1a]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급되게 된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, MFC(241c)에 의해 유량 조정되어, HCDS 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
또한, 노즐(249b) 내에의 HCDS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
이때, APC 밸브(244)를 적정하게 조정하여, 처리실(201) 내의 압력을, 예를 들어 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa의 범위 내의 압력으로 한다. MFC(241a)로 제어하는 HCDS 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm의 범위 내의 유량으로 한다. MFC(241c, 241d)로 제어하는 N2 가스의 공급 유량은, 각각 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. HCDS 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도가 되는 온도로 설정한다.
웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDS가 화학 흡착되기 어려워져, 실용적인 성막 속도가 얻어지지 않게 되는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 함으로써 이것을 해소하는 것이 가능하게 된다. 웨이퍼(200)의 온도를 300℃ 이상, 나아가 350℃ 이상으로 함으로써, 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능하게 되고, 보다 충분한 성막 속도가 얻어지게 된다.
웨이퍼(200)의 온도가 700℃를 초과하면, 과잉의 기상 반응이 발생함으로써, 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해져버린다. 웨이퍼(200)의 온도를 700℃ 이하로 함으로써, 적정한 기상 반응을 발생시킬 수 있음으로써, 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능하게 된다. 특히 웨이퍼(200)의 온도를 650℃ 이하, 나아가 600℃ 이하로 함으로써, 기상 반응보다도 표면 반응이 우세해져, 막 두께 균일성을 확보하기 쉬워져, 그 제어가 용이하게 된다.
따라서, 웨이퍼(200)의 온도는 250 내지 700℃, 바람직하게는 300 내지 650℃, 보다 바람직하게는 350 내지 600℃의 범위 내의 온도로 하는 것이 좋다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)(표면의 SiO막을 포함하는 하지막) 상에, 제1층으로서, 예를 들어 1 원자층 미만 내지 수 원자층 정도의 두께의 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층이어도 되고, HCDS의 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다. 또한, 제1층 중에는, 하지인 SiO막에 포함되어 있던 O가 도입되는 경우가 있다. 즉, 제1층으로서, O 및 Cl을 포함하는 Si 함유층이 형성되는 경우가 있다. 본 명세서에서는, O를 포함하게 된 제1층(O 및 Cl을 포함하는 Si 함유층)에 대해서도, 편의상, 간단히, Cl을 포함하는 Si 함유층이라 칭하는 경우가 있다.
Cl을 포함하는 Si층이란, Si에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생긴 Cl을 포함하는 Si 박막도 포함하는 총칭이다. Si에 의해 구성되고 Cl을 포함하는 연속적인 층을, Cl을 포함하는 Si 박막이라고 하는 경우도 있다. Cl을 포함하는 Si층을 구성하는 Si는, Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
HCDS의 흡착층은, HCDS 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. 즉, HCDS의 흡착층은, HCDS 분자로 구성되는 1 분자층 또는 1 분자층 미만의 두께의 흡착층을 포함한다. HCDS의 흡착층을 구성하는 HCDS 분자는, Si와 Cl과의 결합이나 Si와 H와의 결합이 일부 끊어진 것도 포함한다. 즉, HCDS의 흡착층은, HCDS의 물리 흡착층이어도 되고, HCDS의 화학 흡착층이어도 되고, 그 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층 미만의 두께의 층이란 불연속으로 형성되는 원자층을 의미하고 있고, 1 원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미하고 있다. 1 분자층 미만의 두께의 층이란 불연속으로 형성되는 분자층을 의미하고 있고, 1 분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미하고 있다. Cl을 포함하는 Si 함유층은, Cl을 포함하는 Si층과 HCDS의 흡착층과의 양쪽을 포함할 수 있다. 단, 상술한 바와 같이, Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내는 것으로 한다.
HCDS 가스가 자기분해(열분해)하는 조건 하, 즉, HCDS 가스의 열분해 반응이 발생하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 Cl을 포함하는 Si층이 형성된다. HCDS 가스가 자기분해(열분해)하지 않는 조건 하, 즉, HCDS 가스의 열분해 반응이 발생하지 않는 조건 하에서는, 웨이퍼(200) 상에 HCDS가 흡착됨으로써 HCDS의 흡착층이 형성된다. 웨이퍼(200) 상에 HCDS의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 더 높게 할 수 있는 점에서는 바람직하다.
웨이퍼(200) 상에 형성되는 제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 1b에서의 개질의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층 정도로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하, 즉, 1 원자층 또는 1 원자층 미만으로 함으로써, 후술하는 스텝 1b에서의 개질의 작용을 상대적으로 높일 수 있고, 스텝 1b에서의 개질에 필요로 하는 시간을 단축할 수 있다. 스텝 1a에서의 제1층의 형성에 필요로 하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당 처리 시간을 단축할 수 있어, 전체적인 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
제1층이 형성된 후, 밸브(243a)를 폐쇄하고, HCDS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 제1층의 형성에 기여한 후의 HCDS 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)는, 개방한 채로 두고, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내에 잔류하는 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 스텝 1b에서 악영향이 발생하지 않는다. 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없으며, 예를 들어 반응관(203)(처리실(201))의 용적과 동일 정도의 양의 N2 가스를 공급함으로써, 스텝 1b에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하고, 스루풋을 향상시킬 수 있다. N2 가스의 소비를 필요 최소한으로 억제하는 것도 가능하게 된다.
원료 가스로서는, HCDS 가스 외에, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 무기 할로실란 원료 가스를 사용할 수 있다.
또한, 원료 가스로서는, 에틸렌비스(트리클로로실란) 가스, 즉, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스, 메틸렌비스(트리클로로실란) 가스, 즉, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등의 알킬렌할로실란 원료 가스를 사용할 수도 있다.
또한, 원료 가스로서는, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스, 1-모노클로로-1,1,2,2,2-펜타메틸디실란((CH3)5Si2Cl, 약칭: MCPMDS) 가스 등의 알킬할로실란 원료 가스를 사용할 수도 있다.
또한, 원료 가스로서는, 모노실란(SiH4, 약칭: MS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 트리실란(Si3H8, 약칭: TS) 가스 등의 무기 원료 가스를 사용할 수 있다.
또한, 원료 가스로서는, 예를 들어 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스터셜 부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 아미노실란 원료 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
[스텝 1b]
스텝 1a가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, SiO막 상에 형성된 제1층에 대하여 TEA 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1a에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. TEA 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TEA 가스가 공급되게 된다.
MFC(241b)로 제어하는 TEA 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 5000Pa, 바람직하게는 1 내지 4000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, TEA 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. TEA 가스는 열로 활성화시켜서 공급하는 것이, 비교적 더 소프트한 반응을 발생시킬 수 있어, 후술하는 제2층(SiOCN층)의 형성이 용이하게 된다. TEA 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 200초, 바람직하게는 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1a와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TEA 가스를 공급함으로써, 스텝 1a에서 웨이퍼(200) 상에 형성된 제1층과, TEA 가스를 반응시킬 수 있다. 즉, 제1층에 포함되는 할로겐 원소(할로겐기)인 Cl(클로로기)과, TEA 가스에 포함되는 리간드(에틸기)를 반응시킬 수 있다. 그에 의해, 제1층에 포함되는 Cl 중 적어도 일부의 Cl을 제1층으로부터 인발함(분리시킴)과 함께, TEA 가스에 포함되는 복수의 에틸기 중 적어도 일부의 에틸기를 TEA 가스로부터 분리시킬 수 있다. 그리고, 적어도 일부의 에틸기가 분리된 TEA 가스의 N과, 제1층에 포함되는 Si를 결합시킬 수 있다. 즉, TEA 가스를 구성하는 N으로서 적어도 일부의 에틸기가 빠져 미결합손(댕글링 본드)을 갖게 된 N과, 제1층에 포함되고 미결합손을 갖게 된 Si, 또는, 미결합손을 갖고 있던 Si를 결합시켜서, Si-N 결합을 형성하는 것이 가능하게 된다. 또한 이때, TEA 가스로부터 분리된 에틸기(-CH2CH3)에 포함되는 C와, 제1층에 포함되는 Si를 결합시켜, Si-C 결합을 형성하는 것도 가능하게 된다. 그러한 결과, 제1층 중으로부터 Cl이 탈리됨과 함께, 제1층 중에, N성분이 새롭게 도입되게 된다. 또한 이때, 제1층 중에, C성분도 새롭게 도입되게 된다.
TEA 가스를 상술한 조건 하에서 공급함으로써, 제1층과 TEA 가스를 적정하게 반응시킬 수 있고, 상술한 일련의 반응을 발생시키는 것이 가능하게 된다. 그리고, 이 일련의 반응에 의해, 제1층 중으로부터 Cl이 탈리됨과 함께, 제1층 중에, N 성분과 C 성분이 새롭게 도입되어, 제1층은, Si, O, C 및 N을 포함하는 층, 즉, 제2층으로서의 실리콘 산탄질화층(SiOCN층)으로 변화한다(개질된다). 이 층을, O 및 C를 포함하는 SiN층이라고 칭할 수도 있다. 제2층은, 1 원자층 미만 내지 수 원자층 정도의 두께의 층이 된다. 또한, 제2층은, Si 성분의 비율과 C 성분의 비율이 비교적 많은 층, 즉, Si 리치이며 또한 C 리치인 층이 된다.
제2층을 형성할 때, 제1층에 포함되어 있던 Cl이나, TEA 가스에 포함되어 있던 H는, TEA 가스에 의한 제1층의 개질 반응의 과정에서, Cl 및 H 중 적어도 어느 하나를 포함하는 가스 상태 물질을 구성하여, 배기관(231)을 통해서 처리실(201) 내로부터 배출된다. 즉, 제1층 중의 Cl 등의 불순물은, 제1층 내로부터 인발되거나, 탈리되거나 함으로써, 제1층으로부터 분리되게 된다. 이에 의해, 제2층은, 제1층에 비해 Cl 등의 불순물이 적은 층이 된다.
제2층이 형성된 후, 밸브(243b)를 폐쇄하고, TEA 가스의 공급을 정지한다. 그리고, 스텝 1a와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 TEA 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 스텝 1a와 마찬가지이다.
아민계 가스로서는, TEA 가스 외에, 디에틸아민((C2H5)2N)H, 약칭: DEA) 가스, 모노에틸아민(C2H5NH2, 약칭: MEA) 가스 등의 에틸아민계 가스를 사용할 수 있다. 또한, 아민계 가스로서는, 트리메틸아민((CH3)3N, 약칭: TMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 모노메틸아민(CH3NH2, 약칭: MMA) 가스 등의 메틸아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리프로필아민((C3H7)3N, 약칭: TPA) 가스, 디프로필아민((C3H7)2NH, 약칭: DPA) 가스, 모노프로필아민(C3H7NH2, 약칭: MPA) 가스 등의 프로필아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리이소프로필아민([(CH3)2CH]3N, 약칭: TIPA) 가스, 디이소프로필아민([(CH3)2CH]2NH, 약칭: DIPA) 가스, 모노이소프로필아민((CH3)2CHNH2, 약칭: MIPA) 가스 등의 이소프로필아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리부틸아민((C4H9)3N, 약칭: TBA) 가스, 디부틸아민((C4H9)2NH, 약칭: DBA) 가스, 모노부틸아민(C4H9NH2, 약칭: MBA) 가스 등의 부틸아민계 가스를 사용할 수도 있다. 또한, 아민계 가스로서는, 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭: TIBA) 가스, 디이소부틸아민([(CH3)2CHCH2]2NH, 약칭: DIBA) 가스, 모노이소부틸아민((CH3)2CHCH2NH2, 약칭: MIBA) 가스 등의 이소부틸아민계 가스를 사용할 수도 있다.
즉, 아민계 가스로서는, 예를 들어 (C2H5)xNH3 -x, (CH3)xNH3 -x, (C3H7)xNH3 -x, [(CH3)2CH]xNH3-x, (C4H9)xNH3 -x, [(CH3)2CHCH2]xNH3 -x(화학식 중, x는 1 내지 3의 정수) 중 적어도 1종의 가스를 바람직하게 사용할 수 있다.
또한, 아민계 가스 대신에 C 및 N을 포함하는 가스로서, 유기 히드라진 화합물을 포함하는 가스, 즉, 유기 히드라진계 가스를 사용할 수도 있다. 유기 히드라진계 가스로서는, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스 등의 메틸히드라진계 가스를 사용할 수 있다. 또한, 유기 히드라진계 가스로서는, 에틸히드라진((C2H5)HN2H2, 약칭: EH) 가스 등의 에틸히드라진계 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(소정 횟수 실시)
상술한 스텝 1a, 1b를 비동시로, 즉, 동기시키지 않고 행하는 사이클을 1회 이상(m1회) 행함으로써, 웨이퍼(200)(SiO막) 상에 시드층으로서, 소정 조성 및 소정 두께의 SiOCN층을 형성할 수 있다. 이 층을, O 및 C를 포함하는 SiN층이라고 칭할 수도 있다. 시드층은, 후술하는 제1 성막 스텝에서, 하지의 SiO막으로부터 제1 성막 스텝에서 형성하는 SiN막에의 O의 확산을 억제하는 블록층(확산 배리어층)으로서 기능하게 된다.
시드층의 두께는, 예를 들어 0.05nm 이상 0.3nm 이하(0.5Å 이상 3Å 이하), 바람직하게는 0.1nm 이상 0.2nm 이하(1Å 이상 2Å 이하)의 범위 내의 두께로 하는 것이 바람직하다.
시드층의 두께가 0.5Å 미만이 되면, 상술한 블록층으로서의 기능이 부족하여, 하지의 SiO막에 포함되는 O가, 제1 성막 스텝에서 형성하는 SiN막 중에 확산해버리는 경우가 있다. 시드층의 두께를 0.5Å 이상으로 함으로써, 블록층으로서의 기능을 높일 수 있고, 제1 성막 스텝에서 형성하는 SiN막 중으로의 O의 확산(첨가)을 회피하는 것이 가능하게 된다. 시드층의 두께를 1Å 이상으로 함으로써, 블록층으로서의 기능을 더욱 높일 수 있고, 제1 성막 스텝에서 형성하는 SiN막 중으로의 O의 확산을 확실하게 회피하는 것이 가능하게 된다.
시드층의 두께가 3Å을 초과하면, 시드층의 형성에 필요로 하는 시간이 길어져, 기판 처리의 생산성이 저하되어버리는 경우가 있다. 또한, 시드층과 제1막과의 적층막 전체에서의 C의 함유량이 소정의 허용량을 초과해버리는 경우가 있다. 시드층의 두께를 3Å 이하로 함으로써, 시드층의 형성에 필요로 하는 시간을 단축시켜, 기판 처리의 생산성을 높이는 것이 가능하게 된다. 또한, 시드층과 제1막과의 적층막 전체에서의 C의 함유량을 적정하게 억제하는 것이 가능하게 된다. 시드층의 두께를 2Å 이하로 함으로써, 시드층의 형성에 필요로 하는 시간을 보다 단축시켜, 기판 처리의 생산성을 더욱 높이는 것이 가능하게 된다. 또한, 시드층과 제1막과의 적층막 전체에서의 C의 함유량을 확실하게 억제하는 것이 가능하게 된다.
따라서, 시드층의 두께는, 예를 들어 0.5Å 이상 3Å 이하, 바람직하게는 1Å 이상 2Å 이하의 범위 내의 두께로 하는 것이 좋다. 시드층 형성 스텝에서의 사이클의 실시 횟수를, 예를 들어 5회 이상 30회 이하, 바람직하게는 10회 이상 20회 이하의 범위 내로 함으로써, 시드층의 두께를 상술한 범위 내의 두께로 할 수 있다. 또한, 시드층의 두께는, 상술한 범위 내이며, 후술하는 제1 성막 스텝에서 형성하는 제1 SiN막의 두께보다도 얇게 하는 것이 바람직하다. 예를 들어, 제1 성막 스텝에서 형성하는 제1 SiN막의 두께를 15 내지 30Å으로 하는 경우, 시드층의 두께는 0.5 내지 1Å 정도로 하는 것이 바람직하다.
(제1 성막 스텝)
시드층의 형성이 완료되면, 상술한 바와 같이 스텝 2a, 2b를 실시한다.
[스텝 2a]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, SiO막 상에 형성된 시드층(SiOCN층)에 대하여 HCDS 가스를 공급한다. 이 스텝의 처리 수순, 처리 조건은, 스텝 1a의 처리 수순, 처리 조건과 마찬가지로 한다.
스텝 2a를 행함으로써, 시드층 상에는, 제3층으로서, O 비함유의 Cl을 포함하는 Si 함유층이 형성되게 된다. 제3층이 O 비함유의 층이 되는 것은, 상술한 바와 같이, 시드층이, 하지의 SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능하기 때문이다.
[스텝 2b]
스텝 2a가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 시드층 상에 형성된 제3층에 대하여 NH3 가스를 공급한다.
이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1a에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급되게 된다.
MFC(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 비교적 높은 압력대로 함으로써, NH3 가스를 논 플라즈마로 열적으로 활성화시키는 것이 가능하게 된다. NH3 가스는 열로 활성화시켜서 공급하는 것이, 비교적 더 소프트한 반응을 발생시킬 수 있어, 후술하는 제4층(SiN층)의 형성이 용이하게 된다. NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 스텝 1a와 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제3층의 적어도 일부가 질화(개질)된다. 제3층이 개질됨으로써, 웨이퍼(200) 상, 즉 시드층 상에 제4층, 즉, Si 및 N을 포함하고 O 비함유의 층인 실리콘 질화층(SiN층)이 형성되게 된다. 제4층을 형성할 때, 제3층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 즉, 제3층 중의 Cl 등의 불순물은, 제3층 내로부터 인발되거나, 탈리되거나 함으로써, 제3층으로부터 분리된다. 이에 의해, 제4층은, 제3층에 비해 Cl 등의 불순물이 적은 층으로 된다.
제4층이 형성된 후, 밸브(243b)를 폐쇄하고, NH3 가스의 공급을 정지한다. 그리고, 스텝 1a와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 제4층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 처리실(201) 내에 잔류하는 가스 등을 완전히 배제하지 않아도 되는 점은, 스텝 1a와 마찬가지이다.
N 함유 가스로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스나, 이들 화합물을 포함하는 가스 등을 사용할 수 있다. 불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(소정 횟수 실시)
상술한 스텝 2a, 2b를 비동시로, 즉, 동기시키지 않고 행하는 사이클을 2회 이상(n1회) 행함으로써, 웨이퍼(200) 상(시드층 상)에, 소정 조성 및 소정 막 두께의 O 비함유의 실리콘 질화막(O 비함유의 SiN막), 즉, 제1 SiN막을 형성할 수 있다. O 비함유의 SiN막은, O를 포함하는 SiN막보다도 에칭 내성이 높다. 그 때문에, 제1 SiN막은, 후술하는 에칭 처리에 있어서, 하지의 SiO막을 보호하는 보호막으로서 기능하게 된다. 시드층을 보호막에 포함해서 생각해도 된다. 즉, 시드층과 제1 SiN막과의 적층막을 보호막으로서 생각해도 된다. 도 8의 (a)에, 도 4에 도시하는 성막 시퀀스에 의해 형성된 보호막의 단면 구조를 나타낸다.
제1 SiN막의 막 두께는, 시드층의 두께보다도 두껍게 하는 것이 바람직하다. 제1 SiN막의 막 두께는, 예를 들어 0.2nm 이상 10nm 이하(2Å 이상 100Å 이하), 바람직하게는 0.5nm 이상 10nm 이하(5Å 이상 100Å 이하), 보다 바람직하게는 1nm 이상 10nm 이하(10Å 이상 100Å 이하)의 범위 내의 두께로 한다. 그 때문에, 본 스텝에서의 사이클의 실시 횟수(n1회)는, 상술한 시드층 형성 스텝에서의 사이클의 실시 횟수(m1회)보다도 큰 횟수로 한다(n1>m1).
제1 SiN막의 막 두께가 2Å 미만이 되면, 이 막이 보호막으로서 기능하지 않게 되는 경우가 있다. 제1 SiN막의 막 두께를 2Å 이상의 두께로 함으로써, 이 막을 보호막으로서 기능시키는 것이 가능하게 된다. 제1 SiN막의 막 두께를 5Å 이상으로 함으로써, 이 막을 보호막으로서 충분히 기능시키는 것이 가능하게 된다. 나아가 제1 SiN막의 막 두께를 10Å 이상으로 함으로써, 이 막이 갖는 보호막으로서의 기능을 더 높이는 것이 가능하게 되어, 이 막을 보호막으로서 확실하게 기능시키는 것이 가능하게 된다.
또한, 제1 SiN막의 막 두께가 100Å을 초과하면, 시드층 상에 제1 SiN막을 형성하는 기술적 의의가 옅어져버리는 경우가 있다. 즉, 막 두께가 100Å을 초과하면, 시드층을 미리 형성하지 않고 제1 SiN막을 형성하는 경우에도, 제1 SiN막 단체를 보호막으로서 충분히 기능시키는 것이 가능하게 된다. 이것은, 제1 SiN막의 막 두께가 100Å을 초과하면, 막이 갖는 핀 홀의 영향이 충분히 작아지기 때문이다.
여기서, 핀 홀이란, 막에 대하여 에칭 가스나 에칭액 등의 에천트를 공급했을 때, 이 막의 하지측, 본 실시 형태에서는 SiO막측을 향해서 에천트가 침입해 나가는 경로를 말한다. 핀 홀은, 물리적인 구멍으로서 구성되어 있는 경우에 제한되지 않는다. 예를 들어, 막에 발생한 국소적인 균열이나, 국소적인 막 밀도의 저하나, 국소적인 결함 밀도의 증가나, 국소적인 조성이나 결정 구조의 변화 등의 다종다양한 요인에 의해, 핀 홀은 구성될 수 있다. 보호막에 핀 홀이 존재하면, 보호막에 대하여 에천트를 공급했을 때, 핀 홀을 통해서 하지에 에천트가 도달하여, 하지가 에칭 대미지를 받아버리는 경우가 있다. 또한, 핀 홀 내에 에천트가 침입함으로써, 보호막 자신이 에칭되어버려, 보호막으로서의 기능 저하를 초래하는 경우도 있다.
본 발명자들의 예의 연구에 의하면, 보호막을 O 비함유의 SiN막에 의해 구성하고자 하는 경우, 막 두께가 얇아지면 핀 홀이 발생하기 쉬워지는 것으로 판명되었다. 본 발명자들은, 보호막을 O 비함유의 SiN막에 의해 구성하고자 하는 경우, 막 두께를 100Å 이하로 하면, 핀 홀의 영향이 발생하는 경우가 있고, 막 두께를 30Å 이하로 하면, 핀 홀의 영향이 커짐으로써 보호막으로서의 기능이 불충분해지는 것을 확인하였다. 이것은, 하지의 산화막에 포함되는 O가 보호막에 확산하여, 보호막 중 산화막과의 계면 부근에 열화층이 형성되거나, 보호막 전체에 O가 확산하거나 하기 때문이라고 생각된다. 이에 반해, 보호막을 시드층과 O 비함유의 SiN막과의 적층막에 의해 구성함으로써, 막 두께를 100Å 이하로 한 경우라도 핀 홀의 발생을 억제하여, 보호막으로서의 기능을 향상시키는 것이 가능하게 된다. 본 발명자들은, 보호막을 시드층과 O 비함유의 SiN막과의 적층막에 의해 구성하는 경우, O 비함유의 SiN막의 막 두께를 100Å 이하로 해도, 또한 30Å 이하로 해도, 보호막으로서 충분히 기능시킬 수 있음을 확인하였다. 이러한 점에서, 보호막을 시드층과 O 비함유의 SiN막과의 적층막에 의해 구성하는 것은, O 비함유의 SiN막의 막 두께를 100Å 이하의 얇은 막으로 할 필요가 있는 경우에, 특히 큰 의의를 갖는다고 생각할 수 있다.
이상으로부터, 제1 SiN막의 막 두께는, 2Å 이상 100Å 이하, 바람직하게는 5Å 이상 100Å 이하, 보다 바람직하게는 10Å 이상 100Å 이하의 두께로 하는 것이 바람직하다. 또한, 제1 SiN막의 막 두께를 2Å 이상 30Å 이하, 바람직하게는 5Å 이상 30Å 이하, 보다 바람직하게는 10Å 이상 30Å 이하의 두께로 해도, 핀 홀의 발생을 억제하여, 보호막으로서 충분히 기능시킬 수 있음을 확인하였다.
또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성되는 제4층(SiN층)의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께가 될 때까지 복수회 반복하는 것이 바람직하다.
(퍼지 스텝·대기압 복귀 스텝)
제1 SiN막의 형성이 완료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(반출 스텝)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출되게 된다(웨이퍼 디스차지).
(3) 에칭 처리
처리실(201) 내로부터 웨이퍼(200)를 반출한 후, 성막 처리 후의 웨이퍼(200)에 대하여, 한층더 성막 처리나 레지스트 패턴의 형성 처리 등을 행한다. 그리고, 이들 처리를 실시한 후의 웨이퍼(200)를 제2 기판 처리부로서의 에칭 장치가 구비하는 반응실(제2 처리실) 내에 반입한다. 그리고, 반응실 내가 소정의 처리 압력, 처리 온도가 되도록 제어된 상태에서, 반응실 내의 웨이퍼(200)에 대하여, 에천트로서 에칭 가스를 공급함으로써, 웨이퍼(200) 표면에 형성된 막 등에 대하여 에칭 처리를 행한다. 이때, 웨이퍼(200) 상에 형성한 O 비함유의 SiN막은, 그 하지인 SiO막을 보호하는 보호막으로서 기능하게 된다. 본 명세서에서는, 제1 성막 스텝 후에 행하여지는 스텝으로서, 이 에칭 처리를 포함하는 일련의 스텝을, 「다른 스텝」이라고 칭하기도 한다.
에칭 가스로서는, 예를 들어 N2 가스로 희석한 불화수소(HF) 가스 등을 사용할 수 있다. 에칭 처리의 처리 조건으로서는, 이하가 예시된다.
HF 가스의 유량: 100 내지 2000sccm, 바람직하게는 1000 내지 2000sccm
N2 가스의 유량: 1000 내지 8000sccm, 바람직하게는 7000 내지 8000sccm
반응실 내의 압력: 133 내지 26600Pa, 바람직하게는 13300 내지 26600Pa
반응실 내의 온도: 50 내지 100℃, 바람직하게는 50 내지 75℃
처리 시간: 0.5 내지 10분, 바람직하게는 0.5 내지 1분
HF 가스의 공급을 개시하고 나서 소정 시간이 경과하여, 웨이퍼(200)에 대한 에칭 처리가 완료되면, 반응실 내에의 HF 가스의 공급을 정지하고, 반응실 내를 배기한다. 그 후, 반응실 내의 분위기를 불활성 가스로 치환하고, 반응실 내의 압력을 상압으로 복귀시킨 후, 에칭 처리가 끝난 웨이퍼(200)를 반응실 내로부터 반출한다.
에천트로서는, HF 가스 외에, 예를 들어 불소(F2) 가스 등의 불소계 가스나, 염화수소(HCl) 가스 등의 염소계 가스를 사용하는 것이 가능하다. 이들 경우에 있어서의 처리 조건도, 상술한 처리 조건과 마찬가지로 할 수 있다. 단, 반응실 내의 온도는, 100 내지 500℃ 정도의 온도로 하는 것이 바람직하다. 또한, 이들 가스를 혼합해서 사용하거나, 이들 가스에 H2 가스 등의 H 함유 가스(환원성 가스)를 첨가해서 사용하거나, 이들 가스를 플라즈마에 의해 활성화시켜서 사용하는 것도 가능하다. 또한, 에천트로서, 가스가 아니라, 예를 들어 HF 수용액이나 HCl 수용액 등의 에칭액을 사용하는 것도 가능하다.
(4) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 보호막(SiN막)의 하지로서 시드층을 미리 형성하고, 이 층을, SiO막으로부터 SiN막에의 O의 확산을 억제하는 블록층으로서 기능시킴으로써, 시드층 상에 형성되는 SiN막 중으로의 O의 첨가를 억제하는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성되는 SiN막의 막 특성을 향상시킬 수 있다.
즉, 보호막을 O 비함유의 SiN막에 의해 구성함으로써, 보호막을 박막화시킨 경우에도, 보호막을, 핀 홀이 없는 막, 즉, 핀 홀 프리의 막으로 하는 것이 가능하게 된다. 이에 의해, 보호막을 박막화시킨 경우라도, 에칭 처리에 수반하는 하지의 에칭 대미지를 회피하는 것이 가능하게 된다. 또한, 보호막을 핀 홀 프리의 막으로 함으로써, 에칭 처리에 수반하는 보호막 자신의 에칭도 억제할 수 있고, 제1 SiN막이 갖는 보호막으로서의 기능의 저하를 회피하는 것이 가능하게 된다.
또한, 보호막을 O 비함유의 SiN막에 의해 구성함으로써, 이 막을, HF 등의 에천트에 대한 내성(에칭 내성)이 높은 막으로 할 수 있다. 이에 의해, 보호막으로서의 기능을 향상시키는 것이 가능하게 된다. 또한, 에칭 처리에 수반하는 보호막 자신의 에칭을 억제할 수 있어, 보호막으로서의 기능을 유지하는 것이 가능하게 된다.
(b) 시드층에 C를 포함시킴으로써, 시드층에 의한 O의 확산 억제 효과를, 시드층을 C 비함유의 SiON층에 의해 구성하는 경우보다도 높이는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성되는 SiN막에의 O의 확산을, 보다 확실하게 억제하는 것이 가능하게 되어, 상술한 효과를, 보다 확실하게 얻는 것이 가능하게 된다.
(c) 시드층에 C를 포함시킴으로써, 시드층의 에칭 내성을, 시드층을 C 비함유의 SiON층에 의해 구성하는 경우보다도 높이는 것이 가능하게 된다. 이에 의해, 하지인 SiO막의 보호를 보다 확실하게 행하는 것이 가능하게 된다.
(d) 웨이퍼(200) 상에 시드층을 미리 형성함으로써, 그 위에 형성하는 SiN막의 인큐베이션 타임을 단축시키는 것이 가능하게 된다. 또한, 시드층을 연속적인 층으로 함으로써, SiN막의 성장 개시의 타이밍을, 웨이퍼(200) 면내 전역에 걸쳐 균일하게 정렬시키는 것이 가능하게 된다. 이에 의해, SiN막의 단차 피복성이나 면내 막 두께 균일성을 높이고, 보호막으로서의 기능을 높이는 것이 가능하게 된다.
(e) 제1 성막 스텝에서, 웨이퍼(200)에 대한 HCDS 가스의 공급과, 웨이퍼(200)에 대한 NH3 가스의 공급을 비동시로 행하므로, 이들의 가스의 공급을 동시에 행하는 경우에 비해, SiN막의 단차 피복성이나 막 두께 제어성을 향상시키는 것이 가능하게 된다. 결과로서, SiN막이 구비하는 보호막으로서의 기능을 향상시키는 것이 가능하게 된다.
(f) 상술한 효과는, HCDS 가스 이외의 원료 가스를 사용하는 경우나, TEA 가스 이외의 C 및 N을 포함하는 가스를 사용하는 경우나, NH3 가스 이외의 N 함유 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다. 또한, 상술한 효과는, 에칭 가스로서 HF 가스 이외의 에천트를 사용하는 경우에도 마찬가지로 얻을 수 있다.
(5) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는, 도 4에 도시하는 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 원료 가스로서 예를 들어 HCDS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 C 함유 가스로서 예를 들어 C3H6 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 N 함유 가스로서 예를 들어 NH3 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수(m1회) 행하도록 해도 된다. 이 경우도, 하지인 SiO막을 산소원으로서 사용할 수 있고, SiO막 상에, 시드층으로서 SiOCN층을 형성할 수 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(HCDS→C3H6→NH3)×m1→(HCDS→NH3)×n1⇒ SiN/SiOCN
C3H6 가스를 공급하는 스텝에서는, MFC(241b)로 제어하는 C3H6 가스의 공급 유량은, 예를 들어 100 내지 10000sccm의 범위 내의 유량으로 한다. 처리실(201) 내의 압력은, 예를 들어 1 내지 5000Pa, 바람직하게는 1 내지 4000Pa의 범위 내의 압력으로 한다. C3H6 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 200초, 바람직하게는 1 내지 120초, 보다 바람직하게는 1 내지 60초의 범위 내의 시간으로 한다. 기타 처리 조건은, 예를 들어 도 4에 도시하는 성막 시퀀스에 있어서의 스텝 1a와 마찬가지의 처리 조건으로 한다.
HCDS 가스를 공급하는 스텝, NH3 가스를 공급하는 스텝의 처리 수순이나 처리 조건은, 도 4의 성막 시퀀스에 있어서의 스텝 1a, 2b의 처리 수순이나 처리 조건과 각각 마찬가지로 한다.
본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, SiO막 상에 형성하는 시드층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능시키는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성하는 제1막을, O 비함유의 SiN막, 즉, SiON막보다도 에칭 내성이 높은 막으로 할 수 있다. 결과로서, 제1막이 갖는 보호막으로서의 기능을 높이는 것이 가능하게 된다.
(변형예 2)
시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 C를 포함하는 원료 가스로서 예를 들어 TCDMDS 가스나 BTCSM 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 N 함유 가스로서 예를 들어 NH3 가스를 공급하는 스텝을 비동시로 행하는 사이클을 소정 횟수(m1회) 행하도록 해도 된다. 이 경우도, 하지인 SiO막을 산소원으로서 사용할 수 있고, SiO막 상에, 시드층으로서 SiOCN층을 형성할 수 있다. 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(TCDMDS→NH3)×m1→(HCDS→NH3)×n1⇒ SiN/SiOCN
(BTCSM→NH3)×m1→(HCDS→NH3)×n1⇒ SiN/SiOCN
TCDMDS 가스 등의 C를 포함하는 원료 가스를 공급하는 스텝, NH3 가스를 공급하는 스텝의 처리 수순이나 처리 조건은, 도 4의 성막 시퀀스에서의 스텝 1a, 2b의 처리 수순이나 처리 조건과 각각 마찬가지로 한다.
본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, SiO막 상에 형성하는 시드층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능시키는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성하는 제1막을, O 비함유의 SiN막, 즉, SiON막보다도 에칭 내성이 높은 막으로 할 수 있다. 결과로서, 제1막이 갖는 보호막으로서의 기능을 높이는 것이 가능하게 된다.
(변형예 3)
도 5에 도시하는 성막 시퀀스와 같이, 시드층(SiOCN층), 제1막(제1 SiN막)을 형성한 후, 제1막 상에 중간층을 형성하는 스텝(중간층 형성 스텝)과, 중간층 상에 제2막을 형성하는 스텝(제2 성막 스텝)을 행하도록 해도 된다.
중간층 형성 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스나 변형예 1, 2에서의 시드층 형성 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 단, 중간층 형성 스텝에서는, 중간층의 하지인 제1 SiN막이 산소원으로서 기능하지 않는다. 그 때문에, 중간층은, O 비함유의 SiCN층이 된다.
제2 성막 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스에서의 제1 성막 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 제2 성막 스텝에서 형성하는 제2막은, O 및 C 비함유의 SiN막(제2 SiN막)이 된다. 제2 SiN막의 막 두께는, 예를 들어 제2 성막 스텝 후에 행하여지는 스텝이며, 상술한 에칭 처리를 포함하는 다른 스텝을 거쳐서 소비되는(소멸하는) 두께로 한다.
중간층 형성 스텝에서의 사이클의 실시 횟수를 m2회, 제2 성막 스텝에서의 사이클의 실시 횟수를 n2회로 했을 때, 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다. 또한, 도 5에 도시하는 성막 시퀀스는, 시드층 형성 스텝, 중간층 형성 스텝에서의 사이클의 실시 횟수를 각각 2회로 한 예(m1=2, m2=2)를 나타내고 있다.
(HCDS→TEA)×m1→(HCDS→NH3)×n1→(HCDS→TEA)×m2→(HCDS→NH3)×n2⇒ SiN/ SiCN/SiN/SiOCN
도 8의 (b)에, 본 변형예의 성막 시퀀스에 의해 형성된 보호막의 단면 구조를 나타낸다. 시드층 상에 형성된 제1막과 중간층과 제2막과의 적층막에 의해, 하지의 SiO막을 보호하는 보호막이 구성된다. 시드층을 보호막에 포함해서 생각할 수도 있다. 즉, 시드층과 제1막과 중간층과 제2막과의 적층막을 보호막으로서 생각해도 된다.
본 변형예에서도, 도 4의 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, SiO막 상에 형성하는 시드층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능시키는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성하는 막이나 층에의 O의 확산을 방지할 수 있고, 시드층 상에 형성된 적층막의 보호막으로서의 기능을 높이는 것이 가능하게 된다.
또한, 본 변형예에 의하면, 제1막과 제2막의 사이에, 중간층으로서 SiCN층을 형성함으로써, 시드층 상에 형성된 적층막의 보호막으로서의 기능을, 중간층을 설치하지 않은 경우에 비해 높이는 것이 가능하게 된다. 왜냐하면, Si-C 결합은, Si-N 결합보다도 결합력이 강하다. 그 때문에, 중간층에 C를 첨가해서 중간층을 SiCN층으로 함으로써, 이 층의 에칭 내성을, C 비함유의 SiN막, 즉, 제1막이나 제2막의 에칭 내성보다도 높이는 것이 가능하게 된다. 제2막의 막 두께를, 제2 성막 스텝 후에 행하여지는 스텝으로서, 에칭 처리를 포함하는 다른 스텝을 거쳐서 소비되는 두께로 하면서, 중간층을 에칭 내성이 높은 SiCN층에 의해 형성함으로써, 중간층을, 다른 스텝을 거쳐도 소비시키지 않고 유지하는 것이 가능하게 된다. 결과로서, 상술한 다른 스텝 후에 행하여지는 스텝에서, 웨이퍼(200)의 최표면을 중간층으로 하는 것이 가능하게 된다. 즉, 상술한 다른 스텝 후에, 에칭 내성이 요구되는 또 다른 스텝을 실시할 때, 제1막의 표면을, 이 막보다도 에칭 내성이 높은 중간층에 의해 보호하는 것이 가능하게 된다. 이에 의해, 하지의 SiO막을 확실하게 보호하는 것이 가능하게 된다.
또한, 중간층의 두께는, 예를 들어 0.05nm 이상 0.3nm 이하(0.5Å 이상 3Å 이하), 바람직하게는 0.1nm 이상 0.2nm 이하(1Å 이상 2Å 이하)의 범위 내의 두께로 하는 것이 바람직하다.
중간층의 두께가 0.5Å 미만이 되면, 중간층의 에칭 내성이 저하되어, 에칭 내성이 요구되는 또 다른 스텝을 실시할 때, 제1막의 표면을 중간층에 의해 보호하는 것이 곤란해지는 경우가 있다. 중간층의 두께를 0.5Å 이상으로 함으로써 중간층의 에칭 내성을 높일 수 있어, 에칭 내성이 요구되는 또 다른 스텝을 실시할 때 제1막의 표면을 중간층에 의해 보호하는 것이 가능하게 된다. 중간층의 두께를 1Å 이상으로 함으로써 중간층의 에칭 내성을 보다 높일 수 있어, 에칭 내성이 요구되는 또 다른 스텝을 실시할 때, 제1막의 표면을 중간층에 의해 확실하게 보호하는 것이 가능하게 된다.
중간층의 두께가 3Å을 초과하면, 중간층의 형성에 필요로 하는 시간이 길어져, 기판 처리의 생산성이 저하되어버리는 경우가 있다. 또한, 중간층을 포함하는 보호막 전체에 있어서의 C의 함유량이 소정의 허용량을 초과해버리는 경우가 있다. 중간층의 두께를 3Å 이하로 함으로써, 중간층의 형성에 필요로 하는 시간을 단축시켜, 기판 처리의 생산성을 높이는 것이 가능하게 된다. 또한, 중간층을 포함하는 보호막 전체에 있어서의 C의 함유량을 적정하게 억제하는 것이 가능하게 된다. 중간층의 두께를 2Å 이하로 함으로써, 중간층의 형성에 필요로 하는 시간을 보다 단축시켜, 기판 처리의 생산성을 더욱 높이는 것이 가능하게 된다. 또한, 중간층을 포함하는 보호막 전체에 있어서의 C의 함유량을 확실하게 억제하는 것이 가능하게 된다.
(변형예 4)
도 6에 나타내는 성막 시퀀스와 같이, 시드층(SiOCN층), 제1막(제1 SiN막)을 형성한 후, 제1막 상에 캡층을 형성하는 스텝(캡층 형성 스텝)을 행하도록 해도 된다.
캡층 형성 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스나 변형예 1, 2에서의 시드층 형성 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 단, 캡층 형성 스텝에서는, 캡층의 하지인 제1 SiN막이 산소원으로서 기능하지 않는다. 그 때문에, 캡층은, 적어도 형성 직후의 시점에서는 O 비함유의 SiCN층이 된다.
캡층 형성 스텝에서의 사이클의 실시 횟수를 m3회로 했을 때, 본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다. 또한, 도 6에 나타내는 성막 시퀀스는, 시드층 형성 스텝, 캡층 형성 스텝에서의 사이클의 실시 횟수를 각각 2회로 한 예(m1=2, m3=2)를 나타내고 있다.
(HCDS→TEA)×m1→(HCDS→NH3)×n1→(HCDS→TEA)×m3⇒ SiCN/SiN/SiOCN
도 8의 (c)에, 본 변형예의 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다. 시드층 상에 형성된 제1막과 캡층과의 적층막에 의해, 하지의 SiO막을 보호하는 보호막이 구성된다. 시드층을 보호막에 포함해서 생각할 수도 있다. 즉, 시드층과 제1막과 캡층과의 적층막을 보호막으로서 생각해도 된다.
본 변형예에서도, 도 4의 성막 시퀀스와 마찬가지의 효과가 얻어진다. 즉, SiO막 상에 형성하는 시드층을, SiO막으로부터의 O의 확산을 억제하는 블록층으로서 기능시키는 것이 가능하게 된다. 이에 의해, 시드층 상에 형성하는 막이나 층에의 O의 확산을 방지할 수 있고, 시드층 상에 형성된 적층막의 보호막으로서의 기능을 높이는 것이 가능하게 된다. 또한, 본 변형예에 의하면, 제1막 상에, 캡층으로서 제1막보다도 에칭 내성이 높은 SiCN층을 형성함으로써, 시드층 상에 형성된 적층막의 보호막으로서의 기능을, 더 높이는 것이 가능하게 된다.
또한, 도 9의 (a)에 도시한 바와 같이, 캡층이 형성된 웨이퍼(200)를 대기 중에 반송함(대기에 폭로함)으로써, 대기 중에 포함되는 O를 캡층 중에 도입시켜, 캡층의 적어도 일부를 SiOCN층으로 개질하는 것이 가능하다. 이렇게 함으로써, 캡층의 에칭 내성을 적정하게 조정하는(저하시키는) 것, 예를 들어 캡층의 에칭 내성을, SiCN층의 에칭 내성보다도 낮고, 제1막의 에칭 내성보다도 높은, 적정한 강도로 하도록 제어하는 것이 가능하게 된다. 이 처리는, 웨이퍼(200)의 온도를, 캡층 형성 스텝에서의 웨이퍼(200)의 온도보다도 낮은 온도, 예를 들어 실온(25℃) 내지 100℃, 바람직하게는 실온 내지 60℃의 범위 내의 온도로 한 상태에서 행하는 것이 가능하다. 또한, 제1 SiN막 상에 캡층으로서 SiOCN층을 형성한 후에는, 웨이퍼(200)의 대기 폭로를 더 계속했다고 해도, 제1 SiN막 중으로의 O의 확산을 억제하는 것이 가능하게 된다. 이것은, 캡층(SiOCN층)이, 대기로부터 제1 SiN막에의 O의 확산을 억제하는 블록층(확산 배리어층)으로서 기능하기 때문이다.
또한, 캡층의 두께는, 예를 들어 0.05nm 이상 0.3nm 이하(0.5Å 이상 3Å 이하), 바람직하게는 0.1nm 이상 0.2nm 이하(1Å 이상 2Å 이하)의 범위 내의 두께로 하는 것이 바람직하다.
캡층의 두께가 0.5Å 미만이 되면, 캡층이 구비하는 상술한 제1막의 보호 기능이 저하되어, 제1막의 표면을 캡층에 의해 보호하는 것이 곤란해지는 경우가 있다. 캡층의 두께를 0.5Å 이상으로 함으로써 캡층이 구비하는 제1막의 보호 기능을 높일 수 있어, 제1막의 표면을 캡층에 의해 보호하는 것이 가능하게 된다. 캡층의 두께를 1Å 이상으로 함으로써, 캡층이 구비하는 제1막의 보호 기능을 더욱 높일 수 있어, 제1막의 표면을 캡층에 의해 확실하게 보호하는 것이 가능하게 된다.
캡층의 두께가 3Å을 초과하면, 캡층의 형성에 필요로 하는 시간이 길어져, 기판 처리의 생산성이 저하되어버리는 경우가 있다. 또한, 캡층을 포함하는 보호막 전체에 있어서의 C의 함유량이 소정의 허용량을 초과해버리는 경우가 있다. 캡층의 두께를 3Å 이하로 함으로써, 캡층의 형성에 필요로 하는 시간을 단축시켜, 기판 처리의 생산성을 높이는 것이 가능하게 된다. 또한, 캡층을 포함하는 보호막 전체에 있어서의 C의 함유량을 적정하게 억제하는 것이 가능하게 된다. 캡층의 두께를 2Å 이하로 함으로써, 캡층의 형성에 필요로 하는 시간을 보다 단축시켜, 기판 처리의 생산성을 더욱 높이는 것이 가능하게 된다. 또한, 캡층을 포함하는 보호막 전체에 있어서의 C의 함유량을 확실하게 억제하는 것이 가능하게 된다.
(변형예 5)
캡층은, 변형예 4 이외의 방법에 의해서도 형성하는 것이 가능하다. 예를 들어, 제1 성막 스텝을 실시한 후, 웨이퍼(200)의 온도를 제1 성막 스텝에서의 웨이퍼(200)의 온도 이상의 온도로 하여, 제1 SiN막이 형성된 웨이퍼(200)를 대기 중에 반송하도록 해도 된다. 이에 의해, 대기 중에 포함되는 O 및 C를 제1 SiN막의 표면에 도입시키는 것이 가능하게 된다. 결과로서, 제1 SiN막의 표면의 적어도 일부를, 제1 SiN막보다도 에칭 내성이 높은 SiOCN층으로 개질시켜, 캡층으로서 기능시키는 것이 가능하게 된다.
또한, 캡층을 형성하는 처리는, 제1 SiN막이 형성된 웨이퍼(200)를 C3H6 가스나 TEA 가스 등의 C 함유 가스 분위기 하에서, 제1 성막 스텝에서의 웨이퍼(200)의 온도 이상의 온도로 소정 시간 가열함으로써도 행하는 것이 가능하다. 이 경우, 제1 SiN막의 표면에 C를 도입시키는 것이 가능하게 된다. 결과로서, 제1 SiN막의 표면의 적어도 일부를, 제1 SiN막보다도 에칭 내성이 높은 SiCN층으로 개질시켜, 캡층으로서 기능시키는 것이 가능하게 된다. 또한, 제1 SiN막의 표면을 SiCN층으로 개질시킨 후, 제1 성막 스텝에서의 웨이퍼(200)의 온도 이상의 온도로 가열된 웨이퍼(200)를 대기에 폭로하여, 대기 중에 포함되는 O 및 C를 SiCN층에 도입시켜, SiCN층을 SiOCN층으로 개질하는 것도 가능하다. 이러한 처리는, 웨이퍼(200)의 온도를, 제1 성막 스텝에서의 웨이퍼(200)의 온도 이상의 온도이며, 예를 들어 550 내지 800℃, 바람직하게는 600 내지 700℃의 범위 내의 온도로 해서 행할 수 있다.
도 9의 (b)에, 본 변형예의 성막 시퀀스에 의해 형성된 보호막의 단면 구조를 나타낸다. 표면이 캡층으로 개질된 제1막에 의해, 하지의 SiO막을 보호하는 보호막이 구성된다. 시드층을 보호막에 포함해서 생각할 수도 있다.
본 변형예에서도, 변형예 4와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에서는, 제1막의 표면을 개질함으로써 캡층을 형성하므로, 제1막 상에 캡층을 퇴적시키는 경우에 비해, 성막 처리의 제어를 간소화시키는 것이 가능하게 된다.
(변형예 6)
도 7에 나타내는 성막 시퀀스와 같이, 표면에 SiO막이 형성된 웨이퍼(200)를 준비한 후, 시드층 형성 스텝을 행하지 않고, 제1 성막 스텝, 중간층 형성 스텝, 제2 성막 스텝을 행하도록 해도 된다.
본 변형예에서의 제1 성막 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스에서의 제1 성막 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 단, SiO막 상에 O의 확산을 막는 시드층이 존재하지 않으므로, 제1 SiN막 중에는, SiO막으로부터 O가 확산하는 경우가 있다. 즉, 제1막으로서, SiN막이 형성되거나, SiON막이 형성되거나 하는 경우가 있다.
본 변형예에서의 중간층 형성 스텝의 처리 수순, 처리 조건은, 변형예 3에서의 중간층 형성 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 중간층은 SiCN층이 된다. 단, 제1막으로서 SiON막이 형성된 경우, 제1막의 표면에서의 O 농도에 따라서는, 중간층 중에, 제1막으로부터 O가 약간 확산하는 경우도 있다. 즉, 중간층으로서, O를 약간 포함하는 SiCN층이 형성되는 경우도 있다.
본 변형예에서의 제2 성막 스텝의 처리 수순, 처리 조건은, 변형예 3에서의 제2 성막 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 제1막으로서 SiON막이 형성된 경우에도, 중간층을, 제1막으로부터의 O의 확산을 억제하는 블록층으로서 기능시키는 것이 가능하게 된다. 이에 의해, 제2막을 O 비함유의 SiN막으로 하는 것이 가능하게 된다. 또한, 제2 SiN막의 두께는, 변형예 3과 마찬가지로, 제2 성막 스텝 후에 행하여지는 스텝으로서, 에칭 처리를 포함하는 다른 스텝을 거쳐서 소비되는 두께로 한다.
본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다. 또한, 도 7에 나타내는 성막 시퀀스는, 중간층 형성 스텝에서의 사이클의 실시 횟수를 2회로 한 예(m2=2)를 나타내고 있다.
(HCDS→NH3)×n1→(HCDS→TEA)×m2→(HCDS→NH3)×n2⇒ SiN/Si(O)CN/Si(O)N
도 9의 (c)에, 본 변형예의 성막 시퀀스에 의해 웨이퍼(200) 상에 형성된 막의 단면 구조를 나타낸다. 본 변형예의 보호막은, 제1막, 중간층, 제2막의 적층막으로서 구성된다. 본 변형예에서도, 적어도 제2막을 O 비함유의 SiN막으로 하는 것이 가능하고, 제1막부터 제2막까지가 적층되어 이루어지는 적층막의 보호막으로서의 기능을 높이는 것이 가능하게 된다.
또한, 본 변형예에 의하면, 중간층으로서 SiCN층, 또는, O를 약간 포함하는 SiCN층을 형성함으로써, 변형예 3과 마찬가지의 효과가 얻어진다. 즉, 제2막의 막 두께를, 에칭 처리를 포함하는 다른 스텝을 거쳐서 소비되는 두께로 하면서, 중간층을 에칭 내성이 높은 SiCN층, 또는, O를 약간 포함하는 SiCN층에 의해 형성함으로써, 중간층을, 다른 스텝을 거쳐도 소비시키지 않고 유지하는 것이 가능하게 된다. 결과로서, 에칭 내성이 요구되는 더 후의 스텝에서, 웨이퍼(200)의 최표면을 중간층으로 하는 것이 가능하게 된다. 이에 의해, 하지의 SiO막을 확실하게 보호하는 것이 가능하게 된다.
또한 본 변형예에 의하면, 제1막 중에 적당량의 O를 확산시킴으로써, 이 막의 에칭 내성을 적정하게 저감시킬 수 있고, 변형예 3에 비해, 제1막의 제거를 용이하면서도 확실하게 행하는 것도 가능하게 된다. 즉, 본 변형예는, 최종적으로 제1막을 제거할 필요가 있는 경우에 특히 유효해진다. 또한, 본 변형예에 의하면, 시드층을 형성할 필요가 없으므로, 성막 처리의 제어를 간소화시키는 것도 가능하게 된다.
(변형예 7)
표면에 SiO막이 형성된 웨이퍼(200)를 준비한 후, 시드층 형성 스텝을 행하지 않고, 제1 성막 스텝, 캡층 형성 스텝을 순서대로 행하도록 해도 된다.
본 변형예에서의 제1 성막 스텝의 처리 수순, 처리 조건은, 도 4에 도시하는 성막 시퀀스에서의 제1 성막 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 단, SiO막 상에 O의 확산을 막는 시드층이 존재하지 않으므로, 제1막으로서, SiN막이 형성되거나, SiON막이 형성되거나 하는 점은, 변형예 6과 마찬가지이다.
본 변형예에서의 캡층 형성 스텝의 처리 수순, 처리 조건은, 변형예 4에 나타내는 캡층 형성 스텝의 처리 수순, 처리 조건과 마찬가지로 한다. 캡층은 SiCN층이 된다. 단, 제1막으로서 SiON막이 형성된 경우, 제1막 표면에서의 O 농도에 따라서는, 캡층 중에, 제1막으로부터 O가 약간 확산하는 경우도 있다. 즉, 캡층으로서, O를 약간 포함하는 SiCN층이 형성되는 경우도 있다.
본 변형예의 성막 시퀀스는, 이하와 같이 나타낼 수도 있다.
(HCDS→NH3)×n1→(HCDS→TEA)×m3⇒ Si(O)CN/Si(O)N
본 변형예에 의하면, 제1막 상에, 제1막보다도 에칭 내성이 높은 캡층(SiCN층, 또는, O를 약간 포함하는 SiCN층)을 형성함으로써, 제1막과 캡층이 적층되어 이루어지는 적층막의 보호막으로서의 기능을 높이는 것이 가능하게 된다. 또한, 본 변형예에 의하면, 제1막 중에 적당량의 O를 확산시킴으로써, 이 막의 에칭 내성을 적정하게 저감시킬 수 있고, 변형예 3에 비해, 제1막의 제거를 용이하면서도 확실하게 행하는 것도 가능하게 된다. 즉, 본 변형예는, 최종적으로 제1막을 제거할 필요가 있는 경우에 특히 유효해진다. 또한, 본 변형예에 의하면, 시드층을 형성할 필요가 없으므로, 성막 처리의 제어를 간소화시키는 것도 가능하게 된다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 실시 형태에서는, 제1 성막 스텝과 제2 성막 스텝에서 처리 수순이나 처리 조건을 동일하게 했지만, 이들을 상이하게 해도 된다. 예를 들어, 이들 스텝에서, 가스의 공급 순서를 상이하게 해도 된다. 또한 예를 들어, 이들 스텝에서, 원료 가스의 종류를 상이하게 하거나, 반응 가스의 종류를 상이하게 하거나 해도 된다. 또한 예를 들어, 이 스텝에서, 웨이퍼(200)의 온도, 처리실(201) 내의 압력, 각 가스의 공급 유량이나 공급 시간 등의 처리 조건을 상이하게 해도 된다.
또한, 제1 성막 스텝 및 제2 성막 스텝 중 적어도 어느 하나의 스텝에서는, 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝을 동시에 행하는 사이클을 소정 횟수(1회 이상) 행하도록 해도 된다.
또한 예를 들어, 상술한 실시 형태에서는, 시드층 형성 스텝, 중간층 형성 스텝, 캡층 형성 스텝에서 처리 수순이나 처리 조건을 동일하게 했지만, 이들을 상이하게 해도 된다. 예를 들어, 이들 스텝에서, 가스의 공급 순서를 상이하게 해도 된다. 또한 예를 들어, 이들 스텝에서, 원료 가스의 종류를 상이하게 하거나, 반응 가스의 종류를 상이하게 하거나 해도 된다. 또한 예를 들어, 이들 스텝에서, 웨이퍼(200)의 온도, 처리실(201) 내의 압력, 각 가스의 공급 유량이나 공급 시간 등의 처리 조건을 상이하게 해도 된다.
본 발명은, 웨이퍼(200) 상에 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 포함하는 질화막, 즉, 금속 질화막을 형성하는 경우에 있어서도, 적절하게 적용 가능하다. 즉, 본 발명은, 웨이퍼(200) 상에, 예를 들어 TiN막, ZrN막, HfN막, TaN막, NbN막, MoN막, WN막, YN막, SrN막, AlN막을 포함하는 적층막을 형성하는 경우에도, 적절하게 적용하는 것이 가능하게 된다.
예를 들어, 원료 가스로서, 티타늄테트라클로라이드(TiCl4) 등의 Ti 및 클로로기를 포함하는 가스를 사용하여, 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 표면에 형성된 SiO막 상에 TiN막을 포함하는 적층막을 형성하는 경우에 있어서도, 본 발명은 적절하게 적용 가능하다.
(TiCl4→TEA)×m1→(TiCl4→NH3)×n1⇒ TiN/TiOCN
(TiCl4→TEA)×m1→(TiCl4→NH3)×n1→(TiCl4→TEA)×m2→(TiCl4→NH3)×n2⇒ TiN /TiCN/TiN/TiOCN
(TiCl4→TEA)×m1→(TiCl4→NH3)×n1→(TiCl4→TEA)×m3⇒ TiCN/TiN/TiOCN
(TiCl4→NH3)×n1→(TiCl4→TEA)×m2→(TiCl4→NH3)×n2⇒ TiN/Ti(O)CN/Ti(O)N
(TiCl4→NH3)×n1→(TiCl4→TEA)×m3⇒ Ti(O)CN/Ti(O)N
이들 경우에 있어서의 성막 처리의 처리 수순, 처리 조건은, 상술한 실시 형태나 변형예의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다. 즉, 본 발명은 반도체 질화막이나 금속 질화막을 형성하는 경우에, 적절하게 적용할 수 있다.
기판 처리에 사용되는 레시피(처리 수순이나 처리 조건 등이 기재된 프로그램)는, 처리 내용(형성하는 막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라서 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 회피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 낱장식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적절하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적절하게 적용할 수 있다. 이들 경우에 있어서도, 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 수순, 처리 조건으로 할 수 있다.
예를 들어, 도 12의 (a)에 나타내는 처리 로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 가스 공급 포트(332a, 332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 상술한 실시 형태의 반응 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는, 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 설치되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 12의 (b)에 나타내는 처리 로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적절하게 적용할 수 있다. 처리 로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 가스 공급 포트(432a, 432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 원료 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 실시 형태의 반응 가스 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 설치되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 설치되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
성막 처리를 행하는 제1 기판 처리부나, 에칭 처리를 행하는 제2 기판 처리부는, 각각 독립한 장치(스탠드 얼론형 장치)군으로서 구성되어 있는 경우에 한하지 않고, 동일한 플랫폼에 탑재된 1개의 장치(클러스터형 장치)로서 구성되어 있어도 된다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있으며, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
이하, 상술한 실시 형태에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
샘플 1로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 도 6에 나타내는 성막 시퀀스에 의해, 웨이퍼 표면에 형성된 SiO막 상에, 시드층(SiOCN층), SiN막, 캡층(SiCN층)이 적층되어 이루어지는 보호막을 형성하였다. 원료 가스로서는 HCDS 가스를, C 및 N을 포함하는 가스로서는 TEA 가스를, N 함유 가스로서는 NH3 가스를 사용하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 보호막의 형성 후, 웨이퍼의 온도를 실온으로 하고, 웨이퍼를 대기 중에 반송하였다.
샘플 2로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 웨이퍼에 대하여 HCDS 가스를 공급하는 스텝과, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝을 비동시로 소정 횟수 행함으로써, 웨이퍼 표면에 형성된 SiO막 상에, 보호막으로서 SiN막을 형성하였다. 각 스텝에서의 처리 조건은, 상술한 제1 성막 스텝에 기재된 처리 조건 범위 내의 조건으로 하였다. 보호막의 형성 후, 웨이퍼의 온도를 실온으로 하고, 웨이퍼를 대기 중에 반송하였다.
그리고, 샘플 1, 2의 보호막에 대해서 에칭 내성(내가공성)을 측정하였다. 도 10은, 각 샘플에서의 보호막을 농도 1％의 HF 수용액을 사용해서 에칭했을 때의 습식 에칭 레이트(WER)의 깊이 방향 프로파일을 도시하는 도면이다. 도 10의 종축은, 보호막의 WER(Å/min)을 나타내고 있다. 도 10의 횡축은, SiO막과 보호막과의 합계 두께(Å)를 나타내고 있다. SiO막과 보호막과의 계면은, 횡축이 10(Å)의 위치에 존재하고 있다. 도면 중의 □ 표시는 샘플 1을, ○ 표시는 샘플 2를 각각 나타내고 있다.
도 10에 의하면, 횡축 10 내지 15Å의 범위(계면으로부터 5Å 이하의 범위)에서, 샘플 1에서 형성한 보호막의 WER은, 샘플 2에서 형성한 보호막의 WER보다도 작은 것을 알 수 있다. 이것은, 이하의 이유에 의한 것으로 생각된다. 먼저, 샘플 2에서 형성한 보호막의 WER이 비교적 큰(에칭 내성이 비교적 낮은) 것은, 하지의 SiO막에 포함되는 O가 SiN막으로 확산하여, SiN막 중 SiO막과의 계면 부근에, SiN막보다도 에칭 내성이 낮은 열화층(SiON층)이 형성되었기 때문이라고 생각된다. 이에 반해, 샘플 1에서 형성한 보호막의 WER이 비교적 작은(에칭 내성이 비교적 높은) 것은, SiO막 상에 형성된 시드층(SiOCN층)이 C를 포함함으로써 SiON층보다도 높은 에칭 내성을 갖게 된 것을 이유로서 생각할 수 있다. 또한, 시드층이 O의 확산을 억제하는 블록층으로서 기능함으로써, SiN막에의 O의 확산이 억제되어, SiN막 중 시드층과의 계면 부근에 있어서의 에칭 내성의 저하가 억제된 것도 이유로서 생각할 수 있다.
또한, 도 10에 의하면, 횡축 50Å 이상의 범위에서, 샘플 1에서 형성한 보호막의 WER은, 샘플 2에서 형성한 보호막의 WER보다도 작은 것을 알 수 있다. 이것은, 이하의 이유에 의한 것으로 생각된다. 먼저, 샘플 2에서 형성한 보호막의 WER이 비교적 큰(에칭 내성이 비교적 낮은) 것은, 보호막 형성 후에 웨이퍼(200)를 대기 중에 반송했을 때, 대기 중에 포함되는 O가 SiN막에 확산하여, SiN막의 표면에, SiN막보다도 에칭 내성이 낮은 열화층(SiON층)이 형성되었기 때문이라고 생각된다. 이에 반해, 샘플 1에서 형성한 보호막의 WER이 비교적 작은(에칭 내성이 비교적 높은) 것은, 보호막 형성 후에 웨이퍼(200)를 대기 중에 반송했을 때, 캡층(SiCN층)은 SiOCN층으로 개질되는데, C를 포함함으로써 SiON층보다도 높은 에칭 내성을 갖게 되는 것을 이유로서 생각할 수 있다. 또한, 캡층이 O의 확산을 억제하는 블록층으로서 기능함으로써, SiN막에의 O의 확산이 억제되어, SiN막 중 캡층과의 계면 부근에서의 에칭 내성의 저하가 억제된 것도 이유로서 생각할 수 있다.
계속해서, 샘플 3으로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 시드층 형성 스텝과 마찬가지의 처리 수순에 의해, 웨이퍼 표면에 형성된 SiO막 상에 시드층(SiOCN층)을 형성하였다. 그 후, 웨이퍼에 대하여 HCDS 가스를 공급하는 스텝과, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝을 동시에 행하는 사이클을 소정 횟수 행함으로써, 시드층 상에 SiN막을 형성하였다. 처리 조건은, 도 4에 도시하는 성막 시퀀스의 시드층 형성 스텝, 제1 성막 스텝에 기재된 처리 조건 범위 내의 조건으로 하였다. 시드층과 SiN막이 적층되어 이루어지는 보호막의 형성 후, 웨이퍼를 대기 중에 반송하여, SiN막의 표면을 개질하였다. 반송 시의 웨이퍼의 온도는, SiN막 형성 시의 온도보다도 높은 온도, 여기에서는 680 내지 720℃의 범위 내의 온도로 하였다.
샘플 4로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 샘플 3을 형성할 때와 마찬가지의 처리 수순, 처리 조건에 의해, 웨이퍼 표면에 형성된 SiO막 상에 시드층(SiOCN층), SiN막을 형성하였다. 시드층과 SiN막이 적층되어 이루어지는 보호막의 형성 후, 웨이퍼를 대기 중에 반송하여, SiN막의 표면을 개질하였다. 반송 시의 웨이퍼의 온도는, SiN막 형성 시의 온도보다도 낮은 온도, 여기에서는 400 내지 450℃의 범위 내의 온도로 하였다.
샘플 5로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 시드층 형성 스텝, 제1 성막 스텝과 마찬가지의 처리 수순, 즉, 웨이퍼에 대하여 HCDS 가스를 공급하는 스텝과, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝을 비동시로 행하는 성막 시퀀스에 의해, 웨이퍼 표면에 형성된 SiO막 상에 시드층(SiOCN층), SiN막을 형성하였다. 처리 조건은, 도 4에 도시하는 성막 시퀀스의 시드층 형성 스텝, 제1 성막 스텝에 기재된 처리 조건 범위 내의 조건으로 하였다. 시드층과 SiN막이 적층되어 이루어지는 보호막의 형성 후, 웨이퍼를 대기 중에 반송하여, SiN막의 표면을 개질하였다. 반송 시의 웨이퍼의 온도는, SiN막 형성 시의 온도보다도 높은 온도, 여기에서는 680 내지 720℃의 범위 내의 온도로 하였다.
샘플 6으로서, 상술한 실시 형태에서의 기판 처리 장치를 사용하여, 샘플 5를 형성할 때와 마찬가지의 처리 수순, 처리 조건에 의해, 웨이퍼 표면에 형성된 SiO막 상에 시드층(SiOCN층), SiN막을 형성하였다. 시드층과 SiN막이 적층되어 이루어지는 보호막의 형성 후, 웨이퍼를 대기 중에 반송하여, SiN막의 표면을 개질하였다. 반송 시의 웨이퍼의 온도는, SiN막 형성 시의 온도보다도 낮은 온도, 여기에서는 400 내지 450℃의 범위 내의 온도로 하였다.
그리고, 샘플 3 내지 6의 보호막 표면에 있어서의 에칭 내성(내가공성)을 각각 측정하였다. 도 11의 (a)는 샘플 3, 4에서의 보호막 표면을 농도 1％의 HF 수용액을 사용해서 에칭했을 때의 WER을, 도 11의 (b)는 샘플 5, 6에서의 보호막을 농도 1％의 HF 수용액을 사용해서 에칭했을 때의 WER을, 각각 도시하는 도면이다. 도 11의 (a) 및 도 11의 (b)의 종축은, 각각, 보호막의 WER(Å/min)을 나타내고 있다. 도 11의 (a)의 횡축은 샘플 3, 4를, 도 11의 (b)의 횡축은 샘플 5, 6을 각각 나타내고 있다.
도 11의 (a), 도 11의 (b)에 의하면, 샘플 3, 5에서 형성한 보호막의 WER이, 각각 샘플 4, 6에서 형성한 보호막의 WER보다도 더 작은 것을 알 수 있다. 즉, 대기 중에의 반송을 행할 때, 웨이퍼의 온도를 SiN막 형성 시의 온도보다도 높은 온도로 하는 것이, 웨이퍼의 온도를 SiN막 형성 시의 온도보다도 낮은 온도로 하는 것보다도, 표면의 에칭 내성을 더 향상시키는 것이 가능한 것을 알 수 있다. 이것은, 대기 중에의 반송을 행할 때, 웨이퍼의 온도를 SiN막 형성 시의 온도보다도 높은 온도로 함으로써, SiN막의 표면에, 대기 중에 포함되는 O뿐만 아니라, 대기 중에 포함되는 C를 첨가할 수 있기 때문이라고 생각된다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해서 부기한다.
(부기 1)
본 발명의 다른 형태에 의하면,
기판을 준비하는 공정과,
상기 기판 상에, 제1막으로서, (산소를 포함하는) 질화막을 형성하는 공정과,
상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행하여, 상기 제1막 상에, 중간층으로서, 탄소를 포함하는 질화층을 형성하는 공정과,
상기 중간층 상에 제2막으로서, (산소 비함유의) 질화막을 형성하는 공정을 갖고,
상기 제2막의 두께를, 상기 제2막을 형성하는 공정 후에 행하여지는 공정으로서, 적어도 에칭 공정을 포함하는 다른 공정을 거쳐 소비되는(소멸하는) 두께로 하는,
반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
바람직하게는, 상기 제1막을 형성하는 공정 및 상기 제2막을 형성하는 공정에서는, 각각, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 동시 또는 비동시로 행하는 사이클을 소정 횟수 행한다.
(부기 2)
부기 1에 기재된 방법으로서, 바람직하게는
상기 중간층을, 상기 다른 공정을 거쳐도 소비시키지 않고(소멸시키지 않고) 유지한다.
(부기 3)
부기 1에 기재된 방법으로서, 바람직하게는
상기 제2막을 상기 다른 공정을 거쳐서 소비시킴으로써, (에칭 내성이 요구되는 공정에서,) 상기 기판의 최표면을 상기 중간층으로 한다.
121 : 컨트롤러(제어부) 200 : 웨이퍼(기판)
201 : 처리실 202 : 처리 로
203 : 반응관 207 : 히터
231 : 배기관 232a 내지 232d : 가스 공급관

Claims (14)

  1. 표면에 산화막이 형성된 기판을 준비하는 공정과,
    상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하고, 이때, 상기 산화막을 산소원으로서 사용함으로써, 상기 산화막 상에 시드층으로서, 산소 및 탄소를 포함하는 질화층을 형성하는 공정과,
    상기 시드층 상에 제1막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 공정,
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1막을 형성하는 공정에서는, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 동시 또는 비동시로 행하는 사이클을 미리 정해진 횟수 행하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 시드층의 두께를 0.05nm 이상 0.3nm 이하의 두께로 하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 시드층의 두께를 0.1nm 이상 0.2nm 이하의 두께로 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하여, 상기 제1막 상에, 중간층으로서, 탄소를 포함하는 질화층을 형성하는 공정과,
    상기 중간층 상에 제2막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 공정,
    을 더 포함하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2막을 형성하는 공정에서는, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 동시 또는 비동시로 행하는 사이클을 미리 정해진 횟수 행하는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 제2막의 두께를, 상기 제2막을 형성하는 공정 후에 행하여지는 공정으로서, 적어도 에칭 공정을 포함하는 다른 공정을 거쳐서 소멸하는 두께로 하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 중간층을, 상기 다른 공정을 거쳐도 소멸시키지 않고 유지하는, 반도체 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 제2막을 상기 다른 공정을 거쳐서 소멸시킴으로써, 상기 기판의 최표면을 상기 중간층으로 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 공정과, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 공정과, 상기 기판에 대하여 질소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 미리 정해진 횟수 행하여, 상기 제1막 상에, 캡층으로서, 탄소를 포함하는 질화층을 형성하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 캡층이 형성된 상기 기판을 대기에 폭로함으로써, 대기 중에 포함되는 산소를 상기 캡층 중에 도입시켜, 상기 캡층의 적어도 일부를, 산소 및 탄소를 포함하는 질화층으로 개질하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 기판의 온도를, 상기 제1막을 형성할 때의 상기 기판의 온도 이상의 온도로 한 상태에서, 상기 제1막이 형성된 상기 기판을 대기에 폭로함으로써, 대기 중에 포함되는 산소 및 탄소를 상기 제1막 중에 도입시켜, 상기 제1막의 표면의 적어도 일부를 산소 및 탄소를 포함하는 질화층으로 개질하는, 반도체 장치의 제조 방법.
  13. 기판을 처리하는 처리실과,
    상기 처리실 내의 기판에 대하여 가스를 공급하는 공급계와,
    상기 처리실 내에, 표면에 산화막이 형성된 기판을 준비한 후, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 처리와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 처리를 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 처리와, 상기 기판에 대하여 질소 함유 가스를 공급하는 처리를 비동시로 행하는 사이클을 미리 정해진 횟수 행하고, 이때, 상기 산화막을 산소원으로서 사용함으로써, 상기 산화막 상에 시드층으로서, 산소 및 탄소를 포함하는 질화층을 형성하는 처리와, 상기 시드층 상에 제1막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 처리를 행하게 하도록, 상기 공급계를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  14. 표면에 산화막이 형성된 기판을 준비하는 단계와,
    상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 함유 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 원료 가스를 공급하는 단계와, 상기 기판에 대하여 탄소 및 질소를 포함하는 가스를 공급하는 단계를 비동시로 행하는 사이클을 미리 정해진 횟수 행하거나, 상기 기판에 대하여 탄소를 포함하는 원료 가스를 공급하는 단계와, 상기 기판에 대하여 질소 함유 가스를 공급하는 단계를 비동시로 행하는 사이클을 미리 정해진 횟수 행하고, 이때, 상기 산화막을 산소원으로서 사용함으로써 상기 산화막 상에 시드층으로서, 산소 및 탄소를 포함하는 질화층을 형성하는 단계와,
    상기 시드층 상에 제1막으로서, 산소 및 탄소 비함유의 질화막을 형성하는 단계,
    를 컴퓨터에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020160093554A 2015-07-24 2016-07-22 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101795288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015147134A JP6523091B2 (ja) 2015-07-24 2015-07-24 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2015-147134 2015-07-24

Publications (2)

Publication Number Publication Date
KR20170012132A KR20170012132A (ko) 2017-02-02
KR101795288B1 true KR101795288B1 (ko) 2017-11-07

Family

ID=57836271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160093554A KR101795288B1 (ko) 2015-07-24 2016-07-22 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (3)

Country Link
US (2) US9620357B2 (ko)
JP (1) JP6523091B2 (ko)
KR (1) KR101795288B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463395B (zh) 2014-06-25 2019-06-11 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
TW201703130A (zh) * 2015-02-25 2017-01-16 應用材料股份有限公司 使用烷基胺於金屬氮化物之選擇性移除的方法及設備
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20210225634A1 (en) * 2020-01-17 2021-07-22 Asm Ip Holding B.V. FORMATION OF SiCN THIN FILMS

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084911A (ja) 2011-09-30 2013-05-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5703354B2 (ja) 2008-11-26 2015-04-15 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
JP4525534B2 (ja) 2005-09-02 2010-08-18 ソニー株式会社 半導体装置の製造方法
US7851351B2 (en) 2006-03-31 2010-12-14 Tokyo Electron Limited Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
JP5119606B2 (ja) 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5374638B2 (ja) * 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012216632A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
JP5951443B2 (ja) * 2011-12-09 2016-07-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6039996B2 (ja) 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6105967B2 (ja) * 2012-03-21 2017-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9401273B2 (en) * 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
JP5852151B2 (ja) * 2014-02-12 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703354B2 (ja) 2008-11-26 2015-04-15 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2013084911A (ja) 2011-09-30 2013-05-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
JP2017028171A (ja) 2017-02-02
US20170178902A1 (en) 2017-06-22
KR20170012132A (ko) 2017-02-02
US9881789B2 (en) 2018-01-30
JP6523091B2 (ja) 2019-05-29
US9620357B2 (en) 2017-04-11
US20170025271A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
KR101743824B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101795288B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US10513775B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101811531B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20180090767A (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101862923B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US10066298B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6529780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20190096663A1 (en) Method for manufacturing semiconductor device, non-transitory computer-readable recording medium, and substrate processing apparatus
KR20170091528A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6224258B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant