CN116114050A - 半导体器件的制造方法、衬底处理装置及程序 - Google Patents

半导体器件的制造方法、衬底处理装置及程序 Download PDF

Info

Publication number
CN116114050A
CN116114050A CN202080104355.9A CN202080104355A CN116114050A CN 116114050 A CN116114050 A CN 116114050A CN 202080104355 A CN202080104355 A CN 202080104355A CN 116114050 A CN116114050 A CN 116114050A
Authority
CN
China
Prior art keywords
film
gas
substrate
wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080104355.9A
Other languages
English (en)
Inventor
西田圭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN116114050A publication Critical patent/CN116114050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供下述技术，其具有：(a)通过在不含氧的气氛下向处理室内的衬底供给含有第1元素的气体，从而在衬底上形成含有第1元素的膜的工序；和(b)通过向衬底供给含氧气体，从而使含有第1元素的膜氧化而形成氧化膜的工序，在(b)中，根据含有第1元素的膜的厚度来选择不同的衬底温度。

Description

半导体器件的制造方法、衬底处理装置及程序
技术领域
本公开文本涉及半导体器件的制造方法、衬底处理装置及程序。
背景技术
作为半导体器件的制造工序的一个工序，有时进行下述成膜处理：在衬底上形成膜，使该膜氧化而形成氧化膜(例如参见专利文献1、2)。
现有技术文献
专利文献
专利文献1：日本特开2014-154652号公报
专利文献2：WO2018/055674号公报
发明内容
发明所要解决的课题
本公开文本的目的在于提高抑制在基底上形成氧化膜时的基底氧化的效果。
用于解决课题的手段
根据本公开文本的一个方式，提供下述技术，所述技术具有：
(a)通过在不含氧的气氛下向处理室内的衬底供给含有第1元素的气体，从而在前述衬底上形成含有第1元素的膜的工序；和
(b)通过向前述衬底供给含氧气体，从而使前述含有第1元素的膜氧化而形成氧化膜的工序，
在(b)中，根据前述含有第1元素的膜的厚度来选择不同的前述衬底的温度。
发明的效果
根据本公开文本，能够提高抑制在基底上形成氧化膜时的基底氧化的效果。
附图说明
[图1]图1为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以纵剖视图示出处理炉202部分的图。
[图2]图2为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以图1的A-A线剖视图示出处理炉202部分的图。
[图3]图3为本公开文本的一个方式中适宜使用的衬底处理装置的控制器121的概略构成图，且是以框图示出控制器121的控制系统的图。
[图4]图4为示出本公开文本的一个方式的成膜处理中的气体供给的时机和处理温度的一例的图。
[图5]图5的(a)为进行成膜处理之前的晶片200表面的剖面局部放大图。图5的(b)是在晶片200上形成氮化膜作为含有第1元素的膜之后的晶片200表面的剖面局部放大图。图5的(c)是使形成于晶片200上的氮化膜氧化而形成氧化膜之后的晶片200表面的剖面局部放大图。
[图6]图6为示出本公开文本的另一方式的成膜处理中的气体供给的时机和处理温度的一例的图。
[图7]图7的(a)为进行成膜处理之前的晶片200表面的剖面局部放大图。图7的(b)是在晶片200上形成含有第1元素的膜之后的晶片200表面的剖面局部放大图。图7的(c)是使形成于晶片200上的含有第1元素的膜氧化而形成氧化膜之后的晶片200表面的剖面局部放大图。
[图8]图8为按处理温度示出实施例中的含O气体和含H气体的供给时间、与规定的气体供给时间处的氮化膜的氧化量的关系的图。
具体实施方式
＜本公开文本的一个方式＞
以下，主要参照图1～图4、图5的(a)～图5的(c)对本公开文本的一个方式进行说明。需要说明的是，以下的说明中使用的附图均为示意性的，附图所示的各要素的尺寸关系、各要素的比率等并不必然与实际的一致。另外，在多个附图彼此之间，各要素的尺寸关系、各要素的比率等也不必然一致。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为温度调节器(加热部)的加热器207。加热器207为圆筒形状，通过支承于保持板而垂直地安装。加热器207也作为利用热使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成上端封闭、下端开口的圆筒形状。在反应管203的下方，与反应管203呈同心圆状地配设有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成，形成上端及下端开口的圆筒形状。歧管209的上端部与反应管203的下端部卡合，以支承反应管203的方式构成。在歧管209与反应管203之间设有作为密封部件的O型圈220a。反应管203与加热器207同样垂直地安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行针对晶片200的处理。
在处理室201内以贯穿歧管209的侧壁的方式分别设有作为第1、第2供给部的喷嘴249a、249b。也将喷嘴249a、249b分别称为第1、第2喷嘴。喷嘴249a、249b由例如石英或SiC等耐热性材料构成。在喷嘴249a、249b上，分别连接有气体供给管232a、232b。
在气体供给管232a、232b上，从气体流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b及作为开闭阀的阀243a、243b。在气体供给管232a的与阀243a相比靠下游侧，分别连接有气体供给管232c、232e。在气体供给管232b的与阀243b相比靠下游侧，分别连接有气体供给管232d、232f。在气体供给管232c～232f上，从气体流的上游侧起依次分别设有MFC241c～241f及阀243c～243f。气体供给管232a～232f由例如SUS等金属材料构成。
如图2所示，喷嘴249a、249b在反应管203的内壁与晶片200之间的俯视下为圆环状的空间中，从反应管203的内壁的下部沿着上部以朝向晶片200的排列方向上方立起的方式而分别设置。即，喷嘴249a、249b以沿着晶片排列区域的方式分别设置在供晶片200排列的晶片排列区域的侧方的、水平包围晶片排列区域的区域中。在喷嘴249a、249b的侧面，分别设有供给气体的气体供给孔250a、250b。气体供给孔250a、250b以朝向反应管203的中心的方式各自开口，能够朝向晶片200供给气体。气体供给孔250a、250b在从反应管203的下部至上部的范围内设有多个。
从气体供给管232a，经由MFC241a、阀243a、喷嘴249a向处理室201内供给包含构成形成于晶片200上的膜的第1元素的气体、即含有第1元素的气体。
从气体供给管232b，经由MFC241b、阀243b、喷嘴249b向处理室201内供给含氮(N)气体作为氮化气体。
从气体供给管232c，经由MFC241c、阀243c、气体供给管232a、喷嘴249a向处理室201内供给含氢(H)气体。含H气体其单独无法获得氧化作用，但通过在特定条件下与含氧(O)气体反应，从而生成原子状氧(atomic oxygen，O)等氧化种，以提高氧化处理的效率的方式发挥作用。
从气体供给管232d，经由MFC241d、阀243d、气体供给管232b、喷嘴249b向处理室201内供给含O气体。
从气体供给管232e、232f，分别经由MFC241e、241f、阀243e、243f、气体供给管232a、232b、喷嘴249a、249b向处理室201内供给非活性气体。非活性气体作为吹扫气体、载气、稀释气体等发挥作用。
主要由气体供给管232a、MFC241a、阀243a构成作为第1气体供给系统(第1气体供给部)的硅烷系气体供给系统。主要由气体供给管232b、MFC241b、阀243b构成含N气体供给系统。主要由气体供给管232d、MFC241d、阀243d构成作为第2气体供给系统(第2气体供给部)的含O气体供给系统。由气体供给管232c、MFC241c、阀243c构成含H气体供给系统。主要由气体供给管232e、232f、MFC241e、241f、阀243e、243f构成非活性气体供给系统。
上述的各种供给系统中的任一个或全部供给系统也可以构成为阀243a～243f、MFC241a～241f等集成而成的集成型供给系统248。集成型供给系统248以下述方式构成：与气体供给管232a～232f的各自连接，通过后述的控制器121控制向气体供给管232a～232f内的各种气体的供给动作、即阀243a～243f的开闭动作、由MFC241a～241f进行的流量调节动作等。集成型供给系统248构成为一体型、或分体型的集成单元，并以下述方式构成：能够以集成单元单位相对于气体供给管232a～232f等进行拆装，能够以集成单元单位进行集成型供给系统248的维护、更换、增设等。
在反应管203的侧壁下方设有对处理室201内的气氛进行排气的排气口231a。排气口231a也可以从反应管203的侧壁的下部沿着上部、即沿着晶片排列区域设置。在排气口231a上连接有排气管231。在排气管231上，经由作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto PressureController，自动压力控制器)阀244而连接有作为真空排气装置的真空泵246。APC阀244以下述方式构成：通过在使真空泵246工作的状态下使阀开闭，从而能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息调节阀开度，从而能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气系统。可以考虑将真空泵246包含在排气系统中。
在歧管209的下方，设有能够将歧管209的下端开口气密地封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而与晶舟217连接。旋转机构267构成为通过使晶舟217旋转而使晶片200旋转。密封盖219构成为，通过设置于反应管203的外部的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115构成为搬送装置(搬送机构)，其通过使密封盖219升降而将晶片200向处理室201内搬入及向处理室201外搬出(搬送)。
在歧管209的下方设有作为炉口盖体的闸门219s，该闸门219s能够在使密封盖219下降并将晶舟217从处理室201内搬出后的状态下将歧管209的下端开口气密地封闭。闸门219s由例如SUS等金属材料构成，形成为圆盘状。在闸门219s的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220c。闸门219s的开闭动作(升降动作、转动动作等)由闸门开闭机构115s控制。
作为支承衬底的支承件的晶舟217构成为将多张(例如25～200张)晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列并以多层方式支承，即隔开间隔排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部以多层方式支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，使得处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制手段)的控制器121以具备CPU(Central ProcessingUnit，中央处理器)121a、RAM(Random Access Memory，随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上连接有例如构成为触摸面板等的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)、SSD(SolidState Drive，固态硬盘)等构成。在存储装置121c内，以可读取的方式储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的处理的步骤、条件等的工艺制程等。工艺制程是使控制器121执行后述的处理中的各步骤并能够获得规定结果的方式组合而成的，作为程序发挥功能。以下，也将工艺制程、控制程序等一并简称为程序。另外，也将工艺制程简称为制程。本说明书中，使用程序这一用语的情况包括仅包含制程的情况、仅包含控制程序的情况、或者包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序、数据等的存储器区域(工作区)。
I/O端口121d与上述的MFC241a～241f、阀243a～243f、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸门开闭机构115s等连接。
CPU121a以下述方式构成：从存储装置121c读取并执行控制程序，并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为能够按照所读取的制程的内容控制以下动作：由MFC241a～241h进行的各种气体的流量调节动作、阀243a～243h的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸门开闭机构115s进行的闸门219s的开闭动作等。
控制器121能够通过将储存在外部存储装置123中的上述程序安装于计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器、SSD等半导体存储器等。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下也将它们一并简称为记录介质。本说明书中，使用记录介质这一用语的情况包括仅包含存储装置121c的情况、仅包含外部存储装置123的情况、或者包含这两者的情况。需要说明的是，程序向计算机的提供也可以不使用外部存储装置123而使用互联网、专用线路等通信手段进行。
(2)衬底处理工序
主要使用图4、图5的(a)～图5的(c)来说明下述成膜处理顺序例：使用上述的衬底处理装置，作为半导体器件的制造工序的一个工序，在作为衬底的晶片200上形成规定膜厚的氧化膜。需要说明的是，本方式中，使用在表面不具有氧膜的晶片200。以下的说明中，构成衬底处理装置的各部分的动作由控制器121控制。
在本方式的成膜处理顺序中，进行下述步骤：
通过在不含氧的气氛下向处理室内的晶片200供给含有第1元素的气体，从而在晶片200上形成含有第1元素的膜的步骤a；和
通过向晶片200供给含氧气体，从而使含有第1元素的膜氧化而形成氧化膜的步骤b，
在步骤b中，根据含有第1元素的膜的厚度来选择不同的晶片200的温度。
在本方式的成膜处理顺序中，作为一例，
在步骤a中，将非同时地进行向晶片200供给含有第1元素的气体的步骤、和向晶片200供给作为氮化气体的含N气体的步骤的循环执行规定次数(n次，n为1以上的整数)，作为含有第1元素的膜，形成含有第1元素的氮化膜(以下，有时简称为氮化膜)。
另外，在本方式的成膜处理顺序中，作为一例，
在步骤b中，向处于减压下(低于大气压的压力下)的处理室201内的晶片200同时供给含O气体和含H气体，使含有第1元素的氮化膜氧化，从而形成含有第1元素的氧化膜(以下，有时简称为氧化膜)。
需要说明的是，本方式中被实施成膜处理的晶片200其表面由实质上未被氧化的基底(不含氧的基底)构成。即，在晶片200的表面，作为基底，形成不含氧的层、膜。本方式中，作为不含氧的基底，例如可示例硅(Si)、铝(Al)、铪(Hf)、锆(Zr)、钛(Ti)等元素的单质膜、或者包含这些元素的氮化膜、碳化膜等，但只要具有不含氧的组成，则不限于这些。
本说明书中，方便起见，有时也将上述的成膜处理顺序如下示出。在以下的其他方式等的说明中，也使用同样的表述。
(含有第1元素的气体→含N气体)×n→(含O气体+含H气体)
在本说明书中，使用“晶片”这一用语的情况包括表示晶片本身的情况、表示晶片与在其表面形成的规定层、膜的层叠体的情况。本说明书中，使用“晶片的表面”这一用语的情况包括表示晶片本身的表面的情况、表示在晶片上形成的规定层等的表面的情况。本说明书中，记为“在晶片上形成规定的层”的情况包括表示在晶片本身的表面上直接形成规定层的情况、在形成于晶片上的层等之上形成规定层的情况。本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
(晶片填充及晶舟装载)
在将多张晶片200向晶舟217装填(晶片填充)时，通过闸门开闭机构115s使闸门219s移动，使歧管209的下端开口开放(闸门打开)。然后，如图1所示，支承有多张晶片200的晶舟217通过晶舟升降机115而被抬升并被搬入处理室201内(晶舟装载)。在该状态下，密封盖219成为借助O型圈220b将歧管209的下端密封的状态。
(压力调节及温度调节)
在晶舟装载结束后，利用真空泵246进行真空排气(减压排气)，以使处理室201内、即晶片200所存在的空间成为所期望的压力(真空度)。此时，处理室201内的压力由压力传感器245测定，基于该测定的压力信息对APC阀244进行反馈控制(压力调节)。另外，利用加热器207进行加热，以使处理室201内的晶片200成为所期望的处理温度。此时，基于温度传感器263检测到的温度信息对向加热器207的通电情况进行反馈控制(温度调节)，以使处理室201内成为所期望的温度分布。另外，使利用旋转机构267进行的晶片200的旋转开始。处理室201内的排气、晶片200的加热及旋转均至少在直至针对晶片200的处理结束为止的期间持续进行。
(含有第1元素的氮化膜形成)
然后，依次执行以下的步骤1、2。
[步骤1]
在步骤1中，向处理室201内的晶片200供给含有第1元素的气体。
具体而言，将阀243a打开，向气体供给管232a内流入含有第1元素的气体。含有第1元素的气体由MFC241a进行流量调节，经由喷嘴249a向处理室201内供给，并从排气口231a被排气。此时，向晶片200供给了含有第1元素的气体(含有第1元素的气体供给)。此时，可以将阀243e、243f打开，经由喷嘴249a、249b各自向处理室201内供给非活性气体。如此，本步骤不向处理室201内供给含O气体，而是在不含氧的气氛下进行对晶片200的处理。
作为本步骤的处理条件，可示例：
含有第1元素的气体供给流量：1～2000sccm、优选为10～1000sccm
非活性气体供给流量(每个气体供给管)：100～2000slm
各气体供给时间：1～120秒、优选为1～60秒
处理温度(晶片200的温度)：350～800℃、优选为450～800℃
处理压力(处理室201内的压力)：1～13300Pa、优选为10～1330Pa。
需要说明的是，本说明书中的“10～1330Pa”这样的数值范围的表述是指下限值及上限值被包含在其范围。因此，例如，“10～1330Pa”是指“10Pa以上1330Pa以下”。关于其他数值范围也同样。
在作为含有第1元素的气体使用例如后述的作为含Si气体的氯硅烷系气体的情况下，通过在上述条件下向晶片200供给氯硅烷系气体，从而在作为基底的晶片200的最外表面上，作为第1层，形成规定厚度的包含氯(Cl)的作为含有第1元素的层的含Si层。包含Cl的含Si层通过下述方式形成：氯硅烷系气体的分子向晶片200的最外表面的物理吸附、化学吸附；氯硅烷系气体的一部分分解而得的物质的分子向晶片200的最外表面的化学吸附；由氯硅烷系气体的热分解带来的Si向晶片200的最外表面的堆积等。包含Cl的含Si层可以为氯硅烷系气体的分子、氯硅烷系气体的一部分分解而得的物质的分子的吸附层(物理吸附层、化学吸附层)，也可以为包含Cl的Si的堆积层。在晶片200的最外表面形成上述的化学吸附层、上述的堆积层的情况下，氯硅烷气体中包含的Si吸附于晶片200的最外表面。本说明书中，也将包含Cl的含Si层简称为含Si层。
在形成含Si层后，将阀243a关闭，停止含有第1元素的气体向处理室201内的供给。然后，对处理室201内进行真空排气，将残留于处理室201内的气体等从处理室201内排除(吹扫)。此时，在将阀243e、243f打开的状态下，向处理室201内供给非活性气体。非活性气体作为吹扫气体发挥作用。
作为含有第1元素的气体，例如，可以使用包含Si作为第1元素的硅烷系气体。作为硅烷系气体，例如，可以使用包含Si及卤素的气体、即卤代硅烷气体。卤素包括氯(Cl)、氟(F)、溴(Br)、碘(I)等。作为卤代硅烷气体，例如，可以使用包含Si及Cl的氯硅烷气体。
更具体而言，作为含有第1元素的气体，例如，可以使用含有Si作为第1元素的、一氯硅烷(SiH3Cl，简称：MCS)气体、二氯硅烷(SiH2Cl2，简称：DCS)气体、三氯硅烷(SiHCl3，简称：TCS)气体、四氯硅烷(SiCl4，简称：STC)气体、六氯乙硅烷气体(Si2Cl6，简称：HCDS)气体、八氯丙硅烷(Si3Cl8，简称：OCTS)气体等氯硅烷系气体。另外，作为含有第1元素的气体，例如，也可以使用含有Si作为第1元素的、四氟硅烷(SiF4)气体、二氟硅烷(SiH2F2)气体等氟硅烷系气体、四溴硅烷(SiBr4)气体、二溴硅烷(SiH2Br2)气体等溴硅烷系气体、四碘硅烷(SiI4)气体、二碘硅烷(SiH2I2)气体等碘硅烷系气体。另外，作为含有第1元素的气体，例如，也可以使用含有Si作为第1元素的、四(二甲基氨基)硅烷(Si[N(CH3)2]4，简称：4DMAS)气体、三(二甲基氨基)硅烷(Si[N(CH3)2]3H，简称：3DMAS)气体、双(二乙基氨基)硅烷(Si[N(C2H5)2]2H2，简称：BDEAS)气体、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2，简称：BTBAS)气体等氨基硅烷系气体。作为含有第1元素的气体，可以使用它们中的一种以上。
作为非活性气体，例如，可以使用氮(N2)气体，除此以外，可以使用氩(Ar)气体、氦(He)气体、氖(Ne)气体、氙(Xe)气体等稀有气体。作为非活性气体，可以使用它们中的一种以上。这一点在后述的各步骤中也同样。
[步骤2]
在步骤1结束后，向处理室201内的晶片200、即形成于晶片200上的作为第1层的含Si层(含有第1元素的层)供给含N气体。
具体而言，将阀243b打开，向气体供给管232b内流入含N气体。含N气体由MFC241b进行流量调节，经由喷嘴249b向处理室201内供给，并从排气口231a被排气。此时，向晶片200供给了含N气体(含N气体供给)。此时，可以将阀243e、243f打开，经由喷嘴249a、249b向处理室201内供给非活性气体。如此，本步骤也不向处理室201内供给含O气体，而是在不含氧的气氛下进行对晶片200的处理。
作为本步骤的处理条件，可示例：
含N气体供给流量：100～10000sccm
含N气体供给时间：1～120秒
处理压力(处理室201内的压力)：100～13300Pa、优选为500～3000Pa。
其他处理条件设为与步骤1的处理条件同样的处理条件。
通过在上述条件下向晶片200供给作为氮化气体的含N气体，形成于晶片200上的含Si层的至少一部分被氮化(改性)。结果，在作为基底的晶片200的最外表面上，作为第2层，形成硅氮化层(SiN层)作为含有第1元素的氮化层、即包含Si及N的层。形成SiN层时，含Si层中包含的Cl等杂质在利用含N气体进行的含Si层的改性反应的过程中构成至少包含Cl的气体状物质，从处理室201内排出。由此，SiN层成为与步骤1中形成的含Si层相比Cl等杂质少的层。
在形成作为第2层的SiN层后，将阀243b关闭，停止含N气体向处理室201内的供给。然后，通过与步骤1中的吹扫同样的处理步骤，将残留于处理室201内的气体等从处理室201内排除(吹扫)。
关于作为氮化气体(氮化剂)的含N气体，例如，可以使用含有N及H的气体。含有N及H的气体优选具有N-H键。作为具有N-H键的氮化气体，例如，可以使用氨(NH3)气体、二氮烯(N2H2)气体、肼(N2H4)气体、N3H8气体等氮化氢系气体。作为氮化气体，可以使用它们中的一种以上。
另外，关于作为氮化气体的含N气体，例如，也可以使用含有氮(N)、碳(C)及氢(H)的气体。作为含有N、C及H的气体，例如，可以使用胺系气体、有机肼系气体。含有N、C及H的气体也为含N气体，也为含C气体，也为含H气体，也为含有N及C的气体。
更具体而言，作为含有N、C及H的气体，例如，可以使用单乙基胺(C2H5NH2，简称：MEA)气体、二乙基胺((C2H5)2NH，简称：DEA)气体、三乙基胺((C2H5)3N，简称：TEA)气体等乙基胺系气体、单甲基胺(CH3NH2，简称：MMA)气体、二甲基胺((CH3)2NH，简称：DMA)气体、三甲基胺((CH3)3N，简称：TMA)气体等甲基胺系气体、单甲基肼((CH3)HN2H2，简称：MMH)气体、二甲基肼((CH3)2N2H2，简称：DMH)气体、三甲基肼((CH3)2N2(CH3)H，简称：TMH)气体等有机肼系气体等。作为含有N、C及H的气体，可以使用它们中的一种以上。
[实施规定次数的循环]
通过将非同时、即不同步地进行上述步骤1、2的循环执行规定次数(n次，n为1以上的整数)，从而如图5的(b)所示，能够以晶片200的表面作为基底，在该基底上形成规定厚度的作为含有第1元素的氮化膜的SiN膜。上述的循环优选重复多次。即，优选使每1循环中形成的SiN层的厚度薄于所期望的膜厚，直至通过层叠SiN层而形成的SiN膜的厚度成为所期望的厚度为止，将上述循环重复多次。需要说明的是，步骤a中形成的作为含有第1元素的氮化膜的SiN膜在后述的步骤b中被氧化，由此以规定的比例膨胀，转变为作为含有第1元素的氧化膜的SiO膜。在步骤a中，优选考虑这一点、即SiN膜的膨胀比例，根据要在步骤b中形成的SiO膜的目标膜厚进行逆运算，确定SiN膜的膜厚。
(压力调节及温度调节)
在向晶片200上形成所期望厚度的SiN膜的处理完成后，以处理室201内的压力成为低于大气压的规定压力的方式调节APC阀244(压力调节)。另外，以使处理室201内的晶片200的温度成为规定温度的方式，调节加热器207的输出功率(温度调节)。
(含有第1元素的氧化膜形成)
然后，向处理室201内的晶片200、即形成于晶片200上的作为含有第1元素的氮化膜的SiN膜，供给作为氧化气体的含O气体及含H气体。
具体而言，将阀243d打开，向气体供给管232d内流入含O气体。流入气体供给管232d内的含O气体由MFC241d进行流量调节，经由喷嘴249b向处理室201内供给。此时同时打开阀243c，向气体供给管232c内流入含H气体。流入气体供给管232c内的含H气体由MFC241c进行流量调节，经由喷嘴249a向处理室201内供给。含O气体与含H气体在处理室201内混合并反应，然后，从排气口231a被排气。此时，向晶片200供给通过含O气体与含H气体的反应而产生的原子状氧等包含氧的不含水分(H2O)的氧化种(含O气体+含H气体供给)。此时，可以将阀243e、243f打开，经由喷嘴249a、249b向处理室201内供给非活性气体。
作为本步骤的处理条件，可示例：
含O气体供给流量：1000～30000sccm
含H气体供给流量：1000～10000sccm
各气体供给时间：1～1000分钟、优选为1～300分钟
处理温度(晶片200的温度)：300℃以上且小于800℃、优选为300℃以上且小于600℃
处理压力(处理室201内的压力)：1Pa以上且低于大气压、优选为1～1000Pa。
其他处理条件设为与步骤1的处理条件同样的处理条件。
通过在上述条件下向晶片200供给含O气体、含H气体，从而能够利用原子状氧等氧化种所具有的强氧化力使形成于晶片200上的SiN膜氧化，使O引入膜中。另外，能够使SiN膜中包含的N从膜中脱离。由此，如图5的(c)所示，能够使形成于晶片200上的作为含有第1元素的氮化膜的SiN膜转变为作为含有第1元素的氧化膜的SiO膜。
另外，在上述条件下使SiN膜氧化而转变为SiO膜时，SiN膜在氧化的过程中引入O，由此以规定的比例(膨胀比例)膨胀。因此，通过进行步骤b而形成的SiO膜成为具有比氧化处理前的SiN膜(通过进行步骤a而形成的SiN膜)更大的膜厚的膜。例如，在将通过进行步骤a而形成的SiN膜的厚度设为
Figure BDA0004113505750000151
的情况下，通过在上述处理条件下进行步骤b而形成的SiO膜的厚度成为乘以其膨胀比例(1.6左右)的厚度、即
Figure BDA0004113505750000161
左右的厚度。
在本步骤中，作为处理温度，选择根据步骤a中形成的SiN膜的厚度而不同的处理温度(晶片200的温度)。
例如，在本步骤中，作为处理温度，根据SiN膜的厚度来选择SiN膜的遍及厚度方向的整体被氧化的温度。通过在本步骤中选择这样的温度，能够使步骤a中形成的SiN膜遍及其厚度方向整体被氧化而转变为SiO膜。
另外例如，在本步骤中，作为处理温度，根据SiN膜的厚度来选择使SiN膜的遍及厚度方向的整体氧化、并且不使晶片200与SiN膜的界面(即，作为供SiN膜形成的基底的晶片200的表面)氧化的温度。通过在本步骤中选择这样的温度，从而能够使步骤a中形成的SiN膜遍及其厚度方向整体进行氧化而转变为SiO膜，并且抑制作为其基底的晶片200表面的氧化。
另外例如，在本步骤中，作为处理温度，根据SiN膜的厚度来选择在使SiN膜的遍及厚度方向的整体氧化的时间点氧化反应饱和的温度。若在本步骤中选择这样的温度、并且直至SiN膜整体的氧化反应饱和的时间点为止持续进行本步骤，则能够使步骤a中形成的SiN膜遍及其厚度方向整体进行氧化，使其转变为SiO膜。另外，通过在本步骤中选择这样的温度，能够在使SiN膜的遍及厚度方向的整体氧化的时间点使氧化反应饱和，即使之后在处理时间超出的情况下，也能够抑制晶片200表面的氧化。即，通过在本步骤中选择这样的温度，能够抑制晶片200表面的氧化、并且在不进行处理时间的严格管理的情况下容易地实现使SiN膜整体氧化这样的处理。
需要说明的是，此处所称的“氧化反应的饱和”是指下述状态：每单位时间的氧化膜厚的增加速度逐渐减少，成为
Figure BDA0004113505750000162
或者接近
Figure BDA0004113505750000163
其中，本说明书中“氧化反应饱和”不限于每单位时间的氧化膜厚的增加速度为
Figure BDA0004113505750000164
的情况。关于每单位时间的氧化膜厚的增加速度为
Figure BDA0004113505750000165
以下、优选
Figure BDA0004113505750000166
以下的情况，也认为包含在“氧化反应饱和”中。该增加速度实质上收敛到
Figure BDA0004113505750000167
有时耗费非常长的时间，但从实用的观点考虑，若选择在SiN膜的遍及厚度方向的整体被氧化的时间点该增加速度成为
Figure BDA0004113505750000171
以下的处理温度，则能够获得上述的效果(即，能够抑制晶片200表面的氧化、并且在不进行处理时间的严格管理的情况下容易地实现使SiN膜整体氧化这样的处理的效果)。进而，若选择在该时间点该增加速度成为
Figure BDA0004113505750000172
以下的处理温度，则能够抑制晶片200表面的氧化、并且更准确地(以高的控制性)进行使SiN膜整体氧化这样的处理。
需要说明的是，在将通过进行步骤a而形成的SiN膜的厚度设为
Figure BDA0004113505750000173
的情况下，作为本步骤中可选择的处理温度，如上文所述，例如，为300℃以上且小于800℃。尤其在将SiN膜的厚度设为
Figure BDA0004113505750000174
的情况下，作为本步骤中可选择的处理温度，如上文所述，优选为300℃以上且小于600℃。
处理温度低于300℃时，存在难以生成用于使SiN膜氧化的氧化种的情况。通过使处理温度为300℃以上，能够生成对于使SiN膜氧化而言充分的氧化种，使SiN膜的遍及厚度方向的整体氧化。
处理温度为800℃以上时，氧化反应达到饱和所需的处理时间的增大变得显著，因此难以在实用的处理时间的范围内使氧化反应饱和。通过使处理温度低于800℃，能够在实用的处理时间的范围内使氧化反应饱和。例如，通过使处理温度低于800℃，能够以较短的时间使氧化膜厚的增加速度饱和至
Figure BDA0004113505750000175
以下，能够在使SiN膜整体氧化的时间点使
Figure BDA0004113505750000176
左右的薄的SiN膜的氧化反应可靠地饱和。另外，通过使处理温度低于600℃，能够在实用的处理时间的范围内更明确地使氧化反应饱和。例如，通过使处理温度低于600℃，能够以较短的时间使氧化膜厚的增加速度饱和至
Figure BDA0004113505750000177
以下，能够在使SiN膜整体氧化的时间点使
Figure BDA0004113505750000178
左右的更薄的SiN膜的氧化反应可靠地饱和。
在SiN膜向SiO膜的转变结束后，将阀243d、243c关闭，停止含O气体、含H气体向处理室201内的供给。
作为含O气体，可以使用氧(O2)气体、一氧化二氮(N2O)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、臭氧(O3)气体、H2O气体、一氧化碳(CO)气体、二氧化碳(CO2)气体等。作为含H气体，可以使用氢(H2)气体、氘(D2)气体。
(后吹扫及大气压恢复)
在向晶片200上形成所期望厚度的SiO膜的处理完成后，从喷嘴249a、249b各自向处理室201内供给非活性气体作为吹扫气体，并从排气口231a排气。由此，处理室201内被吹扫，残留于处理室201内的气体、反应副产物从处理室201内被除去(后吹扫)。然后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复为常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后，通过晶舟升降机115使密封盖219下降，歧管209的下端打开。然后，处理完成的晶片200在支承于晶舟217的状态下被从歧管209的下端搬出至反应管203的外部(晶舟卸载)。在晶舟卸载后，使闸门219s移动，歧管209的下端开口借助O型圈220c由闸门219s密封(闸门关闭)。处理完成的晶片200在被搬出至反应管203的外部后从晶舟217被取出(晶片取出)。
(3)由本方式带来的效果
根据本方式，可获得以下所示的一个或多个效果。
(a)在步骤b中，作为处理温度，根据含有第1元素的氮化膜(氮化膜)的厚度来选择不同的处理温度。如此，通过在步骤b中，使用各种处理条件中较容易控制的处理温度作为控制参数，从而能够容易地进行形成于晶片200上的氮化膜的氧化速度的控制。
(b)在步骤b中，作为处理温度，根据氮化膜的厚度来选择氮化膜的遍及厚度方向的整体被氧化的温度。由于选择这样的温度，因此能够使氮化膜的遍及厚度方向的整体可靠地氧化。
(c)在步骤b中，作为处理温度，根据氮化膜的厚度来选择使氮化膜的遍及厚度方向的整体氧化、并且不使晶片200的表面氧化的温度。由于选择这样的温度，因此能够使氮化膜的遍及厚度方向的整体可靠地氧化、并且可靠地抑制晶片200表面的氧化。
(d)在步骤b中，作为处理温度，根据氮化膜的厚度来选择在使氮化膜的遍及厚度方向的整体氧化的时间点氧化反应饱和的温度。由于选择这样的温度，因此若将步骤b持续至至少氮化膜整体的氧化反应饱和的时间点，则能够使步骤a中形成的氮化膜遍及其厚度方向整体可靠地氧化。另外，即使在使氮化膜的遍及厚度方向的整体氧化后超出处理时间的情况下，也能够可靠地抑制晶片200表面的氧化。即，通过在步骤b中选择这样的温度，能够抑制晶片200表面的氧化、并且在不进行处理时间的严格管理的情况下容易地实现使氮化膜整体氧化这样的处理。
(e)在步骤a中，考虑氮化膜的膨胀比例，根据要在步骤b中形成的含有第1元素的氧化膜(氧化膜)的目标膜厚进行逆运算，从而确定SiN膜的膜厚。由此，能够在晶片200上形成所期望膜厚的氧化膜。
(f)由于在不含氧的气氛下进行步骤a，因此能够抑制晶片200表面的氧化。另外，通过在步骤b中选择使氮化膜的遍及厚度方向的整体氧化、并且不使晶片200的表面氧化的温度(例如，选择在使氮化膜的遍及厚度方向的整体氧化的时间点氧化反应饱和的温度)，从而能够使氮化膜的遍及厚度方向的整体可靠地氧化、并且抑制晶片200表面的氧化。如此，本公开文本在能够避免晶片200表面的氧化、并且在晶片200上形成极薄的氧化膜这样的方面，与现有技术相比非常有意义。需要说明的是，根据向晶片200例如交替供给或同时供给硅烷系气体和含O气体的以往方法，难以在避免晶片200表面的氧化的同时在晶片200上形成例如
Figure BDA0004113505750000191
的厚度的极薄的作为氧化膜的SiO膜。
(g)通过在步骤a中向晶片200交替地供给含有第1元素的气体和含N气体，能够在晶片200上形成阶差被覆性、晶片200面内膜厚均匀性、晶片200间膜厚均匀性、膜厚控制性等优异的氮化膜。因此，关于通过使该氮化膜氧化而形成的氧化膜，与氮化膜同样地，也能够制成阶差被覆性、晶片200面内膜厚均匀性、晶片200间膜厚均匀性、膜厚控制性优异的膜。
(h)在步骤b中，利用原子状氧等氧化种所具有的强氧化力，使形成于晶片200上的氮化膜氧化。由此，能够使形成于晶片200上的氧化膜成为耐蚀刻性、绝缘性优异的、高密度且高品质的膜。
(i)由于在同一处理室201内(in-situ，原位)进行步骤a和步骤b，因此与在各自不同的处理室内(ex-situ，非原位)进行这些步骤的情况相比，能够实现处理时间的缩短。另外，通过这样的方式，能够在执行步骤b之前抑制在SiN膜上形成自然氧化膜(界面杂质)。
(j)在使用上述的各种含有第1元素的气体、含N气体、含O气体、含H气体、非活性气体的情况下，同样地也能够获得上述效果。
＜本公开文本的其他方式＞
在上述方式中，针对在步骤a中形成氮化膜、在步骤b中使氮化膜氧化而形成氧化膜的例子进行了说明。然而，本公开文本不限于此。关于本方式的在晶片200上形成规定膜厚的氧化膜的其他成膜处理顺序例，主要使用图6、图7的(a)～图7的(c)进行说明。需要说明的是，本方式中，以下主要对与上述方式不同的处理步骤、处理条件进行说明，关于相同的处理步骤、处理条件，省略说明。
在本方式的成膜处理顺序中，进行下述步骤：
通过在不含氧的气氛下向处理室内的晶片200供给含有第1元素的气体，从而在晶片200上形成含有第1元素的膜的步骤c；和
通过向晶片200供给含氧气体，从而使含有第1元素的膜氧化而形成氧化膜的步骤d，
在步骤d中，根据含有第1元素的膜的厚度来选择不同的晶片200的温度。
在本方式的成膜处理顺序中，
在步骤c中，将进行向晶片200供给含有第1元素的气体的步骤的循环执行规定次数(n次，n为1以上的整数)，作为含有第1元素的膜，形成第1元素单质膜(以下，有时简称为单质膜)。
另外，在本方式的成膜处理顺序中，
在步骤d中，向处于减压下(低于大气压的压力下)的处理室201内的晶片200同时供给含O气体和含H气体，使第1元素单质膜氧化而形成含有第1元素的氧化膜(以下，有时简称为氧化膜)。
本说明书中，方便起见，有时也将上述的成膜处理顺序如下示出。
含有第1元素的气体×n→(含O气体+含H气体)
通过与上述方式同样的处理步骤，将晶片200搬入处理室201内，进行处理室201内的压力调节及温度调节。
(第1元素单质膜形成)
然后，通过与上述方式同样的处理步骤，向处理室201内的晶片200供给含有第1元素的气体。
作为本步骤的处理条件，可示例：
含有第1元素的气体供给流量：10～500sccm、优选为100～400sccm
非活性气体供给流量(每个气体供给管)：500～1500sccm
各气体供给时间：1～300秒、优选为10～120秒
处理温度(晶片200的温度)：300～550℃、优选为400～550℃
处理压力(处理室201内的压力)：10～13300Pa、优选为300～1330Pa。
本步骤中，在作为含有第1元素的气体使用例如作为含Si气体的氯硅烷系气体的情况下，与上述方式同样地，在晶片200上形成作为含有第1元素的层的含Si层。另外，作为含有第1元素的气体，也可以使用上述方式中示例的其他含有第1元素的气体。
在形成含Si层后，通过与上述方式同样的处理步骤，停止含有第1元素的气体向处理室201内的供给。然后，通过与上述方式同样的处理步骤，对处理室201内进行真空排气，将残留于处理室201内的气体等从处理室201内排除(吹扫)。需要说明的是，在上述方式中，作为用于将残留于处理室201内的气体等从处理室201内排除的吹扫气体，使用了非活性气体，但也可以代替非活性气体、或与非活性气体一起使用H2气体作为吹扫气体。
[实施规定次数的循环]
通过将进行上述步骤的循环执行规定次数(n次，n为1以上的整数)，从而如图7的(b)所示，能够以晶片200的表面作为基底，在该基底上形成规定厚度的Si膜。需要说明的是，步骤c中形成的作为第1元素单质膜的Si膜在后述的步骤d中被氧化，由此以规定的比例膨胀，转变为作为含有第1元素的氧化膜的SiO膜。在步骤c中，优选考虑这一点、即Si膜的膨胀比例，根据要在步骤d中形成的SiO膜的目标膜厚进行逆运算，确定Si膜的膜厚。
在向晶片200上形成所期望厚度的Si膜的处理完成后，以处理室201内的压力成为低于大气压的规定压力的方式，调节APC阀244(压力调节)。另外，以使处理室201内的晶片200的温度成为规定的温度的方式，调节加热器207的输出功率(温度调节)。
(含有第1元素的氧化膜形成)
然后，向处理室201内的晶片200、即形成于晶片200上的作为含有第1元素的单质膜的Si膜，供给含O气体、含H气体。
作为本步骤的处理条件，可示例与上述方式的含有第1元素的氧化膜形成步骤中的处理条件同样的处理条件。
通过在上述条件下向晶片200供给含O气体、含H气体，从而如图7的(c)所示，使形成于晶片200上的作为第1元素单质膜的Si膜转变为作为含有第1元素的氧化膜的SiO膜。
另外，在上述条件下使Si膜氧化而转变为SiO膜时，Si膜在氧化过程中引入O，由此以规定的比例(膨胀比例)膨胀。因此，通过进行步骤d而形成的SiO膜成为具有比氧化处理前的Si膜(通过进行步骤c而形成的Si膜)更大的膜厚的膜。例如，在将通过进行步骤c而形成的Si膜的厚度设为
Figure BDA0004113505750000221
的情况下，通过在上述的处理条件下进行步骤d而形成的SiO膜的厚度成为乘以其膨胀比例(2倍左右)的厚度、即
Figure BDA0004113505750000231
左右的厚度。
需要说明的是，在将通过进行步骤c而形成的Si膜的厚度设为
Figure BDA0004113505750000232
的情况下，作为本步骤中可选择的处理温度，如上文所述，例如为300℃以上且小于800℃。尤其在将Si膜的厚度设为
Figure BDA0004113505750000233
的情况下，作为本步骤中可选择的处理温度，如上文所述，优选为300℃以上且小于600℃。
在Si膜向SiO膜的转变结束后，通过与上述方式同样的处理步骤，停止含O气体、含H气体向处理室201内的供给。
在向晶片200上形成所期望厚度的SiO膜的处理完成后，通过与上述方式同样的处理步骤，将残留于处理室201内的气体、反应副产物从处理室201内除去，将处理完成的晶片200搬出至反应管203的外部。
在本方式中，也能够获得与上述方式同样的效果。
＜本公开文本的其他方式＞
以上，具体地说明了本公开文本的方式。然而，本公开文本不限于上述方式，可以在不超出其主旨的范围内进行各种变更。
在上述方式中，针对在步骤b中使氮化膜中包含的N从膜中全部脱离从而使氮化膜转变为氧化膜的例子进行了说明，但本公开文本不限于此。例如，在步骤b中，也可以使氮化膜中包含的N以规定的比例残留而形成氧氮化膜(例如硅氧氮化膜(SiON膜))。通过这样的方式，也能够获得与上述方式同样的效果。
另外，在上述方式中，针对例如在步骤a中形成氮化膜、在步骤b中使氮化膜氧化而形成氧化膜的例子进行了说明，但本公开文本不限于此。例如，也可以在步骤a中在晶片200上形成碳化膜(例如硅碳化膜(SiC膜))，在步骤b中使碳化膜氧化而形成氧碳化膜(例如硅氧碳化膜(SiOC膜))。另外，也可以在步骤a中形成碳氮化膜(例如硅碳氮化膜(SiCN膜))，在步骤b中使碳氮化膜氧化而形成碳氧氮化膜(例如硅碳氧氮化膜(SiOCN膜))。通过这样的方式，也能够获得与上述方式同样的效果。
另外，本公开文本也能够合适地应用于在晶片200上形成包含铝(Al)、铪(Hf)、锆(Zr)、钛(Ti)等金属元素的氧化膜、即金属系氧化膜的情况。即，本公开文本也能够合适地应用于在晶片200上形成铝氧化膜(AlO膜)、铪氧化膜(HfO膜)、锆氧化膜(ZrO膜)、钛氧化膜(TiO膜)等的情况。在这样的情况下，也能够获得与上述方式同样的效果。
另外，在上述方式中，针对在步骤b中向晶片200同时供给含O气体和含H气体作为氧化气体的例子进行了说明，但本公开文本不限于此。例如，也可以在步骤b中向晶片200单独供给上述的含O气体而不供给含H气体，由此使含有第1元素的氮化膜、第1元素单质膜等含有第1元素的膜氧化。另外，也可以对含O气体进行等离子体激发，使用包含O的活性种进行氧化。但是，从能够以强的氧化力进行氧化处理这样的观点考虑，如上述方式这样向晶片200同时供给含O气体和含H气体的方式是优选的。
各处理中使用的制程根据处理内容单独准备，预先经由电通信线路、外部存储装置123储存在存储装置121c内是优选的。并且，优选在开始各处理时，CPU121a根据处理内容从储存于存储装置121c内的多个制程中适当选择合适的制程。由此，能够在1台衬底处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。另外，能够减轻操作者的负担，避免操作失误并且能够迅速开始各处理。
上述制程不限于新创建的情况，例如，也可以通过变更已安装于衬底处理装置中的现有制程来准备。在变更制程的情况下，也可以将变更后的制程经由电通信线路、记录有相应制程的记录介质安装在衬底处理装置中。另外，也可以对现有衬底处理装置所具备的输入输出装置122进行操作，直接对已安装在衬底处理装置中的现有制程进行变更。
在上述方式中，对使用一次处理多张衬底的分批式衬底处理装置形成膜的例子进行了说明。本公开文本不限于上述方式，例如也能够合适地应用于使用一次处理一张或几张衬底的单片式衬底处理装置形成膜的情况。另外，在上述方式中，对使用具有热壁型处理炉的衬底处理装置形成膜的例子进行了说明。本公开文本不限于上述方式，也能够合适地应用于使用具有冷壁型处理炉的衬底处理装置形成膜的情况。
在使用上述衬底处理装置的情况下，也能够利用与上述方式同样的处理步骤、处理条件进行各处理，可获得与上述方式同样的效果。
上述方式可以适当组合而使用。此时的处理步骤、处理条件例如可以与上述方式的处理步骤、处理条件同样。
实施例
作为实施例，使用图1所示的衬底处理装置，利用与上述方式的衬底处理同样的处理步骤、处理条件，在步骤a中，在晶片上形成SiN膜，在步骤b中，将SiN膜氧化而形成作为氧化的SiO膜。在形成SiO膜时，在多次的规定时机测定SiN膜的氧化量(氧化膜厚)。将其结果示于图8。需要说明的是，在步骤a中，作为含有第1元素的气体即氯硅烷系气体，使用HCDS气体，作为含N气体，使用NH3气体，在步骤b中，作为含O气体，使用O2气体，作为含H气体，使用H2气体。
图8是按处理温度示例向形成有SiN膜的晶片供给O2气体、H2气体的时间(以下，有时简称为“供给时间”)、与供给时间处的SiN膜的氧化量(氧化膜厚)的关系的图。图8的横轴以[min]示出供给时间。图8的纵轴以
Figure BDA0004113505750000251
示出SiN膜的氧化量(氧化膜厚)。
图8中，●示出处理温度为400℃时的、规定的供给时间内的SiN膜的氧化量。▲示出处理温度为500℃时的、规定的供给时间内的SiN膜的氧化量。■示出处理温度为600℃时的、规定的供给时间内的SiN膜的氧化量。◆示出处理温度为700℃时的、规定的供给时间处的SiN膜的氧化量。
具体而言，例如，处理温度为400℃时，若供给时间到达100min附近，则SiN膜的氧化量达到约
Figure BDA0004113505750000261
供给时间为175min附近的SiN膜的氧化量为约
Figure BDA0004113505750000262
因此，供给时间100～175min中的每单位时间的SiN膜的氧化膜厚为
Figure BDA0004113505750000263
为
Figure BDA0004113505750000264
以下。因此可以认为，在供给时间到达100min附近的时间点，氧化反应饱和。因此，使膜厚
Figure BDA0004113505750000265
的SiN膜氧化时，优选选择400℃的处理温度。通过选择400℃，从而能够在供给时间到达100min附近的时间点使SiN膜的遍及厚度方向的整体氧化，并且氧化反应饱和，因此即使不进行严格的供给时间的管理，也能够抑制晶片的氧化。另外，如此，能够充分地获取供给时间，因此能够在晶片的表面整个区域均匀地形成SiO膜。
另外，例如，处理温度为500℃时，若供给时间到达125min附近，则SiN膜的氧化量达到约
Figure BDA0004113505750000266
供给时间为175min附近的SiN膜的氧化量为约
Figure BDA0004113505750000267
因此，供给时间175～125min中的每单位时间的SiN膜的氧化膜厚为
Figure BDA0004113505750000268
为
Figure BDA0004113505750000269
以下。因此可以认为，在供给时间到达125min附近的时间点，氧化反应饱和。因此，使膜厚
Figure BDA00041135057500002610
的SiN膜氧化时，优选选择500℃的处理温度。通过选择500℃，从而能够在供给时间到达125min附近的时间点使SiN膜的遍及厚度方向的整体氧化，并且氧化反应饱和，因此即使不进行严格的供给时间的管理，也能够抑制晶片的氧化。另外，如此，能够充分地获取供给时间，因此能够在晶片的表面整个区域均匀地形成SiO膜。
另外，例如，处理温度为600℃时，若供给时间到达125min附近，则SiN膜的氧化量达到约
Figure BDA00041135057500002611
供给时间为175min附近的SiN膜的氧化量为约
Figure BDA00041135057500002612
因此，供给时间175～125min中的每单位时间的SiN膜的氧化膜厚为
Figure BDA00041135057500002613
为
Figure BDA00041135057500002614
以下。因此可以认为，在供给时间到达125min附近的时间点，氧化反应饱和。因此，使膜厚
Figure BDA00041135057500002615
的SiN膜氧化时，优选选择600℃的处理温度。通过选择600℃，从而能够在供给时间到达125min附近的时间点使SiN膜的遍及厚度方向的整体氧化，并且氧化反应饱和，因此即使不进行严格的供给时间的管理，也能够抑制晶片的氧化。另外，如此，能够充分地获取供给时间，因此能够在晶片的表面整个区域均匀地形成SiO膜。
另外，例如，处理温度为700℃时，若供给时间到达125min附近，则SiN膜的氧化量达到约
Figure BDA0004113505750000271
供给时间为175min附近的SiN膜的氧化量为约
Figure BDA0004113505750000272
因此，供给时间175～125min中的每单位时间的SiN膜的氧化膜厚为
Figure BDA0004113505750000273
为
Figure BDA0004113505750000274
以上。因此可知，使膜厚
Figure BDA0004113505750000275
的SiN膜氧化时，作为处理温度，优选选择低于700℃、高于600℃的温度。
附图标记说明
200晶片(衬底)

Claims (18)

1.半导体器件的制造方法，其具有：
(a)通过在不含氧的气氛下向处理室内的衬底供给含有第1元素的气体，从而在所述衬底上形成含有第1元素的膜的工序；和
(b)通过向所述衬底供给含氧气体，从而使所述含有第1元素的膜氧化而形成氧化膜的工序，
在(b)中，根据所述含有第1元素的膜的厚度来选择不同的所述衬底的温度。
2.如权利要求1所述的半导体器件的制造方法，其中，在(b)中，选择所述含有第1元素的膜的遍及厚度方向的整体被氧化的温度。
3.如权利要求1所述的半导体器件的制造方法，其中，在(b)中，选择使所述含有第1元素的膜的遍及厚度方向的整体氧化、并且不使所述衬底与所述含有第1元素的膜的界面氧化的温度。
4.如权利要求1～3中任一项所述的半导体器件的制造方法，其中，在(b)中，选择在使所述含有第1元素的膜的遍及厚度方向的整体氧化的时间点氧化反应饱和的温度。
5.如权利要求4所述的半导体器件的制造方法，其中，直至所述含有第1元素的膜的整体的氧化反应饱和的时间点为止持续进行(b)。
6.如权利要求1～5中任一项所述的半导体器件的制造方法，其中，直至每单位时间的所述含有第1元素的膜的氧化膜厚的增加速度成为
Figure FDA0004113505730000011
以下为止持续进行(b)。
7.如权利要求1～6中任一项所述的半导体器件的制造方法，其中，以在(b)中通过使所述含有第1元素的膜氧化而膨胀所形成的所述氧化膜成为所期望的膜厚的方式，确定(a)中的所述含有第1元素的膜的膜厚。
8.如权利要求1～7中任一项所述的半导体器件的制造方法，其中，在(a)中，所述含有第1元素的膜形成于未形成氧化膜的所述衬底的表面。
9.如权利要求1～8中任一项所述的半导体器件的制造方法，其中，在(a)中，作为所述含有第1元素的气体，使用第1元素为硅的气体。
10.如权利要求9所述的半导体器件的制造方法，其中，在(a)中，作为所述含有第1元素的膜，形成硅氮化膜。
11.如权利要求9所述的半导体器件的制造方法，其中，在(a)中，作为所述含有第1元素的膜，形成硅膜。
12.如权利要求11所述的半导体器件的制造方法，其中，在(b)中，作为所述氧化膜，形成硅氧化膜。
13.如权利要求10所述的半导体器件的制造方法，其中，在(b)中，作为所述氧化膜，形成硅氧氮化膜。
14.如权利要求9所述的半导体器件的制造方法，其中，在(a)中，作为所述含有第1元素的膜，形成硅碳化膜或硅碳氮化膜。
15.如权利要求14所述的半导体器件的制造方法，其中，在(b)中，作为所述氧化膜，形成硅氧碳化膜或硅碳氧氮化膜。
16.如权利要求1～15中任一项所述的半导体器件的制造方法，其中，在(b)中，向处于减压下的所述处理室内的所述衬底供给所述含氧气体和含氢气体。
17.衬底处理装置，其具有：
处理衬底的处理室；
第1气体供给部，其向所述处理室内供给含有第1元素的气体；
第2气体供给部，其向所述处理室内供给含氧气体；和
控制部，其构成为能够以下述方式控制所述第1气体供给部和所述第2气体供给部，该方式包括：在所述处理室中，(a)通过在不含氧的气氛下向所述衬底供给所述含有第1元素的气体，从而在所述衬底上形成含有第1元素的膜的处理；和(b)通过向所述衬底供给所述含氧气体，从而使所述含有第1元素的膜氧化而形成氧化膜的处理，其中，在(b)中，根据所述含有第1元素的膜的厚度来选择不同的所述衬底的温度。
18.程序，其利用计算机使衬底处理装置执行下述步骤，所述步骤包括：
(a)通过在不含氧的气氛下向处理室内的衬底供给含有第1元素的气体，从而在所述衬底上形成含有第1元素的膜的步骤；和
(b)通过向所述衬底供给含氧气体，从而使所述含有第1元素的膜氧化而形成氧化膜的步骤，
在(b)中，根据所述含有第1元素的膜的厚度来选择不同的所述衬底的温度。
CN202080104355.9A 2020-09-24 2020-09-24 半导体器件的制造方法、衬底处理装置及程序 Pending CN116114050A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/035958 WO2022064586A1 (ja) 2020-09-24 2020-09-24 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (1)

Publication Number Publication Date
CN116114050A true CN116114050A (zh) 2023-05-12

Family

ID=80844609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080104355.9A Pending CN116114050A (zh) 2020-09-24 2020-09-24 半导体器件的制造方法、衬底处理装置及程序

Country Status (7)

Country Link
US (1) US20230215724A1 (zh)
EP (1) EP4220689A1 (zh)
JP (1) JP7349033B2 (zh)
KR (1) KR20230042318A (zh)
CN (1) CN116114050A (zh)
TW (1) TW202229616A (zh)
WO (1) WO2022064586A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006814A (ja) * 2002-04-26 2004-01-08 Matsushita Electric Ind Co Ltd 抵抗変化材料の製造方法およびセンサ
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6199570B2 (ja) 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6091940B2 (ja) 2013-03-11 2017-03-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6457101B2 (ja) * 2015-09-17 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2018055674A1 (ja) 2016-09-20 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
WO2022064586A1 (ja) 2022-03-31
JP7349033B2 (ja) 2023-09-21
JPWO2022064586A1 (zh) 2022-03-31
KR20230042318A (ko) 2023-03-28
TW202229616A (zh) 2022-08-01
EP4220689A1 (en) 2023-08-02
US20230215724A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN112117182B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20190028326A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP7149407B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7076490B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230093981A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102154114B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN113113284B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20230307225A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN116057677A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN117747474A (zh) 基板处理方法、半导体装置的制造方法、记录介质及基板处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination