KR102154114B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102154114B1
KR102154114B1 KR1020190071202A KR20190071202A KR102154114B1 KR 102154114 B1 KR102154114 B1 KR 102154114B1 KR 1020190071202 A KR1020190071202 A KR 1020190071202A KR 20190071202 A KR20190071202 A KR 20190071202A KR 102154114 B1 KR102154114 B1 KR 102154114B1
Authority
KR
South Korea
Prior art keywords
substrate
sicl
gas
wafer
reactant
Prior art date
Application number
KR1020190071202A
Other languages
English (en)
Other versions
KR20190143383A (ko
Inventor
가츠요시 하라다
요시토모 하시모토
다츠루 마츠오카
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190143383A publication Critical patent/KR20190143383A/ko
Priority to KR1020200112230A priority Critical patent/KR102346410B1/ko
Application granted granted Critical
Publication of KR102154114B1 publication Critical patent/KR102154114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[과제] 기판 상에 형성되는 SiON막 또는 SiO막의 기판면 내 막 두께 균일성을 향상시킨다.
[해결 수단] (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써 상기 기판의 표면에 NH 종단을 형성하는 공정과, (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 공정과, (c) 상기 기판에 대하여 O를 포함하는 제2 반응체를 공급함으로써, 상기 SiCl 종단된 SiN층과 상기 제2 반응체를 반응시키는 공정을, 상기 SiCl4가 기상 분해되지 않는 조건 하에서 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, O 및 N을 포함하는 막, 또는 Si 및 O를 포함하는 막을 형성한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에, 실리콘(Si)과 질소(N)와 산소(O)를 포함하는 막, 즉, 실리콘 산질화막(SiON막)을 형성하는 처리가 행해지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2010-050425호 공보
본 발명은, 기판 상에 형성되는 SiON막 또는 SiO막의 기판면 내 막 두께 균일성을 향상시키는 것을 목적으로 한다.
본 발명의 일 양태에 의하면,
(a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써 상기 기판의 표면에 NH 종단을 형성하는 공정과,
(b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 공정과,
(c) 상기 기판에 대하여 O를 포함하는 제2 반응체를 공급함으로써, 상기 SiCl 종단된 SiN층과 상기 제2 반응체를 반응시키는 공정
을, 상기 SiCl4가 기상 분해되지 않는 조건 하에서 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, O 및 N을 포함하는 막, 또는 Si 및 O를 포함하는 막을 형성하는 기술이 제공된다.
본 발명에 의하면, 기판 상에 형성되는 SiON막 또는 SiO막의 기판면 내 막 두께 균일성을 향상시키는 것이 가능해진다.
도 1은 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 나타내는 도면이다.
도 5의 (A)는 제1 반응체가 공급된 후의 기판의 표면의 부분 확대도를, (B)는 원료가 공급된 후의 기판의 표면의 부분 확대도를, (C)는 제2 반응체가 공급된 후의 기판의 표면의 부분 확대도를 각각 도시하는 도면이다.
도 6은 원료가 공급되었을 때의 기판의 표면의 상태를 도시하는 모델도이다.
도 7은 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 나타내는 도면이다.
도 8은 기판 상에 형성된 SiON막의 기판면 내 막 두께 균일성의 평가 결과를 나타내는 도면이다.
도 9의 (A)는 기판 상에 형성된 SiON막의 막 조성의 평가 결과를, (B)는 (A)의 기판 상에 형성된 SiON막의 가공 내성의 평가 결과를 각각 나타내는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대하여 주로 도 1 내지 도 6을 이용하여 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의하여 구성되며, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행해진다.
처리실(201) 내에는, 노즐(249a, 249b)이 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는 가스류의 상류측으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b), 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는 가스 공급관(232c)이 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232c, (232d, 232e)에는 가스류의 상류측으로부터 순서대로, MFC(241c, 241d, 241e) 및 밸브(243c, 243d, 243e)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의, 평면으로 보아 원환형 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 배열 방향 상방을 향하여 직립하도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향하여 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는 원료(원료 가스)로서, 예를 들어 Si와 염소(Cl)를 포함하는 클로로실란계 가스가 MFC(241a), 밸브(243a), 노즐(249a)을 통하여 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화시킴으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등을 말한다. 클로로실란계 가스로서는, 예를 들어 테트라클로로실란(SiCl4) 가스를 이용할 수 있다. SiCl4 가스는 1분자 중에 Si와 Cl의 화학 결합(Si-Cl 결합)을 4개 포함하고 있다.
가스 공급관(232b)으로부터는 제1 반응체(질화제)로서, 예를 들어 질소(N)와 수소(H)를 포함하는 질화 수소계 가스가 MFC(241b), 밸브(243b), 노즐(249b)을 통하여 처리실(201) 내에 공급된다. 질화 수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 이용할 수 있다. NH3 가스는 1분자 중에 N과 H의 화학 결합(N-H 결합)을 3개 포함하고 있다.
가스 공급관(232c, 232d)으로부터는 불활성 가스로서의 질소(N2) 가스가 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통하여 처리실(201) 내에 공급된다. N2 가스는 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232e)으로부터는 제2 반응체(산화제)로서, 예를 들어 산소(O)를 포함하는 산화 가스가 MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통하여 처리실(201) 내에 공급된다. 산화 가스로서는, 예를 들어 산소(O2) 가스를 이용할 수 있다.
주로 가스 공급관(232a), MFC(241a), 밸브(243a)에 의하여 원료 공급계가 구성된다. 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의하여 제1 반응체 공급계가 구성된다. 주로 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의하여 불활성 가스 공급계가 구성된다. 주로 가스 공급관(232e), MFC(241e), 밸브(243e)에 의하여 제2 반응체 공급계가 구성된다.
전술한 각종 공급계 중 어느 것 또는 모든 공급계는, 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e)의 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내로의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의하여 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은 일체형 또는 분할형 집적 유닛으로서 구성되어 있으며, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245), 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의하여 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로 배기관(231), 압력 센서(245), APC 밸브(244)에 의하여 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개체로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의하여 구성되며, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 시일 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의하여 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는 복수 매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의하여 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의하여 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의하여 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 상태를 조정함으로써 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 통하여 CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에 있어서의 각 수순을 컨트롤러(121)로 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여 간단히 프로그램이라고도 한다. 또한 프로세스 레시피를 간단히 레시피라고도 한다. 본 명세서에 있어서 프로그램이라는 용어를 이용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의하여 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는 전술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는, APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 전술한 프로그램을 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광 자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여 간단히 기록 매체라고도 한다. 본 명세서에 있어서 기록 매체라는 용어를 이용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은, 외부 기억 장치(123)를 이용하지 않고 인터넷이나 전용 회선 등의 통신 수단을 이용하여 행해도 된다.
(2) 기판 처리 공정
전술한 기판 처리 장치를 이용하여, 반도체 장치의 제조 공정 일 공정으로서 기판으로서의 웨이퍼(200) 상에 SiON막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대하여 도 4를 이용하여 설명한다. 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의하여 제어된다.
도 4에 나타내는 성막 시퀀스에서는,
웨이퍼(200)에 대하여 N 및 H를 포함하는 제1 반응체로서 NH3 가스를 공급함으로써 웨이퍼(200)의 표면에 NH 종단을 형성하는 스텝 A와,
웨이퍼(200)에 대하여 N 및 H를 포함하는 제1 반응체로서 NH3 가스를 공급함으로써 웨이퍼(200)의 표면에 NH 종단을 형성하는 스텝 B와,
웨이퍼(200)에 대하여 원료로서 SiCl4 가스를 공급함으로써, 웨이퍼(200)의 표면에 형성된 NH 종단과 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 스텝 C와,
웨이퍼(200)에 대하여 O를 포함하는 제2 반응체로서 O2 가스를 공급함으로써, SiCl 종단된 SiN층과 O2 가스를 반응시키는 스텝 D를 행한다.
구체적으로는, 전술한 스텝 A를 행한 후에, SiCl4가 기상 분해되지 않는 조건 하에서 전술한 스텝 B와 스텝 C와 스텝 D를 비동시에 행하는 사이클을 소정 횟수 행한다. 이것에 의하여 웨이퍼(200) 상에 SiON막을 형성한다. 또한 도 4에서는 스텝 A, B, C, D의 실시 기간을 각각 A, B, C, D로 표시하고 있다.
본 명세서에서는, 도 4에 나타내는 성막 시퀀스를 편의상 이하와 같이 나타내는 경우도 있다. 여기서 P는, 웨이퍼(200)에 대하여 퍼지 가스를 공급하여, 웨이퍼(200) 상에 잔류하는 가스 등을 배제하는 퍼지 스텝을 의미한다. 이하의 다른 실시 형태 등의 설명에 있어서도 마찬가지의 표기를 이용한다.
NH3→P→(NH3→P→SiCl4→P→O2→P)×n ⇒ SiON
본 명세서에 있어서 「웨이퍼」라는 용어를 이용한 경우에는, 웨이퍼 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에 있어서 「웨이퍼의 표면」이라는 용어를 이용한 경우에는, 웨이퍼 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에 있어서 「웨이퍼 상에 소정의 층을 형성한다」고 기재한 경우에는, 웨이퍼 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에 있어서 「기판」이라는 용어를 이용한 경우도, 「웨이퍼」라는 용어를 이용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의하여 들어올려져 처리실(201) 내로 반입(보트 로드)된다. 이 상태에서 시일 캡(219)은, O링(220)을 통하여 반응관(203)의 하단을 시일한 상태로 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 처리 압력(진공도)으로 되도록 진공 펌프(246)에 의하여 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되며, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(성막 온도)로 되도록 히터(207)에 의하여 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 상태가 피드백 제어된다. 또한 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료되기까지의 동안에는 계속해서 행해진다.
(성막 처리)
그 후, 이하의 스텝 A 내지 D를 순차적으로 실시한다.
[스텝 A]
이 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b)를 개방하여 가스 공급관(232b) 내에 NH3 가스를 흘린다. NH3 가스는 MFC(241b)에 의하여 유량 조정되어 노즐(249b)을 통하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 NH3 가스가 공급된다. 이때, 밸브(243c, 243d)를 개방하여 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에 있어서의 처리 조건으로서는,
NH3 가스 공급 유량: 100 내지 10000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 30분
처리 온도: 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃
처리 압력: 1 내지 4000㎩, 바람직하게는 20 내지 1333㎩
이 예시된다. 또한 본 명세서에 있어서의 「300 내지 1000℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서 「300 내지 1000℃」란 「300℃ 이상 1000℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
성막 처리를 실시하기 전의 웨이퍼(200)의 표면에는 자연 산화막 등이 형성되어 있는 경우가 있다. 전술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 자연 산화막 등이 형성된 웨이퍼(200)의 표면에 NH 종단을 형성하는 것이 가능해진다. 웨이퍼(200)의 표면에 형성된 NH 종단을 H 종단과 동의로 파악할 수도 있다. 또한 본 스텝에 있어서의 웨이퍼(200)에 대한 NH3 가스의 공급, 웨이퍼(200)의 표면에 NH 종단을 형성하는 처리는 실질적인 성막 처리(스텝 B, C, D)보다도 전에 행해지는 점에서, 각각을 프리플로우, 전처리라고도 칭한다.
본 실시 형태와 같이, 웨이퍼(200)에 대한 NH3 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, NH 종단의 형성은, 웨이퍼(200)의 외주부에 있어서 선행하여 개시되고 웨이퍼(200)의 중앙부에 있어서는 개시가 지연되는 경향이 있다. 이 현상은, 웨이퍼(200)의 표면에, 트렌치나 홀 등의 오목부를 포함하는 패턴이 형성되어 있는 경우에 특히 현저해진다. 본 스텝에 있어서, NH3 가스의 공급 시간이 1분 미만으로 되면, 웨이퍼(200)의 외주부에 NH 종단을 형성할 수는 있어도 웨이퍼(200)의 중앙부에 NH 종단을 형성하는 것이 곤란해지는 경우가 있다(로딩 효과). NH3 가스의 공급 시간을 1분 이상의 시간으로 함으로써 NH 종단을 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐 균일하게, 즉, 대략 균등한 양 및 밀도로 형성하는 것이 가능해진다. 단, NH3 가스의 공급 시간이 30분을 초과하면, 웨이퍼(200)의 표면에 있어서의 NH 종단의 형성 반응이 포화된 상태에서 웨이퍼(200)에 대한 NH3 가스의 공급이 계속되는 경우가 있다. 그 결과, NH 종단의 형성에 기여하지 않는 NH3 가스의 사용량이 불필요하게 증가하여 가스 비용이 증가하는 경우가 있다. NH3 가스의 공급 시간을 30분 이하의 시간으로 함으로써 가스 비용의 증가를 억제하는 것이 가능해진다.
웨이퍼(200)에 대하여 NH3 가스를 프리플로우함으로써 웨이퍼(200)의 표면에 NH 종단을 형성한 후, 밸브(243b)를 폐쇄하여 처리실(201) 내로의 NH3 가스의 공급을 정지한다. 그리고 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하여 처리실(201) 내에 퍼지 가스로서 N2 가스를 공급한다(퍼지 스텝). 퍼지 스텝에 있어서의 처리 압력은, 예를 들어 1 내지 100㎩의 압력으로 하고, N2 가스의 공급 유량은, 예를 들어 10 내지 10000sccm의 유량으로 한다.
제1 반응체로서는 NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화 수소계 가스를 이용할 수 있다.
불활성 가스로서는 N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 이용할 수 있다. 이 점은 후술하는 스텝 B, C, D에 있어서도 마찬가지이다.
[스텝 B]
이 스텝에서는 스텝 A와 마찬가지로 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를 스텝 A에 있어서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는 MFC(241b)에 의하여 유량 제어되어 노즐(249b)을 통하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 NH3 가스가 공급된다.
본 스텝에 있어서의 처리 조건으로서는,
NH3 가스 공급 시간: 1 내지 60초, 바람직하게는 1 내지 50초
가 예시된다. 다른 처리 조건은 스텝 A에 있어서의 처리 조건과 마찬가지로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써 스텝 A와 마찬가지로 웨이퍼(200)의 표면에 NH 종단이 형성되게 된다. 이들에 의하여, 후술하는 스텝 C에 있어서, 웨이퍼(200) 상에서 원하는 성막 반응을 진행시키는 것이 가능해진다. 도 5의 (A)에, NH 종단이 형성된 웨이퍼(200)의 표면의 부분 확대도를 도시한다. 웨이퍼(200)의 표면에 형성된 NH 종단을 H 종단과 동의로 파악할 수도 있다는 것은 전술한 바와 같다. 또한 1사이클째에 있어서의 스텝 B에서는, 스텝 A에서 행한, 웨이퍼(200)의 표면에 NH 종단을 형성하는 처리를 보완하게 된다. 2사이클째 이후에 있어서의 스텝 B에서는, 후술하는 SiON층의 표면에 NH 종단을 형성하는 처리를 행하게 된다.
웨이퍼(200)의 표면에 NH 종단을 형성한 후, 밸브(243b)를 폐쇄하여 처리실(201) 내로의 NH3 가스의 공급을 정지한다. 그리고 전술한 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
또한 본 스텝에서 이용하는 가스로서는 NH3 가스 외에, 전술한 스텝 A에서 예시한 각종 질화 수소계 가스를 이용할 수 있다. 또한 스텝 A와 스텝 B에서 서로 상이한 가스를 이용해도 된다. 예를 들어 스텝 A에서 NH3 가스를 이용하고 스텝 B에서 N2H2 가스를 이용해도 된다.
[스텝 C]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200)의 표면에 형성된 NH 종단에 대하여 SiCl4 가스를 공급한다. 구체적으로는, 밸브(243a, 243c, 243d)의 개폐 제어를 스텝 A에 있어서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. SiCl4 가스는 MFC(241a)에 의하여 유량 제어되어 노즐(249a)을 통하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 SiCl4 가스가 공급된다.
본 스텝에 있어서의 처리 조건으로서는,
SiCl4 가스 공급 유량: 10 내지 2000sccm, 바람직하게는 100 내지 1000sccm
SiCl4 가스 공급 시간: 60 내지 180초, 바람직하게는 60 내지 120초
처리 온도: 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃
처리 압력: 1 내지 2000㎩, 바람직하게는 20 내지 1333㎩
이 예시된다. 다른 처리 조건은 스텝 A에 있어서의 처리 조건과 마찬가지로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 SiCl4 가스를 공급함으로써, 웨이퍼(200)의 표면에 형성된 NH 종단과 SiCl4를 반응시키는 것이 가능해진다. 구체적으로는, 도 6에 도시되어 있는 바와 같이, SiCl4에 있어서의 Si-Cl 결합, 및 웨이퍼(200)의 표면에 형성된 NH 종단에 있어서의 N-H 결합을 각각 절단하는 것이 가능해진다. 그리고 SiCl4에 있어서의 Si-Cl 결합이 절단된 Si를, 웨이퍼(200)의 표면에 형성된 NH 종단에 있어서의 N-H 결합이 절단된 N에 결합시켜, Si-N 결합을 형성하는 것이 가능해진다. Si로부터 분리된 Cl, 및 N으로부터 분리된 H는 각각, HCl 등의 가스상 물질을 구성하고 웨이퍼(200)의 표면으로부터 탈리하여 배기관(231)으로부터 배기된다.
또한 본 스텝에서는, 전술한 반응의 과정에 있어서, SiCl4에 있어서의 Si-Cl 결합 중, Si-N 결합으로 변환되지 않은 Si-Cl 결합을 절단하는 일 없이 유지하는 것이 가능해진다. 즉, 본 스텝에서는, SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl을 결합시킨 상태에서, SiCl4에 있어서의 Si-Cl 결합이 절단된 Si를, 웨이퍼(200)의 표면에 형성된 NH 종단에 있어서의 N-H 결합이 절단된 N에 결합시키는 것이 가능해진다.
본 명세서에서는, 스텝 C에 있어서 웨이퍼(200)의 표면에서 진행되는 전술한 반응을 흡착 치환 반응이라고도 칭한다. 본 스텝에서는, 전술한 흡착 치환 반응을 진행시킴으로써 웨이퍼(200) 상에, Si 및 N을 포함하고 표면의 전역이 SiCl 종단된 층, 즉, SiCl 종단된 실리콘 질화층(SiN층)을 형성하는 것이 가능해진다. 도 5의 (B)에, SiCl 종단된 SiN층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 도시한다. 또한 도 5의 (B)에서는 편의상 Cl의 일부의 도시를 생략하고 있다. SiCl 종단된 SiN층은, SiCl 종단을 구성하는 Cl이 각각 입체 장해로서 작용하는 것 등에 의하여, 이 층의 형성 후에 웨이퍼(200)에 대한 SiCl4 가스의 공급을 더 계속하더라도 웨이퍼(200) 상으로의 추가적인 Si의 퇴적이 진행되지 않는 층으로 된다. 즉, SiCl 종단된 SiN층은, 추가적인 Si의 흡착 반응에 대하여 셀프 리미트가 걸리는 층으로 된다. 이 점에서 SiN층의 두께는 웨이퍼면 내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께로 된다. 또한 웨이퍼(200)의 표면에 형성된 SiCl 종단을 Cl 종단과 동의로 파악할 수도 있다.
본 스텝에 있어서의 처리 조건은, 처리실(201) 내에 공급된 SiCl4가 기상 분해(열분해)되지 않는 조건이다. 즉, 전술한 처리 조건은, 처리실(201) 내에 공급된 SiCl4가 기상 중에서 중간체를 발생시키지 않아, 기상 반응에 의한 웨이퍼(200) 상으로의 Si의 퇴적을 진행시키지 않는 조건이다. 달리 말하면, 전술한 처리 조건은, 웨이퍼(200) 상에 있어서 전술한 흡착 치환 반응만을 발생시킬 수 있는 조건이다. 본 스텝에 있어서의 처리 조건을 이와 같은 조건으로 함으로써, 웨이퍼(200) 상에 형성되는 SiN층을, 웨이퍼면 내 두께 균일성(이하, 단순히 면 내 두께 균일성이라고도 함)이 우수한 층으로 하는 것이 가능해진다.
또한 성막 온도(처리 온도)가 300℃ 미만으로 되면, 웨이퍼(200) 상에 SiN층이 형성되기 어려워져 웨이퍼(200) 상으로의 SiN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 곤란해지는 경우가 있다. 또한 웨이퍼(200) 상에 형성되는 SiN막 중에 Cl 등의 불순물이 많이 잔류하여 SiN막의 가공 내성이 저하되는 경우도 있다. 성막 온도를 300℃ 이상의 온도로 함으로써, 웨이퍼(200) 상으로의 SiN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 가능해진다. 또한 웨이퍼(200) 상에 형성되는 SiN막을, 불순물 농도가 낮고 가공 내성이 우수한 막으로 하는 것도 가능해진다. 성막 온도를 700℃ 이상의 온도로 함으로써 전술한 효과가 확실히 얻어지게 된다. 성막 온도를 750℃ 이상의 온도로 함으로써 전술한 효과가 보다 확실히 얻어지게 된다.
성막 온도가 1000℃를 초과하면, 처리실(201) 내에 있어서, 전술한 흡착 치환 반응 이외의 반응이 진행되는 경우가 있다. 예를 들어 SiCl4에 있어서의 Si-Cl 결합 중, Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되어, SiN층의 표면 전체를 SiCl 종단시키는 것이 곤란해지는 경우가 있다. 즉, SiN층을, 추가적인 Si의 흡착 반응에 대하여 셀프 리미트가 걸리는 층으로 하는 것이 곤란해지는 경우가 있다. 또한 처리실(201) 내에 공급된 SiCl4가 기상 분해(열분해)되어 중간체를 발생시켜, 기상 반응에 의한 웨이퍼(200) 상으로의 Si의 퇴적이 진행되는 경우가 있다. 이들 결과, 웨이퍼(200) 상에 형성되는 SiN층의 면 내 두께 균일성, 즉, SiN막의 기판면 내 막 두께 균일성(이하, 단순히 면 내 막 두께 균일성이라고도 함)의 저하를 초래하는 경우가 있다. 성막 온도를 1000℃ 이하의 온도로 함으로써, 여기서 설명한 과제를 해소하는 것이 가능해진다. 성막 온도를 900℃ 이하의 온도로 함으로써, 여기서 설명한 과제를 확실히 해소하는 것이 가능해진다. 성막 온도를 800℃ 이하의 온도로 함으로써, 여기서 설명한 과제를 보다 확실히 해소하는 것이 가능해진다.
이들 관점에서 성막 온도는 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃로 하는 것이 바람직하다. 또한 여기에 나타내는 온도 조건 중, 예를 들어 700 내지 900℃와 같은 비교적 높은 온도 조건은, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스나 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스 등의 클로로실란계 가스를 기상 분해시키는 온도 조건이다. 즉, 700 내지 900℃에서는, DCS 가스나 HCDS 가스로는 기상 분해되어 버려, 웨이퍼(200)에 대한 DCS 가스나 HCDS 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, 웨이퍼(200)의 외주부가 두꺼워져 중앙부까지 골고루 퍼지지 않아 막 두께의 균일성을 도모하는 것이 곤란해진다. 한편, SiCl4 가스는, DCS 가스나 HCDS 가스가 기상 분해되는 높은 온도 조건 하에서도 기상 분해되지 않는다. 따라서 SiCl4 가스는, 이와 같은 비교적 높은 온도대에서 성막 처리를 행하는 경우에 있어서, 웨이퍼(200) 상에 형성되는 SiN막의 막 두께 제어성을 높이는 것이 가능한 원료라 할 수 있다.
본 실시 형태와 같이, 웨이퍼(200)에 대한 SiCl4 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, SiN층의 형성은, 웨이퍼(200)의 외주부에 있어서 선행하여 개시되고 웨이퍼(200)의 중앙부에 있어서는 개시가 지연되는 경향이 있다. 이 현상은, 웨이퍼(200)의 표면에 전술한 패턴이 형성되어 있는 경우에 특히 현저해진다. 본 스텝에 있어서, SiCl4 가스의 공급 시간이 60초 미만으로 되면, 웨이퍼(200)의 외주부에 SiN층을 형성할 수는 있어도 웨이퍼(200)의 중앙부에 SiN층을 형성하는 것이 곤란해지는 경우가 있다. SiCl4 가스의 공급 시간을 60초 이상의 시간으로 함으로써 SiN층을 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐 대략 균일하게, 즉, 대략 균등한 두께 및 조성으로 형성하는 것이 가능해진다. 단, SiCl4 가스의 공급 시간이 180초를 초과하면, 웨이퍼(200)의 표면에 있어서의 SiN층의 형성 반응이 포화된 상태에서 웨이퍼(200)에 대한 SiCl4 가스의 공급이 계속되는 경우가 있다. 그 결과, SiN층의 형성에 기여하지 않는 SiCl4 가스의 사용량이 불필요하게 증가하여 가스 비용이 증가하는 경우가 있다. SiCl4 가스의 공급 시간을 180초 이하의 시간으로 함으로써 가스 비용의 증가를 억제하는 것이 가능해진다. SiCl4 가스의 공급 시간을 120초 이하의 시간으로 함으로써 가스 비용의 증가를 확실히 억제하는 것이 가능해진다.
웨이퍼(200) 상에 SiN층을 형성한 후, 밸브(243a)를 폐쇄하여 처리실(201) 내로의 SiCl4 가스의 공급을 정지한다. 그리고 전술한 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[스텝 D]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된, SiCl 종단된 SiN층에 대하여 O2 가스를 공급한다. 구체적으로는, 밸브(243e, 243c, 243d)의 개폐 제어를 스텝 A에 있어서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는 MFC(241e)에 의하여 유량 제어되어 노즐(249b)을 통하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 비플라스마 여기 상태의 O2 가스가 공급된다. 즉, 논플라스마의 분위기 하에서 열 여기된 O2 가스가 웨이퍼(200)의 측방으로부터 웨이퍼(200)에 대하여 공급된다.
본 스텝에 있어서의 처리 조건으로서는,
O2 가스 공급 유량: 100 내지 10000sccm
O2 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
가 예시된다. 다른 처리 조건은 스텝 A에 있어서의 처리 조건과 마찬가지로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 스텝 C에서 웨이퍼(200) 상에 형성된, SiCl 종단된 SiN층의 적어도 일부를 개질(산화)시킬 수 있다. 즉, O2 가스에 포함되어 있던 O성분의 적어도 일부를, SiCl 종단된 SiN층에 첨가시켜, SiCl 종단된 SiN층 중에 Si-O 결합을 형성할 수 있다. SiCl 종단된 SiN층이 개질(산화)됨으로써 웨이퍼(200) 상에, Si, O 및 N을 포함하는 층인 실리콘 산질화층(SiON층)이 형성된다. 도 5의 (C)에, SiON층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 도시한다. 또한 O2 가스의 공급 시간을 조정함으로써 SiON층 중의 N 농도를 조정할 수 있다.
SiON층을 형성할 때, SiCl 종단된 SiN층에 포함되어 있던 Cl은, O2 가스에 의한 개질 반응의 과정에 있어서, 적어도 Cl을 포함하는 가스상 물질을 구성하고 처리실(201) 내로부터 배출된다. 즉, SiCl 종단된 SiN층 중의 Cl 등의 불순물은, SiCl 종단된 SiN층 안으로부터 빼내지거나 탈리하거나 함으로써, SiCl 종단된 SiN층으로부터 분리되게 된다. 즉, Cl 등의 불순물이 SiN층으로부터 분리되어 NHxCly, NOx 등의 가스상 물질을 구성하고, 웨이퍼(200)로부터 탈리하여 배기관(231)으로부터 배기된다. 이것에 의하여 SiON층은, SiCl 종단된 SiN층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiON층이 형성된 후, 밸브(243e)를 폐쇄하여 처리실(201) 내로의 O2 가스의 공급을 정지한다. 그리고 전술한 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 반응체로서는 O2 가스 외에, 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 수증기(H2O 가스) 등의, 비플라스마 여기 상태의 O 함유 가스를 이용할 수 있다.
[소정 횟수 실시]
스텝 A를 행한 후, 스텝 B, C, D를 비동시에, 즉, 동기시키는 일 없이 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써 웨이퍼(200) 상에 소정 막 두께의 SiON막을 형성할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉, 스텝 B, C, D를 비동시에 행하는 사이클을 1회 행할 때에 형성되는 SiON층의 두께를 원하는 막 두께보다도 작게 하여, SiON층을 적층함으로써 형성되는 SiON막의 막 두께가 원하는 막 두께로 되기까지 전술한 사이클을 복수 회 반복하는 것이 바람직하다.
또한 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하기 위해서는, 스텝 C에 있어서의 SiCl4 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서 형성되는 SiN층의 두께가, 웨이퍼(200)의 외주부에서 형성되는 SiN층의 두께와 동일한 정도로 되는 시간으로 하는 것이 바람직하다. 달리 말하면, 스텝 C에 있어서의 SiCl4 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서, 웨이퍼(200)의 표면에 형성된 NH 종단과 SiCl4 가스 사이에서 발생하는 흡착 치환 반응의 양이, 웨이퍼(200)의 외주부에서, 웨이퍼(200)의 표면에 형성된 NH 종단과 SiCl4 가스 사이에서 발생하는 흡착 치환 반응의 양과 동일한 정도로 되는 시간으로 하는 것이 바람직하다. 예를 들어 스텝 C에 있어서의 SiCl4 가스의 공급 시간을 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 함으로써, 여기서 설명한 작용 효과를 확실히 얻는 것이 가능해진다.
또한 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하기 위해서는, 스텝 A에 있어서의 NH3 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서 형성되는 NH 종단의 양이나 밀도가, 웨이퍼(200)의 외주부에서 형성되는 NH 종단의 양이나 밀도와 동일한 정도로 되는 시간으로 하는 것이 바람직하다. 예를 들어 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 함으로써, 여기서 설명한 작용 효과를 확실히 얻는 것이 가능해진다. 또한, 예를 들어 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 C에 있어서의 SiCl4 가스의 공급 시간보다도 길게 함으로써, 전술한 작용 효과를 보다 확실히 얻는 것이 가능해진다.
이들 관점에서 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 C에 있어서의 SiCl4 가스의 공급 시간보다도 길게 하고, 스텝 C에 있어서의 SiCl4 가스의 공급 시간을 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 하는 것이 바람직하다. 또한 스텝 D에 있어서의 O2 가스의 공급 시간을 스텝 A에 있어서의 NH3 가스의 공급 시간보다도 짧고, 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 하는 것이 바람직하다. 스텝 A, B, C, D에 있어서의 각종 가스의 공급 시간을 이와 같은 밸런스로 되도록 설정함으로써, 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 매우 우수한 막으로 하는 것이 가능해진다.
(애프터 퍼지 및 대기압 복귀)
전술한 성막 처리가 종료된 후, 가스 공급관(232c, 232d)의 각각으로부터 N2 가스를 처리실(201) 내에 공급하고 배기관(231)으로부터 배기한다. 이것에 의하여, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의하여 시일 캡(219)이 하강하여 반응관(203)의 하단이 개구된다. 그리고 처리가 완료된 웨이퍼(200)가, 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 완료된 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 A를 행한 후, SiCl4가 기상 분해되지 않는 조건 하에서 스텝 B와 스텝 C와 스텝 D를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하는 것이 가능해진다.
그도 그럴 것이, 스텝 C를 전술한 조건, 즉, 웨이퍼(200)의 표면에 형성된 NH 종단과 SiCl4 사이에서 흡착 치환 반응만이 발생하는 조건 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 SiN층을, 표면의 전역이 SiCl 종단된 층으로 하는 것이 가능하게 되기 때문이다. 즉, SiN층을 추가적인 Si의 흡착 반응에 대하여, 즉, 추가적인 흡착 치환 반응에 대하여 셀프 리미트가 걸리는 층으로 하는 것이 가능해진다. 결과로서, 웨이퍼(200) 상에 형성되는 SiN층을, 면 내 두께 균일성이 우수한 층으로 하는 것이 가능해진다. 또한 그 후의 스텝 D에 있어서, SiN층이 개질(산화)됨으로써 형성되는 SiON층을, 면 내 두께 균일성이 우수한 층으로 하는 것이 가능해진다.
이와 같이 본 실시 형태에 의하면, 웨이퍼(200) 상에 형성된 NH 종단, 및 웨이퍼(200) 상에 형성된 SiCl 종단만이 웨이퍼(200) 상으로의 SiON막의 형성에 기여하는 성막 메커니즘을 활용하는 것이 가능해진다. 결과로서, 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하는 것이 가능해진다.
(b) 스텝 C에 있어서의 SiCl4 가스의 공급 시간을 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 함으로써, 웨이퍼(200) 상에 형성되는 SiCl 종단된 SiN층을, 면 내 두께 균일성이 우수한 층으로 하는 것이 가능해진다. 결과로서, 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하는 것이 가능해진다. 즉, 로딩 효과(기판 표면적 의존)를 개선하는 것이 가능해진다.
(c) 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 B에 있어서의 NH3 가스의 공급 시간보다도 길게 함으로써, 실질적인 성막 처리 전의 웨이퍼(200)의 표면의 외주부로부터 중앙부에 걸쳐 NH 종단을 균일하게 형성하는 것이 가능해진다. 이것에 의하여, 웨이퍼(200) 상에 형성되는 SiN층을, 면 내 두께 균일성이 우수한 층으로 하는 것이 가능해진다. 결과로서, 웨이퍼(200) 상에 형성되는 SiON막을, 면 내 막 두께 균일성이 우수한 막으로 하는 것이 가능해진다.
또한 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 C에 있어서의 SiCl4 가스의 공급 시간보다도 길게 함으로써 전술한 효과가 보다 확실히 얻어지게 된다.
또한 스텝 A에 있어서의 NH3 가스의 공급 시간을 스텝 D에 있어서의 O2 가스의 공급 시간보다도 길게 함으로써 전술한 효과가 보다 확실히 얻어지게 된다.
(d) 원료로서 SiCl4 가스를 이용하는 점에서, DCS 가스나 HCDS 가스가 기상 분해되는 비교적 높은 온도 조건(700℃ 이상의 온도 조건) 하에서 스텝 C를 행하더라도, 그때에 형성되는 SiN층의 두께를 웨이퍼면 내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께로 하는 것이 가능해진다. 그 때문에, 비교적 높은 온도 조건 하에서도 SiON막의 막 두께를 정밀하고 안정적으로 제어하는 것이 가능해진다. 즉, 비교적 높은 온도 조건 하에서도 웨이퍼(200) 상으로의 SiON막의 형성을 높은 제어성으로 진행시켜, 고온화가 가능한 만큼 SiON막의 가공 내성(HF 내성)을 향상시키는 것이 가능해진다.
또한 원료로서 DCS 가스나 HCDS 가스를 이용하는 경우, 예를 들어 700℃ 이상의 비교적 높은 온도 조건 하에서는 원료가 기상 분해되어 버려, 원료를 공급함으로써 웨이퍼(200) 상에 형성되는 Si 함유층은, 추가적인 Si의 흡착 반응에 대하여 셀프 리미트가 걸리지 않는 층으로 된다. 그 때문에, 비교적 높은 온도 조건 하에서는, 이들 원료를 공급함으로써 형성되는 Si 함유층의 두께를 웨이퍼면 내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께로 하는 것은 곤란해진다. 즉, 이들 원료를 이용하는 경우, 비교적 고온의 조건 하에서는 기상 반응이 지배적으로 되고, 또한 과잉의 기상 반응이 발생해 버려 로딩 효과를 개선하지 못한다. 결과로서, 최종적으로 얻어지는 SiON막의 막 두께를 정밀하고 안정적으로 제어하는 것은 곤란해진다. 또한 원료가 기상 분해되지 않는 온도 조건 하에서 성막하여 막 두께 균일성을 얻었다고 하더라도 가공 내성(HF 내성)은 본 발명과 비교하여 떨어져 버리게 된다.
(e) 스텝 D에 있어서, 비플라스마 여기 상태의 제2 반응체를 이용함으로써, 스텝 C에서 형성된, SiCl 종단된 SiN층의 산화를 억제할 수 있어, SiN층 중으로부터 N을 전부 탈리시키는 일 없이 일부 남기는 것이 용이해진다. 이것에 의하여 웨이퍼(200) 상에 적정한 조성의 SiON막을 형성하는 것이 가능해진다.
또한 스텝 D에 있어서의 O2 가스 공급 시간, O2 가스 공급 유량, 처리 압력, 산화 가스종 등의 산화 가스 공급 조건을 제어함으로써 SiON막 중의 O나 N의 조성 비율을 제어할 수 있으며, 이것에 의하여, 형성되는 SiON막의 가공 내성(HF 내성)을 제어하는 것이 가능해진다.
(f) 전술한 효과는, 제1 반응체로서 NH3 가스 이외의 전술한 질화 수소계 가스를 이용하는 경우나, 제2 반응체로서 O2 가스 이외의 전술한 산화 가스를 이용하는 경우나, N2 가스 이외의 전술한 불활성 가스를 이용하는 경우에도 마찬가지로 얻을 수 있다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나 본 발명은 전술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어 스텝 A에 있어서의 NH3 가스의 프리플로우 후의 퍼지 스텝(스텝 A에 있어서의 NH3 가스의 프리플로우와 스텝 B에 있어서의 NH3 가스의 공급 사이의 퍼지 스텝)을 생략해도 된다. 즉, 도 7이나 이하의 성막 시퀀스 예에 나타나 있는 바와 같이, 스텝 A에 있어서의 NH3 가스의 프리플로우와 스텝 B에 있어서의 NH3 가스의 공급을 연속하여 행하도록 해도 된다. 이것에 의하여, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어지고, 또한, 전체적인 처리 시간을 단축시킬 수 있어 생산성을 향상시키는 것이 가능해진다.
NH3→(NH3→P→SiCl4→P→O2→P)×n ⇒ SiON
또한, 예를 들어 스텝 A 및 스텝 B 중 적어도 어느 스텝에서는, 웨이퍼(200)에 대하여, 플라스마로 활성화(여기)시킨 NH3 가스, 즉, 플라스마 여기 상태의 제1 반응체를 공급하도록 해도 된다. 이 경우에 있어서도, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
또한, 예를 들어 스텝 D에서는, 플라스마로 활성화(여기)시킨 O2 가스, 즉, 플라스마 여기 상태의 제2 반응체를 공급하도록 해도 된다. 이 경우에 있어서도, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한 이 경우, 제2 반응체의 산화력을 높일 수 있어, 스텝 D에 있어서, 스텝 C에서 웨이퍼(200) 상에 형성된, SiCl 종단된 SiN층을 산화시킴으로써, 웨이퍼(200) 상에, Si 및 O를 포함하는 층인 실리콘 산화층(SiO층)을 형성할 수 있다. 이 경우, 전술한 사이클을 소정 횟수 행함으로써 웨이퍼(200) 상에 소정 막 두께의 SiO막을 형성하는 것이 가능해진다. 또한 제2 반응체로서 O3 가스, H2 가스+O2 가스, H2 가스+O3 가스 등을 이용하는 경우에도 제2 반응체의 산화력을 높일 수 있어, 스텝 D에 있어서, 웨이퍼(200) 상에 SiO층을 형성할 수 있으며, 전술한 사이클을 소정 횟수 행함으로써 웨이퍼(200) 상에 소정 막 두께의 SiO막을 형성하는 것이 가능해진다.
또한, 예를 들어 이하의 성막 시퀀스 예에 나타낸 바와 같이, 스텝 B, C를 비동시에 행하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행함으로써 SiN층을 형성하고, 그 후, 스텝 D를 행하여 SiN층을 산화시킴으로써 SiON층을 형성하여 이를 1사이클로 하고, 이 사이클을 소정 횟수(n2회, n2는 1 이상의 정수) 행함으로써 웨이퍼(200) 상에 SiON막을 형성하도록 해도 된다. 이 경우에 있어서도, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한 이 경우, 전술한 세트 수(n1)를 제어함으로써, 형성되는 SiON막 중의 O 농도에 대한 N 농도, Si 농도의 제어, 즉, SiON막의 조성비의 제어의 제어성을 높이는 것이 가능해진다.
NH3→P→[(NH3→P→SiCl4→P)×n1→O2→P]×n2 ⇒ SiON
NH3→[(NH3→P→SiCl4→P)×n1→O2→P]×n2 ⇒ SiON
또한 스텝 A는, 성막하는 하지(웨이퍼 표면)의 상태가, 막이 형성되기 어려운 상태에 있는 경우에는 특히 유효하지만, 웨이퍼의 표면 상태에 따라서는 스텝 A를 생략해도 된다.
예를 들어 이하의 성막 시퀀스 예에 나타낸 바와 같이, 스텝 A를 행하지 않고, 스텝 B, C, D를 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써 웨이퍼(200) 상에 소정 막 두께의 SiON막을 형성하도록 해도 된다. 이 경우에 있어서도, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(NH3→P→SiCl4→P→O2→P)×n ⇒ SiON
또한, 예를 들어 이하의 성막 시퀀스 예에 나타낸 바와 같이, 스텝 B, C를 비동시에 행하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행함으로써 SiN층을 형성하고, 그 후, 스텝 D를 행하여 SiN층을 산화시킴으로써 SiON층을 형성하여 이를 1사이클로 하고, 이 사이클을 소정 횟수(n2회, n2는 1 이상의 정수) 행함으로써 웨이퍼(200) 상에 SiON막을 형성하도록 해도 된다. 이 경우에 있어서도, 도 4에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한 이 경우, 전술한 세트 수(n1)를 제어함으로써, 형성되는 SiON막 중의 O 농도에 대한 N 농도, Si 농도의 제어, 즉, SiON막의 조성비의 제어의 제어성을 높이는 것이 가능해진다.
[(NH3→P→SiCl4→P)×n1→O2→P]×n2 ⇒ SiON
또한 기판 처리에 이용되는 레시피는 처리 내용에 따라 개별 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통하여 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이것에 의하여, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성하는 것이 가능해진다. 또한 오퍼레이터의 부담을 저감시킬 수 있어 조작 미스를 회피하면서 기판 처리를 신속히 개시할 수 있게 된다.
전술한 레시피는 새로이 작성하는 경우에 한정되지 않으며, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는 변경 후의 레시피를 전기 통신 회선이나, 당해 레시피를 기록한 기록 매체를 통하여 기판 처리 장치에 인스톨해도 된다. 또한 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
전술한 실시 형태에서는, 한 번에 복수 매의 기판을 처리하는 뱃치식 기판 처리 장치를 이용하여 막을 형성하는 예에 대하여 설명하였다. 본 발명은 전술한 실시 형태에 한정되지 않으며, 예를 들어 한 번에 1매 또는 수 매의 기판을 처리하는 매엽식 기판 처리 장치를 이용하여 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한 전술한 실시 형태에서는, 핫 월형 처리로를 갖는 기판 처리 장치를 이용하여 막을 형성하는 예에 대하여 설명하였다. 본 발명은 전술한 실시 형태에 한정되지 않으며, 콜드 월형 처리로를 갖는 기판 처리 장치를 이용하여 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이들 기판 처리 장치를 이용하는 경우에 있어서도 전술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있어, 전술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한 전술한 실시 형태나 변형예 등은 적절히 조합하여 이용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 전술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
<실시예>
(실시예 1)
실시예로서, 도 1에 도시하는 기판 처리 장치를 이용하여, 도 4에 나타내는 성막 시퀀스에 의하여 웨이퍼 상에 SiON막을 형성하였다. 웨이퍼로서는, 표면에 패턴이 형성되어 있지 않은 베어 웨이퍼와, 표면에 패턴이 형성되어 베어 웨이퍼의 표면적의 23배의 표면적을 갖는 패턴 웨이퍼를 각각 이용하였다. 각 스텝에 있어서의 처리 조건은, 전술한 실시 형태에 있어서의 처리 조건 범위 내의 소정의 조건으로 하였다.
비교예로서, 도 1에 도시하는 기판 처리 장치를 이용하여, 도 4에 나타내는 성막 시퀀스의 스텝 A를 실시하여 웨이퍼 상에 NH 종단을 형성한 후, 웨이퍼에 대하여 HCDS 가스를 공급하는 스텝 B'과, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝 C'과, 웨이퍼에 대하여 O2 가스를 공급하는 스텝 D'을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiON막을 형성하였다. 웨이퍼로서는 전술한 베어 웨이퍼와 전술한 패턴 웨이퍼를 각각 이용하였다. 스텝 A, B', C', D'에 있어서의 처리 조건은 각각, 실시예의 스텝 A 내지 D에 있어서의 처리 조건과 각각 마찬가지로 하였다.
그리고 실시예 및 비교예에서 형성한 SiON막의 면 내 막 두께 균일성을 각각 측정하였다. 도 8에 그 측정 결과를 나타낸다. 도 8의 종축은 SiON막의 면 내 막 두께 균일성(%)을 나타내고 있다. 면 내 막 두께 균일성(%)의 값이 0인 경우란, SiON막의 막 두께가 웨이퍼의 중앙부로부터 외주부에 걸쳐 균일한 것을 의미한다. 면 내 막 두께 균일성(%)의 값이 0보다 큰 경우란, SiON막의 막 두께가 웨이퍼의 표면의 중앙부에서 가장 두꺼우며 외주부에 근접함에 따라 서서히 얇아지는 분포, 즉, 중앙 볼록 분포를 갖는 것을 의미한다. 면 내 막 두께 균일성(%)의 값이 0보다 작은 경우란, SiON막의 막 두께가 웨이퍼의 표면의 외주부에서 가장 두꺼우며 중앙부에 근접함에 따라 서서히 얇아지는 분포, 즉, 중앙 오목 분포를 갖는 것을 의미한다. 또한 면 내 막 두께 균일성(%)의 값은, 0에 근접할수록 면 내 막 두께 균일성이 양호한 것을 나타내고 있다. 도 8의 횡축은, 웨이퍼로서 베어 웨이퍼를 이용한 경우, 및 웨이퍼로서 패턴 웨이퍼를 이용한 경우를 각각 나타내고 있다. 도 8의 백색 막대 그래프는 비교예를, 음영 막대 그래프는 실시예를 각각 나타내고 있다.
도 8에 의하면, 실시예에 있어서의 SiON막의 면 내 막 두께 균일성은, 웨이퍼로서 베어 웨이퍼를 이용한 경우, 및 웨이퍼로서 패턴 웨이퍼를 이용한 경우 중 어느 것에 있어서도, 비교예에 있어서의 SiON막의 면 내 막 두께 균일성보다도 양호한 것을 알 수 있다. 이에 비해, 비교예에 있어서의 SiON막의 면 내 막 두께 균일성은, 웨이퍼로서 베어 웨이퍼를 이용한 경우에는 강한 중앙 볼록 분포를 나타내고, 웨이퍼로서 패턴 웨이퍼를 이용한 경우에는 강한 중앙 오목 분포를 나타내는 것을 알 수 있다. 즉, 실시예에 있어서의 SiON막 쪽이 비교예에 있어서의 SiON막보다도, 웨이퍼의 표면적에 의한 면 내 막 두께 균일성에 대한 영향을 낮게 억제하는 것이 가능해지는 것을 알 수 있다. 달리 말하면, 실시예에 있어서의 성막 방법 쪽이 비교예에 있어서의 성막 방법보다도, 소위 로딩 효과(기판 표면적 의존성)를 낮게 억제하는 것이 가능해지는 것을 알 수 있다.
(실시예 2)
본 실시예에서는, 도 1에 도시하는 기판 처리 장치를 이용하여, 도 4에 나타내는 성막 시퀀스에 의하여 웨이퍼 상에 SiON막 등을 형성하였다. 그때, 스텝 D에 있어서의 처리 조건(산화 가스 공급 조건)을 변화시킴으로써, 조성비가 상이한 복수의 SiON막 등의 샘플 1 내지 5를 제작하였다. 그리고 X선 광전자 분광법(XPS)에 의하여 샘플 1 내지 5의 각각의 막의 Si, N, O의 원자 농도를 측정하였다. 또한 샘플 1 내지 5의 각각의 막을, 1%로 희석한 불화수소수 용액(DHF 용액)을 이용하여 에칭하였을 때의 습식 에칭 레이트(WER)를 측정하였다. 도 9의 (A)는, XPS에 의하여 측정한, 샘플 1 내지 5의 각각의 막 중의 Si, N, O의 조성비를 나타내는 도면이다. 도 9의 (A)의 종축은 각 원소의 원자 농도(Atomic%)를 나타내고 있고, 횡축은 샘플 1 내지 5를 나타내고 있다. 도 9의 (B)는, 샘플 1 내지 5의 각각의 막의 WER을 나타내는 도면이다. 도 9의 (B)의 종축은 WER(Å/분)을 나타내고 있고, 횡축은 샘플 1 내지 5를 나타내고 있다.
또한 샘플 1 내지 5를 제작하였을 때의 스텝 D에 있어서의 처리 조건(산화 가스 공급 조건)은 각각 다음에 나타내는 바와 같다. O2 가스 공급 유량: 0slm, O2 가스 공급 시간: 0초란, 스텝 D를 행하지 않은 것을 의미한다. 다른 처리 조건은, 전술한 실시 형태에 있어서의 처리 조건 범위 내의 소정의 조건으로 하였다.
(샘플 1)
O2 가스 공급 유량: 0slm
O2 가스 공급 시간: 0초
(샘플 2)
O2 가스 공급 유량: 3 내지 5slm
O2 가스 공급 시간: 10 내지 15초
처리 압력: 500 내지 1000㎩
(샘플 3)
O2 가스 공급 유량: 3 내지 5slm
O2 가스 공급 시간: 100 내지 120초
처리 압력: 500 내지 1000㎩
(샘플 4)
O2 가스 공급 유량: 3 내지 5slm
O2 가스 공급 시간: 100 내지 120초
처리 압력: 2000 내지 3000㎩
(샘플 5)
H2 가스 공급 유량: 0.5 내지 2slm
O2 가스 공급 유량: 3 내지 5slm
H2 가스+O2 가스 공급 시간: 20 내지 30초
처리 압력: 50 내지 200㎩
도 9의 (A)에 나타나 있는 바와 같이, 레퍼런스 샘플인 샘플 1에서는 스텝 D를 행하고 있지 않지만 막 중에 O성분이 포함되어 있는 것이 확인되었다. 이는, 성막 후에 막이 대기에 노출됨으로써 막의 표면이 산화된 것이 원인으로 생각된다. 또한 도 9의 (A)의 샘플 2와 샘플 3의 측정 결과에 나타나 있는 바와 같이, 스텝 D에 있어서의 처리 시간을 길게 함으로써, 웨이퍼 상에 형성되는 SiON막 중의 O의 조성 비율을 높게, 또한 N의 조성 비율을 낮게 할 수 있음이 확인되었다. 또한 도 9의 (A)의 샘플 3과 샘플 4의 측정 결과에 나타나 있는 바와 같이, 스텝 D에 있어서의 처리 압력을 높게 함으로써, 웨이퍼 상에 형성되는 SiON막 중의 O의 조성 비율을 더 높게, 또한 N의 조성 비율을 더 낮게 할 수 있음이 확인되었다. 또한 도 9의 (A)의 샘플 5의 측정 결과에 나타나 있는 바와 같이, 스텝 D에 있어서, O2 가스를 공급하는 대신 H2 가스+O2 가스를 공급함으로써, 처리 시간을 샘플 3, 4와 비교하여 짧게, 처리 압력을 샘플 2 내지 4와 비교하여 낮게 하더라도 웨이퍼 상에 형성되는 막 중의 O의 조성 비율을 더 높게, 또한 N의 조성 비율을 더 낮게(N의 조성 비율을 0으로) 할 수 있음이 확인되었다. 또한 샘플 5는 SiON막이 아니라 SiO막으로 되는 것이 확인되었다. 즉, 스텝 D에 있어서의 처리 시간이나 처리 압력이나 가스종 등의 산화 가스 공급 조건을 제어함으로써 SiON막 중의 O나 N의 조성 비율을 제어 가능한 것이 확인되었다.
또한 도 9의 (B)에 나타나 있는 바와 같이, 막 중에 있어서의 O의 조성 비율이 낮을수록, 또한 N의 조성 비율이 높을수록 WER이 작고(HF 내성이 높고), 막 중에 있어서의 O의 조성 비율이 높을수록, 또한 N의 조성 비율이 낮을수록 WER이 큰(HF 내성이 낮은) 것이 확인되었다. 즉, 스텝 D에 있어서의 산화 가스 공급 조건을 제어함으로써 SiON막 중에 있어서의 O나 N의 조성 비율을 제어할 수 있으며, 그것에 의하여 막의 가공 내성(HF 내성)을 제어할 수 있음이 확인되었다.

Claims (20)

  1. (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써 상기 기판의 표면에 NH 종단을 형성하는 공정과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 공정과,
    (c) 상기 기판에 대하여 O를 포함하는 제2 반응체를 공급함으로써, 상기 SiCl 종단된 SiN층과 상기 제2 반응체를 반응시키는 공정
    을, 상기 SiCl4가 기상 분해되지 않는 조건 하에서 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, O 및 N을 포함하는 막, 또는 Si 및 O를 포함하는 막을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 SiCl4가 열분해되지 않는 조건 하에서 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 SiCl4가 기상 중에서 중간체를 발생시키지 않는 조건 하에서 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    기상 반응이 발생하지 않는 조건 하에서 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4 사이에서 흡착 치환 반응이 발생하는 조건 하에서 (b)를 행하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 SiCl4를 구성하는 Si가, 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하여 Si-N 결합이 형성되고, 그때, 상기 SiCl4에 포함되는 Si-Cl 결합 중, Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되는 일 없이 유지되는 조건 하에서 (b)를 행하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 SiCl4에 있어서의 Si-Cl 결합의 적어도 일부, 및 상기 기판의 표면에 형성된 NH 종단에 있어서의 N-H 결합의 적어도 일부가 절단되고, 상기 SiCl4에 있어서의 Si-Cl 결합의 적어도 일부가 절단된 Si가, 상기 기판의 표면에 형성된 NH 종단에 있어서의 N-H 결합의 적어도 일부가 절단된 N에 결합하여 Si-N 결합이 형성되고, 그때, 상기 SiCl4에 있어서의 Si-Cl 결합 중, Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되는 일 없이 유지되는 조건 하에서 (b)를 행하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4를 구성하는 Si가, 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하는 조건 하에서 (b)를 행하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4에 있어서의 Si-Cl 결합의 적어도 일부가 절단된 Si가, 상기 기판의 표면에 형성된 NH 종단에 있어서의 N-H 결합의 적어도 일부가 절단된 N에 결합하는 조건 하에서 (b)를 행하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    (b)에 있어서의 상기 SiCl4의 공급 시간을 (a)에 있어서의 상기 제1 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 사이클을 소정 횟수 행하기 전에 (d) 상기 기판에 대하여 상기 제1 반응체를 공급하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    (d)에 있어서의 상기 제1 반응체의 공급 시간을 (a)에 있어서의 상기 제1 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    (d)에 있어서의 상기 제1 반응체의 공급 시간을 (b)에 있어서의 상기 SiCl4의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    (b)에 있어서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4 사이에서 발생하는 흡착 치환 반응의 양이, 상기 기판의 외주부에서, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4 사이에서 발생하는 흡착 치환 반응의 양과 동일한 정도로 되는 시간으로 하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    (b)에 있어서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서 형성되는 상기 SiN층의 두께가, 상기 기판의 외주부에서 형성되는 상기 SiN층의 두께와 동일한 정도로 되는 시간으로 하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 (a)에서는 상기 기판의 측방으로부터 상기 기판에 대하여 상기 제1 반응체를 공급하고,
    상기 (b)에서는 상기 기판의 측방으로부터 상기 기판에 대하여 상기 SiCl4를 공급하고,
    상기 (c)에서는 상기 기판의 측방으로부터 상기 기판에 대하여 상기 제2 반응체를 공급하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 기판의 표면에는 패턴이 형성되어 있는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    (c)에서는 비플라스마 여기 상태의 상기 제2 반응체를 공급하는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급하는 제1 반응체 공급계와,
    상기 처리실 내의 기판에 대하여 원료로서 SiCl4를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 O를 포함하는 제2 반응체를 공급하는 제2 반응체 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에 있어서, (a) 기판에 대하여 상기 제1 반응체를 공급함으로써 상기 기판의 표면에 NH 종단을 형성하는 처리와, (b) 상기 기판에 대하여 상기 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 처리와, (c) 상기 기판에 대하여 상기 제2 반응체를 공급함으로써, 상기 SiCl 종단된 SiN층과 상기 제2 반응체를 반응시키는 처리를, 상기 SiCl4가 기상 분해되지 않는 조건 하에서 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, O 및 N을 포함하는 막, 또는 Si 및 O를 포함하는 막을 형성하는 처리를 행하게 하도록, 상기 제1 반응체 공급계, 상기 원료 공급계, 상기 제2 반응체 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는, 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에 있어서,
    (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써 상기 기판의 표면에 NH 종단을 형성하는 수순과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과 상기 SiCl4를 반응시켜, SiCl 종단된 SiN층을 형성하는 수순과,
    (c) 상기 기판에 대하여 O를 포함하는 제2 반응체를 공급함으로써, 상기 SiCl 종단된 SiN층과 상기 제2 반응체를 반응시키는 수순
    을, 상기 SiCl4가 기상 분해되지 않는 조건 하에서 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, O 및 N을 포함하는 막, 또는 Si 및 O를 포함하는 막을 형성하는 수순을 컴퓨터에 의하여 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된, 프로그램.
KR1020190071202A 2018-06-20 2019-06-17 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102154114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200112230A KR102346410B1 (ko) 2018-06-20 2020-09-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018116976A JP6854260B2 (ja) 2018-06-20 2018-06-20 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2018-116976 2018-06-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200112230A Division KR102346410B1 (ko) 2018-06-20 2020-09-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Publications (2)

Publication Number Publication Date
KR20190143383A KR20190143383A (ko) 2019-12-30
KR102154114B1 true KR102154114B1 (ko) 2020-09-09

Family

ID=68921312

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190071202A KR102154114B1 (ko) 2018-06-20 2019-06-17 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR1020200112230A KR102346410B1 (ko) 2018-06-20 2020-09-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200112230A KR102346410B1 (ko) 2018-06-20 2020-09-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (3) US11164741B2 (ko)
JP (1) JP6854260B2 (ko)
KR (2) KR102154114B1 (ko)
CN (1) CN110616412B (ko)
SG (2) SG10202100728TA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097754B1 (ko) 2007-12-26 2011-12-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
KR100480914B1 (ko) 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US6881636B2 (en) * 2003-07-03 2005-04-19 Micron Technology, Inc. Methods of forming deuterated silicon nitride-containing materials
WO2006087893A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
US8486845B2 (en) * 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4916257B2 (ja) 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP5190307B2 (ja) 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6030378B2 (ja) * 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6347543B2 (ja) * 2014-06-30 2018-06-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6436887B2 (ja) * 2015-09-30 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6509095B2 (ja) * 2015-11-04 2019-05-08 東京エレクトロン株式会社 窒化膜の形成方法
JP6548586B2 (ja) * 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097754B1 (ko) 2007-12-26 2011-12-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US20220028679A1 (en) 2022-01-27
US11817314B2 (en) 2023-11-14
SG10202100728TA (en) 2021-03-30
US20190393025A1 (en) 2019-12-26
JP6854260B2 (ja) 2021-04-07
KR102346410B1 (ko) 2022-01-04
SG10201905595RA (en) 2020-01-30
US11164741B2 (en) 2021-11-02
CN110616412A (zh) 2019-12-27
US20240038530A1 (en) 2024-02-01
JP2019220575A (ja) 2019-12-26
CN110616412B (zh) 2023-02-17
KR20190143383A (ko) 2019-12-30
KR20200105797A (ko) 2020-09-09

Similar Documents

Publication Publication Date Title
KR102345305B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102037594B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
US20240038530A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN116114050A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant