KR101097754B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101097754B1
KR101097754B1 KR1020080127327A KR20080127327A KR101097754B1 KR 101097754 B1 KR101097754 B1 KR 101097754B1 KR 1020080127327 A KR1020080127327 A KR 1020080127327A KR 20080127327 A KR20080127327 A KR 20080127327A KR 101097754 B1 KR101097754 B1 KR 101097754B1
Authority
KR
South Korea
Prior art keywords
gas
layer
substrate
supplying
silicon
Prior art date
Application number
KR1020080127327A
Other languages
English (en)
Other versions
KR20090071391A (ko
Inventor
나오노리 아카에
요시로 히로세
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20090071391A publication Critical patent/KR20090071391A/ko
Application granted granted Critical
Publication of KR101097754B1 publication Critical patent/KR101097754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 막 속의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온으로 형성하는 것이다.
기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 기판 상에 소정 원소 함유층을 형성하는 공정과, 처리 용기 내에 질소를 포함하는 가스를 활성화하여 공급함으로써, 소정 원소 함유층을 질화층으로 개질하는 공정과, 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 질화층을 산화층으로 개질하는 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다.
질화층, 플라즈마

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 상에 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
플래시 메모리는, 절연막으로 둘러싸인 전자 축적 영역[부유(浮游) 게이트]을 구비하고, 얇은 터널 산화막을 개재한 전자(電子)의 수도(受渡)에 의해 정보를 기록함과 동시에, 이 얇은 산화막의 절연성을 이용하여 장시간에 걸쳐 전자를 보지(保持)하여 기억을 유지하는 것이 동작 원리이다. 플래시 메모리에 기억된 정보는, 외부로부터의 동작이 이루어지지 않더라도 10년이나 되는 장시간동안 보지할 필요가 있고, 부유 게이트라고 불리는 전하 축적 영역을 둘러싼 절연막에 대한 요구가 까다롭게 되어 있다. 메모리 셀 동작을 제어하기 위한 제어 게이트와의 사이에 설치된 층간 절연막에는 일반적으로 ONO라고 불리는 산화막(SiO2)/질화막(Si3N4)/산화막(SiO2)의 적층 구조가 사용되고, 높은 리크 전류(leak current) 특성을 가지는 것이 기대된다.
종래, ONO 적층 구조에 있어서의 SiO2 절연막 형성은, 예를 들면 SiH2Cl2 가스와 N2O 가스를 사용하여 CVD법에 의해 800℃ 부근의 고온에서 이루어져 왔는데, 디바이스의 미세화에 따라, ONO 적층막 속의 질화막의 용량 저하가 일어나기 때문에, 용량 확보의 관점으로부터, 질화막층을 대신하여 고유전체막(高誘電體膜)의 채용이 검토되고 있다. 고유전체막 상에 형성하는 SiO2 절연막은 고유전체막의 결정화(結晶化)를 억제하기 때문에, 고유전체막 형성 온도보다 저온에서 형성될 필요가 있다.
SiO2 절연막을 형성하는 경우, 막을 형성할 때에 사용하는 원료 속에 포함되는 실리콘(Si) 및 산소(O) 이외의 원자는 형성 온도의 저온화에 따라, 막 속에 불순물로 남는 경향이 있다. 그 때문에, 유기 원료 가스를 사용하여 저온에서 SiO2 절연막을 형성한 경우, 유기 원료 가스 분자에 포함되는 탄소(C), 수소(H), 질소(N) 등이 SiO2 절연막 속에 불순물로서 남는다는 문제가 있었다. 또한, 무기 원료 가스를 사용한 경우에 있어서도, 원료에 포함되는 수소(H), 염소(Cl) 등이 불순물로서 막 속에 남는 문제가 있었다. 이들 불순물은 형성한 절연막의 막질을 현저하게 열화(劣化)시키기 때문에, 저온에서 막 속의 불순물 농도가 낮은 양질의 절연막을 형성하는 기술이 필요했다.
따라서 본 발명의 목적은, 상기 과제를 해결하고, 막 속의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온에서 형성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 데 있다.
본 발명의 한 형태에 따르면, 처리 용기 내의 기판에 대해서 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 변화시키는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층으로 변화시키는 공정을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 따르면, 처리 용기 내의 기판에 대해서 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 질화층으로 변화시키는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 실리콘 질화층을 실리콘 산화층으로 변화시키는 공정을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급계와, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급계와, 상기 질소를 포함하는 가스 또는 상기 산소를 포함하는 가스를 활성화하는 활성화 기구와, 상기 처리 용기 내의 기판에 대해서 상기 원료 가스를 공급함으로써 상기 기판 상에 소정 원소 함유층을 형성하고, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 상기 질소를 포함하는 가스를 공급함으로써 상기 소정 원소 함유층을 질화층으로 변화시키고, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 상기 산소를 포함하는 가스를 공급함으로써 상기 질화층을 산화층으로 변화시키는 것을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하도록 상기 원료 가스 공급계, 상기 질소 함유 가스 공급계, 상기 산소 함유 가스 공급계 및 상기 활성화 기구를 제어하는 컨트롤러를 포함하는 것인 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 처리 용기 내의 기판에 대해서 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 변화시키는 공정과, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층으로 변화시키는 공정을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 처리 용기 내의 기판에 대하여 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과,
상기 처리 용기 내의 상기 기판에 대하여 열 또는 플라즈마로 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 개질하는 공정과, 상기 처리 용기 내의 상기 기판에 대하여 플라즈마로 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층에 개질하는 공정을 1 사이클로 하고, 이 사이클을 복수 회 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
삭제
삭제
삭제
삭제
삭제
본 발명에 따르면, 막 속의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온에서 형성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공할 수 있다.
이하, 본 발명의 실시 형태를 도면을 토대로 설명한다.
도 1은 본 실시의 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서 처리로(202) 부분을 종단면으로 나타내고, 도 2는 본 실시의 형태에서 적합하게 사용되는 종형 처리로의 개략 구성도로서 처리로(202) 부분을 도 1의 A－A선 단면도로 나타낸다.
도 1에 나타낸 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이고, 보지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치된다. 한편, 히터(207)는 후술하는 바와 같이 가스를 열로 활성화하는 활성화 기구로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기) 를 구성하는 반응관(203)이 배설(配設)된다. 반응관(203)은 예를 들면 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색하고 하단이 개구(開口)한 원통 형상으로 형성된다. 반응관(203)의 통(筒) 중공부에는 처리실(201)이 형성되고, 후술하는 보트(217)에 의해 기판으로서의 웨이퍼(200)를 수평 자세에서 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성된다.
반응관(203)의 하부에는, 가스 노즐(233)이 반응관(203)을 관통하도록 설치된다. 가스 노즐(233)에는 제1 가스 공급관(232a)이 접속되고, 제1 가스 공급관(232a)에는 제3 가스 공급관(232c)이 접속된다. 또한, 반응관(203)에는 제2 가스 공급관(232b)이 접속된다. 이와 같이, 반응관(203)에는 3개의 가스 공급관(232a, 232b, 232c)이 설치되고, 처리실(201) 내에 복수의 종류, 여기에서는 3 종류의 가스를 공급하도록 구성된다.
제1 가스 공급관(232a)에는 상류 방향으로부터 순차적으로 유량 제어기(유량 제어 수단)인 제1 매스 플로우 컨트롤러(241a) 및 개폐밸브인 제1 밸브(243a)가 설치된다. 또한, 제1 가스 공급관(232a)의 제1 밸브(243a)보다 하류측에는, 제3 가스 공급관(232c)이 접속된다. 이 제3 가스 공급관(232c)에는 상류 방향으로부터 순차적으로 유량 제어기(유량 제어 수단)인 제3 매스 플로우 컨트롤러(241c) 및 개폐밸브인 제3 밸브(243c)가 설치된다. 제1 가스 공급관(232a)은 상술한 바와 같이 가스 노즐(233)에 접속되고, 가스 노즐(233)의 수직부는 처리실(201) 내에 형성된 후술하는 버퍼실(237) 내에 설치된다.
제2 가스 공급관(232b)에는 상류 방향으로부터 순차적으로 유량 제어기(유량 제어 수단)인 제2 매스 플로우 컨트롤러(241b), 개폐밸브인 제2 밸브(243b)가 설치된다. 제2 가스 공급관(232b)은 처리실(201) 내에 형성된 후술하는 가스 공급부(249)에 접속된다.
제1 가스 공급관(232a)으로부터는, 산소를 포함하는 가스(산소 함유 가스)로서 예를 들면 일산화 질소 가스(NO)가, 제1 매스 플로우 컨트롤러(241a), 제1 밸브(243a), 가스 노즐(233), 버퍼실(237)을 개재하여 처리실(201) 내로 공급된다. 또한, 제2 가스 공급관(232b)으로부터는, 실리콘 원료 가스, 즉 소정 원소로서의 실리콘을 포함하는 가스(실리콘 함유 가스)로서, 예를 들면 헥사클로로디실란(hexachlorodisilane, Si2Cl6, 약칭 HCD) 가스가, 제2 매스 플로우 컨트롤러(241b), 제2 밸브(243b), 가스 공급부(249)를 개재하여 처리실(201) 내로 공급된다. 또한, 제3 가스 공급관(232c)으로부터는, 질소를 포함하는 가스(질소 함유 가스)로서 예를 들면 암모니아 가스(NH3)가, 제3 매스 플로우 컨트롤러(241c), 제3 밸브(243c), 제1 가스 공급관(232a), 가스 노즐(233), 버퍼실(237)을 개재하여 처리실(201) 내로 공급된다. 주로, 제1 가스 공급관(232a), 제1 매스 플로우 컨트롤러(241a), 제1 밸브(243a), 가스 노즐(233), 버퍼실(237)에 의해 제1 가스 공급계로서의 산소 함유 가스 공급계가 구성되고, 주로, 제2 가스 공급관(232b), 제2 매스 플로우 컨트롤러(241b), 제2 밸브(243b), 가스 공급부(249)에 의해 제2 가스 공급계로서 원료 가스 공급계, 즉 실리콘 함유 가스 공급계가 구성되며, 주로, 제3 가스 공급관(232c), 제3 매스 플로우 컨트롤러(241c), 제3 밸브(243c), 제1 가스 공급관(232a), 가스 노즐(233), 버퍼실(237)에 의해 제3 가스 공급계로서 질소 함유 가스 공급계가 구성된다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 배기관(231)의 반응관(203)과의 접속측과 반대측인 하류측에는 압력 검출기로서 압력 센서(245) 및 압력 조정기로서의 APC(Auto Pressure Controller) 밸브로 구성되는 제4 밸브(243d)를 개재하여 진공 배기 장치로서 진공 펌프(246)가 접속되고, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다. 한편, APC 밸브인 제4 밸브(243d)는 밸브를 개폐하여 처리실(201) 내의 진공 배기ㆍ진공 배기 정지를 할 수 있고, 또한 밸브의 개방도를 조절하여 압력 조정을 할 수 있도록 되어 있는 개폐밸브이다. 주로, 배기관(231), 제4 밸브(243d), 진공 펌프(246), 압력 센서(245)에 의해 배기계가 구성된다.
처리로(202)를 구성하고 있는 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호(圓弧) 형상의 공간에는, 반응관(203) 내벽의 하부로부터 상부에 걸친 부분에, 웨이퍼(200)의 적재 방향을 따라서, 가스 분산 공간인 버퍼실(237)이 설치된다. 버퍼실(237)의 웨이퍼(200)와 인접하는 벽의 단부(端部)에는 가스를 공급하는 공급공인 제1 가스 공급공(248a)이 설치된다. 이 제1 가스 공급공(248a)은 반응관(203)의 중심을 향하도록 개구한다. 이 제1 가스 공급공(248a)은, 도 1에 나타내는 바와 같이, 반응관(203)의 하부로부터 상부에 걸쳐 복수개 설치되고, 각각이 동일한 개구 면적을 가지며, 동일한 개구 피치로 설치된다.
버퍼실(237)의 제1 가스 공급공(248a)이 설치된 단부와 반대측의 단부에는, 상술한 가스 노즐(233)이, 역시 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적재 방향을 따라서 배설된다. 그리고 노즐(233)에는 가스를 공급하는 공급공인 제2 가스 공급공(248b)이 버퍼실(237)의 중심을 향하도록 개구하여 설치된다. 이 제2 가스 공급공(248b)은, 버퍼실(237)의 제1 가스 공급공(248a)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐서 복수개 설치되고, 각각의 개구 면적은, 버퍼실(237) 내와 처리실(201) 내의 압력차가 작은 경우에는, 상류측(하부)으로부터 하류측(상부)까지, 각각 동일한 개구 면적으로 동일한 개구 피치로 하면 되는데, 압력차가 큰 경우에는 상류측으로부터 하류측을 향하여, 각각 개구 면적을 크게 하거나 개구 피치를 작게 하면 된다.
본 실시 형태에 있어서는, 제2 가스 공급공(248b)의 각각의 개구 면적이나 개구 피치를, 상류측으로부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 먼저, 제2 가스 공급공(248b)의 각각으로부터, 유속의 차이는 있지만, 유량이 거의 동량인 가스를 분출시킨다. 그리고, 그 제2 가스 공급공(248b)의 각각으로부터 분출하는 가스를, 일단, 버퍼실(237) 내에 도입하고, 버퍼실(237) 내에 있어서 가스의 유속차를 균일하게 하도록 했다.
즉, 제2 가스 공급공(248b)의 각각으로부터 버퍼실(237) 내에 분출한 가스는 버퍼실(237) 내에서 각 가스의 입자 속도가 완화된 후, 제1 가스 공급공(248a)으로부터 처리실(201) 내로 분출한다. 이에 의해, 제2 가스 공급공(248b)의 각각으로부터 버퍼실(237) 내로 분출한 가스는, 제1 가스 공급공(248a)의 각각으로부터 처리 실(201) 내로 분출할 때에는, 균일한 유량과 유속을 갖는 가스가 된다.
또한, 버퍼실(237) 내에는, 도 2에 나타내는 바와 같이 가늘고 긴 구조를 갖는 제1 전극인 제1 막대(棒) 형상 전극(269) 및 제2 전극인 제2 막대 형상 전극(270)이, 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적층 방향을 따라서 배설된다. 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각은 가스 노즐(233)과 평행으로 설치된다. 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각은 상부로부터 하부에 걸쳐서 각 전극을 보호하는 보호관인 전극 보호관(275)에 의해 덮여짐으로써 보호된다. 이 제1 막대 형상 전극(269) 또는 제2 막대 형상 전극(270)의 어느 한 쪽은 정합기(整合器, 272)를 개재하여 고주파 전원(273)에 접속되고, 다른 쪽은 기준 전위인 어스에 접속된다. 이 결과, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 제1 막대 형상 전극(269), 제2 막대 형상 전극(270), 전극 보호관(275), 정합기(272), 고주파 전원(273)에 의해 플라즈마원(플라즈마 발생기)이 구성된다. 한편, 플라즈마원은 후술하는 바와 같이 가스를 플라즈마로 활성화하는 활성화 기구로서 기능한다.
전극 보호관(275)은 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각을 버퍼실(237)의 분위기와 격리된 상태로 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 여기에서, 전극 보호관(275)의 내부는 외기(대기)와 동일 분위기이고, 전극 보호관(275)에 각각 삽입된 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)은 히터(207)에 의한 열로 산화되어 버린다. 그래서, 전극 보호 관(275)의 내부에는 질소 등의 불활성 가스를 충전 또는 퍼지하고, 산소 농도를 충분히 낮게 억제하여 제1 막대 형상 전극(269) 또는 제2 막대 형상 전극(270)의 산화를 방지하기 위한 불활성 가스 퍼지 기구가 설치된다.
또한, 도 2에 나타내는 바와 같이, 제1 가스 공급공(248a)의 위치로부터, 반응관(203)의 내주를 120˚ 정도 돈 내벽에, 버퍼실(237)과는 다른 가스 분산 공간으로서의 가스 공급부(249)가 설치된다. 가스 공급부(249)는 반응관(203) 내벽의 하부로부터 상부에 걸친 부분에, 웨이퍼(200)의 적층 방향을 따라서 설치된다. 이 가스 공급부(249)는, 후술하는 성막 공정에 있어서, 웨이퍼(200)에 복수 종류의 가스를 1 종류씩 교대로 공급할 때, 버퍼실(237)과 가스 공급종을 분담하는 공급부이다.
이 가스 공급부(249)에도 버퍼실(237)과 동일하게 웨이퍼와 인접하는 위치에 가스를 공급하는 공급공인 제3 가스 공급공(248c)이 설치된다. 이 제3 가스 공급공(248c)은 반응관(203)의 중심을 향하도록 개구한다. 가스 공급부(249)의 하부에는 제2 가스 공급관(232b)이 접속된다.
제3 가스 공급공(248c)은 버퍼실(237)의 제1 가스 공급공(248a)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐서 복수개 설치되고, 각각의 개구 면적은, 버퍼실(237) 내부와 처리실(201) 내부의 압력차가 작은 경우에는, 상류측(하부)으로부터 하류측(상부)까지, 각각 동일한 개구 면적에서 동일한 개구 피치로 하면 되는데, 압력차가 큰 경우에는 상류측으로부터 하류측을 향하여 각각 개구 면적을 크게 하거나 개구 피치를 작게 하면 된다.
반응관(203)의 하부에는, 반응관(203)의 하단 개구를 기밀(氣密)하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(seal cap, 219)이 설치된다. 씰 캡(219)은 반응관(203)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 되어 있다. 씰 캡(219)은 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 반응관(203)의 하단과 당접하는 씰 부재로서의 O링(220)이 설치된다. 씰 캡(219)의 처리실(201)과 반대 측에는, 보트를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여 후술하는 보트(217)에 접속되고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되고, 이에 따라 보트(217)를 처리실(201)에 대해 반입 반출하는 것이 가능하게 된다.
기판 보지구(保持具)로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세에서 서로 중심을 맞춘 상태로 정렬시켜 다단으로 보지하도록 구성된다. 한편, 보트(217)의 하부에는 예를 들면 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열 부재(218)가 설치되고, 히터(207)로부터의 열이 씰 캡(219) 측에 전달되기 어렵도록 구성된다. 한편, 단열 부재(218)는 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이들을 수평 자세로 다단으로 지지하는 단열판 홀더에 의해 구성해도 된다. 반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되고, 온도 센 서(263)에 의해 검출된 온도 정보를 토대로 히터(207)에 대한 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 되도록 구성된다. 온도 센서(263)는 가스 노즐(233)과 마찬가지로 반응관(203)의 내벽을 따라서 설치된다.
제어부(제어 수단)인 컨트롤러(121)는, 제1~제3 매스 플로우 컨트롤러(mass flow controller, 241a, 241b, 241c), 제1~제4 밸브(243a, 243b, 243c, 243d), 압력 센서(245), 히터(207), 온도 센서(263), 진공 펌프(246), 보트 회전 기구(267), 보트 엘리베이터(115), 고주파 전원(273), 정합기(272) 등에 접속된다. 컨트롤러(121)에 의해, 제1~제3 매스 플로우 컨트롤러(241a, 241b, 241c)의 유량 조정, 제1~제3 밸브(243a, 243b, 243c)의 개폐 동작, 제4 밸브(APC 밸브, 243d)의 개폐 및 압력 센서(245)에 의거한 압력 조정 동작, 온도 센서(263)에 의거한 히터(207)의 온도 조정, 진공 펌프(246)의 기동ㆍ정지, 보트 회전 기구(267)의 회전 속도 조절, 보트 엘리베이터(115)의 승강 동작 등의 제어나 고주파 전원(273)의 전력 공급 제어, 정합기(272)에 의한 임피던스(impedance) 제어를 수행한다.
다음에, 상술한 기판 처리 장치의 처리로를 사용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 절연막으로서의 산화막을 성막하는 2개의 순서예(제1 순서, 제2 순서)에 대해 설명한다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
<제1 순서>
먼저, 본 실시 형태의 제1 순서에 대해 설명한다.
도 3에, 본 실시 형태의 제1 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍도를 나타낸다. 본 실시 형태의 제1 순서에서는, ALD(Atomic Layer Deposition) 반응 또는 CVD(Chemical Vapor Deposition) 반응이 생기는 조건 하에서, 기판에 대해 소정 원소를 포함하는 원료 가스를 공급함으로써 기판 상에 원료의 흡착층 또는 소정 원소의 층(이하, '소정 원소 함유층'이라고 함)을 형성하는 제1 공정과, 그 소정 원소 함유층에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 소정 원소 함유층을 질화층으로 개질하는 제2 공정과, 그 질화층에 대해 원료 가스를 공급함으로써, 질화층 상에 소정 원소 함유층을 형성하는 제3 공정과, 질화층 상에 형성한 소정 원소 함유층에 대해 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 질화층 상에 형성한 소정 원소 함유층 및 질화층을 산화층으로 개질하는 제4 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다. 이에 따라 원하는 막두께의 산화막을 형성한다. 한편, ALD 반응이 생기는 조건 하에서는 기판 상에 원료의 흡착층이 형성되어 CVD 반응이 생기는 조건 하에서는 기판 상에 소정 원소의 층이 형성된다. 여기에서, 원료의 흡착층이란 원료 분자의 연속적인 흡착층 외에, 불연속적인 흡착층도 포함한다. 또한, 소정 원소의 층이란, 소정 원소에 의해 구성되는 연속적인 층 외에, 불연속적인 층이나 이들이 겹쳐져서 생기는 박막도 포함하는 총칭이다. 한편, 소정 원소에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 제1 공정에서는 기판 상에 1 원자층 미만으로부터 여러 원자층의 소정 원소 함유층이 형성되고, 제2 공정에서는 그 소정 원소 함유층이 질화층으로 치환되고, 제3 공정에서는 그 질화층 상에 1 원자층 미만으로부터 여러 원자층의 소정 원소 함유층이 형성되고, 제4 공 정에서는 그 소정 원소 함유층과 그 하지(下地)인 질화층의 양쪽 모두가 산화층으로 치환된다. 한편, 1 원자층 미만의 층이란 불연속적으로 형성되는 원자층을 의미한다.
이하, 이것을 구체적으로 설명한다. 한편, 본 실시 형태의 제1 순서에서는, 원료 가스로서 소정 원소로서의 실리콘을 포함하는 가스인 HCD 가스를, 질소를 포함하는 가스로서 NH3 가스를, 산소를 포함하는 가스로서 NO 가스를 사용하여 기판 상에 절연막으로서 실리콘 산화막을 형성하는 예에 대해서 설명한다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(wafer charge)되면, 도 1에 나타낸 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져 처리실(201) 내로 반입(boat load)된다. 이 상태에서, 씰 캡(219)은 O링(220)을 개재하여 반응관(203)의 하단을 밀봉한 상태가 된다.
처리실(201) 내부가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내부의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력을 토대로 제4 밸브(APC 밸브, 243d)가, 피드백(feedback) 제어된다. 또한, 처리실(201) 내부가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내부가 원하는 온도 분포가 되도록, 처리실(201) 내의 온도를 검출하는 온도 센서(263)가 검출한 온도 정보를 토대로 히터(207)에 대한 통전 상태가 피드백 제어된다. 이어서, 회전 기구(267)에 의해 보트(217)가 회전됨으로써 웨이퍼(200)가 회전된다. 그 후, 후술하는 4개의 스텝을 차례차례 실행한다.
<스텝 1>
스텝 1에서는, 제2 가스 공급관(232b)의 제2 밸브(243b) 및 가스 배기관(231)의 제4 밸브(243d)를 모두 개방하고, 제2 가스 공급관(232b)으로부터 제2 매스 플로우 컨트롤러(241b)에 의해 유량 조정된 HCD 가스를 가스 공급부(249)의 제3 가스 공급공(248c)으로부터 처리실(201) 내로 공급하면서 가스 배기관(231)으로부터 배기한다. 이 때, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~1000 Pa의 범위 내의 압력으로 한다. 제2 매스 플로우 컨트롤러(241b)로 제어하는 HCD 가스의 공급 유량은, 예를 들면 10~1000sccm의 범위 내의 유량으로 한다. HCD 가스를 웨이퍼(200)에 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때 히터(207)의 온도는, 처리실(201) 내에서 ALD 반응 또는 CVD 반응이 생길 정도의 온도, 즉 웨이퍼(200)의 온도가, 예를 들면 300~650℃의 범위 내의 온도로 설정한다. 한편, 웨이퍼(200)의 온도가 300℃ 미만이 되면 웨이퍼(200) 상에 HCD가 흡착하기 어려워진다. 또한, 웨이퍼(200)의 온도가 650℃를 넘으면 CVD 반응이 강해져, 균일성이 악화되기 쉬워진다. 따라서, 웨이퍼(200)의 온도는 300~650℃의 범위 내의 온도로 하는 것이 바람직하다. HCD 가스의 공급에 의해, 웨이퍼(200) 표면의 하지막(下地膜) 위에 HCD가 표면 흡착, 퇴적하고, 또한 열분해하는 등으로 해서 웨이퍼(200)상(하지막 위)에 1 원자층 미만으로부터 여러 원자층의 HCD의 흡착층 또는 실리콘층(이하, 실리콘 함유층)이 형성된다. ALD 반응이 생기는 조건 하에서는 웨이퍼(200) 상에 HCD의 흡착층이 형성되고, CVD 반응이 생기는 조건 하에서는 웨이퍼(200) 상에 실리콘층이 형성된다. 여기에 서 HCD의 흡착층이란, HCD 분자의 연속적인 흡착층 외에, 불연속적인 흡착층도 포함한다. 또한, 실리콘층이란, 실리콘에 의해 구성되는 연속적인 층 외에, 불연속적인 층이나 이것들이 겹쳐져서 생기는 박막도 포함한다. 한편, 실리콘에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 한편, 웨이퍼(200) 상에 형성되는 실리콘 함유층의 두께가 몇 원자층을 넘으면, 후술하는 스텝 2, 4에서의 질화, 산화의 작용이 실리콘 함유층의 전체에 미치지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 실리콘 함유층의 최소치는 1 원자층 미만이다. 따라서, 실리콘 함유층의 두께는 1 원자층 미만부터 몇 원자층으로 하는 것이 바람직하다. 실리콘 함유층이 형성된 후, 제2 밸브(243b)를 닫아 HCD 가스의 공급을 정지한다. 이 때, 제4 밸브(243d)는 개방한 상태로 하고, 처리실(201) 내부를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 성막에 기여한 후의 HCD 가스를 배제한다. 또한, 이 때에는 N2 등의 불활성 가스를 처리실(201) 내에 공급하면, 처리실(201) 내에 잔류하는 미반응 또는 성막에 기여한 후의 HCD 가스를 처리실(201) 내부로부터 배제하는 효과가 더욱 높아진다.
Si를 포함하는 원료로서는, HCD 이외에, TCS(tetra chloro silane, SiCl4), DCS(dichlorosilane, SiH2Cl2), SiH4(monosilane) 등 무기 원료 뿐 아니라, 아미노실란(aminosilane)계의 4DMAS[tetrakis dimethyl aminosilane, Si(N(CH3)2))4)], 3DMAS[trisdimethyl aminosilane, Si(N(CH3)2))3H)], 2DEAS[bisdiethyl aminosilane, Si(N(C2H5)2)2H2)], BTBAS[bis tertiary butyl aminosilane, SiH2(NH(C4H9))2)] 등 유기 원료를 사용해도 된다.
<스텝 2>
스텝 2에서는, 제3 가스 공급관(232c)의 제3 밸브(243c) 및 가스 배기관(231)의 제4 밸브(243d)를 모두 개방하고, 제3 가스 공급관(232c)으로부터 제3 매스 플로우 컨트롤러(241c)에 의해 유량 조정된 NH3 가스를, 제1 가스 공급관(232a)을 개재하여 가스 노즐(233)의 제2 가스 공급공(248b)으로부터 버퍼실(237) 내로 분출한다. 이 때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 고주파 전원(273)으로부터 정합기(272)를 개재하여 고주파 전력을 인가함으로써, 이 NH3를 플라즈마 여기(勵起)하여 활성종으로서 제1 가스 공급공(248a)으로부터 처리실(201) 내로 공급하면서 가스 배기관(231)으로부터 배기한다. NH3 가스를 플라즈마 여기함으로써 활성종으로서 흘릴 때는, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~100Pa 범위 내의 압력으로 한다. 제3 매스 플로우 컨트롤러(241c)로 제어하는 NH3의 공급 유량은, 예를 들면 1000~10000sccm 범위 내의 유량으로 한다. NH3를 플라즈마 여기함으로써 얻어진 활성종에 웨이퍼(200)를 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 같이, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도로 설정한다. 한편, 고주파 전원(273)으로부터 제1 막대 형상 전극(269)및 제2 막대 형상 전극(270) 사이에 인가하는 고주파 전력은, 예를 들면 50~400W 범위 내의 전력이 되도록 설정한다. NH3는 반응 온도가 높고, 상기와 같은 웨이퍼 온도, 처리실 내부 압력에서는 반응하기 어렵기 때문에, 플라즈마 여기함으로써 활성종으로서 흘리도록 하고, 이 때문에 웨이퍼(200)의 온도는 상술한 바와 같이 설정한 낮은 온도 범위의 상태로 해도 된다. 또한, NH3 가스를 공급할 때에 플라즈마 여기하지 않고, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내의 압력을 예를 들면 50~3000Pa 범위 내의 압력으로 함으로써, NH3 가스를 논 플라즈마(non-plasma)로 열적(熱的)으로 활성화하는 것도 가능하다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 NH3를 플라즈마 여기함으로써 얻어진 활성종, 또는 처리실(201) 내부 압력을 높게 함으로써 열적으로 활성화된 NH3 가스이며, 처리실(201) 내에는 HCD 가스는 흘리지 않았다. 따라서, NH3는 기상 반응을 일으키지 않고, 활성종이 된, 또는 활성화된 NH3는, 스텝 1에서 웨이퍼(200) 상에 형성된 하지 실리콘 함유층(HCD의 흡착층 또는 실리콘층)과 표면 반응하고, 하지 실리콘 함유층은 질화되어 실리콘 질화층(Si3N4층, 이하, 단순히 SiN층이라고도 함)으로 개질된다.
그 후, 제3 가스 공급관(232c)의 제3 밸브(243c)를 닫아 NH3의 공급을 정지한다. 이 때, 가스 배기관(231)의 제4 밸브(243d)는 개방한 상태로 하고, 진공 펌 프(246)에 의해 처리실(201) 내를 20Pa 이하로 배기하고, 잔류 NH3를 처리실(201) 내로부터 배제한다. 또한, 이 때에는 N2 등의 불활성 가스를 처리실(201) 내로 공급하면, 잔류 NH3를 배제하는 효과가 더욱 높아진다.
N을 포함하는 활성화된 가스로서는, NH3를 플라즈마나 열로 여기한 가스 이외에, N2, NF3, N3H8 등을 플라즈마나 열로 여기한 가스를 사용해도 되고, 이들 가스를 Ar, He, Ne, Xe 등의 희가스로 희석한 가스를 플라즈마나 열로 여기하여 사용해도 된다.
<스텝 3>
스텝 3에서는, 제2 가스 공급관(232b)의 제2 밸브(243b) 및 가스 배기관(231)의 제4 밸브(243d)를 모두 개방하고, 제2 가스 공급관(232b)으로부터 제2 매스 플로우 컨트롤러(241b)에 의해 유량 조정된 HCD 가스를 가스 공급부(249)의 제3 가스 공급공(248c)으로부터 처리실(201) 내로 공급하면서 가스 배기관(231)으로부터 배기한다. 이 때, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내부의 압력을, 예를 들면 10~1000Pa 범위 내의 압력으로 한다. 제2 매스 플로우 컨트롤러(241b)로 제어하는 HCD 가스의 공급 유량은, 예를 들면 10~1000sccm의 범위 내의 유량으로 한다. HCD 가스에 웨이퍼(200)를 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때 히터(207)의 온도는, 처리실(201) 내에서 ALD 반응 또는 CVD 반응이 생길 정도의 온도, 즉 웨이퍼(200)의 온도가, 예를 들면 300~650℃의 범위 내의 온도로 설정한다. HCD 가스의 공급에 의해, 웨이퍼(200) 표면의 하지막, 즉 스텝 2에 있어서 형성된 실리콘 질화막 상에 HCD가 표면 흡착, 퇴적하고, 또한 열분해하는 등으로 해서 웨이퍼(200) 상(하지막 위)에 1 원자층 미만부터 몇 원자층의 실리콘 함유층(HCD의 흡착층 또는 실리콘층)이 형성된다. 실리콘 함유층이 형성된 후, 제2 밸브(243b)를 닫아 HCD 가스의 공급을 정지한다. 이 때, 제4 밸브(243d)는 개방한 상태로 하여 처리실(201) 내를 진공 배기하고 처리실(201) 내에 잔류하는 미반응 또는 성막에 기여한 후의 HCD 가스를 배제한다. 또한, 이 때에는 N2 등의 불활성 가스를 처리실(201) 내로 공급하면, 처리실(201) 내에 잔류하는 미반응 혹은 성막에 기여한 후의 HCD 가스를 처리실(201) 내로부터 배제하는 효과가 높아진다.
Si를 포함하는 원료로서는, HCD 이외에, TCS(SiCl4), DCS(SiH2Cl2), SiH4 등의 무기 원료 뿐 아니라, 아미노실란계의 4DMAS[Si(N(CH3)2))4)], 3DMAS[Si(N(CH3)2))3H)], 2DEAS[Si(N(C2H5)2)2H2)], BTBAS[SiH2(NH(C4H9))2)] 등의 유기 원료를 사용해도 된다.
<스텝 4>
스텝 4에서는, 제1 가스 공급관(232a)의 제1 밸브(243a) 및 가스 배기관(231)의 제4 밸브(243d)를 모두 개방하고, 제1 가스 공급관(232a)으로부터 제1 매스 플로우 컨트롤러(241a)에 의해 유량 조정된 NO 가스를 가스 노즐(233)의 제2 가스 공급공(248b)으로부터 버퍼실(237) 내로 분출시킨다. 이 때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 고주파 전원(273)으로부터 정합기(272)를 개재하여 고주파 전력을 인가함으로써, 이 NO 가스를 플라즈마 여기하여 활성종으로서 제1 가스 공급공(248a)으로부터 처리실(201) 내로 공급하면서 가스 배기관(231)으로부터 배기한다. NO 가스를 플라즈마 여기함으로써 활성종으로서 흘릴 때는, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~100 Pa의 범위 내의 압력으로 한다. 제1 매스 플로우 컨트롤러(241a)로 제어하는 NO 가스의 공급 유량은, 예를 들면 100~10000sccm 범위 내의 유량으로 한다. NO 가스를 플라즈마 여기함으로써 얻어진 활성종에 웨이퍼(200)를 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, HCD 가스의 공급시와 마찬가지로, 웨이퍼(200)의 온도가 300~650℃ 범위 내의 온도가 되는 온도로 설정한다. 한편, 고주파 전원(273)으로부터 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 인가하는 고주파 전력은, 예를 들면, 50~400W 범위 내의 전력이 되도록 설정한다. NO 가스는 반응 온도가 높고, 상기와 같은 웨이퍼 온도, 처리실 내부 압력에서는 반응하기 어렵기 때문에, 플라즈마 여기함으로써 활성종으로서 흘리도록 하고, 이 때문에 웨이퍼(200)의 온도는 상술한 바와 같이 설정한 낮은 온도 범위의 상태여도 된다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 NO가스를 플라즈마 여기함으로써 얻어진 활성종이며, 처리실(201) 내에는, HCD 가스도 NH3 가스도 흘리지 않는다. 따라서, NO가스는 기상 반응을 일으키지 않고, 활성종이 된 NO는, 스텝 3에서 형성 된 실리콘 함유층 및 그 하지인 스텝 2에서 형성된 실리콘 질화층과 표면 반응하고, 실리콘 함유층 및 실리콘 질화층은 함께 산화되어 실리콘 산화층(SiO2층, 이하, 단순히 SiO층이라고도 함)으로 개질된다.
그 후, 제1 가스 공급관(232a)의 제1 밸브(243a)를 닫아 NO가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 제4 밸브(243d)는 개방한 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 20Pa 이하로 배기하고, 잔류 NO를 처리실(201) 내로부터 배제한다. 또한, 이 때에는 N2 등의 불활성 가스를 처리실(201) 내로 공급하면, 잔류 NO를 배제하는 효과가 더욱 높아진다.
상술한 스텝 4와 같이, 활성화된 NO가스를 사용하여 실리콘 질화층 및 실리콘 함유층을 실리콘 산화층으로 개질하는 개질 공정을 수행함으로써, 활성화된 NO가스가 갖는 에너지가 실리콘 질화층이나 실리콘 함유층 속에 포함되는 Si－N, Si－Cl, Si－H 결합을 분리한다. Si－O결합을 형성하기 위한 에너지는, Si－N, Si－Cl, Si－H의 결합 에너지보다 높기 때문에, Si－O 결합 형성에 필요한 에너지를 산화 처리 대상의 실리콘 질화층 및 실리콘 함유층에 부여함으로써, 실리콘 질화층이나 실리콘 함유층 속의 Si－N, Si－Cl, Si－H결합은 분리된다. Si와의 결합을 분리된 N, H, Cl은 막 속으로부터 제거되고 N2, H2, Cl2, HCl 등으로서 배출된다. 또한, N, H, Cl과의 결합이 끊김으로써 남은 Si의 결합수(結合手)는, 활성화된 NO가스에 포함되는 O와 결합되어 SiO2층으로 개질된다. 이 방법에 의해 형성한 SiO2막은, 막 속의 질소, 수소, 염소 농도가 극히 낮고, Si/O비율은 화학량론 조성인 0. 5에 극 히 가까운, 양질의 막이 됨을 확인했다.
O를 포함하는 활성화된 가스로서는, NO를 플라즈마 여기한 가스 이외에, O2, N2O, N2O4 등을 플라즈마로 여기한 가스를 사용해도 되고, 이들 가스를 Ar, He, Ne, Xe 등의 희(稀)가스로 희석한 가스를 플라즈마 여기하여 사용해도 된다. 또한 O를 포함하는 활성화된 가스로서 O3를 사용해도 되고, O3를 Ar, He, Ne, Xe 등의 희가스로 희석한 가스를 플라즈마 여기하여 사용해도 된다.
상술한 스텝 1~4를 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 웨이퍼(200) 상에 소정 막두께의 실리콘 산화막을 성막할 수 있다.
소정 막두께의 실리콘 산화막을 성막하면, N2 등의 불활성 가스가 처리실(201) 내에 공급되면서 배기됨으로써 처리실(201) 내부가 불활성 가스로 퍼지(purge)된다. 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고, 처리실(201) 내의 압력이 상압(常壓)으로 복귀된다.
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되고, 반응관(203)의 하단이 개구됨과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 보지된 상태로 반응관(203)의 하단으로부터 반응관(203)의 외부에 반출(boat unload)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(wafer discharge).
<제2 순서>
다음에, 본 실시 형태의 제2 순서에 대해 설명한다.
도 4에, 본 실시 형태의 제2 순서에 있어서 가스 공급 및 플라즈마 파워 공 급의 타이밍도를 나타낸다. 본 실시 형태의 제2 순서에서는, ALD 반응 또는 CVD 반응이 생기는 조건 하에서, 기판에 대해 소정 원소를 포함하는 원료 가스를 공급함으로써 기판 상에 소정 원소 함유층(원료의 흡착층 또는 소정 원소의 층)을 형성하는 제1 공정과, 그 소정 원소 함유층에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 소정 원소 함유층을 질화층으로 개질하는 제2 공정과, 그 질화층에 대해 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 질화층을 산화층으로 개질하는 제3 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다. 이에 의해 원하는 막두께의 산화막을 형성한다. 제1 공정에서는 기판 상에 1 원자층 미만으로부터 여러 원자층의 소정 원소 함유층이 형성되고, 제2 공정에서는 그 소정 원소 함유층이 질화층으로 치환되며, 제3 공정에서는 그 질화층이 산화층으로 치환된다.
또한, 제2 순서가 제1 순서와 다른 것은, 제2 순서에, 제1 순서에 있어서의 스텝 3(SiN층 상에 대한 Si함유층 형성)에 대응하는 스텝이 없는 점 뿐이고, 기타의 점은 제1 순서와 동일하다. 즉, 제1 순서에 있어서의 스텝 3(SiN층 상에 대한 Si함유층 형성)을 없애고, 그 대신에 제1 순서에 있어서의 스텝 4(SiO층에 대한 개질)를 스텝 3으로 하여 앞당겨서 수행하는 순서가 제2 순서에 상당한다. 제2 순서에 있어서의 각 스텝에서의 처리 조건, 사용하는 가스 등도 제1 순서와 동일하다. 다만, 제2 순서에서는, 스텝 3에 대해, SiO층으로 개질하는 대상이 제1 순서와는 다르다. 제1 순서의 스텝 4에서는, Si함유층 및 SiN층을 SiO층으로 개질했는데, 제2 순서의 스텝 3에서는 SiN층을 SiO층으로 개질한다.
제2 순서에 있어서의 스텝 3에서는, 활성화된 NO가스를 사용하여 실리콘 질화층을 실리콘 산화층으로 개질하는 개질 공정을 수행함으로써, 활성화된 NO가스가 가지는 에너지가 실리콘 질화층 속에 포함되는 Si－N, Si－Cl, Si－H 결합을 분리한다. Si－O 결합을 형성하기 위한 에너지는, Si－N, Si－Cl, Si－H의 결합 에너지보다 높기 때문에, Si－O 결합 형성에 필요한 에너지를 산화 처리 대상의 실리콘 질화층에 부여함으로써, 실리콘 질화층 속의 Si－N, Si－Cl, Si－H 결합은 분리된다. Si와의 결합이 분리된 N, H, Cl는 막 속으로부터 제거되고, N2, H2, Cl2, HCl 등으로서 배출된다. 또한, N, H, Cl과의 결합이 끊김으로써 남은 Si의 결합수는, 활성화된 NO가스에 포함되는 O와 결합되어 SiO2층으로 개질된다. 이 방법에 의해 형성한 SiO2막은, 막 속의 질소, 수소, 염소 농도가 극히 낮고, Si/O비율은 화학량론 조성인 0. 5에 극히 가까운, 양질의 막으로 되는 것을 확인했다.
이하, 실시예에 대해서 구체적으로 설명한다.
<제1 실시예>
다음에 제1 실시예에 대해 설명한다.
본 실시 형태의 제1 순서, 제2 순서 및 종래 기술의 순서에 의해 실리콘 산화막을 형성하고, 성막 속도 및 막두께 분포 균일성을 측정했다. 한편, 종래 기술의 순서란, 본 실시 형태의 제1 순서에 있어서의 스텝 1과 스텝 4를 교대로 반복하는 순서(제2 순서에 있어서의 스텝 1과 스텝 3을 교대로 반복하는 순서)이다. 또한, 본 실시예에 있어서의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형 태에 기재한 조건 범위 내의 조건으로 했다.
그 결과를 도 5, 도 6에 나타낸다. 도 5는 종래 기술의 순서에 의해 성막한 실리콘 산화막의 성막 속도를 1로 했을 경우의, 본 실시 형태의 제1 순서, 제2 순서에 의해 성막한 실리콘 산화막의 성막 속도 비율을 나타내고 있다. 도 6은, 종래 기술의 순서에 의해 성막한 실리콘 산화막의 웨이퍼 면내에 있어서의 막두께 분포 균일성을 1로 했을 경우의, 본 실시 형태의 제1 순서, 제2 순서에 의해 성막한 실리콘 산화막의 웨이퍼 면내에 있어서의 막두께 분포 균일성 비율을 나타내고 있다. 한편, 막두께 분포 균일성은, 웨이퍼 면내에 있어서의 막두께 분포의 격차의 정도를 나타내고, 그 값이 작을수록 웨이퍼 면내에 있어서의 막두께 분포 균일성이 양호함을 니타내고 있다.
도 5에 나타내는 바와 같이, 본 실시 형태의 제1 순서 및 제2 순서에 의해 형성된 실리콘 산화막은, 종래 기술의 순서에 의해 형성된 실리콘 산화막에 비해, 성막 속도가 현격히 높은 것을 알 수 있다. 특히, 본 실시 형태의 제1 순서에 따르면, 종래 기술의 순서에 의한 성막 속도의 2배 가까운 성막 속도를 얻을 수 있음을 알 수 있다. 또한, 본 실시 형태의 제2 순서의 경우에 있어서도, 종래 기술의 순서에 의한 성막 속도의 1. 5배 정도의 성막 속도를 얻을 수 있음을 알 수 있다.
또한, 도 6에 나타내는 바와 같이, 본 실시 형태의 제1 순서 및 제2 순서에 의해 형성된 실리콘 산화막은, 종래 기술의 순서에 의해 형성된 실리콘 산화막에 비해, 막두께 분포 균일성도 대폭 개선되어 있음을 알 수 있다. 특히, 본 실시 형태의 제2 순서에 의하면, 종래 기술의 순서에 의해 형성된 실리콘 산화막의 막두께 분포 균일성의 1/10 정도의, 매우 양호한 막두께 분포 균일성을 얻을 수 있음을 알 수 있다. 또한, 본 실시 형태의 제1 순서의 경우에 있어서도, 종래 기술의 순서에 의해 형성된 실리콘 산화막의 막두께 분포 균일성의 1/5 정도의, 매우 양호한 막두께 분포 균일성을 얻을 수 있음을 알 수 있다.
또한, 본 실시 형태의 제1 순서와 제2 순서를 비교하면, 제2 순서에 비해, 제1 순서 쪽이 성막 속도가 높은 것을 알 수 있다. 한편, 막두께 분포 균일성에 대해서는, 제1 순서에 비해, 제2 순서 쪽이 양호하게 되는 것을 알 수 있다. 이러한 점으로부터, 성막 속도 면에서는 제2 순서보다 제1 순서 쪽이 우수하고, 막두께 분포 균일성 면에서는, 제1 순서보다 제2 순서 쪽이 우수함을 알 수 있다.
또한, 본 실시 형태의 제1 순서 및 제2 순서에서 사용하는 가스종을 비교하면, 본 실시 형태의 제1 순서 및 제2 순서 양쪽 모든 경우에서도, N2O 사용시에 비해, NO 사용 쪽이 성막 속도가 높고, 막두께 분포 균일성도 더욱 개선되어 있음을 알 수 있다. 따라서 어느 순서에서도 NO를 사용한 경우의 쪽이, 보다 성막 속도가 높고, 보다 막두께 분포 균일성이 양호하게 되는 것을 알 수 있다.
여기서, 본 실시 형태의 제1 순서 및 제2 순서에 있어서, 기판 상에 형성한 실리콘 함유층(HCD의 흡착층 또는 실리콘층)을 직접 산화하는 것이 아니라, 실리콘 함유층을 일단 질화하고 나서 산화하는 메리트에 대해 설명한다. 여기에서는, 본 실시 형태의 제2 순서를 예로, 종래 기술의 순서(본 실시 형태의 제2 순서에 있어서의 스텝 1과 스텝 3을 교대로 반복하는 순서)와 비교하면서 설명한다.
도 9에 종래 기술의 순서에 있어서의 SiO2 퇴적 모델을, 도 10에 본 실시 형태의 제2 순서에 있어서의 SiO2 퇴적 모델을 나타낸다. 한편, 모든 순서는 제1 스텝에서 실리콘 웨이퍼 표면에 원료로서의 HCD의 흡착층이 형성되는 경우를 나타낸다.
도 9의 종래 기술의 순서의 경우, 우선 원료 가스로서의 HCD 가스를 공급하면, 도 9(a)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 HCD가 흡착하고 실리콘 웨이퍼 상에 HCD의 흡착층이 형성된다.
이 상태에서 NO가스를 플라즈마 여기하여 얻어진 NO활성종(NO*)을 포함하는 가스를 공급하면, 도 9(b)에 나타내는 바와 같이, 웨이퍼 면내에 있어서의 NO가스(NO*) 류(流)의 상류에서 하류를 향하여 실리콘 웨이퍼 표면에 흡착한 HCD 분자의 산화가 진행한다. 한편, 웨이퍼 면내에 있어서의 NO가스류의 하류의 HCD 분자는 실리콘 웨이퍼 표면으로부터 이탈을 일으킨다. 이것은, NO가스를 플라즈마 여기함으로써 얻어진 NO*에는 HCD 분자를 산화시킬 뿐 아니라, Si－O 결합이나 Si－Si 결합을 끊어버리는 만큼의 에너지가 있기 때문이라고 생각할 수 있다. 즉, 이 경우, 실리콘 웨이퍼 표면 상에 대한 Si의 고정을 충분히 수행하지 못하고, 실리콘 웨이퍼 표면 상에 Si가 고정되지 않는 영역이 생기게 된다. 또한, 도 9(c)에 나타내는 바와 같이, NO*는, 형성한 SiO2층의 하지(下地)인 실리콘 웨이퍼의 표면도 산화시켜 버린다.
이 때문에, 실리콘 웨이퍼를 회전시키면서 종래 기술의 순서에 의해 SiO2막을 형성하면, 그 SiO2막의 외주부의 막두께가 두꺼워져, 웨이퍼 면내에 있어서의 막두께 균일성이 악화되어 버린다(도 6 참조). 또한, 실리콘 웨이퍼 표면으로부터 이탈한 HCD 분자는 처리실 내의 하류로 흘러 처리실 내에 있어서의 NO가스류의 하류, 즉, 웨이퍼 배열 영역 하부의 웨이퍼에 재흡착하여 산화하기 때문에, 웨이퍼 사이에 있어서의 막두께 균일성도 악화되는 것을 생각할 수 있다.
이것에 대해, 도 10의 본 실시 형태의 제2 순서의 경우, 우선 HCD 가스를 공급하면, 도 10(a)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 HCD가 흡착하고 실리콘 웨이퍼 상에 HCD의 흡착층이 형성된다.
이 상태에서 NH3 가스를 플라즈마 여기하여 얻어진 NH3 활성종(NH3 *)을 포함하는 가스를 공급하면, 도 10(b)에 나타내는 바와 같이, 웨이퍼 면내에 있어서의 NH3 가스(NH3 *)류의 상류에서 하류를 향하여 실리콘 웨이퍼 표면에 흡착한 HCD 분자의 질화가 진행한다. 이 때 웨이퍼 면내에 있어서의 NH3 가스류의 하류의 HCD 분자는 실리콘 웨이퍼 표면으로부터 이탈하는 일은 없다. 즉, 종래 기술의 순서에 있어서 발생한 HCD 분자의 실리콘 웨이퍼 표면으로부터의 이탈은 억제된다. 이것은, NH3 가스를 플라즈마 여기함으로써 얻어진 NH3 *의 에너지는 비교적 낮고, 또한, Si－N 결합은, Si－O 결합과 비교하여 낮은 에너지로 발생하며, 그리고, 그러한 낮은 에 너지라고 하더라도 HCD를 충분히 질화시킬 수 있기 때문이라고 생각할 수 있다. 즉, 이 경우, 실리콘 웨이퍼 표면 상에 대한 Si의 고정을 충분히 수행할 수 있고, 실리콘 웨이퍼 표면 상에 균일하게 Si가 고정되게 된다. 이 때문에, 도 10(b)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 흡착한 HCD 분자는 웨이퍼 면내에 걸쳐 균일하게 질화되고, 실리콘 웨이퍼 표면 상에 SiN층이 웨이퍼 면내에 걸쳐 균일하게 형성된다.
이 상태에서 NO가스를 플라즈마 여기하여 얻어진 NO 활성종(NO*)을 포함하는 가스를 공급하면, 도 10(c)에 나타내는 바와 같이, 실리콘 웨이퍼 표면 상에 형성된 SiN층의 산화가 이루어진다. 이 SiN층을 산화하기 위해서는, HCD를 산화하는 것보다 높은 에너지가 필요하게 되는데, 그것에 의해 그 에너지의 Si－O 결합이나 Si－Si 결합을 끊는 분량에 대한 기여는 적어지고, 그 에너지는 주로 SiN층 속의 질소(N)를 산소(O)로 치환하는 반응에 사용된다. 그 때문에, 한 번 얻어진 웨이퍼 면내에 있어서의 층두께 균일성을 유지한 채로 SiN층을 SiO2층으로 개질할 수 있다. 그리고, 그 결과로서 실리콘 웨이퍼 상에 형성되는 SiO2막의 웨이퍼 면내에 있어서의 막두께 균일성이 양호한 것으로 된다(도 6 참조). 또한, Si－N 결합의 결합 에너지(약 3.7eV)는, Si－Si 결합의 결합 에너지(약 2.0eV)보다 높기 때문에, SiN층은 그 하지인 실리콘 웨이퍼의 산화 방지 효과를 나타내게 된다. 또한, 웨이퍼 면내에 있어서의 NO가스(NO*)류의 상류에서 산화에 기여할 수 없었던 NO*는 그 하류로 흘러 하류부의 SiN층의 산화에 기여하여 균일화가 더욱 진행된다.
한편, 도 9의 종래 기술의 순서 및 도 10의 본 실시 형태의 제2 순서에서는, 제1 스텝에서 실리콘 웨이퍼 표면에 HCD의 흡착층이 형성되는 경우에 대해서 설명했는데, 제1 스텝에서 공급한 HCD 가스가 자기 분해하여 실리콘 웨이퍼 표면에 실리콘층이 형성되는 경우에 대해서도 동일하다고 할 수 있다. 그 경우, 도 9, 도 10의 HCD 분자를 Si분자로 치환하면, 동일한 설명이 가능하다.
여기서, 상술한 종래 기술의 순서를 변경한 예, 즉, 웨이퍼 상에 대한 실리콘 함유층의 형성과, 그 실리콘 함유층의 산화에 의한 산화층의 형성과, 그 산화층의 질화를 반복하는 예에 대해서 설명한다.
이러한 예인 경우, 먼저, 종래 기술의 순서와 마찬가지로 웨이퍼 상에 실리콘 함유막을 형성한 후, 이 실리콘 함유층을 산화하게 되는데, 상술한 바와 같이 실리콘 함유층을 산화하여 SiO2층으로 개질하면, 그 SiO2층의 웨이퍼 면내에 있어서의 층두께 균일성은 악화된다. 따라서, 그 SiO2층을 질화하더라도 층두께 균일성이 양호한 층은 얻을 수 없다. 즉, 이러한 예인 경우, 막두께 균일성이 양호한 막을 형성하는 것은 어렵다.
또한, SiO2층을 질화하는 경우에 있어서는, 상술한 바와 같이 Si－O 결합은 Si－N 결합과 비교하여 결합 에너지가 높기 때문에, 한 번 형성된 Si－O 결합을 Si－N 결합으로 바꾸기 위해서는 매우 높은 에너지가 필요하다. 그리고 Si－O 결합을 Si－N 결합으로 바꾸기 위해서는 우선 Si－O 결합을 끊을 필요가 있다. 그러나, Si －O 결합은 열에너지에서는 용이하게 끊을 수 없다. 예를 들면, 1000℃ 정도의 온도에서도 SiO2층을 질화할 수 없음을 확인했다. 또한, SiO2층의 형성과 SiO2층의 플라즈마 질화를 반복하더라도, 그것에 의해 얻어지는 SiO2막 속의 질소 농도는 증가하지 않는 것도 확인했다. 즉, SiO2층을 질화하기 위해서는 매우 높은 에너지가 필요하고, SiO2층을 질화하는 것은 용이하지 않다는 것이 판명되었다.
<제2 실시예>
다음에 제2 실시예에 대해 설명한다.
본 실시 형태의 제2 순서 및 일반적인 CVD법에 의해 실리콘 산화막을 형성하여 막 속의 불순물 농도를 측정했다. 한편, 일반적인 CVD법이란, DCS와 N2O를 동시에 공급하여 CVD법에 의해 실리콘 산화막[HTO(High　Temperature　Oxide)막]을 형성하는 방법이며, 성막 온도는 780℃로 했다. 또한, 본 실시 형태의 제2 순서에 있어서의 각 스텝에서의 성막 온도는 600℃로 일정하게 하고, 그 이외의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태에 기재한 조건 범위 내의 조건으로 했다. 또한 막 속의 불순물 측정은 SIMS를 사용하여 수행했다.
그 결과를 도 11에 나타낸다. 도 11(a)는 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 도 11(b)는 본 실시 형태의 제2 순서에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 도 11(a)와 도 11(b)에서는, 횡 축은 SiO2막 표면으로부터의 깊이(nm)를 나타내고, 좌측의 종축은 H, C, N, Cl의 농도(atoms/cm3)를, 우측의 종축은 O, Si의 2차 이온 강도(counts/sec)를 나타낸다.
도 11(a), 도 11(b)에 나타내는 바와 같이, 본 실시 형태의 제2 순서에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물 중 C, N, H의 농도에 대해서는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막 속에 포함되는 C, N, H의 농도와 동등하다는 것을 알 수 있다. 그러나 본 실시 형태의 제2 순서에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물 중 Cl의 농도에 대해서는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막 속에 포함되는 Cl의 농도보다 2자리수 정도나 낮은 것을 알 수 있다. 즉, 본 실시 형태의 제2 순서에 의해 형성된 실리콘 산화막은, 일반적인 CVD법에 의해 형성된 실리콘 산화막에 비해, 불순물, 특히 Cl의 농도가 극히 낮음을 알 수 있다. 한편, 본 실시 형태의 제1 순서에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물의 농도에 대해서도 제2 순서와 동등한 것을 확인했다. 즉, 본 실시 형태의 제1 순서에 의해 형성된 실리콘 산화막도, 일반적인 CVD법에 의해 형성된 실리콘 산화막에 비해, 불순물, 특히 Cl의 농도가 극히 낮음을 확인했다.
한편, 상기 실시 형태에서는, 제1 순서 및 제2 순서에 있어서, O를 포함하는 활성화된 가스로서 NO를 플라즈마로 여기한 가스를 사용하는 예에 대해 설명했다. 또한, O를 포함하는 활성화된 가스로서는, NO를 플라즈마로 여기한 가스 이외에, O2, N2O, N2O4 등을 플라즈마로 여기한 가스를 사용해도 되고, O3를 사용해도 되는 것 등에 대해서도 설명했다. 또한, O를 포함하는 활성화된 가스로서는, 가열된 감압의 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 이들 가스를 논 플라즈마로 활성화한 가스를 사용하는 것도 가능하다. 이 경우, 처리실 내에 공급된 산소 함유 가스와 수소 함유 가스는, 가열된 감압의 분위기하에 있는 처리실 내에 있어서 활성화되어 반응하고, 그것에 의해 원자 형상 산소 등의 O를 포함하는 산화종이 형성되어 이 산화종에 의해 산화 처리를 수행하게 된다. 이 산화 처리에 의하면, 산소 함유 가스를 단독으로 공급하는 경우에 비해, 산화력을 큰 폭으로 향상시킬 수 있다. 즉, 감압 분위기하에 있어서 산소 함유 가스에 수소 함유 가스를 첨가함으로써, 산소 함유 가스 단독 공급의 경우에 비해 대폭적인 산화력 향상 효과를 얻을 수 있다. 도 12, 13에, 이 경우의 제1 순서, 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍도를 각각 나타낸다.
도 12의 제1 순서에 있어서는, 웨이퍼를 수용한 처리실 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 웨이퍼 상에 실리콘 함유층을 형성하는 공정(스텝 1)과, 처리실 내에 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 실리콘 함유층을 질화하여 실리콘 질화층으로 개질하는 공정(스텝 2)과, 처리실 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 실리콘 질화층 상에 실리콘 함유층을 형성하는 공정(스텝 3)과, 가열된 감압의 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 실리콘 질화층 상에 형성된 실리콘 함유층 및 실리콘 질화층을 산화하여 실리콘 산화층으로 개질하는 공정(스텝 4)을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다.
도 13의 제2 순서에 있어서는, 웨이퍼를 수용한 처리실 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 웨이퍼 상에 실리콘 함유층을 형성하는 공정(스텝 1)과, 처리실 내에 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 실리콘 함유층을 질화하여 실리콘 질화층으로 개질하는 공정(스텝 2)과, 가열된 감압의 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 실리콘 질화층을 산화하여 실리콘 산화층으로 개질하는 공정(스텝 3)을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다.
이 경우에 있어서, 산소 함유 가스로서는, 산소(O2) 가스 및 오존(O3) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스를 사용할 수 있다. 수소 함유 가스로서는, 수소(H2) 가스, 암모니아(NH3) 가스 및 메탄(CH4) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스를 사용할 수 있다.
한편, 도 12, 13 양 쪽 모두, 원료 가스는 HCD 가스이고, 질소를 포함하는 가스가 NH3 가스이며, 산소 함유 가스는 O2 가스이고, 수소 함유 가스가 H2 가스인 경우의 예를 나타낸다.
가열된 감압의 처리실 내에 산소 함유 가스(예를 들면 O2 가스)와 수소 함유 가스(예를 들면 H2 가스)를 공급하여 산화 처리를 수행하는 경우, 처리실 내부의 압력은, 대기압보다 낮은 압력, 예를 들면 1~1000Pa 범위 내의 압력으로 한다. O2 가스의 공급 유량은, 예를 들면 1~20000sccm 범위 내의 유량으로 하고, H2 가스의 공 급 유량은, 예를 들면 1~20000sccm 범위 내의 유량으로 한다. O2 가스와 H2 가스가 반응함으로써 얻어진 산화종에 웨이퍼를 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때의 히터의 온도는, 웨이퍼의 온도가, 예를 들면 350~1000℃의 범위 내의 온도가 되도록 설정한다. 한편, 이 범위 내의 온도이면 감압 분위기하에서의 O2 가스에 대한 H2 가스 첨가에 의한 산화력 향상의 효과가 얻어지는 것을 확인했다. 또한, 웨이퍼의 온도가 너무 낮으면 산화력 향상의 효과를 얻을 수 없음도 확인했다. 다만 스루풋(through put)을 고려하면, 이 산화 처리시의 웨이퍼의 온도는 실리콘 함유층 형성 시나 질화 처리 시와 동일한 온도가 되도록, 즉, 처리실 내의 온도를 실리콘 함유층 형성 시나 질화 처리 시와 동일한 온도로 유지하도록 히터의 온도를 설정하는 것이 바람직하다. 이 경우, 제1 순서에서는 스텝 1에서 스텝 4에 걸쳐 웨이퍼의 온도, 즉 처리실 내의 온도가 350~650℃의 범위 내의 일정한 온도가 되도록 히터의 온도를 설정한다. 제2 순서에서는 스텝 1에서 스텝 3에 걸쳐 처리실 내의 온도가 350~650℃의 범위 내의 일정한 온도가 되도록 히터의 온도를 설정한다. 한편, 감압 분위기하에서의 O2 가스에 대한 H2 가스 첨가에 의한 산화력 향상의 효과를 얻기 위해서는, 처리실 내의 온도를 350℃ 이상으로 할 필요가 있는데, 처리실 내의 온도는 400℃ 이상으로 하는 것이 바람직하고, 450℃ 이상으로 하면 더욱 바람직하다. 처리실 내의 온도를 400℃ 이상으로 하면, 400℃ 이상의 온도로 수행하는 O3 산화 처리에 의한 산화력을 초과하는 산화력을 얻을 수 있고, 처리실(201) 내의 온도를 450℃ 이상으로 하면, 450℃ 이상의 온도로 실시하 는 O2 플라즈마 산화 처리에 의한 산화력을 초과하는 산화력을 얻을 수 있다.
제1 순서에서는, O2 가스와 H2 가스가 반응함으로써 얻어진 산화종이 스텝 3에서 형성된 실리콘 함유층 및 그 하지인 스텝 2에서 형성된 실리콘 질화층과 표면 반응하고, 실리콘 함유층 및 실리콘 질화층은 함께 그 산화종에 의해 산화되어 실리콘 산화층으로 개질된다. 또한, 제2 순서에서는, O2 가스와 H2 가스가 반응함으로써 얻어진 산화종이 스텝 2에서 형성된 실리콘 질화층과 표면 반응하고, 실리콘 질화층은, 그 산화종에 의해 산화되어 실리콘 산화층으로 개질된다.
한편, 이 감압 분위기하에서의 O2 가스에 대한 H2 가스 첨가에 의한 산화 처리(이하, 감압 산화 처리라고도 함)와, O2 플라즈마 산화 처리와, O3 산화 처리를 비교한 바, 450℃ 이상 650℃ 이하에 있어서의 저온 분위기하에서는, 이 감압 산화 처리의 산화력이 가장 강력한 것을 확인했다. 정확하게는, 400℃ 이상 650℃이하에서는, 감압 산화 처리에 의한 산화력은, O3 산화 처리에 의한 산화력을 윗돌고, 450℃ 이상 650℃ 이하에서는, 감압 산화 처리에 의한 산화력은, O3 산화 처리 및 O2 플라즈마 산화 처리에 의한 산화력을 윗도는 것을 확인했다. 이에 의해, 이 감압 산화 처리는, 이러한 저온 분위기하에서는 매우 유효한 것임이 판명되었다. 단, 감압 산화 처리에 있어서는, 산소 함유 가스로서 O3나 O2 플라즈마를 사용한다는 선택 사항도 있어 이들 가스의 사용을 부정하는 것은 아니다. O3나 O2 플라즈마에 수소 함 유 가스를 첨가함으로써, 에너지가 더 높은 산화종을 생성할 수 있고, 이 산화종에 의해 산화 처리를 수행함으로써, 디바이스 특성이 향상하는 등의 효과도 생각할 수 있다.
감압 산화 처리에서 사용하는 수소 함유 가스로서의 H2 가스는, 간헐적으로, 즉, 도 12, 13과 같이 산화 처리 시에 있어서만 공급하도록 해도 되고, 연속적으로, 즉, 도 14, 15에 나타내는 바와 같이 각 스텝을 반복하는 동안, 항상 공급하도록 해도 된다. 한편, 도 14, 15는, H2 가스를 연속적으로 흘리는 경우의 제1 순서, 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍도를 각각 나타낸다.
또한, H2 가스를 간헐적으로 공급하는 경우에서도, 산화 처리 시에 있어서만 공급하는 것 이외에, 실리콘 함유층 형성 시 및 산화 처리 시에 있어서만 H2 가스를 공급하도록 해도 된다. 또한, 산화 처리 전(前)부터 산화 처리 시에 걸쳐서 H2 가스를 공급하도록 해도 되고, 산화 처리 시부터 산화 처리 후에 걸쳐서 H2 가스를 공급하도록 해도 된다. 또한, 산화 처리 전부터 산화 처리 후에 걸쳐서 H2 가스를 공급하도록 해도 된다.
실리콘 함유층 형성시, 즉 HCD 가스 공급시에 H2 가스를 공급함으로써, HCD 가스 속의 Cl을 추출하는 것을 생각할 수 있고, 성막 레이트의 향상, 막 속의 Cl불순물의 저감 효과를 생각할 수 있다. 또한, 산화 처리 전에, 즉 HCD 가스의 공급을 정지한 후 또는 NH3 가스의 공급을 정지한 후에 O2 가스보다 선행하여 H2 가스의 공급을 개시함으로써, 막두께 균일성 제어에 유효하게 됨을 생각할 수 있다. 또한, O2 가스보다 선행하여 H2 가스의 공급을 개시함으로써, 예를 들면 금속과 실리콘이 노출된 부분에 대해서는, 선택적으로 실리콘에 산화막을 형성할 수 있게 되는 것을 생각할 수 있다. 또한, 산화 처리 후에, 즉 O2 가스의 공급을 정지한 후, HCD 가스의 공급을 개시하기 전에, H2 가스를 공급함으로써, 산화 처리에 의해 형성된 SiO층의 표면을 수소 종단(終端)시켜서 개질시키고, 다음의 실리콘 함유층 형성시에 있어서 공급하는 HCD 가스가 SiO층의 표면에 흡착하기 쉽게 되도록 할 수 있는 것을 생각할 수 있다.
<제3 실시예>
다음에 제3 실시예에 대해 설명한다.
도 13의 순서에 의해 실리콘 산화막(SiO막)을 형성하고, 그 실리콘 산화막의 웨이퍼 면내에 있어서의 막두께 분포 균일성과 성막 레이트를 측정했다. 스텝 1~3에 있어서의 웨이퍼 온도는 600℃로 유지하고, 그 외의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태 등에 기재한 조건 범위 내의 조건으로 했다.
이와 같이 하여 웨이퍼 상에 SiO막을 형성한 바, 형성된 SiO막의 웨이퍼 면내에 있어서의 막두께 분포 균일성은±0.8% 정도이며, 그 때의 성막 레이트는 1.6Å／사이클 정도였다. 막두께 분포 균일성, 성막 레이트는 어느 쪽이든 모두 양호 한 것으로서, 상기 실시 형태의 제2 순서에 의해 형성된 SiO막의 막두께 분포 균일성, 성막 레이트와 동등한 것을 확인했다. 한편, 도 12의 순서에 의해 형성된 SiO막의 막두께 분포 균일성, 성막 레이트에 대해서도 상기 실시 형태의 제1 순서에 의해 형성된 SiO막의 막두께 분포 균일성, 성막 레이트와 동등한 것을 확인했다.
한편, 상기 실시 형태에서는, 제1 순서 및 제2 순서의 스텝 1 및 제1 순서의 스텝 3에서, Si함유층을 형성하고, 최종적으로 SiO막을 형성하는 예에 대해서 설명했는데, Si함유층(반도체 원소를 포함하는 층) 대신에 Ti, Al, Hf 등의 금속 원소를 포함하는 층을 형성하고, 최종적으로 금속 산화막을 형성하도록 해도 된다. 예를 들면, TiO막을 형성하는 경우에는, 제1 순서의 경우, 스텝 1에서 웨이퍼 상에 Ti함유층(Ti원료의 흡착층 또는 Ti층)을 형성하고, 제2 스텝에서 Ti함유층을 TiN층으로 개질하며, 제3 스텝에서 TiN층 상에 Ti함유층을 형성하고, 스텝 4에서 Ti함유층/TiN층을 TiO층으로 개질하는 것도 생각할 수 있다. 제2 순서의 경우, 스텝 1에서 웨이퍼 상에 Ti함유층을 형성하고, 제2 스텝에서 Ti함유층을 TiN층으로 개질하며, 제3 스텝에서 TiN층을 TiO층으로 개질하는 것도 생각할 수 있다. AlO막이나 HfO막을 형성하는 경우도 마찬가지이다. 이와 같이 본 발명은, 소정 원소가 반도체 원소인 경우 뿐만 아니라, 금속 원소인 경우에도 적용할 수 있다.
또한, 상기 실시 형태에서는, 제1 순서의 스텝 4 및 제2 순서의 스텝 3에서, 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, SiN층 등을 SiO2층에 개질하는 예에 대해서 설명했는데, 산소를 포함하는 가스의 활성화량을 제어(억제) 함으로써, 산화력을 억제하고, SiN층 등의 SiO2층에 대한 개질을 완전하게는 수행하지 않고, SiON층으로 개질하는 것도 가능하다. 예를 들면, 산소를 포함하는 가스를 플라즈마가 아닌 열로 활성화함으로써, SiN층 등을 SiON층으로 개질하는 것이 가능해진다. 도 7, 8에, 이 경우의 제1 순서, 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍도를 각각 나타낸다.
도 7의 제1 순서에서는, ALD 반응 또는 CVD 반응이 생기는 조건 하에서, 기판에 대해 소정 원소를 포함하는 원료 가스를 공급함으로써 기판 상에 소정 원소 함유층(원료의 흡착층 또는 소정 원소의 층)을 형성하는 제1 공정(스텝 1)과, 그 소정 원소 함유층에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 소정 원소 함유층을 질화층으로 개질하는 제2 공정(스텝 2)과, 그 질화층에 대해 원료 가스를 공급함으로써 질화층 상에 소정 원소 함유층을 형성하는 제3 공정(스텝 3)과, 질화층 상에 형성한 소정 원소 함유층에 대해 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 질화층 상에 형성한 소정 원소 함유층 및 질화층을 산질화층으로 개질하는 제4 공정(스텝 4)을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다. 이것에 의해 원하는 막두께의 산질화막을 형성한다. 제1 공정에서는 기판 상에 1 원자층 미만으로부터 몇 원자층의 소정 원소 함유층이 형성되고, 제2 공정에서는 그 소정 원소 함유층이 질화층으로 치환되고, 제3 공정에서는 그 질화층 상에 1 원자층 미만으로부터 몇 원자층의 소정 원소 함유층이 형성되고, 제4 공정에서는 그 소정 원소 함유층과 그 하지인 질화층의 양 쪽 모 두가 산질화층으로 치환된다.
도 8의 제2 순서에서는, ALD 반응 또는 CVD 반응이 생기는 조건 하에서, 기판에 대해 소정의 원소를 포함하는 원료 가스를 공급함으로써 기판 상에 소정의 원소 함유층을 형성하는 제1 공정(스텝 1)과, 그 소정 원소 함유층에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 소정 원소 함유층을 질화층으로 개질하는 제2 공정(스텝 2)과, 그 질화층에 대해 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 질화층을 산질화층으로 개질하는 제3 공정(스텝 3)을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행한다. 이에 의해 원하는 막두께의 산질화막을 형성한다. 제1 공정에서는 기판 상에 1 원자층 미만으로부터 몇 원자층의 소정 원소 함유층이 형성되고, 제2 공정에서는 그 소정 원소 함유층이 질화층으로 치환되며, 제3 공정에서는 그 질화층이 산질화층으로 치환된다. 한편, 도 7과 8 양 쪽 모두, 소정 원소가 Si이고, 원료 가스가 HCD 가스이며, 질소를 포함하는 가스가 NH3 가스이고, 산소를 포함하는 가스가 NO가스 또는 N2O 가스인 경우의 예를 나타낸다. 이 경우, 소정의 원소 함유층은 실리콘 함유층으로 되고, 질화층은 실리콘 질화층(SiN층)이 되며, 산질화층은 실리콘 산질화층(SiON층)이 되고, 산질화막은 실리콘 산질화막(SiON막)이 된다.
도 7, 8과 같이, 산소를 포함하는 가스를 플라즈마가 아닌 열로(논 플라즈마로) 활성화하여 공급함으로써, SiN층 등을 SiON층으로 개질하는 경우, 제1 순서의 스텝 4 및 제2 순서의 스텝 3에서는, 제1 가스 공급관(232a)의 제1 밸브(243a) 및 가스 배기관(231)의 제4 밸브(243d)를 모두 개방하고, 제1 가스 공급관(232a)으로부터 제1 매스 플로우 컨트롤러(241a)에 의해 유량 조정된 NO가스를 가스 노즐(233)의 제2 가스 공급공(248b)으로부터 버퍼실(237) 내로 분출시킨다. 이 때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에는 고주파 전력을 인가하지 않음으로써 플라즈마는 발생시키지 않고, NO가스를 히터(207)로 가열된 영역 내의 열로 여기하고, 활성종을 포함하는 활성화된 가스로서 제1 가스 공급공(248a)으로부터 처리실(201) 내에 공급하면서 가스 배기관(231)으로부터 배기한다. NO가스를 열로 여기함으로써 활성종을 포함하는 활성화된 가스로서 흘릴 때는, 제4 밸브(243d)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~5000 Pa의 범위 내의 압력으로 한다. 제1 매스 플로우 컨트롤러(241a)로 제어하는 NO가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. NO가스를 열로 여기함으로써 얻어진 활성종을 포함하는 활성화된 가스에 웨이퍼(200)를 노출하는 시간은, 예를 들면 2~120초 사이의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, HCD 가스의 공급시와 같이, 웨이퍼(200)의 온도가 300~650℃ 범위 내의 온도로 설정한다. NO가스는 반응 온도가 높고, 상기와 같은 웨이퍼 온도에서는 반응하기 어렵기 때문에, NO가스를 열로 여기하는 경우는, 플라즈마 여기하는 경우보다, NO가스의 활성화량은 억제되고, 발생하는 활성종의 양은 매우 적게 된다. 이에 따라, SiN층 등의 산화량을 억제할 수 있게 된다. 한편, NO가스를 열로 여기하는 경우는, 플라즈마 여기하는 경우보다 처리실(201) 내의 압력을 높게 하는 것이 바람직하다.
NO가스를 열로 여기함으로써 얻어진 활성종을 포함하는 활성화된 가스를 처리실(201) 내에 흘릴 때, 처리실(201) 내에는, HCD 가스도 NH3 가스도 흘리지 않는다. 따라서, NO가스는 기상(氣相) 반응을 일으키지 않고, 활성종을 포함하는 활성화된 NO가스는, 제1 순서에 있어서는, 스텝 3에서 형성된 실리콘 함유층 및 그 하지인 스텝 2에서 형성된 실리콘 질화층(SiN층)과 표면 반응하고, 실리콘층 및 실리콘 질화층은, 함께, 산화되어 실리콘 산질화층(SiON층)으로 개질된다. 또한, 제2 순서에 있어서는, 활성화된 NO가스는, 스텝 2에서 형성된 실리콘 질화층(SiN층)과 표면 반응하고, 실리콘 질화층은, 산화되어 실리콘 산질화층(SiON층)으로 개질된다. 한편, 감압 산화 처리를 사용하는 경우는, 플라즈마를 사용하여 산화 처리하는 경우보다 처리실 내의 압력을 높게 하는 것이 바람직하다.
도 7의 제1 순서에 있어서의 스텝 4에서는, 열로 활성화된 NO가스를 사용하여 실리콘 질화층 및 실리콘 함유층을 실리콘 산질화층으로 개질하는 개질 공정을 수행함으로써, 도 8의 제2 순서에 있어서의 스텝 3에서는, 열로 활성화된 NO가스를 사용하여 실리콘 질화층을 실리콘 산질화층으로 개질하는 개질 공정을 수행함으로써, 열로 활성화된 NO가스가 갖는 에너지가 실리콘 질화층이나 실리콘 함유층 속에 포함되는 Si－N, Si－Cl, Si－H 결합을 부분적으로 분리한다. Si－O 결합을 형성하기 위한 에너지는, Si－N, Si－Cl, Si－H의 결합 에너지보다 높기 때문에, Si－O결합 형성에 필요한 에너지를 산화 처리 대상의 실리콘 질화층이나 실리콘 함유층에 부여함으로써, 실리콘 질화층이나 실리콘 함유층 속의 Si－N, Si－Cl, Si－H 결합 은 부분적으로 분리된다. 한편, 열로 활성화된 NO가스는, 플라즈마로 활성화된 NO 가스보다, 활성화량은 낮고, 발생하는 활성종의 양도 적다. 즉, 열로 활성화된 NO가스가 갖는 에너지는, 플라즈마로 활성화된 NO가스가 갖는 에너지보다 낮으며, 실리콘 질화층이나 실리콘 함유층 속에 포함되는 Si－N 결합 전체가 분리되는 일은 없고, 일부는 분리되지 않고 남게 된다. Si와의 결합이 분리된 N, H, Cl는 층 안으로부터 제거되고, N2, H2, Cl2, HCl 등으로서 배출된다. 또한, N, H, Cl과의 결합이 끊겨서 남은 Si의 결합수는, 활성화된 NO가스에 포함되는 O와 결합하여 SiON층으로 개질된다. 이 방법에 의해 형성한 SiON막은, 막 속의 수소, 염소 농도가 극히 낮은, 양질의 막으로 되는 것을 확인했다.
한편, 도 7, 8에서는, NO가스나 N2O 가스를 사용하여 논 플라즈마로 산화 처리를 수행하는 예에 대해서 설명했는데, 상술한 실시 형태와 같이, 산화 처리로서는 상술한 감압 산화 처리를 사용하도록 해도 된다. 이 경우, 상술한 감압 산화 처리에 있어서의 산화 처리 조건을, O2 가스와 H2 가스가 반응함으로써 얻어지는 산화종의 양이 감소하는 조건으로 설정하고, 산화력을 억제함으로써 SiN층 등을 SiON층으로 개질한다. 또한, 도 7, 8에서는, 소정 원소가 반도체 원소로서의 Si인 경우의 예에 대해서 설명했는데, 상기 실시 형태와 같이, 소정 원소는 Ti, Al, Hf 등의 금속 원소이어도 된다.
<제4 실시예>
다음에 제4 실시예에 대해 설명한다.
본 실시 형태의 제2 순서의 스텝 3에 있어서 NO가스를 열로 활성화하여 공급함으로써 실리콘 산질화막(SiON막)을 형성하고, 그 실리콘 산질화막의 굴절률과 웨이퍼 면내에 있어서의 막두께 분포 균일성과 성막 레이트를 측정했다. 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태 등에 기재한 조건 범위 내의 조건으로 했다.
먼저, 막의 굴절률을 지표로서 SiO2막의 굴절률을 1.48, Si3N4막의 굴절률을 2.00, SiON막의 굴절률을 1.48 초과, 2.00 미만으로 하고, 각 스텝(예를 들면 스텝 3)에서의 처리 조건을 상술한 실시 형태 등에 기재한 조건 범위 내에서 여러 가지 변경하여 형성되는 막의 굴절률을 변화시켰다. 결과, 각 스텝에서의 처리 조건을 제어함으로써, 형성되는 막의 굴절률을 1.48~2.00 사이의 어떤 값으로 제어할 수 있고, 그 때의 웨이퍼 면내에 있어서의 막두께 분포 균일성을 ±1.5% 이하로 제어할 수 있음을 확인했다. 또한, SiON막의 성막 레이트는 굴절률이 Si3N4막의 굴절률(2.00)에 가까울수록 높고, 굴절률이 SiO2막의 굴절률(1.48)에 가까울수록 낮아지는 것을 확인했다.
또한, 스텝 1~3에 있어서의 웨이퍼 온도를 630℃로 유지하여 성막한 바, 굴절률이 1.65 정도의 SiON막이 형성되었다. 그 때의 웨이퍼 면내에 있어서의 막두께 분포 균일성은 ±0.4% 정도, 웨이퍼 사이에 있어서의 막두께 분포 균일성은 ±0.5% 정도로 양호한 것이었다. 또한, 그 때의 웨이퍼 면내에 있어서의 굴절률의 균일성은 ±0.1% 정도, 웨이퍼 사이에 있어서의 굴절률의 균일성은 ±0.01%로 양호한 것 이었다. 또한, 그 때의 성막 레이트는 1.5Å／사이클 정도였다.
한편, SiN층 형성을 1 사이클 실시 후, 즉 Si함유층을 SiN층으로 개질한 다음 산소를 포함하는 가스를 플라즈마로 활성화하여 공급했을 경우, 산화력이 강하기 때문에, SiN층의 대부분이 SiO2층이 되어 버린다. 이 경우에, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 인가하는 고주파 전력을 약하게 하거나, 처리실(201) 내의 압력을 올리거나 NO가스 플로우 시간을 짧게 함으로써, 산화력을 약하게 했을 경우, SiON층은 형성할 수 있긴 하지만, 그 SiON층 속의 Si, O, N 분포는 웨이퍼(200)의 외주부와 내측에서 차이가 생겨 버려, 균일하게 SiON층을 형성할 수 없음이 판명되었다. 한편, SiN층 형성 사이클 수를 늘리는 것 등에 의해, 산화 대상인 SiN층을 두껍게 하면, 산소를 포함하는 가스를 플라즈마로 활성화하여 공급했을 경우에도, SiON막은 형성 가능하다고 생각되는데, 이 경우, Si, O, N의 깊이 방향의 농도 차이가 생겨 버리는 것을 생각할 수 있다. 따라서, SiN층을 SiON층으로 개질하는 경우에, Si, O, N의 면 내 농도 분포 및 깊이 방향의 농도 분포가 균일한 SiON막을 얻기 위해서는, 플라즈마가 아닌 열로 활성화한 산소를 포함하는 가스를 사용하는 것이 바람직하다.
본 발명의 바람직한 형태를 부기한다.
본 발명의 한 형태에 따르면, 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 상기 처리 용기 내에 질소를 포함하는 가스를 활성화하여 공급함으로써, 상기 소정 원소 함유층을 질화층으로 개질하는 공정과, 상기 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 질화층을 산화층 또는 산질화층으로 개질하는 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 질화층을 산화층 또는 산질화층으로 개질하는 공정에서는, 상기 처리 용기 내에 상기 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 질화층을 산화층으로 개질한다.
또한 바람직하게는, 상기 질화층을 산화층 또는 산질화층으로 개질하는 공정에서는, 상기 처리 용기 내에 상기 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 상기 질화층을 산질화층으로 개질한다.
본 발명의 다른 형태에 따르면, 기판을 수용한 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 상기 처리 용기 내에 질소를 포함하는 가스를 활성화하여 공급함으로써, 상기 실리콘 함유층을 실리콘 질화층으로 개질하는 공정과, 상기 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 실리콘 질화층을 실리콘 산화층 또는 실리콘 산질화층으로 개질하는 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 상기 처리 용기 내에 질소를 포함하는 가스를 활성화하여 공급함으로 써, 상기 소정 원소 함유층을 질화층으로 개질하는 공정과, 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 질화층 상에 소정 원소 함유층을 형성하는 공정과, 상기 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 질화층 상에 형성된 소정 원소 함유층 및 상기 질화층을, 산화층 또는 산질화층으로 개질하는 공정을 1사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 수용한 처리 용기 내에 실리콘을 포함하는 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 상기 처리 용기 내에 질소를 포함하는 가스를 활성화하여 공급함으로써, 상기 실리콘 함유층을 실리콘 질화층으로 개질하는 공정과, 상기 처리 용기 내에 상기 실리콘을 포함하는 가스를 공급함으로써, 상기 실리콘 질화층 상에 실리콘 함유층을 형성하는 공정과, 상기 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 실리콘 질화층 상에 형성된 실리콘 함유층 및 상기 실리콘 질화층을 실리콘 산화층 또는 실리콘 산질화층으로 개질하는 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급계와, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급계와, 상기 질소를 포함하는 가스 또는 상기 산소를 포함하는 가스를 활성화하는 활성화 기구 와, 기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하고, 상기 처리 용기 내에 상기 질소를 포함하는 가스를 활성화하여 공급함으로써, 상기 소정 원소 함유층을 질화층으로 개질하여 상기 처리 용기 내에 상기 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 질화층을 산화층 또는 산질화층으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 상기 원료 가스 공급계, 상기 질소 함유 가스 공급계, 상기 산소 함유 가스 공급계 및 상기 활성화 기구를 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급계와, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급계와, 상기 질소를 포함하는 가스 또는 상기 산소를 포함하는 가스를 활성화하는 활성화 기구와, 기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하고, 상기 처리 용기 내에 상기 질소를 포함하는 가스를 활성화하여 공급함으로써, 상기 소정 원소 함유층을 질화층으로 개질하고, 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 질화층 상에 소정 원소 함유층을 형성하고, 상기 처리 용기 내에 산소를 포함하는 가스를 활성화하여 공급함으로써, 상기 질화층 상에 형성된 소정 원소 함유층 및 상기 질화층을, 산화층 또는 산질화층으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 상기 원료 가스 공급계, 상기 질소 함유 가스 공급계, 상기 산소 함유 가스 공급계 및 상기 활성화 기구를 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 기판 상에 제1 원소를 포함하는 제1 박막을 형성하는 제1 공정과, 상기 제1 박막을, 상기 제1 원소 및 제2 원소를 포함하는 제2 박막으로 개질하는 제2 공정과, 상기 제2 박막을, 상기 제1 원소 및 제3 원소를 포함하는 제3 박막으로 개질하는 제3 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 산화막이다.
또한 바람직하게는, 상기 제1 원소가 실리콘(Si)이고, 상기 제1 박막이 실리콘막이며, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 실리콘 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 실리콘 산화막이다.
또한 바람직하게는, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 산질화막이다.
또한 바람직하게는, 상기 제1 원소가 실리콘(Si)이고, 상기 제1 박막이 실리콘막이며, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 실리콘 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 실리콘 산질화막이다.
또한 바람직하게는, 상기 제2 공정에서는, 상기 제1 박막에 대해 질소를 포함하는 가스를 활성화하여 공급함으로써 질화 처리를 수행하고, 상기 제3 공정에서 는, 상기 제2 박막에 대해 산소를 포함하는 가스를 활성화하여 공급함으로써 산화 처리를 수행한다.
또한 바람직하게는, 상기 제2 공정에서는 상기 제1 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급하고, 상기 제3 공정에서는 상기 제2 박막에 대해 산소를 포함하는 가스를 플라즈마로 활성화하여 공급한다.
또한 바람직하게는, 상기 제2 공정에서는 상기 제1 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급하고, 상기 제3 공정에서는 상기 제2 박막에 대해 산소를 포함하는 가스를 열로 활성화하여 공급한다.
본 발명의 또 다른 형태에 따르면, 기판 상에 제1 원소를 포함하는 제1 박막을 형성하는 제1 공정과, 상기 제1 박막을, 상기 제1 원소 및 제2 원소를 포함하는 제2 박막으로 개질하는 제2 공정과, 상기 제2 박막 상에 상기 제1 박막을 형성하는 제3 공정과, 상기 제2 박막 상에 형성한 상기 제1 박막 및 상기 제2 박막을, 상기 제1 원소 및 제3 원소를 포함하는 제3 박막으로 개질하는 제4 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 산화막이다.
또한 바람직하게는, 상기 제1 원소가 실리콘(Si)이고, 상기 제1 박막이 실리콘막이며, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 실리콘 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 실리콘 산화막이다.
또한 바람직하게는, 상기 제2 원소가 질소(N)이며, 상기 제2 박막이 질화막이고, 상기 제3 원소가 산소(O)이며, 상기 제3 박막이 산질화막이다.
또한 바람직하게는, 상기 제1 원소가 실리콘(Si)이고, 상기 제1 박막이 실리콘막이며, 상기 제2 원소가 질소(N)이고, 상기 제2 박막이 실리콘 질화막이며, 상기 제3 원소가 산소(O)이고, 상기 제3 박막이 실리콘 산질화막이다.
또한 바람직하게는, 상기 제2 공정에서는 상기 제1 박막에 대해 질소를 포함하는 가스를 활성화하여 공급함으로써 질화 처리를 수행하고, 상기 제4 공정에서는 상기 제2 박막 상에 형성한 상기 제1 박막에 대해 산소를 포함하는 가스를 활성화하여 공급함으로써 산화 처리를 수행한다.
또한 바람직하게는, 상기 제2 공정에서는 상기 제1 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급하고, 상기 제4 공정에서는 상기 제2 박막 상에 형성한 상기 제1 박막에 대해서 산소를 포함하는 가스를 플라즈마로 활성화하여 공급한다.
또한 바람직하게는, 상기 제2 공정에서는, 상기 제1 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급하고, 상기 제4 공정에서는, 상기 제2 박막 상에 형성한 상기 제1 박막에 대해 산소를 포함하는 가스를 열로 활성화하여 공급한다.
본 발명의 또 다른 형태에 따르면, 기판에 대해 원료 가스를 공급함으로써 기판 상에 박막을 형성하는 제1 공정과, 상기 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하는 제2 공정과, 상기 질화막에 대해 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 질화막을 산화막으로 개질하는 제3 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 박막이 실리콘막이며, 상기 제3 공정에서는, 상기 질화막 속에 포함되는 Si－N, Si－Cl, Si－H결합 중 적어도 어느 하나의 결합을 여기하여 이 결합을 분리하고, N, Cl, H를 막 속으로부터 제거함과 함께, 결합수가 남은 Si에 O를 결합시킴으로써, 상기 질화막을 상기 산화막으로 개질한다.
본 발명의 또 다른 형태에 따르면, 기판에 대해 원료 가스를 공급함으로써 기판 상에 박막을 형성하는 제1 공정과, 상기 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하는 제2 공정과, 상기 질화막에 대해 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 상기 질화막을 산질화막으로 개질하는 제3 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 박막이 실리콘막이며, 상기 제3 공정에서는, 상기 질화막 속에 포함되는 Si－N, Si－Cl, Si－H 결합 중 적어도 어느 하나의 1개의 결합을 여기하여 이 결합을 분리하고, N, Cl, H를 막 속으로부터 제거함과 함께, 결합수가 남은 Si에 O를 결합시킴으로써, 상기 질화막을 상기 산질화막으로 개질한다.
본 발명의 또 다른 형태에 따르면, 기판에 대해 원료 가스를 공급함으로써 기판 상에 박막을 형성하는 제1 공정과, 상기 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하는 제2 공정과, 상기 질화막에 대해 상기 원료 가스를 공급함으로써 상기 질화막 상에 상기 박막을 형성하는 제3 공정과, 상기 질화막 상에 형성한 상기 박막에 대해 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 질화막 상에 형성한 박막 및 상기 질화막을 산화막으로 개질하는 제4 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 박막이 실리콘막이며, 상기 제4 공정에서는, 상기 질화막 상에 형성한 박막 및 상기 질화막 속에 포함되는 Si－N, Si－Cl, Si－H 결합 중 적어도 어느 하나의 결합을 여기하여 이 결합을 분리하고, N, Cl, H를 막 속으로부터 제거함과 함께, 결합수가 남은 Si에 O를 결합시킴으로써, 상기 질화막 상에 형성한 박막 및 상기 질화막을 상기 산화막으로 개질한다.
본 발명의 또 다른 형태에 따르면, 기판에 대해 원료 가스를 공급함으로써 기판 상에 박막을 형성하는 제1 공정과, 상기 박막에 대해 질소를 포함하는 가스를 플라즈마 또는 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하는 제2 공정과, 상기 질화막에 대해 상기 원료 가스를 공급함으로써 상기 질화막 상에 상기 박막을 형성하는 제3 공정과, 상기 질화막 상에 형성한 상기 박막에 대해 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 상기 질화막 상에 형성한 박막 및 상기 질화막을 산질화막으로 개질하는 제4 공정을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 박막이 실리콘막이며, 상기 제4 공정에서는, 상기 질화막 상에 형성한 박막 및 상기 질화막 속에 포함되는 Si－N, Si－Cl, Si－H 결합 중 적어도 어느 하나의 결합을 여기하여 이 결합을 분리하고, N, Cl, H를 막 속으로부터 제거함과 함께, 결합수가 남은 Si에 O를 결합시킴으로써, 상기 질화막 상에 형성한 박막 및 상기 질화막을 상기 산질화막으로 개질한다.
본 발명의 또 다른 형태에 따르면, 기판을 처리하는 처리 용기와, 상기 처리 용기 내에 원료 가스를 공급하는 원료 가스 공급관과, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급관과, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급관과, 상기 질소를 포함하는 가스 또는 산소를 포함하는 가스를 플라즈마에 의해 활성화하는 플라즈마 유니트와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 원료 가스를 공급함으로써 기판 상에 박막을 형성하고, 상기 처리 용기 내에 질소를 포함하는 가스를 플라즈마 또는 히터에 의한 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하고, 상기 처리 용기 내에 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 질화막을 산화막으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 처리하는 처리 용기와, 상기 처리 용기 내에 원료 가스를 공급하는 원료 가스 공급관과, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급관과, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급관과, 상기 질소를 포함하는 가스 또는 산소를 포함하는 가스를 플라즈마에 의해 활성화하는 플라즈마 유니트와, 상 기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 원료 가스를 공급함으로써 기판 상에 박막을 형성하고, 상기 처리 용기 내에 질소를 포함하는 가스를 플라즈마 또는 히터에 의한 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하고, 상기 처리 용기 내에 원료 가스를 공급함으로써 상기 질화막 상에 상기 박막을 형성하고, 상기 처리 용기 내에 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 질화막 상에 형성한 상기 박막 및 상기 질화막을 산화막으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 처리하는 처리 용기와, 상기 처리 용기 내에 원료 가스를 공급하는 원료 가스 공급관과, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급관과, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급관과, 상기 질소를 포함하는 가스 또는 상기 산소를 포함하는 가스를 플라즈마에 의해 활성화하는 플라즈마원과, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 원료 가스를 공급함으로써 기판 상에 박막을 형성하고, 상기 처리 용기 내에 질소를 포함하는 가스를 플라즈마 또는 히터에 의한 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하고, 상기 처리 용기 내에 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 상기 질화막을 산질화막으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 처리하는 처리 용기와, 상기 처리 용기 내에 원료 가스를 공급하는 원료 가스 공급관과, 상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급관과, 상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급관과, 상기 질소를 포함하는 가스 또는 산소를 포함하는 가스를 플라즈마에 의해 활성화하는 플라즈마원과, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 원료 가스를 공급함으로써 기판 상에 박막을 형성하고, 상기 처리 용기 내에 질소를 포함하는 가스를 플라즈마 또는 히터에 의한 열로 활성화하여 공급함으로써, 상기 박막을 질화막으로 개질하고, 상기 처리 용기 내에 원료 가스를 공급함으로써 상기 질화막 상에 상기 박막을 형성하고, 상기 처리 용기 내에 산소를 포함하는 가스를 열로 활성화하여 공급함으로써, 상기 질화막 상에 형성한 상기 박막 및 상기 질화막을 산질화막으로 개질하여 이를 1 사이클로 하고, 이 사이클을 적어도 1회 이상 수행하도록 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
도 1은 본 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이고, 처리로 부분을 종단면에서 나타내는 도.
도 2는 본 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이고, 처리로 부분을 도 1의 A－A선 단면도로 나타내는 도.
도 3은 본 실시 형태의 제1 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 4는 본 실시 형태의 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 5는 종래 기술의 순서에 의해 성막한 실리콘 산화막과 본 실시 형태의 제1 순서, 제2 순서에 의해 성막한 실리콘 산화막의 성막 속도 비율을 나타내는 도.
도 6은 종래 기술의 순서에 의해 성막한 실리콘 산화막과 본 실시 형태의 제1 순서, 제2 순서에 의해 성막한 실리콘 산화막의 막두께 분포 균일성 비율을 나타내는 도.
도 7은 다른 실시 형태의 제1 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 8은 다른 실시 형태의 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 9는 종래 기술의 순서에 있어서의 SiO2 퇴적 모델을 나타내는 개략도.
도 10은 본 실시 형태의 제2 순서에 있어서의 SiO2 퇴적 모델을 나타내는 개략도.
도 11(a)는 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내는 그래프도이고, 도 11(b)는 본 실시 형태의 제2 순서에 의해 형성한 실리콘 산화막의 막 속에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내는 그래프도.
도 12는 다른 실시 형태의 제1 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 13은 다른 실시 형태의 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 14는 다른 실시 형태의 H2 가스를 연속적으로 흘리는 경우의 제1 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
도 15는 다른 실시 형태의 H2 가스를 연속적으로 흘리는 경우의 제2 순서에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도.
<도면 주요 부호의 설명>
121 : 컨트롤러 200 : 웨이퍼
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
231 : 가스 배기관 232a : 제1 가스 공급관
232b : 제2 가스 공급관 232c : 제3 가스 공급관
269 : 제1 막대 형상 전극 270 : 제2 막대 형상 전극
272 : 정합기 273 : 고주파 전원

Claims (26)

  1. 처리 용기 내의 기판에 대해서 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 변화시키는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층으로 변화시키는 공정
    을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 질화층을 상기 산화층으로 변화시키는 공정에서는, 상기 처리 용기 내의 상기 기판에 대해서 상기 산소를 포함하는 가스를 플라즈마(plasma)로 활성화하여 공급함으로써, 상기 질화층을 산화층으로 변화시키는 반도체 장치의 제조 방법.
  3. 삭제
  4. 처리 용기 내의 기판에 대해서 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 질화층으로 변화시키는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 실리콘 질화층을 실리콘 산화층으로 변화시키는 공정
    을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법.
  5. 삭제
  6. 삭제
  7. 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와,
    상기 처리 용기 내에 질소를 포함하는 가스를 공급하는 질소 함유 가스 공급계와,
    상기 처리 용기 내에 산소를 포함하는 가스를 공급하는 산소 함유 가스 공급계와,
    상기 질소를 포함하는 가스 또는 상기 산소를 포함하는 가스를 활성화하는 활성화 기구와,
    상기 처리 용기 내의 기판에 대해서 상기 원료 가스를 공급함으로써 상기 기판 상에 소정 원소 함유층을 형성하고, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 상기 질소를 포함하는 가스를 공급함으로써 상기 소정 원소 함유층을 질화층으로 변화시키고, 상기 처리 용기 내의 상기 기판에 대해서 활성화된 상기 산소를 포함하는 가스를 공급함으로써 상기 질화층을 산화층으로 변화시키는 것을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하도록 상기 원료 가스 공급계, 상기 질소 함유 가스 공급계, 상기 산소 함유 가스 공급계 및 상기 활성화 기구를 제어하는 컨트롤러
    를 포함하는 것인 기판 처리 장치.
  8. 삭제
  9. 제4항에 있어서, 상기 실리콘 질화층을 실리콘 산화층으로 변화시키는 공정에서는, 상기 처리 용기 내의 상기 기판에 대해서 상기 산소를 포함하는 가스를 플라즈마로 활성화하여 공급함으로써, 상기 실리콘 질화층을 실리콘 산화층으로 변화시키는 반도체 장치의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1항에 있어서, 상기 소정 원소 함유층이 상기 원료 가스의 흡착층 또는 상기 소정 원소층인 반도체 장치의 제조 방법.
  16. 제4항에 있어서, 상기 실리콘 함유층이 상기 실리콘을 포함하는 가스의 흡착층 또는 실리콘 층인 반도체 장치의 제조 방법.
  17. 제1항 또는 제4항에 있어서, 상기 각 공정에서는, 상기 기판의 온도를 같은 온도로 보지하는 반도체 장치의 제조 방법.
  18. 처리 용기 내의 기판에 대해서 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 변화시키는 공정과,
    상기 처리 용기 내의 상기 기판에 대해서 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층으로 변화시키는 공정
    을 1 사이클로 하고, 이 사이클을 여러 차례 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 기판 처리 방법.
  19. 삭제
  20. 제1항 또는 제4항에 있어서,
    상기 원료 가스는 염소 및 탄소 중 적어도 어느 하나를 더 포함하는 반도체 장치의 제조 방법.
  21. 제4항에 있어서,
    상기 원료 가스는 클로로실란 및 아미노실란 중 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.
  22. 제4항에 있어서,
    상기 원료 가스는 클로로실란을 포함하는 반도체 장치의 제조 방법.
  23. 제4항에 있어서,
    상기 원료 가스는, Si2Cl6, SiCl4 및 SiH2Cl2중 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.
  24. 제4항에 있어서,
    상기 원료 가스는, 아미노실란을 포함하는 반도체 장치의 제조 방법.
  25. 제4항에 있어서,
    상기 원료 가스는, Si(N(CH3)2)4, Si(N(CH3)2)3H, Si(N(C2H5)2)2H2 및 SiH2(NH(C4H9))2 중 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.
  26. 처리 용기 내의 기판에 대하여 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과,
    상기 처리 용기 내의 상기 기판에 대하여 열 또는 플라즈마로 활성화된 질소를 포함하는 가스를 공급함으로써, 상기 소정 원소 함유층을 질화층으로 개질하는 공정과,
    상기 처리 용기 내의 상기 기판에 대하여 플라즈마로 활성화된 산소를 포함하는 가스를 공급함으로써, 상기 질화층을 산화층에 개질하는 공정
    을 1 사이클로 하고, 이 사이클을 복수 회 반복함으로써, 상기 기판 상에 소정 막 두께의 산화막을 형성하는 반도체 장치의 제조 방법.
KR1020080127327A 2007-12-26 2008-12-15 반도체 장치의 제조 방법 및 기판 처리 장치 KR101097754B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007334251 2007-12-26
JPJP-P-2007-334251 2007-12-26
JP2008190520 2008-07-24
JPJP-P-2008-190520 2008-07-24
JPJP-P-2008-283971 2008-11-05
JP2008283971A JP4611414B2 (ja) 2007-12-26 2008-11-05 半導体装置の製造方法、基板処理方法および基板処理装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020100120771A Division KR101189498B1 (ko) 2007-12-26 2010-11-30 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020110107358A Division KR101097755B1 (ko) 2007-12-26 2011-10-20 반도체 장치의 제조 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20090071391A KR20090071391A (ko) 2009-07-01
KR101097754B1 true KR101097754B1 (ko) 2011-12-22

Family

ID=40799026

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020080127327A KR101097754B1 (ko) 2007-12-26 2008-12-15 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020100120771A KR101189498B1 (ko) 2007-12-26 2010-11-30 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020110107358A KR101097755B1 (ko) 2007-12-26 2011-10-20 반도체 장치의 제조 방법 및 기판 처리 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020100120771A KR101189498B1 (ko) 2007-12-26 2010-11-30 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020110107358A KR101097755B1 (ko) 2007-12-26 2011-10-20 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (2) US8609551B2 (ko)
JP (1) JP4611414B2 (ko)
KR (3) KR101097754B1 (ko)
TW (1) TWI411014B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190143383A (ko) * 2018-06-20 2019-12-30 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
US20100037824A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Plasma Reactor Having Injector
US8770142B2 (en) 2008-09-17 2014-07-08 Veeco Ald Inc. Electrode for generating plasma and plasma generator
US8851012B2 (en) 2008-09-17 2014-10-07 Veeco Ald Inc. Vapor deposition reactor using plasma and method for forming thin film using the same
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8871628B2 (en) * 2009-01-21 2014-10-28 Veeco Ald Inc. Electrode structure, device comprising the same and method for forming electrode structure
US8257799B2 (en) 2009-02-23 2012-09-04 Synos Technology, Inc. Method for forming thin film using radicals generated by plasma
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5490585B2 (ja) * 2009-05-29 2014-05-14 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US8758512B2 (en) * 2009-06-08 2014-06-24 Veeco Ald Inc. Vapor deposition reactor and method for forming thin film
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP5651451B2 (ja) * 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US8771791B2 (en) 2010-10-18 2014-07-08 Veeco Ald Inc. Deposition of layer using depositing apparatus with reciprocating susceptor
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101523219B1 (ko) * 2010-12-27 2015-05-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
JP2012142367A (ja) * 2010-12-28 2012-07-26 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8877300B2 (en) * 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
JP5963456B2 (ja) 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
WO2012128044A1 (ja) * 2011-03-23 2012-09-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6017396B2 (ja) 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6199570B2 (ja) 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6035166B2 (ja) * 2013-02-26 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
JP6307984B2 (ja) * 2014-03-31 2018-04-11 東京エレクトロン株式会社 基板処理装置
WO2016038660A1 (ja) * 2014-09-08 2016-03-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR101723546B1 (ko) * 2014-10-20 2017-04-05 주식회사 케이씨텍 박막 형성방법 및 원자층 증착장치
US9564312B2 (en) * 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6465363B2 (ja) * 2016-01-07 2019-02-06 太陽誘電株式会社 弾性波デバイスおよびその製造方法
US20180047567A1 (en) * 2016-08-09 2018-02-15 Samsung Electronics Co., Ltd. Method of fabricating thin film
JP6816260B2 (ja) * 2017-03-31 2021-01-20 株式会社Ｆｕｊｉ プラズマ発生装置
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2019058477A1 (ja) * 2017-09-21 2019-03-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2019102530A (ja) 2017-11-29 2019-06-24 東芝メモリ株式会社 半導体装置およびその製造方法
CN111424258B (zh) * 2019-01-09 2024-01-23 东京毅力科创株式会社 氮化膜的成膜方法及氮化膜的成膜装置
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7076490B2 (ja) * 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230042318A (ko) * 2020-09-24 2023-03-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7026200B2 (ja) * 2020-12-25 2022-02-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7194216B2 (ja) 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118837A1 (en) 2002-07-19 2005-06-02 Todd Michael A. Method to form ultra high quality silicon-containing compound layers
US20060273357A1 (en) 2003-03-24 2006-12-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789587B2 (ja) * 1988-01-08 1998-08-20 日本電気株式会社 絶縁薄膜の製造方法
JPH01204434A (ja) * 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
US20030059535A1 (en) 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
JP4021653B2 (ja) * 2001-11-30 2007-12-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｃｖｄ法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP2003209110A (ja) * 2002-01-17 2003-07-25 Sony Corp 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2005536055A (ja) * 2002-08-18 2005-11-24 アヴィザ テクノロジー インコーポレイテッド 酸化シリコン及び酸窒化シリコンの低温堆積
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP4408653B2 (ja) 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2006156516A (ja) * 2004-11-26 2006-06-15 Sony Corp 金属シリケート窒化膜の製造方法および半導体装置の製造方法
WO2006095752A1 (ja) 2005-03-08 2006-09-14 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
JP4916257B2 (ja) 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118837A1 (en) 2002-07-19 2005-06-02 Todd Michael A. Method to form ultra high quality silicon-containing compound layers
US20060273357A1 (en) 2003-03-24 2006-12-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190143383A (ko) * 2018-06-20 2019-12-30 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102154114B1 (ko) 2018-06-20 2020-09-09 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
TWI411014B (zh) 2013-10-01
KR20090071391A (ko) 2009-07-01
US20090170345A1 (en) 2009-07-02
KR101097755B1 (ko) 2011-12-22
US8609551B2 (en) 2013-12-17
JP4611414B2 (ja) 2011-01-12
JP2010050425A (ja) 2010-03-04
KR101189498B1 (ko) 2012-10-11
KR20110120859A (ko) 2011-11-04
US20140065840A1 (en) 2014-03-06
KR20100136953A (ko) 2010-12-29
US8895455B2 (en) 2014-11-25
TW200941551A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101097754B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101097726B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
TWI442473B (zh) 半導體裝置之製造方法及基板處理裝置
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
KR101366002B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
TWI509694B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
KR101074684B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101300604B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101396243B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP2012221978A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5797255B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9