TWI411014B - 半導體裝置之製造方法及基板處理裝置 - Google Patents

半導體裝置之製造方法及基板處理裝置 Download PDF

Info

Publication number
TWI411014B
TWI411014B TW097148726A TW97148726A TWI411014B TW I411014 B TWI411014 B TW I411014B TW 097148726 A TW097148726 A TW 097148726A TW 97148726 A TW97148726 A TW 97148726A TW I411014 B TWI411014 B TW I411014B
Authority
TW
Taiwan
Prior art keywords
layer
gas
substrate
film
processing container
Prior art date
Application number
TW097148726A
Other languages
English (en)
Other versions
TW200941551A (en
Inventor
Akae Naonori
Hirose Yoshiro
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW200941551A publication Critical patent/TW200941551A/zh
Application granted granted Critical
Publication of TWI411014B publication Critical patent/TWI411014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置之製造方法及基板處理裝置
本發明係關於一種包含於基板上形成薄膜之步驟的半導體裝置之製造方法及基板處理裝置。
快閃記憶體具備由絕緣膜所包圍之電子儲存區域(浮動閘極)，藉由隔著薄通道氧化膜之電子之交換，於進行資訊之寫入之同時，利用該薄氧化膜之絕緣性而長時間地保持電子並維持記憶係動作原理。記憶於快閃記憶體之資訊，即便無來自外部之動作亦必須保持10年之長時間，從而對包圍被稱作浮動閘極之電荷儲存區域之絕緣膜的要求會更加嚴格。在與用以控制記憶單元動作之控制閘極間所設置之層間絕緣膜中，一般而言係使用被稱作ONO之氧化膜(SiO2 )/氮化膜(Si3 N4 )/氧化膜(SiO2 )之積層構造，以期待維持高洩漏電流特性。
先前技術中，ONO積層構造中之SiO2 絕緣膜之形成，係使用例如SiH2 Cl2 氣體與N2 O氣體，並藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而以800℃左右之高溫進行，但是伴隨元件之進一步微細化，會引起ONO積層膜中之氮化膜之電容量降低，因此自確保電容量之觀點考慮，研究採用高介電質膜來代替氮化膜層。形成於高介電質膜上之SiO2 絕緣膜為能抑制高介電質膜之結晶化，則必須以比高介電質膜形成溫度為低的溫度而形成。
於形成SiO2 絕緣膜之情況下，形成膜時所使用之原料中所包含的矽(Si)及氧(O)以外之原子，伴隨形成溫度之低溫化，具有作為雜質而殘留於膜中之傾向。因此，於使用有機原料氣體以低溫形成SiO2 絕緣膜之情況下，存在有機原料氣體分子中所包含之碳(C)、氫(H)、氮(N)等會作為雜質而殘留於SiO2 絕緣膜中之問題。又，即便於使用無機原料氣體之情況下，亦存在原料中所包含之氫(H)、氯(Cl)等會作為雜質而殘留於膜中之問題。由於該等雜質會導致所形成之絕緣膜之膜質顯著劣化，故而需要以低溫形成膜中雜質濃度低之優質的絕緣膜之技術。
因此，本發明之目的在於解決上述問題，而提供一種能夠以低溫形成膜中之碳、氫、氮、氯等之雜質濃度極其低之絕緣膜的半導體裝置之製造方法及基板處理裝置。
根據本發明之一態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將包含既定元素之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成既定元素含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化層改質成氧化層或氮氧化層之步驟。
根據本發明之其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將含有矽之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成矽含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述矽含有層改質成矽氮化層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將包含既定元素之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成既定元素含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層之步驟；藉由將上述原料氣體供給至上述處理容器內，而於上述氮化層上形成既定元素含有層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化層上之既定元素含有層及上述氮化層改質成氧化層或氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將含有矽之氣體供給至收容有基板之處理容器內，而於上述基板上形成矽含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述矽含有層改質成矽氮化層之步驟；藉由將上述含有矽之氣體供給至上述處理容器內，而於上述矽氮化層上形成矽含有層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述矽氮化層上之矽含有層及上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其收容有基板；原料氣體供給系統，其將包含既定元素之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機構進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將上述原料氣體供給至收容有基板之上述處理容器內，而於上述基板上形成既定元素含有層，藉由將上述含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層，藉由將上述含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化層改質成氧化層或氮氧化層。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其收容有基板；原料氣體供給系統，其將包含既定元素之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機構進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將上述原料氣體供給至收容有基板之上述處理容器內，而於上述基板上形成既定元素含有層，藉由將上述含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層，藉由將上述原料氣體供給至上述處理容器內，而於上述氮化層上形成既定元素含有層，藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化層上之既定元素含有層及上述氮化層改質成氧化層或氮氧化層。
根據本發明，可提供一種能夠以低溫形成膜中之碳、氫、氮、氯等之雜質濃度極其低之絕緣膜的半導體裝置之製造方法及基板處理裝置。
以下根據圖式對本發明之實施形態進行說明。
圖1係本實施形態中所適合使用之基板處理裝置之縱型處理爐之概略構成圖，以縱剖面表示處理爐202部分，圖2係本實施形態中所適合使用之縱型處理爐之概略構成圖，且係以圖1之A-A線剖面圖表示處理爐202部分。
如圖1所示，處理爐202具有作為加熱手段(加熱機構)之加熱器207。加熱器207為圓筒形狀，藉由支持於作為保持板之加熱器基底(未圖示)而垂直地得到固定。再者，加熱器207亦如下述般，具有作為利用熱將氣體活性化之活性化機構之功能。
於加熱器207之內側以與加熱器207呈同心圓狀地配設有構成反應容器(處理容器)之反應管203。反應管203由例如石英(SiO2 )或者碳化矽(SiC)等耐熱性材料而構成，且形成為上端封閉而下端開口之圓筒形狀。反應管203之筒中空部形成有處理室201，且構成為藉由下述晶舟217使作為基板之晶圓200以水平姿勢於垂直方向上排列多段之狀態而可進行收容。
氣體噴嘴233以貫通反應管203之方式而設置於反應管203之下部。氣體噴嘴233上連接有第1氣體供給管232a，第1氣體供給管232a上連接有第3氣體供給管232c。又，反應管203上連接有第2氣體供給管232b。如此，反應管203上設置有3根氣體供給管232a、232b、232c，且構成為向處理室201內供給多種氣體，而此處為供給3種氣體。
於第1氣體供給管232a上，自上游方向起依序設置有作為流量控制器(流量控制手段)之第1質量流量控制器241a、及作為開閉閥之第1閥243a。又，於較第1氣體供給管232a之第1閥243a之更下游側，連接有第3氣體供給管232c。於該第3氣體供給管232c上，自上游方向起依序設置有作為流量控制器(流量控制手段)之第3質量流量控制器241c、及作為開閉閥之第3閥243c。第1氣體供給管232a如上所述係連接於氣體噴嘴233，而氣體噴嘴233之垂直部設置於處理室201內所形成之下述緩衝室237內。
於第2氣體供給管232b上，自上游方向起依序設置有作為流量控制器(流量控制手段)之第2質量流量控制器241b、及作為開閉閥之第2閥243b。第2氣體供給管232b連接於處理室201內所形成之下述氣體供給部249。
自第1氣體供給管232a，將作為含有氧之氣體(氧含有氣體)之例如一氧化氮氣體(NO)，透過第1質量流量控制器241a、第1閥243a、氣體噴嘴233、緩衝室237而供給至處理室201內。又，自第2氣體供給管232b，將作為矽原料氣體、即含有為既定元素之矽之氣體(矽含有氣體)之例如六氯二矽烷氣體(Si2 Cl6 ，hexachlorodisilane，簡稱HCD)，透過第2質量流量控制器241b、第2閥243b、氣體供給部249而供給至處理室201內。又，自第3氣體供給管232c，將作為含有氮之氣體(氮含有氣體)之例如氨氣體(NH3 )，透過第3質量流量控制器241c、第3閥243c、第1氣體供給管232a、氣體噴嘴233、緩衝室237而供給至處理室201內。主要藉由第1氣體供給管232a、第1質量流量控制器241a、第1閥243a、氣體噴嘴233、緩衝室237而構成作為第1氣體供給系統之氧含有氣體供給系統；主要藉由第2氣體供給管232b、第2質量流量控制器241b、第2閥243b、氣體供給部249而構成作為第2氣體供給系統之原料氣體供給系統，即矽含有氣體供給系統；主要藉由第3氣體供給管232c、第3質量流量控制器241c、第3閥243c、第1氣體供給管232a、氣體噴嘴233、緩衝室237而構成作為第3氣體供給系統之氮含有氣體供給系統。
於反應管203上設置有對處理室201內之環境氣體進行排氣之排氣管231。於排氣管231之與反應管203之連接側與相反側、即下游側上，連接有作為壓力檢測器之壓力感測器245、且透過由作為壓力調整器之APC(Auto Pressure Controller，自動壓力控制器)閥而構成之第4閥243d而連接有作為真空排氣裝置之真空泵246，構成為可進行真空排氣以使處理室201內之壓力達到既定之壓力(真空度)。再者，作為APC閥之第4閥243d係可將閥開閉而進行處理室201內之真空排氣‧真空排氣停止，進而對閥開度進行調節而可進行壓力調整之開閉閥。主要藉由排氣管231、第4閥243d、真空泵246、壓力感測器245而構成排氣系統。
於構成處理爐202之反應管203之內壁與晶圓200之間的圓弧狀空間內，於自反應管203內壁之下部橫貫至上部之部分，而沿著晶圓200之積載方向，設置有作為氣體分散空間之緩衝室237。於緩衝室237與晶圓200鄰接之壁之端部設置有作為供給氣體之供給孔的第1氣體供給孔248a。該第1氣體供給孔248a以朝向反應管203之中心之方式而開口。該第1氣體供給孔248a如圖1所示，自反應管203之下部橫貫至上部而設置多個，且分別具有相同之開口面積，進而以相同之開口間距而設置。
於緩衝室237之設置有第1氣體供給孔248a之端部與相反側之端部，上述氣體噴嘴233仍然自反應管203之下部橫貫至上部而沿晶圓200之積載方向進行配設。而且，作為供給氣體之供給孔之第2氣體供給孔248b以朝向緩衝室237中心之方式開口而設置於噴嘴233上。該第2氣體供給孔248b與緩衝室237之第1氣體供給孔248a同樣，自反應管203之下部橫貫至上部而設置有多個，對於各自之開口面積而言，於緩衝室237內與處理室201內之差壓為小之情況下，自上游側(下部)至下游側(上部)為止，各自以相同之開口面積而形成相同之開口間距即可，而於差壓為大之情況下，自上游側向下游側，使各自之開口面積增大，或使開口間距縮小即可。
於本實施形態中，以使第2氣體供給孔248b之各自開口面積或開口間距，自上游側遍及下游側以如上所述之方式進行調節，藉此，首先，使雖然存在流速之差但流量大致相同之氣體自第2氣體供給孔248b之各個噴出。而且，將自該第2氣體供給孔248b之各個噴出之氣體暫時導入至緩衝室237內，並於緩衝室237內進行氣體流速差之均一化。
即，使自第2氣體供給孔248b之各個而向緩衝室237內噴出之氣體，於緩衝室237內各氣體之粒子速度經緩和之後，自第1氣體供給孔248a向處理室201內噴出。藉此，自第2氣體供給孔248b之各個而向緩衝室237內噴出之氣體，於自第1氣體供給孔248a之各個而向處理室201內進行噴出時，成為具有均一流量與流速之氣體。
進而，於緩衝室237內，如圖2所示，作為具有細長構造之第1電極的第1棒狀電極269及作為第2電極之第2棒狀電極270，自反應管203之下部橫貫至上部而沿晶圓200之積層方向進行配設。第1棒狀電極269及第2棒狀電極270之各個與氣體噴嘴233平行地設置。第1棒狀電極269及第2棒狀電極270之各個自上部橫貫至下部並利用保護各電極之保護管、即電極保護管275進行覆蓋，藉此受到保護。該第1棒狀電極269或者第2棒狀電極270中之任一方，透過整合器272而連接於高頻電源273，他方連接於作為基準電位之接地。其結果係第1棒狀電極269及第2棒狀電極270間之電漿生成區域224中生成有電漿。主要藉由第1棒狀電極269、第2棒狀電極270、電極保護管275、整合器272、高頻電源273而構成電漿源(電漿產生器)。再者，電漿源具有作為以下述方式利用電漿將氣體活性化之活性化機構之功能。
電極保護管275之構造為：可將第1棒狀電極269及第2棒狀電極270之各個以與緩衝室237之環境氣體隔離之狀態而插入至緩衝室237內。此處，若電極保護管275之內部與外氣(大氣)為相同環境氣體，則分別插入至電極保護管275之第1棒狀電極269及第2棒狀電極270將因為加熱器207之熱而被氧化。因此，設置有惰性氣體淨化機構，該惰性氣體淨化機構係用以向電極保護管275之內部填充氮等惰性氣體或者將其淨化(purge)，從而可將氧濃度抑制得充分低，並防止第1棒狀電極269或者第2棒狀電極270之氧化。
進而，如圖2所示，自第1氣體供給孔248a之位置起，使反應管203之內周旋轉約120°之內壁上，設置有作為與緩衝室237不同之氣體分散空間之氣體供給部249。氣體供給部249於自反應管203內壁之下部橫貫至上部之部分，沿著晶圓200之積層方向而設置。該氣體供給部249於下述成膜步驟中，當交替著向晶圓200供給多種氣體中之每一種氣體時，係為與緩衝室237分擔氣體供給種類之供給部。
於該氣體供給部249，與緩衝室237同樣地，亦於與晶圓鄰接之位置設置有作為供給氣體之供給孔的第3氣體供給孔248c。該第3氣體供給孔248c朝向反應管203之中心而開口。於氣體供給部249之下部連接有第2氣體供給管232b。
第3氣體供給孔248c與緩衝室237之第1氣體供給孔248a同樣地，自反應管203之下部橫貫至上部而設置有多個，各自之開口面積於緩衝室237內與處理室201內之差壓為小之情況下，自上游側(下部)直至下游側(上部)為止，以各自相同之開口面積而為相同之開口間距即可，於差壓為大之情況下，自上游側向下游側使各自開口面積增大或使開口間距減小即可。
於反應管203之下方，設置有作為可使反應管203之下端開口氣密地封閉之爐口蓋體的密封蓋219。密封蓋219自垂直方向下側抵接於反應管203之下端。密封蓋219由例如不鏽鋼等金屬構成，並形成為圓盤狀。於密封蓋219之上表面設置有作為與反應管203之下端抵接之密封構件之0形環220。於密封蓋219之與處理室201之相反側，設置有使晶舟旋轉之旋轉機構267。旋轉機構267之旋轉軸255貫通密封蓋219，並連接於下述晶舟217，且構成為藉由使晶舟217旋轉而使晶圓200旋轉。密封蓋219之構成為：利用作為垂直地設置於反應管203外部之升降機構的晶舟升降機115而於垂直方向上升降，藉此可將晶舟217相對於處理室201而搬入搬出。
作為基板保持具之晶舟217由例如石英或碳化矽等耐熱性材料構成，且構成為以水平姿勢且彼此中心對齊之狀態使多枚晶圓200排列而保持為多段。再者，於晶舟217之下部設置有由例如石英或碳化矽等耐熱性材料構成之隔熱構件218，且構成為使來自加熱器207之熱不易向密封蓋219側傳遞。再者，隔熱構件218之構造亦可包含由石英或碳化矽等耐熱性材料構成之多枚隔熱板、及以水平姿勢多段地支持該等之隔熱板支架。反應管203內設置有作為溫度檢測器之溫度感測器263，其構成為根據藉由溫度感測器263所檢測到之溫度資訊而對加熱器207之通電情況進行調整，藉此使處理室201內之溫度達到所需之溫度分布。溫度感測器263與氣體噴嘴233同樣地係沿反應管203之內壁而設置。
作為控制部(控制手段)之控制器121，連接於第1～第3質量流量控制器241a、241b、241c，第1～第4閥243a、243b、243c、243d，壓力感測器245，加熱器207，溫度感測器263，真空泵246，晶舟旋轉機構267，晶舟升降機115，高頻電源273，整合器272等。藉由控制器121，進行第1～第3質量流量控制器241a、241b、241c之流量調整，第1～第3閥243a、243b、243c之開閉動作，第4閥(APC閥)243d之開閉及基於壓力感測器245之壓力調整動作，基於溫度感測器263之加熱器207之溫度調整，真空泵246之起動‧停止，晶舟旋轉機構267之旋轉速度調節，晶舟升降機115之升降動作等之控制，以及高頻電源273之電力供給控制，整合器272之阻抗控制。
其次，使用上述基板處理裝置之處理爐，對作為半導體裝置(元件)之製造步驟之一步驟，於基板上形成作為絕緣膜之氧化膜之兩個程序(sequence)例(第1程序、第2程序)進行說明。再者，於以下之說明中，構成基板處理裝置之各部之動作係藉由控制器121而控制。
(第1程序)
首先，對本實施形態之第1程序進行說明。
圖3表示本實施形態之第1程序中之氣體供給及電漿功率供給之時序圖。於本實施形態之第1程序中，將如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於發生ALD(Atomic Layer Deposition，原子層沈積)反應或者CVD(Chemical Vapor Deposition，化學氣相沈積)反應之條件下，藉由對基板供給包含既定元素之原料氣體而於基板上形成原料之吸附層或既定元素之層(以下，稱作既定元素含有層)之第1步驟；利用電漿或者熱而將含有氮之氣體活性化並供給至該既定元素含有層，藉此將既定元素含有層改質成氮化層之第2步驟；藉由對該氮化層供給原料氣體，而於氮化層上形成既定元素含有層之第3步驟；利用電漿將含有氧之氣體活性化並供給至形成於氮化層上之既定元素含有層，藉此將形成於氮化層上之既定元素含有層及氮化層改質成氧化層之第4步驟。藉此形成所需膜厚之氧化膜。再者，於發生ALD反應之條件下在基板上形成有原料之吸附層，於發生CVD反應之條件下在基板上形成有既定元素之層。此處，原料之吸附層除了含有原料分子之連續之吸附層外，亦含有不連續之吸附層。又，既定元素之層係除了含有由既定元素構成之連續之層外，亦含有不連續之層或該等可重疊之薄膜之總稱。再者，亦存在將由既定元素所構成之連續之層稱作薄膜的情況。第1步驟中，於基板上形成有未滿1原子層至數原子層之既定元素含有層；第2步驟中，將該既定元素含有層置換為氮化層；第3步驟中，於該氮化層上形成有未滿1原子層至數原子層之既定元素含有層；第4步驟中，將該既定元素含有層與作為其基底之氮化層之兩方置換為氧化層。再者，所謂未滿1原子層之層係指不連續地形成之原子層之含義。
以下，進行具體地說明。再者，本實施形態之第1程序中，以如下為例進行說明，即，作為原料氣體使用含有作為既定元素之矽之氣體、即HCD氣體，使用NH3 氣體作為含有氮之氣體，使用NO氣體作為含有氧之氣體，於基板上形成矽氧化膜作為絕緣膜。
當將多枚晶圓200裝填(晶圓裝填)於晶舟217時，如圖1所示，保持著多枚晶圓200之晶舟217，藉由晶舟升降機115而被舉起並被搬入(晶舟裝載)至處理室201內。於該狀態下，密封蓋219成為透過O形環220而將反應管203下端密封之狀態。
藉由真空泵246進行真空排氣，以使處理室201內達到所需之壓力(真空度)。此時，處理室201內之壓力利用壓力感測器245進行測定，根據該經測定之壓力對第4閥(APC閥)243d進行回授控制。又，藉由加熱器207進行加熱，以使處理室201內達到所需之溫度。此時，根據對處理室201內溫度進行檢測之溫度感測器263所檢測到的溫度資訊，對加熱器207之通電情況進行回授控制，以使處理室201內達到所需之溫度分布。繼而，藉由旋轉機構267使晶舟217旋轉，藉此使晶圓200旋轉。然後，依序執行下述四個階段(step)。
[階段1]
階段1中，一併打開第2氣體供給管232b之第2閥243b、及氣體排氣管231之第4閥243d，自第2氣體供給管232b將藉由第2質量流量控制器241b而進行流量調整之HCD氣體，自氣體供給部249之第3氣體供給孔248c供給至處理室201內，同時自氣體排氣管231進行排氣。此時，對第4閥243d進行適當調整後將處理室201內之壓力設定為例如10～1000Pa之範圍內之壓力。利用第2質量流量控制器241b進行控制之HCD氣體之供給流量，設為例如10～1000sccm之範圍內之流量。將晶圓200暴露於HCD氣體之時間，設為例如2～120秒間範圍內之時間。此時加熱器207之溫度設定為如下之溫度：於處理室201內發生ALD反應或者CVD反應程度之溫度，即晶圓200之溫度達到例如300～650℃之範圍內之溫度。再者，當晶圓200之溫度未滿300℃時，HCD不易吸附於晶圓200上。又，當晶圓200之溫度超過650℃時，CVD反應增強，均一性容易劣化。因此，較佳為晶圓200之溫度設為300～650℃範圍內之溫度。藉由HCD氣體之供給，於晶圓200表面之基底膜上使HCD進行表面吸附並堆積，進而進行熱分解等，於晶圓200上(基底膜上)形成有未滿1原子層至數原子層之HCD之吸附層或矽層(以下，稱作矽含有層)。再者，於發生ALD反應之條件下，於晶圓200上形成有HCD之吸附層，於發生CVD反應之條件下，於晶圓200上形成有矽層。此處，HCD之吸附層除了包含HCD分子之連續吸附層之外，亦含有不連續之吸附層。又，矽層除了含有藉由矽構成之連續層之外，亦含有不連續層或該等可重疊之薄膜。再者，亦存在將藉由矽所構成之連續層稱作薄膜之情況。再者，當形成於晶圓200上之矽含有層之厚度超過數原子層時，於下述階段2、4中之氮化、氧化之作用不會作用於矽含有層之全體。又，可形成於晶圓200上之矽含有層之最小值為未滿1原子層。因此，較佳為矽含有層之厚度為未滿1原子層至數原子層。當形成矽含有層後，關閉第2閥243b，停止HCD氣體之供給。此時，第4閥243d保持打開狀態，對處理室201內進行真空排氣，將殘留於處理室201內之未反應、或者有助於成膜後之HCD氣體排除。又，此時，若將N2 等惰性氣體供給至處理室201內，則將殘留於處理室201內之未反應、或者有助於成膜後之HCD氣體自處理室201內排除之效果會進一步提高。
作為含Si之原料，除了HCD之外，不僅可使用TCS(四氯矽烷，SiCl4 )、DCS(二氯矽烷，SiH2 Cl2 )、SiH4 (單矽烷)等無機原料，亦可使用胺基矽烷系之4DMAS(四(二甲基胺基)矽烷，Si(N(CH3 )2 ))4 )、3DMAS(三(二甲基胺基)矽烷，Si(N(CH3 )2 ))3 H)、2DEAS(雙(二乙基胺基)矽烷，Si(N(C2 H5 )2 )2 H2 )、BTBAS(雙(第三丁胺基)矽烷，bis(t-butylamino)silane，SiH2 (NH(C4 H9 ))2 )等有機原料。
[階段2]
階段2中，一併打開第3氣體供給管232c之第3閥243c、及氣體排氣管231之第4閥243d，自第3氣體供給管232c將藉由第3質量流量控制器241c而進行流量調整之NH3 氣體，透過第1氣體供給管232a自氣體噴嘴233之第2氣體供給孔248b向緩衝室237內噴出。此時，自高頻電源273透過整合器272將高頻電力施加至第1棒狀電極269及第2棒狀電極270間，藉此對該NH3 進行電漿激發(excitation)，作為活性種而自第1氣體供給孔248a向處理室201內供給，同時自氣體排氣管231進行排氣，藉由對NH3 氣體進行電漿激發而作為活性種流動時，對第4閥243d進行適當調整後，將處理室201內之壓力設為例如10～100Pa範圍內之壓力。利用第3質量流量控制器241c進行控制之NH3 之供給流量，設為例如1000～10000sccm範圍內之流量。將晶圓200暴露於藉由對NH3 進行電漿激發而獲得之活性種之時間，設為例如2～120秒間範圍內之時間。此時之加熱器207之溫度與階段1同樣設定為如下之溫度：晶圓200之溫度達到300～650℃範圍內之溫度。再者，自高頻電源273向第1棒狀電極269及第2棒狀電極270間施加之高頻電力，設定為例如50～400W範圍內之電力。NH3 之反應溫度高，由於以上述般之晶圓溫度、處理室內壓力不易反應，於藉由進行電漿激發成為活性種後而流動，因此晶圓200之溫度亦可僅為如上述般所設定之低溫度範圍。又，亦可於供給NH3 氣體時不進行電漿激發，而對第4閥243d進行適當調整後，將處理室201內之壓力設定為例如50～3000Pa範圍內之壓力，藉此利用非電漿將NH3 氣體熱性活性化。
此時，處理室201內所流動之氣體係藉由對NH3 進行電漿激發而獲得之活性種，或者藉由增高處理室201內壓力而熱性活性化之NH3 氣體，處理室201內並未流動有HCD氣體。因此，NH3 不會引起氣相反應，而成為活性種、或者經活性化之NH3 ，與階段1中形成於晶圓200上之基底矽含有層(HCD之吸附層或矽層)進行表面反應，基底矽含有層被氮化而改質成矽氮化層(Si3 N4 層，以下簡稱為SiN層)。
然後，關閉第3氣體供給管232c之第3閥243c，停止NH3 之供給。此時，氣體排氣管231之第4閥243d保持打開狀態，藉由真空泵246將處理室201內排氣至20Pa以下，將殘留NH3 自處理室201內排除。又，此時，若將N2 等惰性氣體供給至處理室201內，則將殘留NH3 排除之效果會進一步提高。
作為含N之經活性化之氣體，除了利用電漿或熱將NH3 激發後之氣體以外，亦可使用利用電漿或熱將N2 、NF3 、N3 H8 等激發後之氣體，還可將以Ar、He、Ne、Xe等稀有氣體稀釋該等氣體後利用電漿或熱進行激發而使用。
[階段3]
階段3中，一併打開第2氣體供給管232b之第2閥243b、及氣體排氣管231之第4閥243d，自第2氣體供給管232b將藉由第2質量流量控制器241b而進行流量調整之HCD氣體，自氣體供給部249之第3氣體供給孔248c向處理室201內進行供給，同時自氣體排氣管231排氣。此時，對第4閥243d進行適當調整，將處理室201內之壓力設為例如10～1000Pa範圍內之壓力。利用第2質量流量控制器241b進行控制之HCD氣體之供給流量，設為例如10～1000sccm範圍內之流量。將晶圓200暴露於HCD氣體之時間，設為例如2～120秒間範圍內之時間。此時，加熱器207之溫度設定為如下之溫度：於處理室201內發生ALD反應或者CVD反應程度之溫度，即晶圓200之溫度達到例如300～650℃範圍內之溫度。藉由HCD氣體之供給，晶圓200表面之基底膜，即階段2中所形成之矽氮化膜上使HCD進行表面吸附並堆積，進而進行熱分解等，於晶圓200上(基底膜上)形成有未滿1原子層至數原子層之矽含有層(HCD之吸附層或矽層)。於形成矽含有層後，關閉第2閥243b，停止HCD氣體之供給。此時，第4閥243d保持打開狀態，對處理室201內進行真空排氣，將殘留於處理室201內之未反應、或者有助於成膜後之HCD氣體排除。又，此時若將N2 等惰性氣體供給至處理室201內，則將殘留於處理室201內之未反應、或者有助於成膜後之HCD氣體自處理室201內排除之效果會進一步提高。
作為含有Si之原料，除了HCD之外，不僅可使用TCS(四氯矽烷，SiCl4 )、DCS(二氯矽烷，SiH2 Cl2 )、SiH4 (單矽烷)等無機原料，亦可使用胺基矽烷系之4DMAS(四(二甲基胺基)矽烷，Si(N(CH3 )2 ))4 )、3DMAS(三(二甲基胺基)矽烷，Si(N(CH3 )2 ))3 H)，2DEAS(雙(二乙基胺基)矽烷，Si(N(C2 H5 )2 )2 H2 )，BTBAS(雙(第三丁胺基)矽烷，SiH2 (NH(C4 H9 ))2 )等有機原料。
[階段4]
階段4中，一併打開第1氣體供給管232a之第1閥243a、及氣體排氣管231之第4閥243d，自第1氣體供給管232a將藉由第1質量流量控制器241a進行流量調整之NO氣體，自氣體噴嘴233之第2氣體供給孔248b向緩衝室237內噴出。此時，自高頻電源273透過整合器272將高頻電力施加至第1棒狀電極269及第2棒狀電極270間，藉此對該NO氣體進行電漿激發，作為活性種而自第1氣體供給孔248a向處理室201內進行供給，同時自氣體排氣管231進行排氣。藉由對NO氣體進行電漿激發作為活性種而流動時，對第4閥243d進行適當調整後，將處理室201內之壓力設為例如10～100Pa範圍內之壓力。利用第1質量流量控制器241a進行控制之NO氣體之供給流量，設為例如100～10000sccm範圍內之流量。將晶圓200暴露於藉由對NO氣體進行電漿激發而獲得之活性種之時間，設為例如2～120秒間範圍內之時間。此時之加熱器207之溫度與HCD氣體之供給時同樣設定為如下之溫度；晶圓200之溫度達到300～650℃範圍內之溫度。再者，自高頻電源273向第1棒狀電極269及第2棒狀電極270間施加之高頻電力，設定為例如50～400W範圍內之電力。NO氣體之反應溫度高，由於以上述般之晶圓溫度、處理室內壓力不易反應，藉由進行電漿激發成為活性種後而流動，因此晶圓200之溫度亦可保持如上述般所設定之低溫度範圍。
此時，處理室201內所流動之氣體係藉由對NO氣體進行電漿激發而獲得之活性種，於處理室201內並未流動有HCD氣體或NH3 氣體。因此，NO氣體不會引起氣相反應，而成為活性種之NO與階段3中所形成之矽含有層、及作為其基底之階段2中所形成之矽氮化層進行表面反應，矽含有層及矽氮化層一併被氧化而改質成矽氧化層(SiO2 層，以下簡稱做SiO層)。
然後，關閉第1氣體供給管232a之第1閥243a，停止NO氣體之供給。此時，氣體排氣管231之第4閥243d保持打開狀態，藉由真空泵246將處理室201內排氣至20Pa以下，將殘留NO自處理室201內排除。又，此時，若將N2 等惰性氣體供給至處理室201內，則將殘留NO排除之效果會進一步提高。
如上述階段4所示，進行使用經活性化之NO氣體，而將矽氮化層及矽含有層改質成矽氧化層之改質步驟，藉此經活性化之NO氣體所具有之能量將矽氮化層或矽含有層中所包含之Si-N、Si-Cl、Si-H鍵切斷。用以形成Si-O鍵之能量，比Si-N、Si-Cl、Si-H之鍵能量為高，因此藉由將Si-O鍵形成所需之能量賦予氧化處理對象之矽氮化層及矽含有層，從而將矽氮化層或矽含有層中之Si-N、Si-Cl、Si-H鍵切斷。與Si之鍵被切斷之N、H、Cl自膜中除去，作為N2 、H2 、Cl2 、HCl而排出。又，藉由切斷與N、H、Cl之鍵而剩餘之Si之鍵結基，被改質成與經活性化之NO氣體中所含有之O鍵結之SiO2 層。利用該手法而形成之SiO2 膜，於膜中氮、氫、氯濃度極其低，Si/O比率極其接近化學計量組成即0.5，從而確認為成為優質之膜。
作為含O之經活性化之氣體，除了使用對NO進行電漿激發後之氣體以外，亦可使用利用電漿對O2 、N2 O、N2 O4 等進行激發後之氣體，還可對以Ar、He、Ne、Xe等稀有氣體稀釋該等氣體後之氣體進行電漿激發而使用。又，作為含有O之經活性化之氣體可使用O3 ，亦可對以Ar、He、Ne、Xe等稀有氣體稀釋O3 後之氣體進行電漿激發而使用。
將上述階段1～4作為一個循環，並將該循環重複多次，藉此可於晶圓200上形成既定膜厚之矽氧化膜。
當形成既定膜厚之矽氧化膜時，將N2 等惰性氣體向處理室201內進行供給並進行排氣，藉此處理室201內以惰性氣體被淨化。然後，將處理室201內之環境氣體置換為惰性氣體，使處理室201內之壓力恢復為常壓。
然後，藉由晶舟升降機115使密封蓋219下降，反應管203之下端開口，同時處理完畢之晶圓200以保持於晶舟217之狀態，而自反應管203之下端搬出(晶舟卸載)至反應管203之外部。然後，將處理完畢之晶圓200自晶舟217取出(晶圓排出)。
(第2程序)
其次，對本實施形態之第2程序進行說明。
圖4表示本實施形態之第2程序中之氣體供給及電漿功率供給之時序圖。於本實施形態之第2程序中，將如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於發生ALD反應或者CVD反應之條件下，藉由對基板供給包含既定元素之原料氣體，而於基板上形成既定元素含有層(原料之吸附層或既定元素之層)之第1步驟；利用電漿或者熱將含有氮之氣體活性化並供給至該既定元素含有層，藉此將既定元素含有層改質成氮化層之第2步驟；利用電漿將含有氧之氣體活性化並供給至該氮化層，藉此將氮化層改質成氧化層之第3步驟。藉此形成所需膜厚之氧化膜。第1步驟中基板上形成有未滿1原子層至數原子層之既定元素含有層，第2步驟中將該既定元素含有層置換為氮化層，第3步驟中將該氮化層置換為氧化層。
再者，第2程序與第1程序不同之處僅在於：於第2程序中，並無與第1程序中之階段3(於SiN層上形成Si含有層)相對應之階段，除此以外與第1程序相同。即，並無第1程序中之階段3(於SiN層上Si含有層之形成)，取而代之，將第1程序中之階段4(改質成SiO層)作為階段3而提前進行之程序即相當於第2程序。第2程序中之各階段之處理條件、所使用之氣體等，亦與第1程序相同。然而，第2程序中，階段3中改質成SiO層之對象與第1程序不同。第1程序之階段4中，將Si含有層及SiN層改質成SiO層，而第2程序之階段3中係將SiN層改質成SiO層。
第2程序中之階段3中，進行使用經活性化之NO氣體將矽氮化層改質成矽氧化層之改質步驟，藉此經活性化之NO氣體所具有之能量將矽氮化層中所包含之Si-N、Si-Cl、Si-H鍵切斷。用以形成Si-O鍵之能量，比Si-N、Si-Cl、Si-H之鍵能量為高，因此將Si-O鍵形成所需之能量賦予氧化處理對象之矽氮化層，藉此矽氮化層中之Si-N、Si-Cl、Si-H鍵被切斷。與Si之鍵被切斷之N、H、Cl自膜中除去，並作為N2 、H2 、Cl2 、HCl等而排出。又，藉由切斷與N、H、Cl之鍵而剩餘之Si之鍵結基，被改質成與經活性化之NO氣體中所含有之O鍵結之SiO2 層。利用該手法而形成之SiO2 膜，於膜中氮、氫、氯濃度極其低，Si/O比率極其接近化學計量組成即0.5，從而確認為優質之膜。
[實施例] (第1實施例)
其次對第1實施例進行說明。
藉由本實施形態之第1程序、第2程序及習知技術之程序形成矽氧化膜，並測定成膜速度及膜厚分布均一性。再者，所謂習知技術之程序，係交替重複本實施形態之第1程序中之階段1與階段4之程序(交替重複第2程序中之階段1與階段3之程序)。又，本實施例中之成膜條件(各階段中之處理條件)設為上述實施形態中所記載之條件範圍內之條件。
將該結果表示於圖5、圖6中。圖5表示於將藉由習知技術之程序而成膜之矽氧化膜之成膜速度設為1之情況下，藉由本實施形態之第1程序、第2程序而成膜之矽氧化膜之成膜速度比率。圖6表示於將藉由習知技術之程序而成膜之矽氧化膜之晶圓面內之膜厚分布均一性設為1之情況下，藉由本實施形態之第1程序、第2程序而成膜之矽氧化膜之晶圓面內之膜厚分布均一性比率。再者，膜厚分布均一性係表示晶圓面內之膜厚分布之不均一程度，其值越小則表示晶圓面內之膜厚分布均一性越良好。
根據圖5所示可知，藉由本實施形態之第1程序及第2程序而形成之矽氧化膜，比起藉由習知技術之程序而形成之矽氧化膜，成膜速度特別高。且可知，尤其是根據本實施形態之第1程序，可獲得依習知技術之程序之成膜速度之近2倍左右之成膜速度。又可知，即便於本實施形態之第2程序之情況下，亦可獲得依習知技術之程序之成膜速度之1.5倍左右之成膜速度。
又，根據圖6所示可知，藉由本實施形態之第1程序及第2程序而形成之矽氧化膜，比起藉由習知技術之程序而形成之矽氧化膜，膜厚分布均一性亦得到大幅地改善。且可知，尤其根據本實施形態之第2程序，可獲得藉由習知技術之程序而形成之矽氧化膜之膜厚分布均一性之1/10左右之非常良好的膜厚分布均一性。又可知，即便於本實施形態之第1程序之情況下，亦可獲得藉由習知技術之程序而形成之矽氧化膜之膜厚分布均一性之1/5左右之非常良好的膜厚分布均一性。
又，當將本實施形態之第1程序與第2程序進行比較時，可知比起第2程序，第1程序之成膜速度更高。另一方面，可知關於膜厚分布均一性，比起第1程序，第2程序更良好。根據該等可知在成膜速度之方面，第1程序比第2程序更優良，而在膜厚分布均一性之方面，第2程序比第1程序更優良。
又，對本實施形態之第1程序及第2程序中所使用之氣體種進行比較時，可知在本實施形態之第1程序及第2程序中之任一情況下，與使用N2 O時相比，使用NO時之成膜速度更高，膜厚分布均一性亦更得到改善。因此，任一程序下使用NO之情況下的成膜速度更高，膜厚分布均一性更良好。
此處，對本實施形態之第1程序及第2程序中，並不使形成於基板上之矽含有層(HCD之吸附層或矽層)直接氧化，而是針對使矽含有層暫時氮化後並進行氧化之優點進行說明。此處，以本實施形態之第2程序為例，與習知技術之程序(交替重複本實施形態之第2程序中之階段1與階段3之程序)進行比較而說明。
圖9表示習知技術之程序中之SiO2 堆積模型，圖10表示本實施形態之第2程序中之SiO2 堆積模型。再者，係表示任一程序中，第1階段中於矽晶圓表面上形成有作為原料之HCD之吸附層之情況。
於圖9之習知技術之程序之情況下，首先供給作為原料氣體之HCD氣體，如圖9(a)所示，矽晶圓表面上吸附有HCD，而於矽晶圓上形成有HCD之吸附層。
該狀態下供給包含對NO氣體進行電漿激發而獲得之NO活性種(NO*)之氣體，即如圖9(b)所示，自晶圓面內之NO氣體(NO*)流之上游向下游，吸附於矽晶圓表面之HCD分子之氧化不斷進行。另一方面，晶圓面內之NO氣體流之下游之HCD分子，自矽晶圓表面開始脫離。認為其原因在於：藉由對NO氣體進行電漿激發而獲得之NO*中不僅具有使HCD分子氧化之能量，而且具有僅切斷Si-O鍵或Si-Si鍵之能量。即，於該情況下，無法充分進行矽晶圓表面上之Si之固定，從而矽晶圓表面上會產生Si未得到固定之區域。進而，如圖9(c)所示，NO*亦使所形成之SiO2 層之基底、即矽晶圓之表面氧化。
因此，當使矽晶圓旋轉同時藉由習知技術之程序而形成SiO2 膜時，該SiO2 膜之外周部之膜厚增厚，晶圓面內之膜厚均一性劣化(參照圖6)。又，由於自矽晶圓表面脫離之HCD分子向處理室內之下游流動，且再次吸附於處理室內之NO氣體流之下游，即，晶圓排列區域下部之晶圓上，並進行氧化，因此認為晶圓間之膜厚均一性亦劣化。
與此相對，於圖10之本實施形態之第2程序之情況下，首先供給HCD氣體，如圖10(a)所示，矽晶圓表面上吸附有HCD，矽晶圓上形成有HCD之吸附層。
當於該狀態下供給包含對NH3 氣體進行電漿激發而獲得之NH3 活性種(NH3 * )之氣體時，如圖10(b)所示，自晶圓面內之NH3 氣體(NH3 * )流之上游向下游，吸附於矽晶圓表面之HCD分子之氮化不斷進行。此時晶圓面內之NH3 氣體流之下游之HCD分子不會自矽晶圓表面脫離。即，習知技術之程序中所產生之HCD分子之自矽晶圓表面之脫離得到抑制。認為其原因在於：藉由對NH3 氣體進行電漿激發所獲得之NH3 * 之能量比較低，又，Si-N鍵以比Si-O鍵低之能量而產生，而且，即便以此種低能量亦可使HCD充分氮化。即，該情況下，可將Si充分地固定於矽晶圓表面上，從而矽晶圓表面上均一地固定有Si。因此，如圖10(b)所示，吸附於矽晶圓表面之HCD分子遍及晶圓面內而均一地被氮化，矽晶圓表面上遍及晶圓面內均一地形成有SiN層。
於該狀態下供給包含對NO氣體進行電漿激發而獲得之NO活性種(NO* )之氣體，即如圖10(c)所示，進行於矽晶圓表面上所形成之SiN層之氧化。為能對該SiN層進行氧化，需要比使HCD氧化更高之能量，藉此，該能量之對切割Si-O鍵或Si-Si鍵之幫助減小，該能量主要用於將SiN層中之氮(N)置換為氧(O)之反應中。因此，可維持著一次性所獲得之晶圓面內之層厚均一性而將SiN層改質成SiO2 層。而且，作為其結果形成於矽晶圓上之SiO2 膜之晶圓面內之膜厚均一性良好(參照圖6)。又，Si-N鍵之鍵能量(約3.7eV)比Si-Si鍵之鍵能量(約2.0eV)為高，因此SiN層顯示出作為其基底之矽晶圓之氧化防止效果。又，於晶圓面內之NO氣體(NO*)流之上游，無助於氧化之NO*向其下游流動，有助於下游部之SiN層之氧化，從而進一步促進均一化。
再者，對圖9之習知技術之程序及圖10之本實施形態之第2程序中，第1階段中於矽晶圓表面形成有HCD之吸附層之情況進行了說明，而第1階段中所供給之HCD氣體自己分解並於矽晶圓表面形成有矽層之情況亦相同。該情況下，若將圖9、圖10之HCD分子置換為Si分子，可同樣地進行說明。
此處，對變更上述習知技術程序之例，即，重複進行向晶圓上形成矽含有層、由該矽含有層之氧化而形成氧化層、及該氧化層之氮化之例進行說明。
該例之情況下，首先，與習知技術之程序同樣地，於晶圓上形成矽含有膜後，使該矽含有層氧化，如上述般，若使矽含有層氧化而改質成SiO2 層，則該SiO2 層之晶圓面內之層厚均一性會劣化。因此，即便使該SiO2 層氮化亦無法獲得層厚均一性優異之層。即，該例之情況下，難以形成膜厚均一性良好之膜。
又，於使SiO2 層氮化之情況下，如上所述，比起Si-N鍵，Si-O鍵之鍵能量較高，因此將一次性形成之Si-O鍵變為Si-N鍵需要非常高之能量。而且，為能將Si-O鍵變為Si-N鍵，首先需要切斷Si-O鍵。然而，Si-O鍵無法容易地利用熱能量切斷。例如，已確認有即便以1000℃左右之溫度亦無法使SiO2 層氮化。又確認，即便藉由重複SiO2 層之形成與SiO2 層之電漿氮化，所獲得之SiO2 膜中之氮濃度亦未增加。即，使SiO2 層氮化需要非常高之能量，從而判明不容易使SiO2 層氮化。
(第2實施例)
其次對第2實施例進行說明。
藉由本實施形態之第2程序及普通之CVD法形成矽氧化膜，並測定膜中雜質之濃度。再者，所謂普通之CVD法，係同時供給DCS與N2 O並藉由CVD法形成矽氧化膜(HTO(High Temperature Oxide，高溫氧化物)膜)之方法，而成膜溫度設為780℃。又，本實施形態之第2程序中之各階段中之成膜溫度係固定為600℃，除此以外之成膜條件(各階段中之處理條件)為上述實施形態中所記載之條件範圍內之條件。又，膜中雜質之測定係使用SIMS(Secondary Ion Mass Spectrometry，次級離子質譜分析)進行。
其結果表示於圖11。圖11(a)表示藉由普通之CVD法而形成之矽氧化膜之膜中所包含之雜質(H、C、N、Cl)之濃度。圖11(b)表示藉由本實施形態之第2程序而形成之矽氧化膜之膜中所包含之雜質(H、C、N、Cl)之濃度。任一圖中，橫軸表示距離SiO2 膜表面之深度(nm)，左側之縱軸表示H、C、N、Cl之濃度(atoms/cm3 )，右側之縱軸表示O、Si之次級離子強度(counts/sec)。
根據圖11(a)、圖11(b)所示可知，關於藉由本實施形態之第2程序而形成之矽氧化膜之膜中所包含之雜質中之C、N、H之濃度，係與藉由普通之CVD法而形成之矽氧化膜之膜中所包含之C、N、H之濃度同等。然而，可知關於藉由本實施形態之第2程序而形成之矽氧化膜之膜中所包含之雜質中Cl之濃度，比起藉由普通之CVD法而形成之矽氧化膜之膜中所包含之Cl濃度要低2位左右。即，藉由本實施形態之第2程序而形成之矽氧化膜，比起藉由普通之CVD法而形成之矽氧化膜，雜質，尤其是Cl之濃度極其低。再者，確認藉由本實施形態之第1程序而形成之矽氧化膜之膜中所包含之雜質濃度亦與第2程序相同。即，確認藉由本實施形態之第1程序而形成之矽氧化膜，比起藉由普通之CVD法而形成之矽氧化膜，雜質，尤其Cl濃度亦極其低。
再者，上述實施形態中，以於第1程序及第2程序中，以使用利用電漿使NO激發之氣體作為含O之經活性化之氣體之例進行說明。又，對如下進行說明：作為含O之經活性化之氣體，除了利用電漿使NO激發後之氣體以外，亦可使用利用電漿使O2 、N2 O、N2 O4 等激發後之氣體，還可使用O3 等。進而，作為含0之經活性化之氣體，亦可使用向經加熱之減壓處理室內供給氧含有氣體與氫含有氣體，並利用非電漿將該等氣體活性化後之氣體。於該情況下，供給至處理室內之氧含有氣體與氫含有氣體，在處於經加熱之減壓環境氣體下之處理室內被活性化而發生反應，藉此形成含原子狀氧等之0之氧化種，藉由該氧化種而進行氧化處理。根據該氧化處理，與單獨供給氧含有氣體之情況相比，可大幅提高氧化力。即，於減壓環境氣體下向氧含有氣體中添加氫含有氣體，藉此與將氧含有氣體單獨供給之情況相比，可獲得氧化力大幅提高之效果。圖12、13中分別表示該情況下之第1程序、第2程序中之氣體供給及電漿功率供給之時序圖。
圖12之第1程序中，將如下步驟作為一個循環，並將該循環重複至少1次以上，上述步驟為：將含有矽之原料氣體供給至收容有晶圓之處理室內，藉此於晶圓上形成矽含有層之步驟(階段1)；利用電漿或者熱將含有氮之氣體活性化並供給至處理室內，藉此將矽含有層氮化而改質成矽氮化層之步驟(階段2)；將含有矽之原料氣體供給至處理室內，藉此於矽氮化層上形成矽含有層之步驟(階段3)；以及將氧含有氣體與氫含有氣體供給至經加熱之減壓處理室內，藉此使形成於矽氮化層上之矽含有層及矽氮化層氧化而改質成矽氧化層之步驟(階段4)。
於圖13之第2程序中，將如下步驟作為一個循環，並將該循環重複至少1次以上，上述步驟為：將含有矽之原料氣體供給至收容有晶圓之處理室內，藉此於晶圓上形成矽含有層之步驟(階段1)；利用電漿或熱將含有氮之氣體活性化並供給至處理室內，藉此將矽含有層氮化而改質成矽氮化層之步驟(階段2)；向經加熱之減壓處理室內供給氧含有氣體與氫含有氣體，藉此將矽氮化層氧化而改質成矽氧化層之步驟(階段3)。
該情況下，作為氧含有氣體，可使用自氧(O2 )氣體及臭氧(O3 )氣體所組成之群組中所選擇之至少一種氣體。作為氫含有氣體，可使用自氫(H2 )氣體、氨(NH3 )氣體及甲烷(CH4 )氣體所組成之群組中所選擇之至少一種氣體。
再者，圖12、13之任一者中均表示原料氣體為HCD氣體，含有氮之氣體為NH3 氣體，氧含有氣體為O2 氣體，氫含有氣體為H2 氣體之情況之例。
於向經加熱之減壓處理室內供給氧含有氣體(例如O2 氣體)與氫含有氣體(例如H2 氣體)進行氧化處理之情況下，處理室內之壓力設為低於大氣壓之壓力，例如1～1000Pa範圍內之壓力。O2 氣體之供給流量設為例如1～20000sccm範圍內之流量，H2 氣體之供給流量設為例如1～20000sccm範圍內之流量。將晶圓暴露於藉由O2 氣體與H2 氣體反應所獲得之氧化種中之時間設為例如2～120秒間範圍內之時間。此時之加熱器之溫度設定為：晶圓之溫度達到例如350～1000℃範圍內之溫度。再者，確認只要為該範圍內之溫度，則藉由向減壓環境氣體下之O2 氣體添加H2 氣體，即可獲得氧化力提高之效果。又，確認若晶圓之溫度過低則無法獲得氧化力提高之效果。然而考慮到產量，較佳為以如下方式設定加熱器之溫度：將該氧化處理時之晶圓之溫度，設為與矽含有層形成時或氮化處理時相同之溫度，即，將處理室內之溫度保持為與矽含有層形成時或氮化處理時相同之溫度。該情況下，第1程序中，以如下方式設定加熱器之溫度：自階段1至階段4使晶圓之溫度，即處理室內之溫度達到350~650℃範圍內之固定之溫度。第2程序中，以如下方式設定加熱器之溫度：自階段1至階段3使處理室內之溫度達到350～650℃範圍內之固定之溫度。再者，為能藉由向減壓環境氣體下之O2 氣體添加H2 氣體而獲得氧化力提高之效果，必須將處理室內之溫度設為350℃以上，處理室內之溫度較佳為400℃以上，更佳為450℃以上。若將處理室內之溫度設為400℃以上，則所獲得之氧化力將超過以400℃以上之溫度進行之O3 氧化處理之氧化力，若將處理室201內之溫度設為450℃以上，則所獲得之氧化力將超過以450℃以上之溫度進行之O2 電漿氧化處理之氧化力。
第1程序中，藉由O2 氣體與H2 氣體反應而獲得之氧化種與階段3中所形成之矽含有層、及作為其基底之階段2中所形成之矽氮化層進行表面反應，從而矽含有層及矽氮化層一併藉由該氧化種而氧化，並改質成矽氧化層。又，第2程序中，藉由02 氣體與H2 氣體反應而獲得之氧化種與階段2中所形成之矽氮化層進行表面反應，矽氮化層藉由該氧化種氧化而改質成矽氧化層。
再者，將藉由向該減壓環境氣體下之O2 氣體添加H2 氣體之氧化處理(以下，稱作減壓氧化處理)、與02電漿氧化處理、及O3 氧化處理加以比較後，確認在450℃以上650℃以下之低溫環境氣體下，該減壓氧化處理之氧化力最強。正確地說，確認於400℃以上650℃以下，減壓氧化處理之氧化力高於O3 氧化處理之氧化力，於450℃以上650℃以下，減壓氧化處理之氧化力高於O3 氧化處理及O2 電漿氧化處理之氧化力。藉此，判明該減壓氧化處理於上述低溫環境氣體下非常有效。然而，減壓氧化處理中，亦可選擇使用O3 或O2 電漿作為氧含有氣體，而並不否定該等氣體之使用。認為藉由將氫含有氣體添加至O3 或O2 電漿中，而可生成更高能量之氧化種，藉由該氧化種進行氧化處理，可獲得元件特性提高等之效果。
作為減壓氧化處理中所使用之氫含有氣體之H2 氣體，可間歇地，即，如圖12、13般僅於氧化處理時進行供給，亦可連續地，即，如圖14、15般在重複各階段期間一直持續地供給。再者，圖14、15分別表示使H2 氣體連續地流動之情況下之第1程序、第2程序中之氣體供給及電漿功率供給之時序圖。
又，即便於間歇地供給H2 氣體之情況下，除了僅在氧化處理時進行供給之外，亦可僅在矽含有層形成時及氧化處理時供給H2 氣體。又，亦可自氧化處理前至氧化處理時供給H2 氣體，還可自氧化處理時至氧化處理後供給H2 氣體。又，亦可自氧化處理前至氧化處理後供給H2 氣體。
認為藉由於矽含有層形成時，即HCD氣體供給時供給H2 氣體，可抽出HCD氣體中之C1，從而具有提高成膜率、降低膜中C1雜質之效果。又，認為藉由於氧化處理前，即停止HCD氣體之供給後或者停止NH3 氣體之供給後，先行於O2 氣體而開始H2 氣體之供給，而可有效地控制膜厚均一性。又，可藉由先行於O2 氣體而開始H2 氣體之供給，而對例如金屬與矽露出之部分有選擇地於矽上形成氧化膜。又，認為藉由於氧化處理後，即停止O2 氣體之供給後、開始HCD氣體之供給前，供給H2 氣體，而可使藉由氧化處理而形成之SiO層之表面進行氫終結(hydrogen termination)而改質，並於下一矽含有層形成時，使所供給之HCD氣體可容易地吸附於SiO層之表面。
(第3實施例)
其次對第3實施例進行說明。
藉由圖13之程序而形成矽氧化膜(SiO膜)，並對該矽氧化膜之晶圓面內之膜厚分布均一性與成膜率進行測定。階段1～3中之晶圓溫度保持為600℃，其他成膜條件(各階段中之處理條件)設為上述實施形態等中所記載之條件範圍內之條件。
如上所述於晶圓上形成SiO膜之後，所形成之SiO膜之晶圓面內之膜厚分布均一性為±0.8%左右，此時之成膜率為1.6/循環左右。確認膜厚分布均一性、成膜率均良好，並與藉由上述實施形態之第2程序而形成之SiO膜之膜厚分布均一性與成膜率相同。再者，確認藉由圖12之程序而形成之SiO膜之膜厚分布均一性、成膜率亦與藉由上述實施形態之第1程序而形成之SiO膜之膜厚分布均一性、成膜率相同。
再者，上述實施形態中，已對依第1程序及第2程序之階段1、及第1程序之階段3，形成Si含有層並最終形成SiO膜之例進行說明，亦可代替Si含有層(含有半導體元素之層)，而形成含有Ti、Al、Hf等金屬元素之層，並最終形成金屬氧化膜。例如，亦考慮有：於形成TiO膜之情況下，第1程序中，階段1中於晶圓上形成Ti含有層(Ti原料之吸附層或Ti層)，第2階段中將Ti含有層改質成TiN層，第3階段中於TiN層上形成Ti含有層，階段4中將Ti含有層/TiN層改質成TiO層。第2程序之情況下，亦考慮有：於階段1中於晶圓上形成Ti含有層，第2階段中將Ti含有層改質成TiN層，第3階段中將TiN層改質成TiO層。形成AlO膜或HfO膜之情況下亦相同。這樣，本發明不僅可適用於既定元素為半導體元素之情況下，亦可適用於為金屬元素之情況下。
又，上述實施形態中，已對第1程序之階段4、及第2程序之階段3中，利用電漿將含有氧之氣體活性化並進行供給，藉此將SiN層等改質成SiO2 層之例進行說明，但亦可藉由對含有氧之氣體之活性化量進行控制(抑制)，而抑制氧化力，從而不完全將SiN層等改質成SiO2 層，亦可能改質成SiON層。例如，利用熱而不是利用電漿將含有氧之氣體活性化，藉此可將SiN層等改質成SiON層。圖7、8中分別表示該情況下之第1程序、第2程序中之氣體供給及電漿功率供給之時序圖。
圖7之第1程序中，以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於發生ALD反應或者CVD反應之條件下，對基板供給包含既定元素之原料氣體，藉此於基板上形成既定元素含有層(原料之吸附層或既定元素之層)之第1步驟(階段1)；利用電漿或熱將含有氮之氣體活性化並供給至該既定元素含有層，藉此將既定元素含有層改質成氮化層之第2步驟(階段2)；對該氮化層供給原料氣體，藉此於氮化層上形成既定元素含有層之第3步驟(階段3)；利用熱將含有氧之氣體活性化並供給至氮化層上所形成之既定元素含有層，藉此將形成於氮化層上之既定元素含有層及氮化層改質成氮氧化層之第4步驟(階段4)。藉此形成所需膜厚之氮氧化膜。於第1步驟中，基板上形成有未滿1原子層至數原子層之既定元素含有層，於第2步驟中，將該既定元素含有層置換為氮化層，於第3步驟中，於該氮化層上形成有未滿1原子層至數原子層之既定元素含有層，於第4步驟中，將該既定元素含有層與作為其基底之氮化層之兩方置換為氮氧化層。
圖8之第2程序中，以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於發生ALD反應或者CVD反應之條件下，對基板供給包含既定元素之原料氣體，藉此於基板上形成既定元素含有層之第1步驟(階段1)；利用電漿或者熱將含有氮之氣體活性化並供給至該既定元素含有層，藉此將既定元素含有層改質成氮化層之第2步驟(階段2)；利用熱將含有氧之氣體活性化並供給至該氮化層，藉此將氮化層改質成氮氧化層之第3步驟(階段3)。藉此形成所需膜厚之氮氧化膜。於第1步驟中，於基板上形成有未滿1原子層至數原子層之既定元素含有層，於第2步驟中，將該既定元素含有層置換為氮化層，於第3步驟中，將該氮化層置換為氮氧化層。再者，圖7、8中任一者均表示既定元素為Si、原料氣體為HCD氣體、含有氮之氣體為NH3 氣體、含有氧之氣體為NO氣體或者N2 O氣體之情況下之例。該情況下，既定元素含有層為矽含有層，氮化層為矽氮化層(SiN層)，氮氧化層為矽氮氧化層(SiON層)，氮氧化膜為矽氮氧化膜(SiON膜)。
如圖7、8所示，於利用熱(非電漿)而不是利用電漿將含有氧之氣體活性化並進行供給，藉此將SiN層等改質成SiON層之情況下，第1程序之階段4、及第2程序之階段3中，一併打開第1氣體供給管232a之第1閥243a、及氣體排氣管231之第4閥243d，自第1氣體供給管232a將藉由第1質量流量控制器241a而進行流量調整之NO氣體，自氣體噴嘴233之第2氣體供給孔248b向緩衝室237內噴出。此時，並不向第1棒狀電極269及第2棒狀電極270間施加高頻電力而藉此不會產生電漿，利用經加熱器207加熱之區域內之熱將NO氣體激發，並作為包含活性種之經活性化之氣體，而自第1氣體供給孔248a向處理室201內進行供給，同時自氣體排氣管231進行排氣。當藉由利用熱將NO氣體激發而作為包含活性種之經活性化的氣體流動時，對第4閥243d進行適當調整並將處理室201內之壓力設為例如10～5000Pa範圍內之壓力。由第1質量流量控制器241a所控制之NO氣體之供給流量設為例如100～10000sccm範圍內之流量。將晶圓200暴露於藉由利用熱將NO氣體激發所獲得之包含活性種的經活性化之氣體中的時間設為例如2～120秒間範圍內之時間。此時之加熱器207之溫度與HCD氣體之供給時間相同，並設定為如下溫度：晶圓200之溫度達到300～650℃範圍內之溫度。NO氣體之反應溫度高，由於如上所述之晶圓溫度，不易進行反應，因此於利用熱將NO氣體激發之情況，比起電漿激發之情況，NO氣體之活性化量得到抑制，所產生之活性種之量變得非常少。藉此，可抑制SiN層等之氧化量。再者，利用熱將NO氣體激發之情況，比起電漿激發情況，較佳為使處理室201內之壓力增高。
當藉由利用熱將NO氣體激發所獲得之包含活性種之經活性化的氣體流向處理室201內時，在處理室201內並未流動有HCD氣體或NH3 氣體。因此，NO氣體不會引起氣相反應，包含活性種之經活性化之NO氣體於第1程序中，與在階段3中所形成之矽含有層、及作為其基底之階段2中所形成之矽氮化層(SiN層)進行表面反應，矽層及矽氮化層一併被氧化而被改質成矽氮氧化層(SiON層)。又，第2程序中，經活性化之NO氣體與階段2中所形成之矽氮化層(SiN層)進行表面反應，矽氮化層被氧化而被改質成矽氮氧化層(SiON層)。再者，在使用減壓氧化處理之情況，比起使用電漿氧化處理之情況，較佳為使處理室內之壓力增高。
圖7之第1程序中之階段4中，藉由進行使用利用熱而活性化之NO氣體將矽氮化層及矽含有層改質成矽氮氧化層之改質步驟，於圖8之第2程序中之階段3中，藉由進行使用利用熱而活性化之NO氣體將矽氮化層改質成矽氮氧化層之改質步驟，從而利用熱而活性化之NO氣體所具有之能量，將矽氮化層或矽含有層中所包含之Si-N、Si-Cl、Si-H鍵部分地切斷。用以形成Si-O鍵之能量，由於要高於Si-N、Si-Cl、Si-H之鍵能量，因此將Si-O鍵形成所需之能量賦予氧化處理對象之矽氮化層或矽含有層，藉此矽氮化層或矽含有層中之Si-N、Si-Cl、Si-H鍵部分地被切斷。再者，利用熱而活性化之NO氣體比起利用電漿而活性化之NO氣體，活性化量較低，所產生之活性種之量亦少。即，利用熱而活性化之NO氣體所具有之能量，要低於利用電漿而活性化之NO氣體所具有之能量，從而矽氮化層或矽含有層中所包含之Si-N鍵不會被完全切斷，一部分不會被切斷而殘留下來。將與Si之鍵被切斷之N、H、Cl從層中除去，並作為N2 、H2 、Cl2 、HCl等而排出。又，因與N、H、Cl之鍵被切斷而剩餘之Si之鍵結基，被改質成與經活性化之NO氣體中所包含之O鍵結之SiON層。確認利用該手法而形成之SiON膜，於膜中氫、氯濃度極其低，從而為優質之膜。
再者，圖7、8中，已對使用NO氣體或N2 O氣體以非電漿進行氧化處理之例進行說明，但亦可與上述實施形態相同地，使用上述減壓氧化處理作為氧化處理。該情況下，將上述減壓氧化處理中之氧化處理條件設定為藉由O2 氣體與H2 氣體發生反應所獲得之氧化種之量減少之條件，並藉由抑制氧化力而將SiN層等改質成SiON層。又，圖7、8中，已對既定元素為作為半導體元素之Si之情況之例進行說明，亦可與上述實施形態相同地，使既定元素為Ti、Al、Hf等之金屬元素。
(第4實施例)
其次對第4實施例進行說明。
本實施形態之第2程序之階段3中，藉由利用熱將NO氣體活性化並進行供給，而形成矽氮氧化膜(SiON膜)，對該矽氮氧化膜之折射率、與晶圓面內之膜厚分布均一性及成膜率進行測定。成膜條件(各階段中之處理條件)設為上述實施形態等中所記載之條件範圍內之條件。
首先，將膜之折射率作為指標，將SiO2 膜之折射率設為1.48、Si3 N4 膜之折射率為2.00、SiON膜之折射率為大於1.48、小於2.00，使各階段(例如階段3)中之處理條件在上述實施形態等中所記載之條件範圍內進行各種變更，使所形成之膜之折射率變化。結果，已確認有：藉由對各階段中之處理條件進行控制，亦可將所形成之膜之折射率控制為1.48～2.00間之任一值，可將此時之晶圓面內之膜厚分布均一性控制為±1.5%以下。又，確認SiON膜之成膜率越接近Si3 N4 膜之折射率(2.00)則越高，折射率越接近SiO2 膜之折射率(1.48)則越低。
又，將階段1～3中之晶圓溫度保持為630℃而成膜後，形成折射率為1.65左右之SiON膜。此時之晶圓面內之膜厚分布均一性為±0.4%左右，晶圓間之膜厚分布均一性為±0.5%左右，均為良好。又，此時之晶圓面內之折射率之均一性為±0.1%左右，晶圓間之折射率之均一性為±0.01%，均為良好。又，此時之成膜率為1.5/循環左右。
再者，於以一個循環實施SiN層形成後，即，將Si含有層改質成SiN層之後，利用電漿將含有氧之氣體活性化並進行供給的情況下，由於氧化力強，從而SiN層幾乎成為SiO2 層。該情況下，藉由使第1棒狀電極269及第2棒狀電極270間所施加的高頻電力減弱、或者使處理室201內之壓力上升、或者縮短NO氣體流動時間，藉此於減弱氧化力之情況下，雖可形成SiON層，但判明該SiON層中Si、O、N之分布，於晶圓200之外周部與內側產生差異，從而無法均一地形成SiON層。再者，認為藉由增加SiN層形成循環數等，只要使作為氧化對象之SiN層增厚，則即便於利用電漿將含有氧之氣體活性化並進行供給之情況下，亦可形成SiON膜，但認為該情況下，會產生Si、O、N之深度方向之濃度差。因此，於將SiN層改質成SiON層之情況下，為能獲得Si、O、N之面內濃度分布及深度方向濃度分布為均一之SiON膜，較佳為使用利用熱而不是利用電漿進行活性化之含有氧之氣體。
附記本發明之較佳態樣。
根據本發明之一態樣，係提供一種半導體裝置之製造方法，以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將包含既定元素之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成既定元素含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化層改質成氧化層或氮氧化層之步驟。
較佳為：於將上述氮化層改質成氧化層或氮氧化層之步驟中，利用電漿將上述含有氧之氣體活性化並供給至上述處理容器內，藉此將上述氮化層改質成氧化層。
又，較佳為：於將上述氮化層改質成氧化層或氮氧化層之步驟中，利用熱將上述含有氧之氣體活性化並供給至上述處理容器內，藉此將上述氮化層改質成氮氧化層。
根據本發明之其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將含有矽之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成矽含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述矽含有層改質成矽氮化層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將包含既定元素之原料氣體供給至收容有基板之處理容器內，而於上述基板上形成既定元素含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層之步驟；藉由將上述原料氣體供給至上述處理容器內，而於上述氮化層上形成既定元素含有層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化層上之既定元素含有層及上述氮化層改質成氧化層或氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將含有矽之氣體供給至收容有基板之處理容器內，而於上述基板上形成矽含有層之步驟；藉由將含有氮之氣體活性化並供給至上述處理容器內，而將上述矽含有層改質成矽氮化層之步驟；藉由將上述含有矽之氣體供給至上述處理容器內，而於上述矽氮化層上形成矽含有層之步驟；以及藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述矽氮化層上之矽含有層及上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其收容有基板；原料氣體供給系統，其將包含既定元素之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機構進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將上述原料氣體供給至收容有基板之上述處理容器內，而於上述基板上形成既定元素含有層，藉由將上述含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層，藉由將上述含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化層改質成氧化層或氮氧化層。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其收容有基板；原料氣體供給系統，其將包含既定元素之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機構進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將上述原料氣體供給至收容有基板之上述處理容器內，而於上述基板上形成既定元素含有層，藉由將上述含有氮之氣體活性化並供給至上述處理容器內，而將上述既定元素含有層改質成氮化層，藉由將上述原料氣體供給至上述處理容器內，而於上述氮化層上形成既定元素含有層，藉由將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化層上之既定元素含有層及上述氮化層改質成氧化層或氮氧化層。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於基板上形成包含第1元素之第1薄膜之第1步驟；將上述第1薄膜改質成包含上述第1元素及第2元素之第2薄膜之第2步驟；以及將上述第2薄膜改質成包含上述第1元素及第3元素之第3薄膜之第3步驟。
較佳為：上述第2元素為氮(N)，上述第2薄膜為氮化膜，上述第3元素為氧(O)，上述第3薄膜為氧化膜。
又，較佳為：上述第1元素為矽(Si)，上述第1薄膜為矽膜，上述第2元素為氮(N)，上述第2薄膜為矽氮化膜，上述第3元素為氧(O)，上述第3薄膜為矽氧化膜。
又，較佳為：上述第2元素為氮(N)，上述第2薄膜為氮化膜，上述第3元素為氧(O)，上述第3薄膜為氮氧化膜。
又，較佳為：上述第1元素為矽(Si)，上述第1薄膜為矽膜，上述第2元素為氮(N)，上述第2薄膜為矽氮化膜，上述第3元素為氧(O)，上述第3薄膜為矽氮氧化膜。
又，較佳為：上述第2步驟中，藉由將含有氮之氣體活性化並供給至上述第1薄膜而進行氮化處理；上述第3步驟中，藉由將含有氧之氣體活性化並供給至上述第2薄膜而進行氧化處理。
又，較佳為：上述第2步驟中，利用電漿或者熱將含有氮之氣體活性化並供給至上述第1薄膜；上述第3步驟中，利用電漿將含有氧之氣體活性化並供給至上述第2薄膜。
又，較佳為：上述第2步驟中，利用電漿或者熱將含有氮之氣體活性化並供給至上述第1薄膜；上述第3步驟中，利用熱將含有氧之氣體活性化並供給至上述第2薄膜。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：於基板上形成包含第1元素之第1薄膜之第1步驟；將上述第1薄膜改質成包含上述第1元素及第2元素之第2薄膜之第2步驟；於上述第2薄膜上形成上述第1薄膜之第3步驟；以及將形成於上述第2薄膜上之上述第1薄膜及上述第2薄膜，改質成包含上述第1元素及第3元素之第3薄膜之第4步驟。
較佳為：上述第2元素為氮(N)，上述第2薄膜為氮化膜，上述第3元素為氧(O)，上述第3薄膜為氧化膜。
又，較佳為：上述第1元素為矽(Si)，上述第1薄膜為矽膜，上述第2元素為氮(N)，上述第2薄膜為矽氮化膜，上述第3元素為氧(O)，上述第3薄膜為矽氧化膜。
又，較佳為：上述第2元素為氮(N)，上述第2薄膜為氮化膜，上述第3元素為氧(O)，上述第3薄膜為氮氧化膜。
又，較佳為：上述第1元素為矽(Si)，上述第1薄膜為矽膜，上述第2元素為氮(N)，上述第2薄膜為矽氮化膜，上述第3元素為氧(O)，上述第3薄膜為矽氮氧化膜。
又，較佳為：上述第2步驟中，藉由將含有氮之氣體活性化並供給至上述第1薄膜而進行氮化處理；上述第4步驟中，藉由將含有氧之氣體活性化並供給至形成於上述第2薄膜上之上述第1薄膜而進行氧化處理。
又，較佳為：上述第2步驟中，利用電漿或者熱將含有氮之氣體活性化並供給至上述第1薄膜；上述第4步驟中，利用電漿將含有氧之氣體活性化並供給至形成於上述第2薄膜上之上述第1薄膜。
又，較佳為：上述第2步驟中，利用電漿或者熱將含有氮之氣體活性化並供給至上述第1薄膜；上述第4步驟中，利用熱將含有氧之氣體活性化並供給至形成於上述第2薄膜上之上述第1薄膜。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將原料氣體供給至基板而於基板上形成薄膜之第1步驟；藉由利用電漿或者熱將含有氮之氣體活性化並供給至上述薄膜，而將上述薄膜改質成氮化膜之第2步驟；以及藉由利用電漿將含有氧之氣體活性化並供給至上述氮化膜，而將上述氮化膜改質成氧化膜之第3步驟。
較佳為：上述薄膜為矽膜，而於上述第3步驟中，將上述氮化膜中所包含之Si-N、Si-Cl、Si-H鍵中之至少任一個鍵進行激發而將該鍵切斷，自膜中除去N、Cl、H，並且使鍵結基有剩餘之Si與O鍵結，藉此將上述氮化膜改質成上述氧化膜。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將原料氣體供給至基板而於基板上形成薄膜之第1步驟；藉由利用電漿或者熱將含有氮之氣體活性化並供給至上述薄膜，而將上述薄膜改質成氮化膜之第2步驟；藉由利用熱將含有氧之氣體活性化並供給至上述氮化膜，而將上述氮化膜改質成氮氧化膜之第3步驟。
較佳為：上述薄膜為矽膜，而於上述第3步驟中，將上述氮化膜中所包含之Si-N、Si-Cl、Si-H鍵中之至少任一個鍵進行激發而將該鍵切斷，自膜中除去N、Cl、H，並且使鍵結基有剩餘之Si與O鍵結，藉此將上述氮化膜改質成上述氮氧化膜。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將原料氣體供給至基板而於基板上形成薄膜之第1步驟；藉由利用電漿或者熱將含有氮之氣體活性化並供給至上述薄膜，而將上述薄膜改質成氮化膜之第2步驟；藉由將上述原料氣體供給至上述氮化膜而於上述氮化膜上形成上述薄膜之第3步驟；以及藉由利用電漿將含有氧之氣體活性化並供給至形成於上述氮化膜上之上述薄膜，而將形成於上述氮化膜上之薄膜及上述氮化膜改質成氧化膜之第4步驟。
較佳為：上述薄膜為矽膜，而於上述第4步驟中，將形成於上述氮化膜上之薄膜及上述氮化膜中所包含之Si-N、Si-Cl、Si-H鍵中之至少任一個鍵進行激發而將該鍵切斷，自膜中除去N、Cl、H，並且使鍵結基有剩餘之Si與O鍵結，藉此將形成於上述氮化膜上之薄膜及上述氮化膜改質成上述氧化膜。
根據本發明之進而其他態樣，係提供一種半導體裝置之製造方法，其以如下步驟作為一個循環，並將該循環進行至少一次以上，上述步驟為：藉由將原料氣體供給至基板而於基板上形成薄膜之第1步驟；藉由利用電漿或者熱將含有氮之氣體活性化並供給至上述薄膜，而將上述薄膜改質成氮化膜之第2步驟；藉由將上述原料氣體供給至上述氮化膜而於上述氮化膜上形成上述薄膜之第3步驟；以及利用熱將含有氧之氣體活性化並供給至形成於上述氮化膜上之上述薄膜，藉此將形成於上述氮化膜上之薄膜及上述氮化膜改質成氮氧化膜之第4步驟。
較佳為：上述薄膜為矽膜，而於上述第4步驟中，將形成於上述氮化膜上之薄膜及上述氮化膜中所包含之Si-N、Si-Cl、Si-H鍵中之至少任一個鍵進行激發而將該鍵切斷，自膜中除去N、Cl、H，並且使鍵結基有剩餘之Si與O鍵結，藉此將形成於上述氮化膜上之薄膜及上述氮化膜改質成上述氮氧化膜。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其對基板進行處理；原料氣體供給管，其將原料氣體供給至上述處理容器內；氮含有氣體供給管，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給管，其將含有氧之氣體供給至上述處理容器內；電漿單元，其藉由電漿而將上述含有氮之氣體或者含有氧之氣體活性化；加熱器，其對上述處理容器內進行加熱；以及控制器，其以如下方式進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將原料氣體供給至上述處理容器內，而於基板上形成薄膜，藉由利用電漿或加熱器之熱將含有氮之氣體活性化並供給至上述處理容器內，而將上述薄膜改質成氮化膜，藉由利用電漿將含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化膜改質成氧化膜。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其對基板進行處理；原料氣體供給管，其將原料氣體供給至上述處理容器內；氮含有氣體供給管，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給管，其將含有氧之氣體供給至上述處理容器內；電漿單元，其藉由電漿而將上述含有氮之氣體或者含有氧之氣體活性化；加熱器，其對上述處理容器內進行加熱；以及控制器，其以如下方式進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將原料氣體供給至上述處理容器內，而於基板上形成薄膜，藉由利用電漿或加熱器之熱將含有氮之氣體活性化並供給至上述處理容器內，而將上述薄膜改質成氮化膜，藉由將原料氣體供給至上述處理容器內，而於上述氮化膜上形成上述薄膜，藉由利用電漿將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化膜上之上述薄膜及上述氮化膜改質成氧化膜。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其對基板進行處理；原料氣體供給管，其將原料氣體供給至上述處理容器內；氮含有氣體供給管，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給管，其將含有氧之氣體供給至上述處理容器內；電漿源，其藉由電漿而將上述含有氮之氣體或者上述含有氧之氣體活性化；加熱器，其對上述處理容器內進行加熱；以及控制器，其以如下方式進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將原料氣體供給至上述處理容器內，而於基板上形成薄膜，藉由利用電漿或加熱器之熱將含有氮之氣體活性化並供給至上述處理容器內，而將上述薄膜改質成氮化膜，藉由利用熱將含有氧之氣體活性化並供給至上述處理容器內，而將上述氮化膜改質成氮氧化膜。
根據本發明之進而其他態樣，係提供一種基板處理裝置，其包括：處理容器，其對基板進行處理；原料氣體供給管，其將原料氣體供給至上述處理容器內；氮含有氣體供給管，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給管，其將含有氧之氣體供給至上述處理容器內；電漿源，其藉由電漿而將上述含有氮之氣體或者含有氧之氣體活性化；加熱器，其對上述處理容器內進行加熱；以及控制器，其以如下方式進行控制，即，將如下作為一個循環並將該循環進行至少一次以上：藉由將原料氣體供給至上述處理容器內，而於基板上形成薄膜，藉由利用電漿或加熱器之熱將含有氮之氣體活性化並供給至上述處理容器內，而將上述薄膜改質成氮化膜，藉由將原料氣體供給至上述處理容器內，而於上述氮化膜上形成上述薄膜，藉由利用熱將含有氧之氣體活性化並供給至上述處理容器內，而將已形成於上述氮化膜上之上述薄膜及上述氮化膜改質成氮氧化膜。
115．．．晶舟升降機
121．．．控制器
200．．．晶圓
201．．．處理室
202．．．處理爐
203．．．反應管
207．．．加熱器
217．．．晶舟
218．．．隔熱構件
219．．．密封蓋
220．．．O形環
224．．．電漿生成區域
231．．．氣體排氣管
232a．．．第1氣體供給管
232b．．．第2氣體供給管
232c．．．第3氣體供給管
233．．．氣體噴嘴
237．．．緩衝室
241a．．．第1質量流量控制器
241b．．．第2質量流量控制器
241c．．．第3質量流量控制器
243a．．．第1閥
243b．．．第2閥
243c．．．第3閥
243d．．．第4閥
245．．．壓力感測器
246．．．真空泵
248a．．．第1氣體供給孔
248b．．．第2氣體供給孔
248c．．．第3氣體供給孔
249．．．氣體供給部
255．．．旋轉軸
263．．．溫度感測器
267．．．旋轉機構
269．．．第1棒狀電極
270．．．第2棒狀電極
272．．．整合器
273．．．高頻電源
275．．．電極保護管
圖1係本實施形態中所適合使用之基板處理裝置之縱型處理爐之概略構成圖，且係以縱剖面表示處理爐部分之圖。
圖2係本實施形態中所適合使用之基板處理裝置之縱型處理爐之概略構成圖，且係以圖1之A-A線剖面圖表示處理爐部分之圖。
圖3係表示本實施形態之第1程序中之氣體供給及電漿功率供給之時序圖。
圖4係表示本實施形態之第2程序中之氣體供給及電漿功率供給之時序圖。
圖5係表示藉由習知技術之程序而成膜之矽氧化膜、與藉由本實施形態之第1程序、第2程序而成膜之矽氧化膜之成膜速度比率的圖。
圖6係表示藉由習知技術之程序而成膜之矽氧化膜、與藉由本實施形態之第1程序、第2程序而成膜之矽氧化膜之膜厚分布均一性比率的圖。
圖7係表示其他實施形態之第1程序中之氣體供給及電漿功率供給之時序圖。
圖8係表示其他實施形態之第2程序中之氣體供給及電漿功率供給之時序圖。
圖9係表示習知技術之程序中之SiO2 堆積模型的概略圖；
圖9(a)表示已向矽晶圓表面供給HCD氣體之情形；
圖9(b)表示HCD分子之氧化正在進行之情形；
圖9(c)表示作為SiO2 層之基底之矽晶圓之表面被氧化之情形。
圖10係表示本實施形態之第2程序中之SiO2 堆積模型的概略圖；
圖10(a)表示已向矽晶圓表面供給HCD氣體之情形；
圖10(b)表示吸附於矽晶圓表面之HCD分子之氮化正在進行之情形；
圖10(c)表示已形成於矽晶圓表面上之SiN層被氧化之情形。
圖11(a)係表示藉由普通之CVD法而形成之矽氧化膜之膜中所包含之雜質(H、C、N、Cl)之濃度的圖表；圖11(b)係表示藉由本實施形態之第2程序而形成之矽氧化膜之膜中所包含之雜質(H、C、N、Cl)之濃度的圖表。
圖12係表示其他實施形態之第1程序中之氣體供給及電漿功率供給之時序圖。
圖13係表示其他實施形態之第2程序中之氣體供給及電漿功率供給之時序圖。
圖14係表示其他實施形態之連續地使H2 氣體流動之情況下的第1程序中之氣體供給及電漿功率供給之時序圖。
圖15係表示其他實施形態之連續地使H2 氣體流動之情況下的第2程序中之氣體供給及電漿功率供給之時序圖。

Claims (22)

  1. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層或氮氧化層之步驟。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於將上述氮化層改質成氧化層或氮氧化層之步驟中，利用電漿將上述含有氧之氣體活性化並供給至上述處理容器內之上述基板，藉此將上述氮化層改質成氧化層。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於將上述氮化層改質成氧化層或氮氧化層之步驟中，利用熱將上述含有氧之氣體活性化並供給至上述處理容器內之上述基板，藉此將上述氮化層改質成氮氧化層。
  4. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟 作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之矽氧化膜或矽氮氧化膜：藉由將包含矽與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成矽含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述矽含有層改質成矽氮化層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
  5. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層之步驟；藉由將上述原料氣體供給至上述處理容器內之上述基板，而於上述氮化層上形成既定元素含有層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層上所形成之既定元素含有層及上述氮化層改質成氧化層或氮氧化層之步驟。
  6. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之矽氧化膜或矽氮氧化膜：藉由將包含矽與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成矽含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述矽含有層改質成矽氮化層之步驟；藉由將上述原料氣體供給至上述處理容器內之上述基板，而於上述矽氮化層上形成矽含有層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述矽氮化層上所形成之矽含有層及上述矽氮化層改質成矽氧化層或矽氮氧化層之步驟。
  7. 一種基板處理裝置，其特徵在於，其包括：處理容器，其收容基板；原料氣體供給系統，其將包含既定元素與氯及碳中至少其一之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及 控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機構進行控制，即，將如下作為一個循環並反覆進行複數次該循環，藉以在上述基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將上述原料氣體供給至上述處理容器內之上述基板，而於上述基板上形成既定元素含有層；藉由將經活性化過之上述含有氮之氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層；藉由將經活性化過之上述含有氧之氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層或氮氧化層。
  8. 一種基板處理裝置，其特徵在於，其包括：處理容器，其收容基板；原料氣體供給系統，其將包含既定元素與氯及碳中至少其一之原料氣體供給至上述處理容器內；氮含有氣體供給系統，其將含有氮之氣體供給至上述處理容器內；氧含有氣體供給系統，其將含有氧之氣體供給至上述處理容器內；活性化機構，其將上述含有氮之氣體或者上述含有氧之氣體活性化；以及控制器，其以下述方式對上述原料氣體供給系統、上述氮含有氣體供給系統、上述氧含有氣體供給系統、及上述活性化機 構進行控制，即，將如下作為一個循環並反覆進行複數次該循環，藉以在上述基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將上述原料氣體供給至上述處理容器內之上述基板，而於上述基板上形成既定元素含有層；藉由將經活性化過之上述含有氮之氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層；藉由將上述原料氣體供給至上述處理容器內之上述基板，而於上述氮化層上形成既定元素含有層；藉由將經活性化過之上述含有氧之氣體供給至上述處理容器內之上述基板，而將已形成於上述氮化層上之既定元素含有層及上述氮化層，改質成氧化層或氮氧化層。
  9. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述既定元素含有層為上述原料氣體之吸附層或上述既定元素之層。
  10. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在上述形成既定元素含有層之步驟、上述將既定元素含有層改質成氮化層之步驟及上述將氮化層改質成氧化層或氮氧化層之步驟中，將上述基板之溫度保持於相同溫度。
  11. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述原料氣體係包含氯矽烷及胺基矽烷中之至少其一。
  12. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述原料氣體係包含氯矽烷。
  13. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，上述原料氣體係包含Si2 Cl6 、SiCl4 及SiH2 Cl2 中之至少其一。
  14. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述原料氣體係包含胺基矽烷。
  15. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述原料氣體係包含Si(N(CH3 )2 )4 、Si(N(CH3 )2 )3 H、Si(N(C2 H5 )2 )2 H2 及SiH2 (NH(C4 H9 ))2 中之至少其一。
  16. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在上述將氮化層改質成氧化層或氮氧化層之步驟中，將包含氫之氣體與包含氧之氣體一起供給至經設定為低於大氣壓之壓力的上述處理容器內之上述基板。
  17. 如申請專利範圍第5項之半導體裝置之製造方法，其中，在上述將氮化層改質成氧化層或氮氧化層之步驟中，將包含氫之氣體與包含氧之氣體一起供給至經設定為低於大氣壓之壓力的上述處理容器內之上述基板。
  18. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與氯之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層之步驟； 以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層或氮氧化層之步驟。
  19. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與碳之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層或氮氧化層之步驟。
  20. 一種半導體裝置之製造方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜：藉由將包含既定元素之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將利用熱或電漿所活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮 化層之步驟；以及藉由將利用電漿所活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層之步驟。
  21. 一種基板處理方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內之上述基板，而將上述既定元素含有層改質成氮化層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層改質成氧化層或氮氧化層之步驟。
  22. 一種基板處理方法，其特徵在於，其以如下步驟作為一個循環，並反覆進行複數次該循環，藉以在基板上形成既定膜厚之氧化膜或氮氧化膜：藉由將包含既定元素與氯及碳中至少其一之原料氣體供給至處理容器內之基板，而於上述基板上形成既定元素含有層之步驟；藉由將經活性化過之包含氮的氣體供給至上述處理容器內 之上述基板，而將上述既定元素含有層改質成氮化層之步驟；藉由將上述原料氣體供給至處理容器內之上述基板，而於上述氮化層上形成既定元素含有層之步驟；以及藉由將經活性化過之包含氧的氣體供給至上述處理容器內之上述基板，而將上述氮化層上所形成之既定元素含有層及上述氮化層改質成氧化層或氮氧化層之步驟。
TW097148726A 2007-12-26 2008-12-15 半導體裝置之製造方法及基板處理裝置 TWI411014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007334251 2007-12-26
JP2008190520 2008-07-24
JP2008283971A JP4611414B2 (ja) 2007-12-26 2008-11-05 半導体装置の製造方法、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW200941551A TW200941551A (en) 2009-10-01
TWI411014B true TWI411014B (zh) 2013-10-01

Family

ID=40799026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148726A TWI411014B (zh) 2007-12-26 2008-12-15 半導體裝置之製造方法及基板處理裝置

Country Status (4)

Country Link
US (2) US8609551B2 (zh)
JP (1) JP4611414B2 (zh)
KR (3) KR101097754B1 (zh)
TW (1) TWI411014B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
US20100037824A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Plasma Reactor Having Injector
US8770142B2 (en) 2008-09-17 2014-07-08 Veeco Ald Inc. Electrode for generating plasma and plasma generator
US8851012B2 (en) 2008-09-17 2014-10-07 Veeco Ald Inc. Vapor deposition reactor using plasma and method for forming thin film using the same
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8871628B2 (en) * 2009-01-21 2014-10-28 Veeco Ald Inc. Electrode structure, device comprising the same and method for forming electrode structure
US8257799B2 (en) 2009-02-23 2012-09-04 Synos Technology, Inc. Method for forming thin film using radicals generated by plasma
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5490585B2 (ja) * 2009-05-29 2014-05-14 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US8758512B2 (en) * 2009-06-08 2014-06-24 Veeco Ald Inc. Vapor deposition reactor and method for forming thin film
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP5651451B2 (ja) * 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US8771791B2 (en) 2010-10-18 2014-07-08 Veeco Ald Inc. Deposition of layer using depositing apparatus with reciprocating susceptor
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101523219B1 (ko) * 2010-12-27 2015-05-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
JP2012142367A (ja) * 2010-12-28 2012-07-26 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8877300B2 (en) * 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
JP5963456B2 (ja) 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
WO2012128044A1 (ja) * 2011-03-23 2012-09-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6017396B2 (ja) 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6199570B2 (ja) 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6035166B2 (ja) * 2013-02-26 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
JP6307984B2 (ja) * 2014-03-31 2018-04-11 東京エレクトロン株式会社 基板処理装置
WO2016038660A1 (ja) * 2014-09-08 2016-03-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR101723546B1 (ko) * 2014-10-20 2017-04-05 주식회사 케이씨텍 박막 형성방법 및 원자층 증착장치
US9564312B2 (en) * 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6465363B2 (ja) * 2016-01-07 2019-02-06 太陽誘電株式会社 弾性波デバイスおよびその製造方法
US20180047567A1 (en) * 2016-08-09 2018-02-15 Samsung Electronics Co., Ltd. Method of fabricating thin film
JP6816260B2 (ja) * 2017-03-31 2021-01-20 株式会社Ｆｕｊｉ プラズマ発生装置
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2019058477A1 (ja) * 2017-09-21 2019-03-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2019102530A (ja) 2017-11-29 2019-06-24 東芝メモリ株式会社 半導体装置およびその製造方法
JP6854260B2 (ja) 2018-06-20 2021-04-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN111424258B (zh) * 2019-01-09 2024-01-23 东京毅力科创株式会社 氮化膜的成膜方法及氮化膜的成膜装置
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7076490B2 (ja) * 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230042318A (ko) * 2020-09-24 2023-03-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7026200B2 (ja) * 2020-12-25 2022-02-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7194216B2 (ja) 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412246A (en) * 1990-10-24 1995-05-02 International Business Machines Corporation Low temperature plasma oxidation process
US20050118837A1 (en) * 2002-07-19 2005-06-02 Todd Michael A. Method to form ultra high quality silicon-containing compound layers
US6936548B2 (en) * 2001-11-30 2005-08-30 L'air Liquide, Societe Anonyme Pour L'etude Et, L'exploitation Des Procedes Georges Claude Method for depositing silicon nitride films and silicon oxynitride films by chemical vapor deposition
US20060273357A1 (en) * 2003-03-24 2006-12-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789587B2 (ja) * 1988-01-08 1998-08-20 日本電気株式会社 絶縁薄膜の製造方法
JPH01204434A (ja) * 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
US20030059535A1 (en) 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
JP2003209110A (ja) * 2002-01-17 2003-07-25 Sony Corp 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2005536055A (ja) * 2002-08-18 2005-11-24 アヴィザ テクノロジー インコーポレイテッド 酸化シリコン及び酸窒化シリコンの低温堆積
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP4408653B2 (ja) 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2006156516A (ja) * 2004-11-26 2006-06-15 Sony Corp 金属シリケート窒化膜の製造方法および半導体装置の製造方法
WO2006095752A1 (ja) 2005-03-08 2006-09-14 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
JP4916257B2 (ja) 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412246A (en) * 1990-10-24 1995-05-02 International Business Machines Corporation Low temperature plasma oxidation process
US6936548B2 (en) * 2001-11-30 2005-08-30 L'air Liquide, Societe Anonyme Pour L'etude Et, L'exploitation Des Procedes Georges Claude Method for depositing silicon nitride films and silicon oxynitride films by chemical vapor deposition
US20050118837A1 (en) * 2002-07-19 2005-06-02 Todd Michael A. Method to form ultra high quality silicon-containing compound layers
US20060273357A1 (en) * 2003-03-24 2006-12-07 Yasuhiro Shimamoto Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090071391A (ko) 2009-07-01
US20090170345A1 (en) 2009-07-02
KR101097755B1 (ko) 2011-12-22
US8609551B2 (en) 2013-12-17
JP4611414B2 (ja) 2011-01-12
JP2010050425A (ja) 2010-03-04
KR101189498B1 (ko) 2012-10-11
KR20110120859A (ko) 2011-11-04
US20140065840A1 (en) 2014-03-06
KR20100136953A (ko) 2010-12-29
US8895455B2 (en) 2014-11-25
KR101097754B1 (ko) 2011-12-22
TW200941551A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
TWI411014B (zh) 半導體裝置之製造方法及基板處理裝置
TWI509694B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
TWI543259B (zh) 半導體裝置之製造方法及基板處理裝置
TWI436426B (zh) 半導體裝置之製造方法及基板處理裝置
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
CN104109846B (zh) 半导体器件的制造方法及衬底处理装置
KR101300604B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5797790B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5797255B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置