JP4672007B2 - 半導体装置の製造方法、基板処理方法及び基板処理装置 - Google Patents

半導体装置の製造方法、基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP4672007B2
JP4672007B2 JP2007507138A JP2007507138A JP4672007B2 JP 4672007 B2 JP4672007 B2 JP 4672007B2 JP 2007507138 A JP2007507138 A JP 2007507138A JP 2007507138 A JP2007507138 A JP 2007507138A JP 4672007 B2 JP4672007 B2 JP 4672007B2
Authority
JP
Japan
Prior art keywords
hydrogen
containing gas
processing chamber
oxidation
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007507138A
Other languages
English (en)
Other versions
JPWO2006095752A1 (ja
Inventor
和宏 湯浅
靖浩 女川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2006095752A1 publication Critical patent/JPWO2006095752A1/ja
Application granted granted Critical
Publication of JP4672007B2 publication Critical patent/JP4672007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基板表面を酸化処理する半導体装置の製造方法及び基板処理装置に関するものである。
半導体デバイスの集積度が増加するにしたがい、配線抵抗の増加が問題となってきている。メモリプロセスを中心に、ゲート電極の材料が、従来の不純物ドープポリシリコンから、抵抗値を下げることが可能なシリサイド膜や、ポリシリコンの上部にタングステン等の金属材料を積層したポリメタル構造に移行してきている。ここで、シリサイド膜（シリケート膜ともいう）とはメタルとシリコンが融着してできた膜である。ポリメタル構造とは、ポリシリコン上にメタルを積層した構造であり、シリケート化させないために、ポリシリコンとメタルとの間にバリアメタルを入れた構造となっている。
上述したポリメタル構造とシリサイド膜とを、図４に示すフラッシュメモリやＤＲＡＭを構成するゲート電極を例にとって説明する。なお、図４（ａ）、図４（ｃ）はフラッシュメモリの構造の一部を、図４（ｂ）はＤＲＡＭの構造の一部を示している。
図４（ａ）はフラッシュメモリのゲート電極（コントロールゲート）にポリメタル構造を適用した一例を示すものである。ポリメタル構造を形成するには、能動層となるシリコン基板１００の表面を熱酸化してゲート絶縁膜用のシリコン酸化膜（ＳｉＯ２膜）１１０を形成し、このＳｉＯ２膜１１０の上にフローティングゲート用のポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）１２０を堆積する。このＰｏｌｙ−Ｓｉ膜１２０の上に、更に絶縁膜としてＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２膜（ＯＮＯ構造の絶縁膜）１３０等を介してゲート電極用のＰｏｌｙ−Ｓｉ膜１４０を積層する。抵抗を下げる目的で、バリアメタルとして窒化タングステン（ＷＮ）膜１５０を形成し、その上に金属薄膜としてタングステン（Ｗ）膜１６０を堆積する。この後、ドライエッチング法により上述した積層膜をパターニングすることにより、図４（ａ）に示すように、ソース領域８０とドレイン領域９０との間のゲート領域上に積層構造のポリメタルゲート２００を有する構造が形成される。
図４（ｂ）は、ＤＲＡＭのゲート電極にポリメタル構造を適用した一例を示すものである。図４（ａ）と異なる点は、Ｐｏｌｙ−Ｓｉ膜１２０とＯＮＯ構造の絶縁膜１３０がない点であり、その他の構造は同じとなっている。また、図４（ｃ）は、図４（ａ）のポリメタル構造の代りにシリサイド膜、例えばタングステンシリサイド（ＷＳｉ）膜１７０を用いた例である。図４（ａ）と異なる点は、ＯＮＯ構造の絶縁膜１３０上のＰｏｌｙ−Ｓｉ膜１４０の上にＷＳｉ膜１７０を堆積した点である。
積層膜をパターニングするドライエッチング法は、スパッタリングにより積層膜の表面を物理的に削る加工であり、図４（ａ）のポリメタルゲート構造を例にとれば、ソース領域８０やドレイン領域９０上等のシリコン基板１００表面や、熱酸化膜（ＳｉＯ２膜）１１０、Ｐｏｌｙ−Ｓｉ膜１２０、ＯＮＯ構造の絶縁膜１３０、Ｐｏｌｙ−Ｓｉ膜１４０等の側面にダメッジを加えることとなり、配線抵抗の増加やリーク電流の増大を引き起こしてしまう。
ゲート電極の材料に不純物ドープポリシリコンが使われているときは、このドライエッチングによるシリコン基板１００表面や熱酸化膜等の側面のダメッジ回復と、保護膜の形成とを目的として、通常、処理室の外部にて発生した水分を、常圧または減圧下の処理室内に供給し、この水分によりシリコン基板１００表面及び熱酸化膜等の側面に、保護用の熱酸化膜を形成していた（例えば、特許文献１参照）。
特開２００２−１１０６６７号公報
しかしながら、ゲート電極にシリサイド膜や、ポリメタル構造が使われるようになると、処理室内に水分を供給するやり方では、保護用の熱酸化膜の形成時に、同じく最表面となるシリサイド膜や、ポリメタルに使用される金属材料表面が、その水分により容易に酸化されてしまい、配線抵抗が増大してしまうという問題があった。
なお、水分を処理室内に導入するのではなく、水素含有ガスと酸素含有ガスとを減圧とした処理室内に直接導入することにより酸化する方法もあるが、これら従来の方法は、基本的にシリコン基板のサーマルエッチングによる表面荒れを抑えるために、酸素含有ガスを水素含有ガスよりも先行して供給するか、または酸素含有ガスを水素含有ガスと同時に供給している。このため、酸化処理中だけでなく、酸化処理前においても基板表面上のシリサイド膜や金属薄膜が酸化してしまうおそれがある。
本発明の課題は、酸化処理前における基板表面の初期酸化を抑えることができるとともに、シリサイド膜や金属材料等の金属原子を含む層を酸化させることなく、シリコン基板表面や熱酸化膜等の金属原子を含まずシリコン原子を含む層のみを選択的に酸化することが可能な半導体装置の製造方法および基板処理装置を提供することにある。
本発明の一態様によれば、基板を処理室内に搬入する工程と、前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、酸化処理後の前記基板を前記処理室より搬出する工程とを有し、前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力として前記処理室内に水素含有ガスを先行して導入し、続いて水素含有ガスの導入を維持した状態で酸素含有ガスを導入する半導体装置の製造方法が提供される。
本発明の他の態様によれば、表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している基板を処理室内に搬入する工程と、前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、酸化処理後の前記基板を前記処理室より搬出する工程とを有し、前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力とすると共に酸素含有ガスの流量Ａに対する水素含有ガスの流量Ｂの流量比Ｂ／Ａを２以上とする半導体装置の製造方法が提供される。
本発明の一態様によれば、酸素含有ガスよりも水素含有ガスを先行して導入するので、酸化前における基板表面の初期酸化を抑えることができるとともに、基板表面の自然酸化膜を除去できる。
また、本発明の他の態様によれば基板表面に少なくとも金属原子を含まずシリコン原子を含む層と金属原子を含む層が露出している場合に、金属原子を含む層を酸化させることなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化することができる。
本発明者は、処理室内に酸素含有ガスよりも先行して水素含有ガスを導入しても、処理室内を減圧とすれば、処理室に局部的な体積膨張が生じないことを見い出した。また、処理室内に基板を搬入した後、処理室内を減圧とし、処理室内に酸素含有ガスよりも先行して水素含有ガスを導入することで、表面に露出したシリサイド膜や金属材料（金属原子を含む層）の酸化反応を抑えることができることを見い出した。また、このとき、基板表面に形成された自然酸化膜を除去できることも見い出した。さらに、水素含有ガスによる還元性雰囲気となった減圧の処理室に少量の酸素含有ガスを添加することにより、シリサイド膜や金属材料に対する還元性を保ったまま、ドライエッチングにより露出したシリコン基板表面及び熱酸化膜等（金属原子を含まずシリコン原子を含む層）の側面のダメッジ回復をすると共に、これを保護する熱酸化膜を形成できる条件を見い出した。本発明は、本発明者が見い出したこれらの知見に基づくものである。
以下、本発明の実施の形態を図面を参照して説明する。
図３は、本発明を実施するための基板処理装置の構成の一例として、バッチ式の縦型半導体製造装置（酸化装置）を示したものである。
反応炉２０は、石英製の反応管２１を有し、この反応管２１により形成される処理室４内（以下、単に炉内ともいう）に基板保持具としてのボート２が挿入される。ボート２は、複数のシリコンウェハ１を略水平状態で隙間（基板ピッチ間隔）をもって複数段に保持するように構成されている。反応管２１の下方は、ボート２を挿入するために開放され、この開放部分はシールキャップ２２により密閉されるようにしてある。ボート２は断熱キャップ２５上に搭載され、断熱キャップ２５は回転軸２６を介して回転機構２７に取り付けられている。反応管２１の周囲には加熱源としての抵抗加熱ヒータ５が配置されている。反応管２１には、酸素含有ガスとしての酸素（Ｏ２）ガスをシリコンウェハ１の配列領域よりも上流側からシリコンウェハ１に対して供給する酸素含有ガス供給ラインとしての酸素供給ライン７と、水素含有ガスとしての水素（Ｈ２）ガスをシリコンウェハ１の配列領域よりも上流側からシリコンウェハ１に対して供給する水素含有ガス供給ラインとしての水素供給ライン８が接続されている。
酸素供給ライン７は酸素ガス供給源４１に接続され、水素供給ライン８は水素ガス供給源４２に接続されている。酸素供給ライン７と水素供給ライン８は、反応管２１の天井壁３１を貫通して設けられている。貫通して設けられた酸素供給ライン７と水素供給ライン８とのガス噴出口は、下方を向いており下方に向けて酸素ガスおよび水素ガスをそれぞれ噴出するようになっている。
各供給ライン７、８にはそれぞれガスの供給および供給停止を行うための電磁バルブ６ａ、６ｂと、各ガスの流量の調整が可能なマスフローコントローラ（流量制御装置）１２ａ、１２ｂが設けられている。また、反応管２１には処理ガスを排気する排気ライン２３が接続されており、この排気ライン２３には真空ポンプ３が接続され、反応管２１内を所定の圧力に保つ構造を有している。基板処理中、反応管２１内は真空ポンプ３により大気圧よりも低い所定の圧力（減圧）とされるが、この圧力制御は制御手段としてのコントローラ２４により行う。
なお、コントローラ２４は、この他回転機構２７や、電磁バルブ６ａ、６ｂやマスフローコントローラ１２ａ、１２ｂ等酸化装置を構成する各部の動作を制御する。
次に、上述した酸化装置を使用して、半導体デバイスの製造工程の一工程として、基板表面に酸化処理を施す方法について図１および図３を用いて説明する。
図１は、本発明における酸化処理のプロセスシーケンスの一例を示したものである。なお、以下の説明において酸化装置を構成する各部の動作はコントローラ２４により制御される。
１バッチ分のシリコンウェハ１をボート２に移載する。抵抗加熱ヒータ５により反応炉２０内を所定の温度（基板搬送温度）、例えば３００〜６００℃の範囲内の所定の温度に加熱し、その状態を維持する。加熱状態が維持された反応炉２０の処理室４内に、ボート２に装填された複数枚のシリコンウェハ１を搬入し、シールキャップ２２により反応管２１内を密閉する（基板搬入工程）。ここで、ボート２に装填されたシリコンウェハ１の表面には、少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している。金属原子を含まずシリコン原子を含む層としてはシリコン単結晶基板やＰｏｌｙ−Ｓｉ膜、Ｓｉ３Ｎ４膜、ＳｉＯ２膜がある。また、金属原子を含む層としては、シリサイド膜や金属膜、金属酸化膜がある。
シリコンウェハ１が搬入された処理室４内を真空ポンプ３により真空引きして、炉内圧力が大気圧（１０１．３ｋＰａ）よりも低い所定の圧力となるようコントローラ２４により制御する（反応室減圧工程）。この所定の圧力は、後述するように水素ガスを先行して導入する際の処理室４内の圧力（先行導入圧力Ｐ）であって、後述する酸化処理圧力Ｑよりも大きくする。また、回転機構２７によりボート２が所定の回転速度で回転するようにする。
処理室４内を先行導入圧力Ｐに減圧後、後述する昇温工程前に水素供給ライン８より水素ガスを、酸素ガスよりも先行して処理室４内に直接導入する（水素先行導入）。以降、後述する大気圧リーク工程の前まで水素ガスを継続して流す（水素含有ガスフロー工程）。水素ガスの導入は処理室４内の温度を昇温させる工程の前から行っているが、水素ガスの導入は少なくとも処理室４内の温度を昇温させる工程から行えばよい。
水素ガスの供給を継続した状態で、処理室４内の温度をシリコンウェハ搬入時の基板搬送温度から酸化処理温度まで昇温する（昇温工程）。酸化処理温度としては、８００〜９００℃の範囲内の所定の温度が例示される。
昇温後、コントローラ２４により処理室４全体の温度を所定の酸化処理温度に安定させて維持するよう制御する（温度安定化工程）。
処理室４全体の温度が安定したところで、もしくは処理室４全体の温度を安定化させながら、コントローラ２４により炉内圧力が先行導入圧力Ｐよりも低い所定の酸化処理圧力Ｑとなるよう制御する。酸化処理圧力は１３３３Ｐａ（１０Ｔｏｒｒ）以下とする。
その後、水素ガスの導入を維持した状態で酸素供給ライン７より酸素ガスを処理室４内に直接導入する（酸素後行導入）。このとき酸素ガスの流量Ａに対する水素ガスの流量Ｂの流量比Ｂ／Ａを２以上とする。
酸素ガスの導入により、酸素ガスと水素ガスとが抵抗加熱ヒータ５により加熱された減圧の雰囲気内で反応してイオン等の反応種が生成され、この反応種によりシリコンウェハ１に対する酸化が進行する。所定の時間、水素ガスの導入を維持した状態で酸素ガスを流して酸化処理を実施する（酸化処理工程）。なお、本発明においては、水素リッチの条件で酸化処理を行うようにしている。ここで、水素リッチとは酸素ガスの流量Ａ、水素ガスの流量Ｂとしたとき、Ｂ／Ａ≧２の場合をいう。
その後、水素ガスの導入を維持した状態で酸素ガスの導入を停止して、酸化処理を終了する。すなわち、酸素ガスの導入は、図１に示す酸素含有ガスフローの矢印区間で示すように、少なくとも処理室内温度を酸化処理温度に維持する工程の間に行う（酸素含有ガスフロー工程）。
シリコンウェハ１の酸化処理が終了すると、不活性ガスによるパージ、真空ポンプ３による真空引き等により処理室４内の残留ガスを排気ライン２３から除去し（パージ工程）、処理室４内を高真空、例えば０．０１Ｐａ以下の圧力とする。処理室４内の圧力を０．０１Ｐａ以下の圧力に維持した状態で、炉内温度を酸化処理温度から所定の基板搬送温度、例えば３００〜６００℃の範囲内の所定の温度まで降温する（降温工程）。なお、この間も水素ガスは継続的に流したままの状態とし、水素ガスの供給は、降温後に停止する。なお、水素ガスは、酸化処理終了後、降温前の酸化処理温度にて停止するようにしてもよい。
水素ガスの導入は、図１に示す水素含有ガスフローの矢印区間で示すように、処理室４内の温度を昇温させる工程の前から処理室４内の温度を降温させる工程の終了後まで維持する。なお、水素ガスの導入は少なくとも処理室４内の温度を昇温させる工程から、処理室４内の温度を降温させる工程の前まで維持するか、降温させる工程が終了するまで維持するようにしてもよい。
水素ガスの供給を停止した後、処理室４内にＮ２等の不活性ガスを供給して、処理室４内の圧力を大気圧（１０１．３ｋＰａ）にする（大気圧リーク工程）。その後、反応炉２０の処理室４内からボート２をアンロードして、酸化処理済のシリコンウェハ１を搬出する（基板搬出工程）。ボート２に支持された全てのシリコンウェハ１が冷えるまで、ボート２を所定位置で待機させる。待機させたボート２に保持されたシリコンウェハ１が所定温度まで冷却されると、基板移載機等によりシリコンウェハ１を回収する。
このようにして水素先行導入にて水素リッチ条件での酸化におけるプロセスシーケンスを終了する。
なお、本実施の形態における酸化処理の好ましい処理条件としては、炉内温度は６００〜１１００℃、好ましくは８００〜９００℃、炉内圧力は１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）、好ましくは１３．３〜１３３Ｐａ（０．１〜１Ｔｏｒｒ）、Ｈ２流量は０．５〜５．０ｓｌｍ、好ましくは１．０〜２．０ｓｌｍ、Ｏ２流量は０．０５〜２．０ｓｌｍ、好ましくは０．０５〜０．５ｓｌｍ、Ｈ２／Ｏ２流量比は２〜５、好ましくは４〜５が例示され、各処理条件が、これらの範囲内の所定の値に維持されて酸化処理が実施される。
ところで、本実施の形態では、水素先行導入、水素リッチ条件として５００℃以上で酸化を行うようにしたが、従来、水素先行導入、水素リッチ条件での酸化は行われていなかった。
というのは、５００℃以上の大気圧状態の反応系に、水素先行導入で、後からＯ２を導入し、そのときのＨ２／Ｏ２流量比を２．０以上（水素リッチ）とすると、反応熱により連鎖反応が起き、局部的な体積膨張を伴い、爆発範囲に入るため、石英容器を使用した反応系では危険であると考えられていたからである。
しかしながら、反応系を減圧状態とすることで、処理中に局部的な体積膨張を伴わないことが判明した。これは、減圧状態の処理中、反応系では真空ポンプにより常時大量の排気速度が得られており、局所的な体積膨張に伴う圧力変動が吸収されているからであると推測される。また、特に反応系の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下に減圧することにより爆発範囲から外すことが可能であることも判明した。これは、反応系の圧力を上述した値以下に減圧することで、反応系でのＨ２とＯ２の衝突確率が減少するため、連鎖反応に至るに必要な反応熱による熱量供給がなされないからである。
これを、図６を用いて説明する。図６は、炉内を真空ポンプにより引き切った状態で、炉内にＨ２とＯ２とを、Ｈ２／Ｏ２流量比が２以上（水素リッチ）となるような条件で、Ｈ２／Ｏ２流量比を変化させて供給したときの炉内の圧力変動を示す図である。横軸は、Ｈ２／Ｏ２流量（ｓｌｍ）を、縦軸は炉内圧力（Ｐａ）を示している。なお、Ｈ２流量は１．０ｓｌｍに固定し、Ｏ２流量のみ、０ｓｌｍ、０．１ｓｌｍ、０．２ｓｌｍ、０．４ｓｌｍ、０．５ｓｌｍと変化させた。
図６より、炉内温度を３００℃としたときは、Ｏ２流量に依存して圧力が単調増加していることが分かる。これは、炉内では反応が生じていないことを示している。これに対して炉内温度を６００℃としたときは、圧力の増加は殆ど見られないことが分かる。これは、炉内で何らかの反応が生じていることを示している。なお、炉内温度を６００℃よりも大きく、例えば８００℃とした場合も、圧力の増加は殆ど見られなかった。また、炉内圧力を１３３Ｐａ（１Ｔｏｒｒ）にした場合も、また１３３３Ｐａ（１０Ｔｏｒｒ）にした場合も炉内では圧力変動が生じないことが判明した。これらのことから、酸化処理の際に、炉内圧力を少なくとも１３３３Ｐａ（１０Ｔｏｒｒ）以下とすれば、炉内の圧力変動は生じず、増速反応による爆発の危険性がないことが分かる。
なお、炉内圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とすれば、面方位依存はなく、等方性が保たれることも判明した。これを、図７を用いて説明する。図７は、炉内温度を８００〜９００℃、Ｈ２／Ｏ２流量比を２以上とし、炉内圧力を変化させて、異なる結晶面方位（１１０）、（１００）のシリコン基板に酸化膜を形成した場合に、等方性が保たれるかどうかを判定した結果である。なお、ここでは等方性を、結晶面方位（１１０）のシリコン基板に形成される酸化膜の膜厚Ｔ１と、結晶面方位（１００）のシリコン基板に形成される酸化膜の膜厚Ｔ２との比Ｔ１／Ｔ２（以下、等方性（１１０）／（１００）と称す。）で表し、等方性（１１０）／（１００）＝１．００〜１．１０のときは、等方性が保たれたと判定し、等方性（１１０）／（１００）＞１．１０のときは、等方性が保たれなかったと判定した。図７において、○は等方性が保たれたことを、×は等方性が保たれなかったことを示している。
図７より、炉内圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とした場合は等方性が保たれるが、炉内圧力を１３３３０Ｐａ（１００Ｔｏｒｒ）以上とした場合は、等方性が保たれないことが分かる。これは、炉内圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とした場合は炉内でＨ２とＯ２との反応によりイオン等の反応種が生成され、この反応種が酸化に寄与するものの、炉内圧力を１３３３０Ｐａ（１００Ｔｏｒｒ）以上とした場合は、その反応種が生成されないことが原因と考えられる。このことからも、炉内圧力は１３３３Ｐａ（１０Ｔｏｒｒ）以下とするのが好ましいことが分かる。
以下に本実施の形態による作用効果を（Ａ）〜（Ｅ）に列挙する。
（Ａ）本実施の形態では、酸素ガスよりも水素ガスを先行して導入するようにしたので、次のような作用効果がある。
（１）酸化処理前のシリサイド膜や金属膜等の酸化を防止できる。
酸素先行導入の場合、酸化種である酸素による酸化が進行するが、水素先行導入とすることで、処理室４内を酸化種を含まない還元性ガス雰囲気に保つことができ、酸化防止が可能となる。
（２）シリコン基板やＰｏｌｙ−Ｓｉ膜表面等の初期酸化を抑えることができる。
酸素先行導入の場合、酸化種である酸素による酸化が進行するが、水素先行導入とすることで、処理室４内を酸化種を含まない還元性ガス雰囲気に保つことができ、酸化防止が可能となる。
（３）シリコン基板やＰｏｌｙ−Ｓｉ膜表面等の自然酸化膜を除去できる。
酸素先行導入の場合、酸化種である酸素による酸化が進行するが、水素先行導入とすることで、処理室４内を酸化種を含まない還元性ガス雰囲気に保つことができ、酸化防止可能であることに加え、圧力を所定の圧力（先行導入圧力Ｐ）とすることにより、自然酸化膜の昇華除去が可能となる。
（Ｂ）また、本実施の形態では、水素ガスを先行して導入する際の処理室４内の先行導入圧力Ｐを、水素ガスの導入を維持した状態で酸素ガスを導入する際の酸化処理圧力Ｑよりも大きくしたので、サーマルエッチングによる表面荒れを防ぐことができる。
シリコン表面を酸化処理する場合に問題となるのが、酸化処理温度と反応管２１内の圧力との関係である。酸化処理温度が８５０℃〜９００℃と高温である場合、処理前に反応管２１内の圧力が０．０１Ｐａ程度（高真空）まで低くなるような状態があると、サーマルエッチングと呼ばれるシリコンの表面荒れが起きる可能性がある。この表面荒れは、高温で酸素分圧が低い状態でシリコンの脱離が起きることが原因と考えられており、デバイスの特性を悪化させる要因となっている。
したがって、酸化処理前に炉内を水素雰囲気とした状態で必要以上に圧力を小さくせず、高真空よりも高めの圧力とすることでサーマルエッチングを防止することが可能となる。本実施の形態では、酸化処理前温度近傍で反応管２１内の先行導入圧力Ｐが０．０１Ｐａ程度まで引ききった状態にならないように、その先行導入圧力Ｐの値を、酸化処理時の圧力Ｑよりも高い圧力に設定している。先行導入圧力Ｐの値は、酸化処理温度が８５０℃程度以下の場合は１３３〜１３３３０Ｐａ、酸化処理温度が９００℃程度以下の場合は６５００〜１３３３０Ｐａとするのが好ましい。なお、炉内をＮ２雰囲気とした場合も同様なサーマルエッチングを防止する傾向があることも判明している。
このように酸化処理温度による違いは有るものの、処理室４内の温度を昇温させる工程の前において、炉内圧力を、入炉時の大気圧（１０１．３ｋＰａ）から酸化処理圧力まで一気に真空引きするのではなく、酸化処理前に、酸化処理圧力Ｑよりも一段階高い先行導入圧力Ｐに保持するよう制御することにより、シリコン表面を酸化処理する際に懸念されるサーマルエッチングによるシリコン表面の荒れを有効に防ぐことができる。
（Ｃ）また、本実施の形態によれば、酸化処理を行う際の条件を水素リッチ条件としたので、次のような作用効果がある。
（１）選択酸化
シリサイド膜や金属膜等の金属原子を含む層（以下、単に金属ともいう）の酸化を防止しつつ、シリコン基板やＰｏｌｙ−Ｓｉ膜表面等の金属原子を含まずシリコン原子を含む層（以下、単にシリコンともいう）に対して、これを保護する熱酸化膜を選択的に形成できる。すなわち、還元性雰囲気のＨ２中に、微量のＯ２を添加する場合に、シリコンと金属の選択酸化ができる領域がある。
Ｏ２のみの雰囲気では、温度、圧力に依存性はあるものの、シリコンと金属表面は共に酸化が進行する。また、Ｈ２のみの雰囲気では、常温、常圧では酸化種が存在しないため、シリコンと金属表面の酸化の進行は起こらない。ところがＨ２雰囲気にて昇温、減圧とすると、シリコンと金属表面に存在する自然酸化膜の昇華が進行する。酸化と昇華は、同じエネルギーで起こる現象であるが、酸化が進むか、昇華が進むかは、酸化性雰囲気を形成するＯ２と、還元性雰囲気を形成するＨ２との混合比率すなわち流量比により決定され、Ｏ２に対するＨ２の流量比が大きくなるにしたがい、昇華反応の起こる確率が増える。シリコンと金属では、酸化膜を形成、または昇華するために必要なエネルギーが異なっており、Ｏ２とＨ２の流量比を変えて、水素リッチな条件、すなわちＯ２流量Ａに対するＨ２流量Ｂの流量比Ｂ／Ａを２以上とすると、シリコンが酸化され、金属は酸化されない選択性を得ることができる。
特に処理室４内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下、好ましくは１３３Ｐａ（１Ｔｏｒｒ）以下とすると共に、前記流量比Ｂ／Ａを２以上、好ましくは４以上とすると、金属原子を含む層、特にタングステンを酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化できる。
これを、図８を用いて説明する。図８は、炉内温度を８００〜９００℃、炉内圧力を１３．３Ｐａ（０．１Ｔｏｒｒ）〜１３３３Ｐａ（１０Ｔｏｒｒ）とし、Ｈ２／Ｏ２流量比を変化させて、金属原子を含む層としてのタングステン、金属原子を含まずシリコン原子を含む層としてのシリコンを処理した場合に、選択性酸化が行えるかどうかを判定した結果である。なお、タングステンが酸化されず、シリコンが酸化された場合は、選択酸化が行えたと判定し、シリコンもタングステンも酸化された場合は、選択酸化が行えなかったと判定した。図８において、○は選択酸化が行えたことを、×は選択酸化が行えなかったことを示している。△はシリコンもタングステンも酸化されなかったことを示している。なお、処理時間は２０〜３０分とした。
図８より、Ｈ２／Ｏ２流量比を１とした場合は、選択酸化が行えないことが分かる。この場合にタングステンの表面の変化をＳＥＭ観察したところ、Ｗｉｓｋｅｒと呼ばれる針状結晶が認められた（異常酸化）。Ｈ２／Ｏ２流量比を２〜５とした場合は、選択酸化が可能であることが分かる。この場合、シリコンは十分に酸化され、タングステンの異常酸化は認められなかった。Ｈ２／Ｏ２流量比を１０とした場合は、タングステンは酸化されなかったものの、シリコンも殆ど酸化されなかった。これは、Ｏ２の添加量が少な過ぎて酸化レートが極めて遅くなることが原因と考えられ、実用レベルではないことを示している。これらのことから、Ｈ２／Ｏ２流量比を２〜５とすれば、タングステンを酸化することなくシリコンのみを選択的に酸化できるとともに、シリコンの酸化レートを実用レベルに収めることができることが分かる。
（２）ダメッジ回復
また、本実施の形態によれば、Ｈ２の還元性雰囲気下で微量のＯ２を導入することにより、シリコン基板１００の表面及び熱酸化膜であるＳｉＯ２膜１１０、Ｐｏｌｙ−Ｓｉ膜１２０、ＯＮＯ構造の絶縁膜１３０、Ｐｏｌｙ−Ｓｉ膜１４０の側面の表面層のドライエッチングによるダメッジを回復できる。なお、ドライエッチングによるダメッジを回復するためには、Ｏ２を導入する際の温度は、８００℃以上とすることが好ましい。
（３）横方向の酸化抑制
従来の水分による酸化（ＷＥＴ酸化）は拡散律速であるのに対し、実施の形態の酸素と水素との反応により生じる反応種による酸化の場合は、拡散せずに表面反応に近くなり、横方向の酸化が抑えられる。ＷＥＴ酸化では酸化種が、小さい分子のＨ２Ｏとなり、酸化膜中を拡散してしまう。例えばポリメタル構造では、図５に示すように、Ｐｏｌｙ−Ｓｉ膜１２０、１４０等の表面（側面）だけでなく、例えばゲート酸化膜であるＳｉＯ２膜１１０とＰｏｌｙ−Ｓｉ膜１２０との界面へのＨ２Ｏの拡散により、Ｐｏｌｙ−Ｓｉ膜１２０の下部に沿った横方向の酸化（矢印５１）も進行してしまう。Ｈ２Ｏの拡散は、温度と時間で決まり、高温、長時間処理ではより拡散が早くなり、横方向の酸化の進行が早くなる。これに対して実施の形態における反応種の場合、寿命が短いため、膜中を拡散する間に定常状態に戻り、反応種は酸素等となり酸化力は弱まるため、横方向への酸化の進行は抑えられる。よって、実施の形態における反応種の場合、酸化は表面層（側面層）でのみの反応となる。
（４）シリコン基板とＳｉＯ２との界面準位安定化
Ｈ２を先行導入することにより、Ｈ２シンター効果が得られる。例えば、ポリメタル構造では、図５に示すように、シリコン基板１００と、ＳｉＯ２膜１１０との界面５２に薄いゲート酸化膜（一部、酸窒化膜）があり、通常、ＳｉＯ２膜１１０を形成しただけでは、ＳｉＯ２膜１１０とシリコン基板１００との界面に未結合種を多く含む遷移領域が存在し、この遷移領域が電子捕獲中心として作用するため、閾値電圧を始めとする様々な特性に影響を及ぼす。通常、金属配線工程を終了した後に、様々な欠陥を埋める目的で実施されるＨ２シンター処理と呼ばれるＨ２アニールにて、ＳｉＯ２膜１１０とシリコン基板１００との界面５２の修復も行われる。水素先行導入することで、また水素リッチ条件にて酸化することで、Ｈ２シンター処理と同様の効果が生まれる。また、ゲート直近での処理となるため、水素終端の効率も向上する。したがって、シリコン基板１００の表面とＳｉＯ２膜１１０との界面５２の準位を安定化できる。
（５）高い温度での薄膜形成
水素リッチ条件による酸化では、酸素リッチ条件による酸化に比べ、酸化速度がより遅いため、従来より高温での薄膜酸化が可能となる。処理温度が高い程、膜中ストレスが緩和されるため高耐圧となる。酸化速度が遅くなる理由は、上記（Ｃ）（１）で述べた選択性と同じであり、水素リッチとなることで、酸化反応が少なくなり、昇華反応が多くなる。更に水素リッチが進めば、酸化の進行が止まり、平衡状態を経て、昇華が進む領域に入る。このため、同じ酸化温度、圧力では、水素リッチ条件の方が酸化速度を遅くして、より高温で、膜質改善効果を伴いながら、より薄い膜厚の酸化膜を作成することができる。さらに、汚染物質が基板表面に付着するのを低減でき、基板表面を清浄な状態に保つことが容易である。加えて、縦型半導体製造装置にて複数枚のシリコンウェハ１を処理する際に、各シリコンウェハ１上における水素濃度のバラツキに伴う、酸化膜厚のバラツキを抑えることが可能となる。
（６）丸め酸化（ｃｏｒｎｅｒ ｒｏｕｎｄｉｎｇ）
本実施の形態における反応種により電界集中緩和のための丸め効果が期待できる。例えば、角のあるシリコン表面が酸化される際に、原子の再配列が起こるが、エネルギーの高い本実施の形態における反応種により、表面の自由化エネルギーが一時的に大きくなり、表面のシリコン流動が起こることが推測される。表面エネルギーは、外部からのエネルギーを受けて再配列を起こす際、最もエネルギー的に低くなる形状に動く。表面エネルギーが最も低くなる形状は、球状であり、この理屈にしたがうならば、本実施の形態における反応種による酸化と同時に、表面のシリコン流動を伴う再配列が起こる結果として、丸め酸化が原理的には可能と推測される。例えば図５に示すように、Ｐｏｌｙ−Ｓｉ膜１２０とＳｉＯ２膜１１０との境界端に、電界集中緩和のための丸め５３の形成が期待できる。
（Ｄ）また、本実施の形態によれば、水素ガスの導入を維持した状態で酸素ガスの導入を停止するので、酸化後における金属原子を含む層の酸化を防止できる。また、水素ガスの導入は処理室４内の温度を昇温させる工程の前から処理室内温度を降温させる工程の後まで維持し、酸素ガスの導入は少なくとも処理室４内の温度を処理温度に維持する工程の間に行うので、昇温開始前から降温終了後までの間における金属原子を含む層の酸化を防止できる。
（Ｅ）また、本実施の形態によれば、様々な半導体ウェハのプロセス工程で形成されるシリコン基板上の異なる面方位（結晶面方位）のシリコン表面において、酸化膜の成長速度差を、従来の酸化方法に比較して著しく小さくすることができ、酸化速度の面方位依存性を小さくすることができる。また、Ｓｉ３Ｎ４膜上においてもシリコン上と同様に酸化膜を成長させることが可能である。すなわち、シリコン基板と金属材料間の選択酸化に加えて、異なるシリコン結晶方位間、及びＳｉ３Ｎ４膜とシリコン基板間における等方性酸化の実施が可能である。
図２に、実施の形態と比較例との酸化処理法を用いてシリコン基板表面に酸化膜を形成したときの酸化膜の膜厚データの比較図を示す。ここでは、結晶面方位（１１０）、（１００）の異なるシリコン基板表面に形成される酸化膜の膜厚の比較も実施している。実施の形態の酸化条件は、水素先行導入にて水素リッチ条件（Ｈ２流量／Ｏ２流量＝１．０ｓｌｍ／０．２ｓｌｍ）とした。比較例の酸化条件は、酸素先行導入にて酸素リッチ条件（Ｈ２流量／Ｏ２流量＝０．４ｓｌｍ／１．０ｓｌｍ）とした。いずれも炉内温度は８５０℃、炉内圧力は３５Ｐａと固定し、処理時間も固定した。
同図から、実施の形態による酸化処理法では、酸化膜の膜厚は、結晶面方位（１１０）のシリコン基板では２３．８２Å、結晶面方位（１００）のシリコン基板では２３．６３Åであるのに対し、比較例による酸化処理法では、酸化膜の膜厚は、結晶面方位（１１０）のシリコン基板では８３．５２Å、結晶面方位（１００）のシリコン基板では７３．５５Åであり、実施の形態による酸化処理方法が比較例の酸化処理法と比べて薄膜化できることが分かる。なお、実施の形態の酸化処理法と比較例の酸化処理法とを、炉内圧力をいずれも常圧とし、他の酸化条件は上記酸化条件と同様として実施した場合には、いずれの場合も０．４ｓｌｍと同量のＨ２Ｏガスが形成される。このことから同じ水分で、温度、圧力を同じにしてもＨ２リッチでは酸化速度を遅くすることができるといえる。また、実施の形態の酸化処理法においては、結晶面方位（１１０）のシリコン基板と、結晶面方位（１００）のシリコン基板とで、酸化膜の膜厚にほとんど差がないことから（膜厚差：０．１９Å）、面方位依存はなく、等方性が保たれていることも分かる（等方性（１１０）／（１００）＝１．０１）。これに対して比較例の酸化処理法においては、結晶面方位（１１０）のシリコン基板と結晶面方位（１００）のシリコン基板とで酸化膜の膜厚に比較的大きな差があり（膜厚差：１０Å）、面方位依存性があり、等方性が保たれていないことが分かる（等方性（１１０）／（１００）＝１．１４）。
また、本実施の形態における水素先行導入の水素リッチ条件にて、タングステン薄膜を処理し、処理前後におけるシート抵抗の確認を行ったところ、処理前が６．３Ω／□であったのに対して処理後は４．５Ω／□と増加は見られず、タングステンの酸化が進行していないことが確認されている。これに対して比較例における、酸素先行導入、酸素リッチ条件にてタングステン薄膜を処理し、処理前後におけるシート抵抗の確認を行ったところ、処理後に増加が見られ、タングステンの酸化が進行したことが確認されている。
このように本実施の形態によれば、様々なシリコン基板のプロセス工程で形成される、シリコン基板上の異なる面方位のシリコン表面において、酸化膜の成長速度差を、従来の酸化方法に比較して著しく小さくすることができ、より薄膜化することが可能である。また、水素の先行導入により、シリサイド膜や金属薄膜の酸化を防止すると共に、シリコン基板や多結晶シリコン膜表面の初期酸化を防止することができ、また自然酸化膜を除去することが可能となる。また、水素導入を継続したまま酸素を導入する際、水素／酸素の流量比が２．０より大きい水素リッチ条件とすることで、シリサイド膜や金属薄膜の酸化を防止しつつ、シリコン基板や多結晶シリコン膜表面を保護する熱酸化膜を選択的に形成できる。
なお、上記実施例では、酸素含有ガスとして酸素（Ｏ２）ガスを用いる場合について説明したが、酸素（Ｏ２）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、および一酸化窒素（ＮＯ）ガスよりなる群から選択される少なくとも一つのガスを用いることができる。また、水素含有ガスとして水素（Ｈ２）ガスを用いる場合について説明したが、水素（Ｈ２）ガス、ジューテリウム（重水素）ガス、アンモニア（ＮＨ３）ガスおよびメタン（ＣＨ４）ガスよりなる群から選択される少なくとも一つのガスを用いることができる。
また、基板表面に露出している金属原子を含まずシリコン原子を含む層は、例えば、シリコン単結晶基板、ＣＶＤにより成膜された多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）、シリコン酸化膜（ＳｉＯ２膜）、ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２膜（ＯＮＯ構造の絶縁膜）からなる群から選択される少なくとも一つの層である。上記シリコン単結晶基板には、異なる結晶面方位を有する複数のシリコン層が形成されている場合も含まれる。特に、本発明は、酸化処理を行うシリコン基板の表面が、異なる結晶方位面を有するか、ＣＶＤによる多結晶シリコン、またはシリコン窒化物を有する場合に特に有効となる。
また、基板表面に露出している金属原子を含む層は、例えばシリサイド膜、金属膜、金属酸化膜からなる群から選択される少なくとも一つの層である。ここで、シリサイド膜は、タングステンシリサイド（ＷＳｉ）膜、アルミシリサイド（ＡｌＳｉ）膜、ニッケルシリサイド（ＮｉＳｉ）膜、モリブデンシリサイド（ＭｏＳｉ２）膜、コバルトシリサイド（ＣｏＳｉ２）膜、チタンシリサイド（ＴｉＳｉ２）膜からなる群から選択される、少なくとも一つの膜である。また、例えば金属膜は、タングステン（Ｗ）膜、アルミニウム（Ａｌ）膜、ニッケル（Ｎｉ）膜、ルテニウム（Ｒｕ）膜、銅（Ｃｕ）膜からなる群から選択される、少なくとも一つの膜である。また、ポリメタル構造（メタル／バリアメタル／Ｐｏｌｙ−Ｓｉ）の例としては、例えばＷ／ＷＮ／Ｐｏｌｙ−Ｓｉ構造がある。また、金属酸化膜は、これらの酸化膜である。
本発明の好ましい態様を付記すると下記の通りである。
第１の態様は、基板を処理室内に搬入する工程と、前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、酸化処理後の前記基板を前記処理室より搬出する工程とを有し、前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力として前記処理室内に水素含有ガスを先行して導入し、続いて水素含有ガスの導入を維持した状態で酸素含有ガスを導入する半導体装置の製造方法である。
本態様によれば、水素含有ガスを先行して導入するので、酸化前における基板表面の初期酸化を抑えることができるとともに、自然酸化膜を除去できる。
第２の態様は、第１の態様において、前記酸化処理工程は、処理室内温度を基板搬入時の温度から処理温度まで昇温させる工程と、処理室内温度を処理温度に維持する工程と、処理室内温度を処理温度から基板搬出時の温度まで降温させる工程とを有し、水素含有ガスの導入は少なくとも処理室内温度を昇温させる工程から行い、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行う半導体装置の製造方法である。
本態様によれば、水素含有ガスの導入は少なくとも処理室内温度を昇温させる工程から行い、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行うので、昇温時における基板表面の初期酸化を抑えることができるとともに、自然酸化膜を除去できる。
第３の態様は、第１の態様において、前記酸化処理工程は、処理室内温度を基板搬入時の温度から処理温度まで昇温させる工程と、処理室内温度を処理温度に維持する工程と、処理室内温度を処理温度から基板搬出時の温度まで降温させる工程とを有し、水素含有ガスの導入は処理室内温度を昇温させる工程の前から行い、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行う半導体装置の製造方法である。
本態様によれば、水素含有ガスの導入は処理室内温度を昇温させる工程の前から行い、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行うので、昇温前から基板表面の初期酸化を抑えることができるとともに、自然酸化膜を除去できる。
第４の態様は、第１の態様において、前記酸化処理工程において、水素含有ガスを先行して導入する際の処理室内の圧力を、水素含有ガスの導入を維持した状態で酸素含有ガスを導入する際の圧力よりも大きくする半導体装置の製造方法である。
本態様によれば、水素含有ガスを先行して導入する際の処理室内の圧力を、水素含有ガスの導入を維持した状態で酸素含有ガスを導入する際の圧力よりも大きくするので、サーマルエッチングによる基板表面の荒れを防止できる。
第５の態様は、第１の態様において、前記基板表面には少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層が露出している半導体装置の製造方法である。
本態様によれば、基板表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層が露出している場合において、酸化前における金属原子を含まずシリコン原子を含む層の初期酸化を抑えることができるとともに、自然酸化膜を除去でき、さらに金属原子を含む層の酸化を防止できる。
第６の態様は、第５の態様において、前記酸化処理工程では、酸素含有ガスの流量Ａに対する水素含有ガスの流量Ｂの流量比Ｂ／Ａを２以上とする半導体装置の製造方法である。
本態様によれば、酸素含有ガスの流量Ａに対する水素含有ガスの流量Ｂの流量比Ｂ／Ａを２以上とするので、金属原子を含む層の酸化を防止しつつ、金属原子を含まずシリコン原子を含む層を保護する酸化膜を選択的に形成できる。また、酸化処理工程前の工程により受けた表面層のダメッジを回復できる。また、金属原子を含まずシリコン原子を含む層の厚さ方向と直交する横方向の酸化を抑えることができる。また、基板表面と金属原子を含まずシリコン原子を含む層との界面準位を安定化できる。また、より高温で膜質改善効果を伴いながら薄い膜を作ることができる。また、金属原子を含まずシリコン原子を含む層が電界の集中しやすい端を有する場合には、その端に電界集中緩和のための丸めを形成できる。
第７の態様は、第６の態様において、前記酸化処理工程において、水素含有ガスの導入を維持した状態で酸素含有ガスを導入する際の前記処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とする半導体装置の製造方法である
本態様によれば、水素含有ガスの導入を維持した状態で酸素含有ガスを導入する際の前記処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とするので、酸素と水素の反応確率を下げ爆発範囲から外すことができ、更に、等方性酸化が可能となる。
第８の態様は、第５の態様において、前記酸化処理工程では、前記処理室内に水素含有ガスを先行して導入し、続いて水素含有ガスの導入を維持した状態で酸素含有ガスを導入し、その後、水素含有ガスの導入を維持した状態で酸素含有ガスの導入を停止する半導体装置の製造方法である。
本態様によれば、水素含有ガスの導入を維持した状態で酸素含有ガスの導入を停止するので、酸化後における金属原子を含む層の酸化を防止できる。
第９の態様は、第５の態様において、前記酸化処理工程は、処理室内温度を基板搬入時の温度から処理温度まで昇温させる工程と、処理室内温度を処理温度に維持する工程と、処理室内温度を処理温度から基板搬出時の温度まで降温させる工程とを有し、水素含有ガスの導入は少なくとも処理室内温度を昇温させる工程から処理室内温度を降温させる工程が終了するまで維持し、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行う半導体装置の製造方法である。
本態様によれば、水素含有ガスの導入は少なくとも処理室内温度を昇温させる工程から処理室内温度を降温させる工程が終了するまで維持し、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行うので、昇温開始時から降温終了時までの間における金属原子を含む層の酸化を防止できる。
第１０の態様は、第５の態様において、前記酸化処理工程は、処理室内温度を基板搬入時の温度から処理温度まで昇温させる工程と、処理室内温度を処理温度に維持する工程と、処理室内温度を処理温度から基板搬出時の温度まで降温させる工程とを有し、水素含有ガスの導入は処理室内温度を昇温させる工程の前から処理室内温度を降温させる工程の後まで維持し、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行う半導体装置の製造方法である。
本態様によれば、水素含有ガスの導入は処理室内温度を昇温させる工程の前から処理室内温度を降温させる工程の後まで維持し、酸素含有ガスの導入は少なくとも処理室内温度を処理温度に維持する工程の間に行うので、昇温開始前から降温終了後までの間における金属原子を含む層の酸化を防止できる。
第１１の態様は、第５の態様において、金属原子を含まずシリコン原子を含む層とは、シリコン単結晶基板、多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）、シリコン酸化膜（ＳｉＯ２膜）からなる群から選択される少なくとも一つの層であり、金属原子を含む層とは、シリサイド膜、金属膜、金属酸化膜からなる群から選択される少なくとも一つの層である半導体装置の製造方法である。
このような層を有する基板の酸化処理を行う場合に、特に、酸化前に、金属原子を含まずシリコン原子を含む層が初期酸化されやすく、金属原子を含む層が酸化されやすいという問題が生じるが、本態様によればこのような問題を解決できる。
第１２の態様は、表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している基板を処理室内に搬入する工程と、前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、酸化処理後の前記基板を前記処理室より搬出する工程とを有し、前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力とすると共に酸素含有ガスの流量Ａに対する水素含有ガスの流量Ｂの流量比Ｂ／Ａを２以上とする半導体装置の製造方法である。
本態様によれば、表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している基板を、流量比Ｂ／Ａを２以上とした酸素含有ガスと水素含有ガスとを供給して酸化処理するので、金属原子を含む層の酸化を防止しつつ、金属原子を含まずシリコン原子を含む層を保護する酸化膜を選択的に形成できる。また、酸化処理工程前の工程により受けた表面層のダメッジを回復できる。また、金属原子を含まずシリコン原子を含む層の厚さ方向と直交する横方向の酸化を抑えることができる。また、基板表面と金属原子を含まずシリコン原子を含む層との界面準位を安定化できる。また、より高温で膜質改善効果を伴いながら薄い膜を作ることができる。また、金属原子を含まずシリコン原子を含む層が電界の集中しやすい端を有する場合には、その端に電界集中緩和のための丸めを形成できる。
第１３の態様は、第１２の態様において、前記酸化処理工程では、前記処理室内の圧力と前記流量比Ｂ／Ａとを、金属原子を含む層を酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化するような範囲に設定する半導体装置の製造方法である。
本態様によれば、処理室内の圧力と前記流量比Ｂ／Ａとを、金属原子を含む層を酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化するような範囲に設定するので、金属原子を含む層を酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化できる。
第１４の態様は、第１２の態様において、前記酸化処理工程では、前記処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とすると共に、前記流量比Ｂ／Ａを２以上とする半導体装置の製造方法である。
本態様によれば、処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とすると共に、前記流量比Ｂ／Ａを２以上とするので、金属原子を含む層を酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化することができる。
第１５の態様は、第１２の態様において、前記酸化処理工程では、前記処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とすると共に、前記流量比Ｂ／Ａを２以上５以下とする半導体装置の製造方法である。
本態様によれば、処理室内の圧力を１３３３Ｐａ（１０Ｔｏｒｒ）以下とすると共に、前記流量比Ｂ／Ａを２以上５以下とするので、金属原子を含む層を酸化することなく、金属原子を含まずシリコン原子を含む層のみを選択的に酸化することができ、更に、その酸化レートを実用範囲におさめることができる。
第１６の態様は、基板を処理する処理室と、前記処理室内に酸素含有ガスを供給する酸素含有ガス供給ラインと、前記処理室内に水素含有ガスを供給する水素含有ガス供給ラインと、前記処理室内を排気する排気ラインと、前記排気ラインに接続され、前記処理室内を真空排気する真空ポンプと、前記処理室内の圧力を大気圧未満の圧力とすると共に、前記処理室内に水素含有ガスを先行して導入し、続いて水素含有ガスの導入を維持した状態で酸素含有ガスを導入するように制御するコントローラと、を有する基板処理装置である。
本態様によれば、コントローラを用いて水素含有ガスを先行して導入するよう制御するので、酸化前における基板表面の初期酸化を容易に抑えることができるとともに、自然酸化膜を容易に除去できる。
第１７の態様は、表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している基板を処理する処理室と、前記処理室内に酸素含有ガスを供給する酸素含有ガス供給ラインと、前記処理室内に水素含有ガスを供給する水素含有ガス供給ラインと、前記処理室内を排気する排気ラインと、前記排気ラインに接続され、前記処理室内を真空排気する真空ポンプと、前記処理室内の圧力を大気圧未満の圧力とすると共に、前記処理室内に供給する酸素含有ガスの流量Ａに対する水素含有ガスの流量Ｂの流量比Ｂ／Ａを２以上とするよう制御するコントローラと、を有する基板処理装置である
本態様によれば、コントローラを用いて流量比Ｂ／Ａを２以上とする水素含有ガスリッチ条件にて、表面に少なくとも金属原子を含まずシリコン原子を含む層と、金属原子を含む層とが露出している基板を酸化処理するよう制御するので、金属原子を含む層の酸化を容易に防止しつつ、金属原子を含まずシリコン原子を含む層を保護する酸化膜を容易に選択形成できる。また、酸化処理工程前の工程により受けた表面層のダメッジを容易に回復できる。また、金属原子を含まずシリコン原子を含む層の厚さ方向と直交する横方向の酸化を容易に抑えることができる。また、基板表面と金属原子を含まずシリコン原子を含む層との界面準位を容易に安定化できる。また、より高温で膜質改善効果を伴いながら薄い膜を容易に作ることができる。また、金属原子を含まずシリコン原子を含む層が電界の集中しやすい端を有する場合には、その端に電界集中緩和のための丸めを容易に形成できる。
実施の形態における酸化処理の一例を示すプロセスシーケンス図である。 実施の形態と比較例との酸化処理法を用いてシリコン基板に酸化膜を形成したときの酸化膜の膜厚データの比較図である。 実施の形態における基板処理装置としての縦型半導体装置の構成を示す説明図である。 半導体デバイスの各種ゲートを説明する積層構造図である。 実施の形態における水素リッチ条件による効果の説明図である。 Ｈ２／Ｏ２流量比を変化させてＨ２とＯ２とを炉内に供給したときの炉内の圧力変動を示す図である。 炉内圧力を変化させてシリコン基板に酸化膜を形成した場合に、等方性が保たれるかどうかを判定した結果を示す図である。 Ｈ２／Ｏ２流量比を変化させてタングステン、シリコンを処理した場合に、選択酸化が行えるかどうかを判定した結果を示す図である。
符号の説明
１ シリコンウェハ（基板）
３ 真空ポンプ
４ 処理室
７ 酸素供給ライン（酸素含有ガス供給ライン）
８ 水素供給ライン（水素含有ガス供給ライン）
１２ａ、１２ｂ マスフローコントローラ
２３ 排気ライン
２４ 制御手段

Claims (3)

  1. 基板を処理室内に搬入する工程と、
    前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、
    前記酸化処理後の前記基板を前記処理室内より搬出する工程とを有し、
    前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力として前記処理室内に前記水素含有ガスを先行して導入し、続いて前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入し、前記水素含有ガスを先行して導入する際の前記処理室内の圧力を、前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入する際の前記処理室内の圧力よりも大きくする半導体装置の製造方法。
  2. 基板を処理室内に搬入する工程と、
    前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板表面を酸化処理する工程と、
    前記酸化処理後の前記基板を前記処理室内より搬出する工程とを有し、
    前記酸化処理工程では、前記処理室内の圧力を大気圧未満の圧力として前記処理室内に前記水素含有ガスを先行して導入し、続いて前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入し、前記水素含有ガスを先行して導入する際の前記処理室内の圧力を、前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入する際の前記処理室内の圧力よりも大きくする基板処理方法。
  3. 基板を処理する処理室と、
    前記処理室内に酸素含有ガスを供給する酸素含有ガス供給ラインと、
    前記処理室内に水素含有ガスを供給する水素含有ガス供給ラインと、
    前記処理室内を排気する排気ラインと、
    前記排気ラインに接続され、前記処理室内を真空排気する真空ポンプと、
    前記処理室内で基板を処理する際、前記処理室内の圧力を大気圧未満の圧力として前記処理室内に前記水素含有ガスを先行して導入し、続いて前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入し、前記水素含有ガスを先行して導入する際の前記処理室内の圧力を、前記水素含有ガスの導入を維持した状態で前記酸素含有ガスを導入する際の前記処理室内の圧力よりも大きくするよう制御するコントローラと、
    を有する基板処理装置。
JP2007507138A 2005-03-08 2006-03-08 半導体装置の製造方法、基板処理方法及び基板処理装置 Active JP4672007B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005064475 2005-03-08
JP2005064475 2005-03-08
PCT/JP2006/304429 WO2006095752A1 (ja) 2005-03-08 2006-03-08 半導体装置の製造方法および基板処理装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010173284A Division JP5399996B2 (ja) 2005-03-08 2010-08-02 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010255766A Division JP5325363B2 (ja) 2005-03-08 2010-11-16 半導体装置の製造方法、基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2006095752A1 JPWO2006095752A1 (ja) 2008-08-14
JP4672007B2 true JP4672007B2 (ja) 2011-04-20

Family

ID=36953346

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007507138A Active JP4672007B2 (ja) 2005-03-08 2006-03-08 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010173284A Active JP5399996B2 (ja) 2005-03-08 2010-08-02 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010255766A Active JP5325363B2 (ja) 2005-03-08 2010-11-16 半導体装置の製造方法、基板処理方法及び基板処理装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2010173284A Active JP5399996B2 (ja) 2005-03-08 2010-08-02 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010255766A Active JP5325363B2 (ja) 2005-03-08 2010-11-16 半導体装置の製造方法、基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (2) US7713883B2 (ja)
JP (3) JP4672007B2 (ja)
KR (5) KR100994649B1 (ja)
TW (1) TW200705552A (ja)
WO (1) WO2006095752A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985899B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
JP2008186865A (ja) * 2007-01-26 2008-08-14 Tokyo Electron Ltd 基板処理装置
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20110001179A1 (en) * 2009-07-03 2011-01-06 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8558299B2 (en) * 2010-06-10 2013-10-15 Applied Materials, Inc. Semiconductor device with gate electrode stack including low resistivity tungsten and method of forming
KR101509453B1 (ko) * 2011-06-03 2015-04-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
CN104106128B (zh) * 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
JP6091932B2 (ja) * 2012-03-22 2017-03-08 株式会社ニューフレアテクノロジー 炭化珪素の成膜装置および炭化珪素の成膜方法
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6380063B2 (ja) * 2014-12-08 2018-08-29 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2018055724A1 (ja) * 2016-09-23 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
KR20230090855A (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법
US20230215737A1 (en) * 2021-12-31 2023-07-06 Texas Instruments Incorporated Method of annealing out silicon defectivity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000211998A (ja) * 1999-01-25 2000-08-02 Angstrom Technology Partnership シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
JP2002324792A (ja) * 1997-07-11 2002-11-08 Applied Materials Inc インシチュウ気相生成方法及び装置
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2003338623A (ja) * 2003-04-18 2003-11-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004006898A (ja) * 1992-05-22 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2004172623A (ja) * 2003-11-17 2004-06-17 Renesas Technology Corp 半導体集積回路装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JP2902012B2 (ja) * 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JP3207943B2 (ja) * 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
KR100310461B1 (ko) 1994-12-20 2001-12-15 박종섭 실리콘산화막의형성방법
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP3156680B2 (ja) * 1998-10-13 2001-04-16 日本電気株式会社 半導体装置の製造方法
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US20010037237A1 (en) * 2000-04-28 2001-11-01 Fujitsu Limited Sales promotion controlling system based on direct mail, server thereof , method thereof, and computer readable record medium thereof
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP2002110667A (ja) 2000-09-29 2002-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2002176051A (ja) * 2000-12-06 2002-06-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
DE10119741B4 (de) * 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
KR100591762B1 (ko) * 2004-01-19 2006-06-22 삼성전자주식회사 증착 장치 및 증착 방법
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US7906440B2 (en) * 2005-02-01 2011-03-15 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006898A (ja) * 1992-05-22 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002324792A (ja) * 1997-07-11 2002-11-08 Applied Materials Inc インシチュウ気相生成方法及び装置
JP2003188169A (ja) * 1997-07-11 2003-07-04 Applied Materials Inc インシチュウ蒸気生成方法及び装置
JP2000211998A (ja) * 1999-01-25 2000-08-02 Angstrom Technology Partnership シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2003338623A (ja) * 2003-04-18 2003-11-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004172623A (ja) * 2003-11-17 2004-06-17 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPWO2006095752A1 (ja) 2008-08-14
KR100966086B1 (ko) 2010-06-28
JP2011003915A (ja) 2011-01-06
JP5325363B2 (ja) 2013-10-23
KR100982996B1 (ko) 2010-09-17
KR100994649B1 (ko) 2010-11-16
KR20100057101A (ko) 2010-05-28
KR20070098952A (ko) 2007-10-05
KR100909697B1 (ko) 2009-07-29
KR20100028663A (ko) 2010-03-12
KR20090033923A (ko) 2009-04-06
KR20100018110A (ko) 2010-02-16
TW200705552A (en) 2007-02-01
JP5399996B2 (ja) 2014-01-29
TWI342585B (ja) 2011-05-21
US20080124943A1 (en) 2008-05-29
JP2011077534A (ja) 2011-04-14
KR101002945B1 (ko) 2010-12-21
US7713883B2 (en) 2010-05-11
US20100192855A1 (en) 2010-08-05
WO2006095752A1 (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4672007B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US7951728B2 (en) Method of improving oxide growth rate of selective oxidation processes
US7767594B2 (en) Semiconductor device producing method
TWI604562B (zh) 選擇性氮化方法
US20050241578A1 (en) Oxidizing method and oxidizing unit for object to be processed
JP2010087167A (ja) 半導体装置の製造方法
KR102457068B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP2010209465A (ja) 堆積チャンバにおける酸化からの導電体の保護
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
KR100739964B1 (ko) 반도체 소자의 제조방법
JPWO2018179354A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR100902106B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
JP2014187104A (ja) 半導体装置の製造方法、基板処理装置、半導体装置、プログラムおよび記憶媒体
JPH1116901A (ja) シリコン酸化膜の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

R150 Certificate of patent or registration of utility model

Ref document number: 4672007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350