JP4706260B2 - 被処理体の酸化方法、酸化装置及び記憶媒体 - Google Patents

被処理体の酸化方法、酸化装置及び記憶媒体 Download PDF

Info

Publication number
JP4706260B2
JP4706260B2 JP2005009630A JP2005009630A JP4706260B2 JP 4706260 B2 JP4706260 B2 JP 4706260B2 JP 2005009630 A JP2005009630 A JP 2005009630A JP 2005009630 A JP2005009630 A JP 2005009630A JP 4706260 B2 JP4706260 B2 JP 4706260B2
Authority
JP
Japan
Prior art keywords
gas
oxidizing
processed
silicon layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005009630A
Other languages
English (en)
Other versions
JP2005277386A (ja
Inventor
公也 青木
鈴木　　啓介
俊之 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005009630A priority Critical patent/JP4706260B2/ja
Priority to TW094102906A priority patent/TW200540989A/zh
Priority to US11/072,416 priority patent/US20050241578A1/en
Priority to KR1020050015677A priority patent/KR100919076B1/ko
Publication of JP2005277386A publication Critical patent/JP2005277386A/ja
Application granted granted Critical
Publication of JP4706260B2 publication Critical patent/JP4706260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体ウエハ等の被処理体の表面に対して酸化処理を施す被処理体の酸化方法、酸化装置及びこの酸化装置を制御するプログラムを記憶する記憶媒体に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理等の各種の処理が行なわれる。上記各種の処理の中で、例えば酸化処理を例にとれば、この酸化処理は、単結晶或いはポリシリコン膜の表面等を酸化する場合、金属膜を酸化処理する場合等が知られており、特に、ゲート酸化膜やキャパシタ等の絶縁膜を形成する時に主に用いられる。
また上記したような酸化処理は、ゲート電極の形成時にポリシリコン層が受けたプラズマによる損傷等を修復するための修復処理を行うときにも用いられる。具体的には、従来にあっては、ゲート電極として、ゲート酸化膜上に不純物のドープされたポリシリコンよりなるシリコン層とタングステンシリサイド層（ＷＳｉ）との積層構造を採用する場合があったが、更なる低抵抗化を目指して、ゲート電極として不純物のドープされたポリシリコンよりなるシリコン層と金属層（メタル層）との積層構造を採用するようになってきた。図５は、このようなポリシリコン・メタル構造のゲート電極の一例を示す断面図である。図５（Ａ）中において、例えば単結晶のシリコン基板よりなる被処理体Ｗの表面に、ゲート酸化膜２が形成されており、このゲート酸化膜２上に、不純物のドープされたポリシリコンよりなるシリコン層４と、例えばＷＮ（窒化タングステン）層よりなるバリヤメタル層６と、メタル層であるタングステン層８とを順次積層してゲート電極１０を形成している。尚、上記バリヤメタル層はＳｉ原子の拡散を防止するための機能を有する。
さて、このような構造のゲート電極１０において、上記タングステン層８をパターン化する際にプラズマエッチング処理が行われるが、このプラズマエッチング処理時に、シリコン層４の露出している表面がプラズマによるダメージを受けるので、このダメージを修復するために、ゲート電極１０の形成後に前述したように酸化処理が行われる。
この時の酸化処理は、図５（Ｂ）に示すようにシリコン層４を修復しつつ、この側面の露出面にＳｉＯ２ 膜よりなるサイドウォール層１２を形成することを目的として行うものであるが、この酸化処理時には、タングステン層８が酸化するとこの抵抗が大きくなってしまうことから、この酸化し易いタングステン層の表面の酸化を抑制しつつ、シリコン層４の露出面のみを選択的に酸化する必要がある。このため、この酸化処理方法としては、例えば水素（Ｈ２ ）がリッチな雰囲気化において水蒸気を用いて酸化する水蒸気酸化を用いるのが主流であった（例えば特許文献１）。この選択的な酸化処理のメカニズムに関しては、次のように考えられる。すなわちタングステン層の表面は、一旦は水蒸気により酸化されて酸化面となるが、この酸化面はリッチ状態となっているＨ２ ガスにより還元されてタングステンに戻るのに対して、シリコン層４の表面は酸化されることによって形成されるＳｉＯ２ 膜（サイドウォール層１２）中の酸素の結合力は強いので還元されずにそのまま残り、結果的に、選択酸化が行われる。
特開平４−１８７２７号公報
ところで、上記したような酸化処理方法では、タングステン層８の表面の酸化をできるだけ抑制する必要から、酸化力が弱くなっており、しかもプロセス温度は低くて、例えば８５０℃程度であるので、図５（Ｂ）に示すようにゲート酸化膜２とシリコン層４との境界部分の周辺部が酸化されて、いわゆるバーズビーク１４が形成されてしまう、という問題があった。
このバーズビーク１４の発生を抑制するために、プロセス温度を上げて例えば９００〜９５０℃程度に設定することにより酸化力を強くすることも考えられるが、この場合には、高温のために、シリコン層４中にドープされている不純物が拡散して不純物濃度の分布が変動してしまったり、或いはＷＮ膜よりなるバリヤメタル層６を設けてもシリコン原子が拡散してタングステン層８がシリコンと結合してシリサイド化し、このゲート電極１０の抵抗を増大してしまうので、採用することができない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、プロセス温度を高温化することなく、タングステン層の酸化を抑制しつつシリコン層の表面を選択的に且つ効率的に酸化することが可能な被処理体の酸化方法、酸化装置及び記憶媒体を提供することにある。
本発明者は、シリコン層とタングステン層の選択酸化について鋭意研究した結果、酸素活性種と水酸基活性種とを用いた低圧の酸化処理を行い、且つこの際に還元性ガスである水素ガスの濃度を最適化することにより、選択酸化が可能となり、しかもバーズビークの発生も抑制することができる、という知見を得ることにより、本発明に至ったものである。
請求項１に係る発明は、所定の長さを有する真空引き可能になされた処理容器内にシリコン層とタングステン層とが表面に露出している被処理体を複数枚収容し、前記処理容器内に処理ガスを供給して前記被処理体のシリコン層の表面を選択的に酸化するようにした被処理体の酸化方法において、前記処理ガスとして酸化性ガスと還元性ガスとを用い、前記両ガスを０．１ｔｏｒｒから０．１５ｔｏｒｒの範囲内の減圧下にてプラズマを用いることなく反応させて酸素活性種と水酸基活性種とを発生させることによって前記シリコン層の表面を酸化するようにしたことを特徴とする被処理体の酸化方法である。
このように、酸化性ガスと還元性ガスとを用いて両ガスを減圧下にて反応させて酸素活性種と水酸基活性種とを発生させて酸化処理を行うようにしたので、シリコン層とタングステン層とが表面に露出している被処理体に対してシリコン層の表面を選択的に、且つ効率的に酸化することができ、しかもバーズビーク等の不良箇所が発生することを大幅に抑制することができる。
この場合、例えば請求項２に規定するように、前記両ガスに対する前記還元性ガスの濃度は７５％〜１００％未満である。
また例えば請求項３に規定するように、前記酸化時の温度は４５０℃〜９００℃の範囲内である。
また例えば請求項４に規定するように、前記酸化性ガスはＯ２ とＮ２ ＯとＮＯとＮＯ２ とＯ３ よりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ とＮＨ３ とＣＨ４ とＨＣｌと重水素よりなる群から選択される１つ以上のガスを含む。
請求項５に規定する発明は、シリコン層とタングステン層とが表面に露出している被処理体を所定のピッチで複数枚支持する保持手段と、前記被処理体のシリコン層の表面を選択的に酸化処理するために前記保持手段を収容することができるように所定の長さを有すと共に真空引き可能になされた処理容器と、前記被処理体を加熱するための加熱手段と、前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、請求項１乃至４のいずれか一項に記載の被処理体の酸化方法を実施するように装置全体の動作を制御する制御部と、を備えたことを特徴とする酸化装置である。
請求項６に係る発明は、シリコン層とタングステン層とが表面に露出している被処理体を所定のピッチで複数枚支持する保持手段と、前記被処理体のシリコン層の表面を選択的に酸化処理するために前記保持手段を収容することができるように所定の長さを有すと共に真空引き可能になされた処理容器と、前記被処理体を加熱するための加熱手段と、前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、装置全体の動作を制御する制御部とを有する酸化装置を用いて被処理体を酸化するに際して、請求項１乃至４のいずれか一項に記載の被処理体の酸化方法を実施するように前記酸化装置を制御する、コンピュータに読み取り可能なプログラムを記憶する記憶媒体である。
本発明に係る被処理体の酸化方法、酸化装置及び記憶媒体によれば、次のような作用効果を発揮することができる。
酸化性ガスと還元性ガスとを用いて両ガスを減圧下にて反応させて酸素活性種と水酸基活性種とを発生させて酸化処理を行うようにしたので、シリコン層とタングステン層とが表面に露出している被処理体に対してシリコン層の表面を選択的に、且つ効率的に酸化することができ、しかもバーズビーク等の不良箇所が発生することを大幅に抑制することができる。更には、発生するパーティクル数も大幅に抑制することができる。

以下に、本発明に係る被処理体の酸化方法、酸化装置及び記憶媒体の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための酸化装置の一例を示す構成図である。まずこの酸化装置について説明する。図示するように、この酸化装置２０は下端が開放されて上下方向に所定の長さを有して円筒体状になされた縦型の処理容器２２を有している。この処理容器２２は、例えば耐熱性の高い石英を用いることができる。
この処理容器２２の天井部には、開口された排気口２４が設けられると共に、この排気口２４に例えば直角に横方向へ屈曲された排気ライン２６が連設されている。そして、この排気ライン２６には、途中に圧力制御弁２８や真空ポンプ３０等が介設された真空排気系３２が接続されており、上記処理容器２２内の雰囲気を真空引きして排気できるようになっている。
上記処理容器２２の下端は、例えばステンレススチール製の筒体状のマニホールド３４によって支持されており、このマニホールド３４の下方より多数枚の被処理体としての半導体ウエハＷを多段に所定のピッチで載置した保持手段としての石英製のウエハボート３６が昇降可能に挿脱自在になされている。上記処理容器２２の下端と上記マニホールド３４の上端との間には、Ｏリング等のシール部材３８が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート３６には、例えば２５〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート３６は、石英製の保温筒４０を介してテーブル４２上に載置されており、このテーブル４２は、マニホールド３４の下端開口部を開閉する蓋部４４を貫通する回転軸４６の上端部に支持される。そして、この回転軸４６の貫通部には、例えば磁性流体シール４８が介設され、この回転軸４６を気密にシールしつつ回転可能に支持している。また、蓋部４４の周辺部とマニホールド３４の下端部には、例えばＯリング等よりなるシール部材５０が介設されており、処理容器２２内の気密性を保持している。
上記した回転軸４６は、例えばボートエレベータ等の昇降機構５２に支持されたアーム５４の先端に取り付けられており、ウエハボート３６及び蓋部４４等を一体的に昇降できるようになされている。尚、上記テーブル４２を上記蓋部４４側へ固定して設け、ウエハボート３６を回転させることなくウエハＷの処理を行うようにしてもよい。
上記処理容器２２の側部には、これを取り囲むようにしてた例えば特開２００３−２０９０６３号公報に記載されたようなカーボンワイヤ製のヒータよりなる加熱手段５６が設けられており、この内側に位置する処理容器２２及びこの中の上記半導体ウエハＷを加熱し得るようになっている。このカーボンワイヤヒータは清浄なプロセスが実現でき、且つ昇降温特性に優れている。またこの加熱手段５６の外周には、断熱材５８が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド３４には、各種の処理ガス等をこの処理容器２２内へ導入して供給するための各種のガス供給手段が設けられている。
具体的には、このマニホールド３４には、上記処理容器２２内へ酸化性ガスを供給する酸化性ガス供給手段６０と、処理容器２２内へ還元性ガスを供給する還元性ガス供給手段６２とがそれぞれ設けられている。上記酸化性ガス供給手段６０と還元性ガス供給手段６２は、上記マニホールド３４の側壁を貫通させてその先端部を処理容器２２内の一端側である下部に挿入して臨ませて設けた酸化性ガス噴射ノズル６４及び還元性ガス噴射ノズル６６をそれぞれ有している。そして、各噴射ノズル６４、６６から延びるガス通路６８、７０の途中にはマスフローコントローラのような流量制御器７２、７４がそれぞれ介設されており、マイクロコンピュータ等よりなる制御部７６により上記各流量制御器７２、７４をそれぞれ制御して各ガス流量を制御して上記両ガスの反応により酸素活性種と水酸基活性種とを発生し得るようになっている。
また、この制御部７６は、この酸化装置２０の全体の動作も制御するものであり、後述するこの酸化装置２０の動作は、この制御部７６からの指令によって行われる。また、この制御部７６は、その制御動作を行なうためのプログラムが予め記憶されているフロッピディスクやフラッシュメモリ等の記憶媒体８０を有している。ここでは一例として酸化性ガスとしてはＯ２ ガスが用いられ、還元性ガスとしてはＨ２ ガスが用いられている。また、図示されてないが、必要に応じてＮ２ ガス等の不活性ガスを供給する不活性ガス供給手段も設けられている。
次に、以上のように構成された酸化装置２０を用いて行なわれる酸化方法について説明する。以下に説明する酸化装置２０の動作は、前述したように記憶媒体８０に記憶されているプログラムに基づいて動作する制御部７６からの指令によって行われる。
まず、例えばシリコンウエハよりなる半導体ウエハＷがアンロード状態で酸化装置２０が待機状態の時には、処理容器２２はプロセス温度より低い温度に維持されており、常温の多数枚、例えば５０枚のウエハＷが載置された状態のウエハボート３６をホットウォール状態になされた処理容器２２内にその下方より上昇させてロードし、蓋部４４でマニホールド３４の下端開口部を閉じることにより処理容器２２内を密閉する。この半導体ウエハＷの表面には、例えば前述したように図５（Ａ）に示されるようなシリコン層４とタングステン層８とにより主に形成されたゲート電極１０が形成されており、シリコン層４の表面とタングステン層８の表面が共に露出している。尚、シリコン層とはシリコン基板の表面自体も含むものとする。
そして、処理容器２２内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段５６への供給電力を増大させることにより、ウエハ温度を上昇させて酸化処理用のプロセス温度まで昇温して安定させ、その後、酸化処理工程を行なうに必要とされる所定の処理ガス、すなわちここではＯ２ ガスとＨ２ ガスとを流量制御しつつ各ガス供給手段６０、６２の酸化性ガス噴射ノズル６４、６６からそれぞれ処理容器２２内へ供給する。
この両ガスは処理容器２２内を上昇しつつ真空雰囲気下にて反応して水酸基活性種と酸素活性種とが発生し、この雰囲気が回転しているウエハボート３６に収容されているウエハＷと接触してウエハ表面に対して選択的に酸化処理が施されることになる。すなわち、シリコン層４の表面が酸化されてここには厚くＳｉＯ２ の酸化膜が形成され、タングステン層８の表面はほとんど酸化されずに膜が形成されない。そして、この処理ガス、或いは反応により生成したガスは処理容器２２の天井部の排気口２４から系外へ排気されることになる。
この時のガス流量はＨ２ ガスとＯ２ ガスの総流量が、例えば２０００〜４０００ｓｃｃｍの範囲内で例えば２０００ｓｃｃｍであり、このガスの総流量に対するＨ２ ガスの濃度は７５〜１００％未満である。ここで後述するように、Ｈ２ ガス濃度が７５％よりも低いと、シリコン層４の表面が酸化されるのみならず、タングステン層８の表面も酸化されてそのままの状態で残り、十分な選択酸化処理を行うことができない。またＨ２ ガス濃度が１００％の場合には、シリコン層４の表面を酸化することができない。
上記酸化処理の具体的な流れは、特開２００２−１７６０５２号公報でも示されているように、処理容器２２内へ別々に導入されたＯ２ ガスとＨ２ ガスは、ホットウォール状態となった処理容器２２内を上昇しつつウエハＷの直近で水素の燃焼反応を介して酸素活性種（Ｏ＊）と水酸基活性種（ＯＨ＊）とを主体とする雰囲気が形成されて、これらの活性種によってウエハＷのシリコン層４の表面が酸化されてＳｉＯ２ 膜が形成される。またタングステン層８の表面は酸化されてもＨ２ ガスにより直ちに還元されて金属のまま残り、結果的に選択酸化が行われて、図５（Ｂ）に示すようにシリコン層８の側面にサイドウォール層１２が形成されると共にシリコン層８のプラズマダメージが修復される。
この時のプロセス条件は、ウエハ温度が４５０〜９００℃の範囲内で、例えば８５０℃、圧力は４６６Ｐａ（３．５ｔｏｒｒ）以下で、例えば４６．６Ｐａ（０．３５ｔｏｒｒ）である。また、処理時間は形成すべき膜厚にもよるが例えば１０〜３０分程度である。またプロセス温度が４５０℃よりも低いと、上記した活性種（ラジカル）が十分に発生せず、またプロセス温度が９００℃よりも高いと、タングステン層８がシリコン原子と反応してシリサイド化してしまう。またプロセス圧力が３．５ｔｏｒｒよりも大きいと、上記した活性種が十分に発生しなくなってしまう。この時のプロセス圧力は、１ｔｏｒｒ以下が好ましい。
ここで上記した活性種の形成過程は、次のように考えられる。すなわち、減圧雰囲気下にて水素と酸素とを別々にホットウォール状態の処理容器２２内へ導入することにより、ウエハＷの直近にて以下のような水素の燃焼反応が進行すると考えられる。尚、下記の式中において＊印を付した化学記号はその活性種を表す。
Ｈ２ ＋Ｏ２ → Ｈ＊＋ＨＯ２
Ｏ２ ＋Ｈ＊ → ＯＨ＊＋Ｏ＊
Ｈ２ ＋Ｏ＊ → Ｈ＊＋ＯＨ＊
Ｈ２ ＋ＯＨ＊ → Ｈ＊＋Ｈ２ Ｏ
このように、Ｈ２ 及びＯ２ を別々に処理容器２２内に導入すると、水素の燃焼反応過程中においてＯ＊（酸素活性種）とＯＨ＊（水酸基活性種）とＨ２ Ｏ（水蒸気）が発生し、これらによりウエハのシリコン層４の表面が酸化されてＳｉＯ２ 膜が上述のように選択的に形成される。この時、特に上記Ｏ＊とＯＨ＊の両活性種が大きく作用するものと考えられる。
次に、シリコン層とタングステン層とが表面に露出しているシリコン基板のウエハに対して実際に選択酸化処理を施して、その時のプロセス圧力や水素ガス濃度等の評価を行ったので、その評価結果について説明する。
＜評価１＞
まず、評価１としてタングステン層の表面とシリコン層の表面に対する酸化に選択性を持たせるための条件を見い出すために、膜厚（成膜レート）に対するプロセス圧力の依存性を検討し、併せて選択性に対する酸化種の依存性について評価を行った。
図２はプロセス圧力と膜厚（ＳｉＯ２ 膜）との関係を示すグラフである。ここでは、後述するように酸化時に高い選択性を維持できる場合のあるＨ２ ガス濃度９０％の条件下で、プロセス圧力を０．１５ｔｏｒｒ（２０Ｐａ）〜７６ｔｏｒｒ（１０１０８Ｐａ）の範囲で変化させた時の膜厚を求めている。この時のプロセス温度は８５０℃、プロセス時間は２０分である。処理ガスに関しては、Ｈ２ ガス流量は１８００ｓｃｃｍ、Ｏ２ ガス流量は２００ｓｃｃｍであり、総流量は２０００ｓｃｃｍである。
図２から明らかなようにプロセス時の圧力を７６ｔｏｒｒから低くするに従って、酸化力が低下してくるので、形成されるＳｉＯ２ 膜の膜厚も次第に小さくなってきている。そして、プロセス圧力が１０ｔｏｒｒ以下になると膜厚の低下の程度も次第に緩やかになってきており、１ｔｏｒｒ以下では逆に膜厚が増加に転じ、しかも急激に増加している。
上記のような特性になる理由は、プロセス圧力が１ｔｏｒｒよりも大きい領域では、シリコン層の酸化に寄与する酸化種が水蒸気であって水蒸気が支配的な雰囲気となっているが、プロセス圧力が１ｔｏｒｒ以下になると酸素活性種と水酸基活性種とが急激に発生し、これらの活性種が支配的な雰囲気となって酸化種となり、シリコン層の酸化に寄与するからである。このように、両活性種が酸化種となってシリコン層を酸化するので、プロセス圧力が１ｔｏｒｒよりも小さいにもかかわらず、膜厚が急激に増加することになる。
ここで膜厚だけを考慮すれば、酸化種が水蒸気の場合でも、酸素や水酸基の活性種の場合でも共に良好のように思われるが、上記処理を行った時のタングステン層の表面のパーティクルを測定すると、水蒸気を主体とする雰囲気中での酸化処理は好ましくなく、主に酸素や水酸基の活性種を酸化種とする雰囲気中で酸化処理する必要があることが判る。すなわち、上記図２に示す処理を行った時のタングステン層の表面のパーティクル数をカウントして測定したところ、プロセス圧力が０．１５ｔｏｒｒの時は０．２４４個／ｃｍ２ 、プロセス圧力が３．５ｔｏｒｒの時は０．３１８個／ｃｍ２ 、プロセス圧力が７．６ｔｏｒｒの時は６７．７個／ｃｍ２ であった。ここでタングステン層の表面が酸化したり、或いは結晶化すると、その部分はパーティクルとしてカウントされる。すなわち、パーティクル数を選択酸化性の有無の判断基準として用いることができることになる。従って、上記したパーティクル数の測定の結果、プロセス圧力が７．６ｔｏｒｒの時はパーティクル数が多過ぎるので、換言すれば、シリコン層の表面がかなり酸化されているので、このプロセス圧力では必要とする選択酸化処理を行うことができない。
これに対して、プロセス圧力が３．５ｔｏｒｒ以下では、パーティクル数が非常に少ないので、換言すれば、タングステン層の表面はほとんど酸化されていないので、プロセス圧力が３．５ｔｏｒｒ以下で、十分な選択性を有する選択酸化処理を行うことができることが、確認することができた。この場合、図２に示すグラフより、酸素活性種や水酸基活性種による酸化が支配的となる１ｔｏｒｒ以下にプロセス圧力を設定するのが特に好ましいことが判る。尚、プロセス圧力の下限は、スループットの下限値を考慮すると、０．１ｔｏｒｒ程度である。
次に、評価２として、タングステン層の表面とシリコン層の表面に対する酸化に選択性を持たせる条件を絞り込むために、Ｏ２ ガスとＨ２ ガスの総流量に対するＨ２ ガスの濃度と選択性の関係を評価した。
図３はガスの総流量に対してＨ２ ガス濃度を種々変更した時のタングステン層の表面を示す図面代用写真（電子顕微鏡）である。尚、図３中には結晶状態の模式図が併記されている。
ここではＯ２ ガスとＨ２ ガスの総流量を２０００ｓｃｃｍに固定し、Ｈ２ ガス濃度を５０％、７５％及び８５％に変化させている。プロセス条件はプロセス温度が８５０℃、プロセス圧力が上記評価１で特定された圧力範囲内の特定値である０．３５ｔｏｒｒ（４７Ｐａ）、プロセス時間はそれぞれ２０分である。
まず、上記各Ｈ２ ガス濃度において、シリコン層の表面は十分に大きな成膜レートでＳｉＯ２ 膜が酸化により形成されていた。これに対して、図３（Ａ）に示すように、Ｈ２ ガス濃度が５０％の時は、タングステン層の表面にはタングステンが酸化されてかなり大きなタングステン酸化膜（ＷＯ３ ）の結晶が見られ、タングステン層がかなり酸化されている。従って、Ｈ２ ガス濃度が５０％の時は、シリコン層のみならず、タングステン層の表面もかなり酸化されており、十分な選択性を有する選択酸化を行うことができないことが確認できた。
図３（Ｂ）に示すように、Ｈ２ ガス濃度が７５％の時は、タングステン層の表面には僅かにタングステンが酸化されて非常に微細なタングステン酸化膜の結晶が散在しているだけである。従って、Ｈ２ ガス濃度が７５％の時は、シリコン層の表面は酸化されているのに対して、タングステン層の表面は非常に僅かに酸化されるだけであって大部分は金属タングステンのまま残り、十分な選択性を有する酸化、すなわち選択酸化を行うことができることが確認できた。
図３（Ｃ）に示すように、Ｈ２ ガス濃度が８５％の時には、タングステン層の表面はほとんど酸化されずに金属タングステンのまま残っている。従って、Ｈ２ ガス濃度が８５％の時は、シリコン層の表面は酸化されているのに対して、タングステン層の表面はほとんど酸化されないので、高い選択性を有する選択酸化を行うことができることが確認できた。
以下の結果より、選択性が十分に高い選択酸化を行うためには、処理ガスの総流量に対するＨ２ ガス濃度を７５％以上に設定して水素リッチな状態にする必要があり、好ましくはＨ２ ガス濃度を８５％以上に設定する必要があることが確認できた。この場合、Ｈ２ ガス濃度の上限は、１００％未満であるが、シリコン層の表面に形成される酸化膜の成膜レート及びスループットを考慮すると、Ｈ２ ガス濃度の実用的な上限は９５％程度である。また上記各Ｈ２ ガス濃度において、バーズビークの発生も何ら見られず、このバーズビークの発生を抑制できることも確認できた。
＜評価３＞
次に、以下に説明する評価３では結晶構造の確認のために、上記したような処理に晒されたタングステン層の内の一部の表面についてＸ線を照射してＸ線回折スペクトルを評価した。図４はタングステン層の表面にＸ線を照射した時に得られたＸ線回折スペクトルを示すグラフである。図中、特性ＡはＨ２ ガス濃度が５０％の場合を示し、特性ＢはＨ２ ガス濃度が８５％の場合を示し、特性Ｃは基準として金属タングステン表面の特性を示している。尚、Ｈ２ ガス濃度が７５％の時の特性の記載は省略している。
図４中において、結合エネルギーが３０〜３５ｅＶ間のピークは［Ｗ−Ｗ］結合（金属状態）を示し、３５〜４０ｅＶ間のピークは［Ｗ−Ｏ］結合（酸化状態）を示しており、両ピーク間の高さの差が大きい程、酸化時の選択性が高いことを意味する。尚、縦軸の輝度に関しては、各特性Ａ〜Ｃ間で上下に位置ずれさせて表している。
図示するように、結合エネルギーが３０〜３５ｅＶの範囲では全ての特性Ａ〜Ｃにおいて、２つの大きなピーク［Ｗ−Ｗ結合］が見られる。これに対して、結合エネルギーが３５〜４０ｅＶの範囲では、特性Ａにおいては２つの小さなピーク［Ｗ−Ｏ結合］が見られるのに対して、特性Ｂ、Ｃにおいてはピークはほとんど見られず、タングステン酸化膜が存在しないことが確認できる。ここで、特性Ａのピーク間の差は”Ａ１”で示し、特性Ｂのピーク間の差は”Ｂ１”で示し、特性Ｃのピーク間の差は”Ｃ１”で示しているが、ピーク間の差Ａ１は小さくて酸化時の選択性が小さいのに対して、ピーク間の差Ｂ１は大きくて基準特性Ｃのピーク間の差Ｃ１と略同じであり、この結果、特性Ｂでは酸化時の選択性が非常に高いことが確認できた。
上記実施例では、ガス噴射ノズル６４、６６としてはガス噴射口が１つしかないノズルを用いたが、これに限定されず、例えば処理容器２２内の長手方向に沿って直線状に設けたガラス管に所定のピッチで複数のガス噴射口を設けるようにした、いわゆる分散型のガス噴射ノズルを用いてもよい。また処理容器２２としては、単管式のものに限定されず、内側チューブと外側チューブとよりなる２重管構造の処理容器を用いてもよい。
また、上記実施例では酸化性ガスとしてＯ２ ガスを用いたが、これに限定されず、Ｎ２ Ｏガス、ＮＯガス、ＮＯ２ ガス等を用いてもよい。また上記実施例では還元性ガスとしてＨ２ ガスを用いたが、これに限定されず、ＮＨ３ ガスやＣＨ４ ガスやＨＣｌガスを用いてもよい。
また、本発明は、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板等にも適用することができる。
本発明方法を実施するための酸化装置の一例を示す構成図である。 プロセス圧力と膜厚（ＳｉＯ２ 膜）との関係を示すグラフである。 ガスの総流量に対してＨ２ ガス濃度を種々変更した時のタングステン層の表面を示す図面代用写真（電子顕微鏡）である。 タングステン層の表面にＸ線を照射した時に得られたＸ線回折スペクトルを示すグラフである。 ポリシリコン・メタル構造のゲート電極の一例を示す断面図である。
符号の説明
２０ 酸化装置
２２ 処理容器
３６ ウエハボート（保持手段）
５６ 加熱手段
６０ 酸化性ガス供給手段
６２ 還元性ガス供給手段
６４ 酸化性ガス噴射ノズル
６６ 還元性ガス噴射ノズル
７６ 制御部
８０ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (6)

  1. 所定の長さを有する真空引き可能になされた処理容器内にシリコン層とタングステン層とが表面に露出している被処理体を複数枚収容し、前記処理容器内に処理ガスを供給して前記被処理体のシリコン層の表面を選択的に酸化するようにした被処理体の酸化方法において、
    前記処理ガスとして酸化性ガスと還元性ガスとを用い、前記両ガスを０．１ｔｏｒｒから０．１５ｔｏｒｒの範囲内の減圧下にてプラズマを用いることなく反応させて酸素活性種と水酸基活性種とを発生させることによって前記シリコン層の表面を酸化するようにしたことを特徴とする被処理体の酸化方法。
  2. 前記両ガスに対する前記還元性ガスの濃度は７５％〜１００％未満であることを特徴とする請求項１記載の被処理体の酸化方法。
  3. 前記酸化時の温度は４５０℃〜９００℃の範囲内であることを特徴とする請求項１又は２記載の被処理体の酸化方法。
  4. 前記酸化性ガスはＯ２ とＮ２ ＯとＮＯとＮＯ２ とＯ３ よりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ とＮＨ３ とＣＨ４ とＨＣｌと重水素よりなる群から選択される１つ以上のガスを含むことを特徴とする請求項１乃至３のいずれか一項に記載の被処理体の酸化方法。
  5. シリコン層とタングステン層とが表面に露出している被処理体を所定のピッチで複数枚支持する保持手段と、
    前記被処理体のシリコン層の表面を選択的に酸化処理するために前記保持手段を収容することができるように所定の長さを有すと共に真空引き可能になされた処理容器と、
    前記被処理体を加熱するための加熱手段と、
    前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、
    前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、
    請求項１乃至４のいずれか一項に記載の被処理体の酸化方法を実施するように装置全体の動作を制御する制御部と、
    を備えたことを特徴とする酸化装置。
  6. シリコン層とタングステン層とが表面に露出している被処理体を所定のピッチで複数枚支持する保持手段と、
    前記被処理体のシリコン層の表面を選択的に酸化処理するために前記保持手段を収容することができるように所定の長さを有すと共に真空引き可能になされた処理容器と、
    前記被処理体を加熱するための加熱手段と、
    前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、
    前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、
    装置全体の動作を制御する制御部とを有する酸化装置を用いて被処理体を酸化するに際して、
    請求項１乃至４のいずれか一項に記載の被処理体の酸化方法を実施するように前記酸化装置を制御する、コンピュータに読み取り可能なプログラムを記憶する記憶媒体。
JP2005009630A 2004-02-25 2005-01-17 被処理体の酸化方法、酸化装置及び記憶媒体 Active JP4706260B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005009630A JP4706260B2 (ja) 2004-02-25 2005-01-17 被処理体の酸化方法、酸化装置及び記憶媒体
TW094102906A TW200540989A (en) 2004-02-25 2005-01-31 Oxidizing method, and oxidizing unit for object to be processed, and storage media thereof
US11/072,416 US20050241578A1 (en) 2004-02-25 2005-02-17 Oxidizing method and oxidizing unit for object to be processed
KR1020050015677A KR100919076B1 (ko) 2004-02-25 2005-02-25 피처리체의 산화 방법 및 산화 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004050514 2004-02-25
JP2004050514 2004-02-25
JP2005009630A JP4706260B2 (ja) 2004-02-25 2005-01-17 被処理体の酸化方法、酸化装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2005277386A JP2005277386A (ja) 2005-10-06
JP4706260B2 true JP4706260B2 (ja) 2011-06-22

Family

ID=35176657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005009630A Active JP4706260B2 (ja) 2004-02-25 2005-01-17 被処理体の酸化方法、酸化装置及び記憶媒体

Country Status (4)

Country Link
US (1) US20050241578A1 (ja)
JP (1) JP4706260B2 (ja)
KR (1) KR100919076B1 (ja)
TW (1) TW200540989A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
US8066894B2 (en) * 2005-03-16 2011-11-29 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
JP4983159B2 (ja) 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
JP5244380B2 (ja) * 2007-12-26 2013-07-24 昭和電工株式会社 磁気記録媒体の製造方法及び磁気記録再生装置
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
JP5595963B2 (ja) * 2011-03-31 2014-09-24 東京エレクトロン株式会社 縦型バッチ式成膜装置
JP6529371B2 (ja) * 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JPH11238702A (ja) * 1997-10-14 1999-08-31 Texas Instr Inc <Ti> 半導体装置製造のための選択的酸化
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2001267551A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2002176052A (ja) * 2000-05-02 2002-06-21 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
JP2002231675A (ja) * 2001-02-02 2002-08-16 Tokyo Electron Ltd 被処理体の処理方法及び処理装置
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2004039990A (ja) * 2002-07-05 2004-02-05 Tokyo Electron Ltd 被処理体の酸化方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214496A (en) * 1982-11-04 1993-05-25 Hitachi, Ltd. Semiconductor memory
US5204140A (en) * 1986-03-24 1993-04-20 Ensci, Inc. Process for coating a substrate with tin oxide
US5603983A (en) * 1986-03-24 1997-02-18 Ensci Inc Process for the production of conductive and magnetic transitin metal oxide coated three dimensional substrates
JP3277043B2 (ja) * 1993-09-22 2002-04-22 株式会社東芝 半導体装置の製造方法
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
JP2636796B2 (ja) * 1995-05-24 1997-07-30 日本電気株式会社 半導体装置の製造方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11260759A (ja) * 1998-03-12 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US6835672B1 (en) * 1998-10-15 2004-12-28 Texas Instruments Incorporated Selective oxidation for semiconductor device fabrication
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
JP4345410B2 (ja) * 2003-08-29 2009-10-14 東京エレクトロン株式会社 酸化方法
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JPH11238702A (ja) * 1997-10-14 1999-08-31 Texas Instr Inc <Ti> 半導体装置製造のための選択的酸化
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2001267551A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2002176052A (ja) * 2000-05-02 2002-06-21 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
JP2002231675A (ja) * 2001-02-02 2002-08-16 Tokyo Electron Ltd 被処理体の処理方法及び処理装置
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2004039990A (ja) * 2002-07-05 2004-02-05 Tokyo Electron Ltd 被処理体の酸化方法

Also Published As

Publication number Publication date
TW200540989A (en) 2005-12-16
JP2005277386A (ja) 2005-10-06
KR20060042203A (ko) 2006-05-12
US20050241578A1 (en) 2005-11-03
TWI353636B (ja) 2011-12-01
KR100919076B1 (ko) 2009-09-28

Similar Documents

Publication Publication Date Title
JP4706260B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
US8546271B2 (en) Method of improving oxide growth rate of selective oxidation processes
JP5211464B2 (ja) 被処理体の酸化装置
KR101434345B1 (ko) 성막 방법 및 성막 장치
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP4953542B2 (ja) シリコン／金属複合膜堆積物を選択的に酸化するための方法
JP5467620B2 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法およびプログラム
JP3965167B2 (ja) 熱処理方法及び熱処理装置
US20220157628A1 (en) Substrate processing apparatus, substrate suppport and method of manufacturing semiconductor device
JP3578155B2 (ja) 被処理体の酸化方法
JP4238812B2 (ja) 被処理体の酸化装置
JP4386132B2 (ja) 被処理体の処理方法及び処理装置
TWI387000B (zh) 被處理體之氧化方法及氧化裝置
JP2013197421A (ja) 基板処理装置
JP2013197207A (ja) 基板処理装置
JP5921181B2 (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
JP2013197208A (ja) 基板処理装置、基板処理方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

R150 Certificate of patent or registration of utility model

Ref document number: 4706260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250