KR100919076B1 - 피처리체의 산화 방법 및 산화 장치 - Google Patents

피처리체의 산화 방법 및 산화 장치

Info

Publication number
KR100919076B1
KR100919076B1 KR1020050015677A KR20050015677A KR100919076B1 KR 100919076 B1 KR100919076 B1 KR 100919076B1 KR 1020050015677 A KR1020050015677 A KR 1020050015677A KR 20050015677 A KR20050015677 A KR 20050015677A KR 100919076 B1 KR100919076 B1 KR 100919076B1
Authority
KR
South Korea
Prior art keywords
gas
silicon layer
oxidation
active species
oxidizing
Prior art date
Application number
KR1020050015677A
Other languages
English (en)
Other versions
KR20060042203A (ko
Inventor
기미야 아오끼
게이스께 스즈끼
도시유끼 이께우찌
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060042203A publication Critical patent/KR20060042203A/ko
Application granted granted Critical
Publication of KR100919076B1 publication Critical patent/KR100919076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 과제는 프로세스 온도를 고온화하는 일 없이, 텅스텐층의 산화를 억제하면서 실리콘층의 표면을 선택적으로 또한 효율적으로 산화하는 것이 가능한 피처리체의 산화 방법을 제공하는 데 있다.
소정의 길이를 갖는 진공화 가능하게 이루어진 처리 용기(22) 내에 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체(W)를 복수매 수용하고, 상기 처리 용기 내에 처리 가스를 공급하여 상기 피처리체의 실리콘층의 표면을 선택적으로 산화하도록 한 피처리체의 산화 방법에 있어서, 상기 처리 가스로서 산화성 가스와 환원성 가스를 이용하고, 상기 양 가스를 감압 하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킴으로써 상기 실리콘층의 표면을 산화한다. 이에 의해, 프로세스 온도를 고온화하는 일 없이, 텅스텐층의 산화를 억제하면서 실리콘층의 표면을 선택적으로 또한 효율적으로 산화한다.

Description

피처리체의 산화 방법 및 산화 장치 {OXIDIZATION METHOD AND OXIDIZATION APPARATUS FOR OBJECT TO BE PROCESSED}
본 발명은 반도체 웨이퍼 등의 피처리체의 표면에 대해 산화 처리를 실시하는 피처리체의 산화 방법 및 산화 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대해 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종 처리가 행해진다. 상기 각종 처리 중에서, 예를 들어 산화 처리를 예로 들면, 이 산화 처리는 단일 결정 혹은 폴리실리콘막의 표면 등을 산화하는 경우, 금속막을 산화 처리하는 경우 등이 알려져 있고, 특히 게이트 산화막이나 캐패시터 등의 절연막을 형성할 때에 주로 이용된다.
또한 상기한 바와 같은 산화 처리는 게이트 전극의 형성시에 폴리실리콘층이 받은 플라즈마에 의한 손상 등을 복구하기 위한 복구 처리를 행할 때에도 이용된다. 구체적으로는, 종래에 있어서는 게이트 전극으로서 게이트 산화막 상에 불순물이 도핑된 폴리실리콘으로 이루어지는 실리콘층과 텅스텐 실리사이드층(WSi)의 적층 구조를 채용하는 경우가 있었지만, 또 다른 저저항화를 목표로 하여 게이트 전극으로서 불순물이 도핑된 폴리실리콘으로 이루어지는 실리콘층과 금속층(금속층)의 적층 구조를 채용하도록 되어 왔다. 도5는 이와 같은 폴리실리콘 및 금속 구조의 게이트 전극의 일례를 나타내는 단면도이다. 도5의 (a) 중에 있어서, 예를 들어 단일 결정의 실리콘 기판으로 이루어지는 피처리체(W)의 표면에 게이트 산화막(2)이 형성되어 있고, 이 게이트 산화막(2) 상에 불순물이 도핑된 폴리실리콘으로 이루어지는 실리콘층(4)과, 예를 들어 WN(질화 텅스텐)층으로 이루어지는 배리어 금속층(6)과, 금속층인 텅스텐층(8)을 차례로 적층하여 게이트 전극(10)을 형성하고 있다. 또, 상기 배리어 금속층은 Si 원자의 확산을 방지하기 위한 기능을 갖는다.
그런데, 이와 같은 구조의 게이트 전극(10)에 있어서 상기 텅스텐층(8)을 패턴화할 때에 플라즈마 에칭 처리가 행해지지만, 이 플라즈마 에칭 처리시에 실리콘층(4)의 노출되어 있는 표면이 플라즈마에 의한 손상을 받으므로, 이 손상을 복구하기 위해 게이트 전극(10)의 형성 후에 상술한 바와 같이 산화 처리가 행해진다.
이 때의 산화 처리는 도5의 (b)에 도시한 바와 같이 실리콘층(4)을 복구하면서, 이 측면의 노출면에 SiO2막으로 이루어지는 측벽층(12)을 형성하는 것을 목적으로 하여 행하는 것이지만, 이 산화 처리시에는 텅스텐층(8)이 산화하면 이 저항이 커져 버리므로, 이 산화하기 쉬운 텅스텐층의 표면의 산화를 억제하면서 실리콘층(4)의 노출면만을 선택적으로 산화할 필요가 있다. 이로 인해, 이 산화 처리 방법으로서는, 예를 들어 수소(H2)가 풍부한 분위기화에 있어서 수증기를 이용하여 산화하는 수증기 산화를 이용하는 것이 주류였다(예를 들어 문헌 1). 이 선택적인 산화 처리의 메커니즘에 관해서는 다음과 같이 생각된다. 즉 텅스텐층의 표면은, 일단은 수증기에 의해 산화되어 산화면이 되지만, 이 산화면은 풍부한 상태로 되어 있는 H2 가스에 의해 환원되어 텅스텐으로 복귀하는 데 반해, 실리콘층(4)의 표면은 산화됨으로써 형성되는 SiO2막[측벽층(12)] 중 산소의 결합력은 강하므로 환원되지 않고 그대로 남아, 결과적으로 선택 산화가 행해진다.
[문헌 1] JP 4-018727 A
그런데, 상기한 바와 같은 산화 처리 방법에서는 텅스텐층(8) 표면의 산화를 가능한 한 억제할 필요때문에 산화력이 약해져 있고, 게다가 프로세스 온도는 낮아, 예를 들어 850 ℃ 정도이므로, 도5의 (b)에 도시한 바와 같이 게이트 산화막(2)과 실리콘층(4)의 경계 부분의 주변부가 산화되어, 이른바 버드 비크(bird's beak)(14)가 형성되어 버리는 문제가 있었다.
이 버드 비크(14)의 발생을 억제하기 위해 프로세스 온도를 올려 예를 들어 900 내지 950 ℃ 정도로 설정함으로써 산화력을 강하게 하는 것도 생각할 수 있지만, 이 경우에는 고온을 위해 실리콘층(4) 중에 도핑되어 있는 불순물이 확산되어 불순물 농도의 분포가 변동해 버리거나, 혹은 WN막으로 이루어지는 배리어 금속층(6)을 설치해도 실리콘 원자가 확산되어 텅스텐층(8)이 실리콘과 결합하여 실리사이드화되고, 이 게이트 전극(10)의 저항을 증대시켜 버리므로 채용할 수 없다.
본 발명은 이상과 같은 문제점에 착안하여, 이룰 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은 프로세스 온도를 고온화하지 않고, 텅스텐층의 산화를 억제하면서 실리콘층의 표면을 선택적으로 또한 효율적으로 산화하는 것이 가능한 피처리체의 산화 방법 및 산화 장치를 제공하는 데 있다.
본 발명자는 실리콘층과 텅스텐층의 선택 산화에 대해 예의 연구한 결과, 산소 활성종과 수산기 활성종을 이용한 저압의 산화 처리를 행하고, 또한 이 때에 환원성 가스인 수소 가스의 농도를 최적화함으로써 선택 산화가 가능해지고, 게다가 버드 비크의 발생도 억제할 수 있다는 지견을 얻음으로써 본 발명에 이른 것이다.
청구항 1에 관한 발명은, 소정의 길이를 갖는 진공화 가능하게 이루어진 처리 용기 내에 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체를 복수매 수용하고, 상기 처리 용기 내에 처리 가스를 공급하여 상기 피처리체의 실리콘층 표면을 선택적으로 산화하도록 한 피처리체의 산화 방법에 있어서, 상기 처리 가스로서 산화성 가스와 환원성 가스를 이용하여 상기 양 가스를 감압 하에서 반응시켜서 산소 활성종과 수산기 활성종을 발생시킴으로써 상기 실리콘층의 표면을 산화하도록 한 것을 특징으로 하는 피처리체의 산화 방법이다.
이와 같이, 산화성 가스와 환원성 가스를 이용하여 양 가스를 감압 하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시켜 산화 처리를 행하도록 하였으므로, 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체에 대해 실리콘층의 표면을 선택적으로, 또한 효율적으로 산화할 수 있고, 게다가 버드 비크 등의 불량 부위가 발생하는 것을 대폭으로 억제할 수 있다.
이 경우, 예를 들어 청구항 2에 규정하는 바와 같이, 상기 산화시의 프로세스 압력은 466 Pa(3.5 torr) 이하이다.
또한 예를 들어 청구항 3에 규정하는 바와 같이, 상기 양 가스에 대한 상기 환원성 가스의 농도는 75 ％ 내지 100 ％ 미만이다.
또한 예를 들어 청구항 4에 규정하는 바와 같이, 상기 산화시의 온도는 450 ℃ 내지 900 ℃의 범위 내이다.
또한 예를 들어 청구항 5에 규정하는 바와 같이, 상기 산화성 가스는 O2와 N2O와 NO와 NO2와 O3으로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 포함하고, 상기 환원성 가스는 H2와 NH3과 CH4와 HCl과 중수소로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 포함한다.
청구항 6에 규정하는 발명은, 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체를 소정의 피치로 복수매 지지하는 보유 지지 수단과, 상기 피처리체의 실리콘층 표면을 선택적으로 산화 처리하기 위해 상기 보유 지지 수단을 수용할 수 있도록 소정의 길이를 갖는 동시에 진공화 가능하게 이루어진 처리 용기와, 상기 피처리체를 가열하기 위한 가열 수단과, 상기 처리 용기 내로 산화성 가스를 공급하는 산화성 가스 공급 수단과, 상기 처리 용기 내로 환원성 가스를 공급하는 환원성 가스 공급 수단과, 상기 처리 용기 내에 산소 활성종과 수산기 활성종이 발생하도록 상기 산화성 가스와 환원성 가스 각각의 유량을 제어하는 제어부를 구비한 것을 특징으로 하는 산화 장치이다.
청구항 7에 관한 발명은, 소정의 길이를 갖는 진공화 가능하게 이루어진 처리 용기 내에 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체를 복수매 수용하고, 상기 처리 용기 내에 처리 가스를 공급하여 상기 피처리체의 실리콘층 표면을 선택적으로 산화하도록 한 산화 장치를 이용하여 피처리체를 산화할 때에, 상기 처리 가스로서 산화성 가스와 환원성 가스를 이용하여 상기 양 가스를 감압 하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킴으로써 상기 실리콘층의 표면을 산화하도록 상기 산화 장치를 제어하는 프로그램을 기억하는 기억 매체이다.
이하에 본 발명에 관한 피처리체의 산화 방법 및 산화 장치의 일 실시예를 첨부 도면을 기초로 하여 상세하게 서술한다.
도1은 본 발명의 방법을 실시하기 위한 산화 장치의 일례를 나타내는 구성도이다. 우선 이 산화 장치에 대해 설명한다. 도시한 바와 같이, 이 산화 장치(20)는 하단부가 개방되어 상하 방향으로 소정의 길이를 갖고 원통체 형상으로 이루어진 수직형의 처리 용기(22)를 갖고 있다. 이 처리 용기(22)는 예를 들어 내열성이 높은 석영을 이용할 수 있다.
이 처리 용기(22)의 천정부에는 개구된 배기구(24)가 설치되는 동시에, 이 배기구(24)에 예를 들어 직각으로 횡방향으로 굴곡된 배기 라인(26)이 연속 설치되어 있다. 그리고, 이 배기 라인(26)에는 도중에 압력 제어 밸브(28)나 진공 펌프(30) 등이 개재 설치된 진공 배기 시스템(32)이 접속되어 있고, 상기 처리 용기(22) 내의 분위기를 진공화하여 배기할 수 있게 되어 있다.
상기 처리 용기(22)의 하단부는, 예를 들어 스테인레스 스틸제의 통부재 형상 매니폴드(34)에 의해 지지되어 있고, 이 매니폴드(34)의 하방보다 다수매의 피처리체로서의 반도체 웨이퍼(W)를 다단으로 소정의 피치에 적재한 보유 지지 수단으로서의 석영제의 웨이퍼 보트(36)가 승강 가능하게 삽입 분리 가능하게 이루어져 있다. 상기 처리 용기(22)의 하단부와 상기 매니폴드(34)의 상단부 사이에는 O링 등의 밀봉 부재(38)가 개재되어, 이 부분의 기밀성을 유지하고 있다. 본 실시예의 경우에 있어서, 이 웨이퍼 보트(36)에는 예를 들어 25 내지 100매 정도의 직경이 300 ㎜인 웨이퍼(W)를 대략 등피치로 다단으로 지지할 수 있게 되어 있다.
이 웨이퍼 보트(36)는 석영제의 보온통(40)을 거쳐서 테이블(42) 상에 적재되어 있고, 이 테이블(42)은 매니폴드(34)의 하단부 개구부를 개폐하는 덮개부(44)를 관통하는 회전축(46)의 상단부에 지지된다. 그리고, 이 회전축(46)의 관통부에는, 예를 들어 자성 유체 밀봉부(48)가 개재 설치되고, 이 회전축(46)을 기밀하게 밀봉하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(44)의 주변부와 매니폴드(34)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(50)가 개재 설치되어 있어 처리 용기(22) 내의 기밀성을 보유 지지하고 있다.
상기한 회전축(46)은, 예를 들어 보트 엘리베이터 등의 승강 기구(52)에 지지된 아암(54)의 선단부에 부착되어 있고, 웨이퍼 보트(36) 및 덮개부(44) 등을 일체적으로 승강할 수 있도록 되어 있다. 또, 상기 테이블(42)을 상기 덮개부(44)측에 고정하여 설치하고, 웨이퍼 보트(36)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
상기 처리 용기(22)의 측부에는 이를 둘러싸도록 하고 있던 예를 들어 일본 특허 공개 제2003-209063호 공보에 기재된 바와 같은 카본 와이어제의 히터로 이루어지는 가열 수단(56)이 마련되어 있고, 이 내측에 위치하는 처리 용기(22) 및 이 중 상기 반도체 웨이퍼(W)를 가열할 수 있도록 되어 있다. 이 카본 와이어 히터는 청정한 프로세스를 실현할 수 있고, 또한 승강온 특성이 우수하다. 또한 이 가열 수단(56)의 외주에는 단열재(58)가 설치되어 있어, 이 열적 안정성을 확보하도록 되어 있다. 그리고, 상기 매니폴드(34)에는 각종 처리 가스 등을 이 처리 용기(22) 내로 도입하여 공급하기 위한 각종 가스 공급 수단이 마련되어 있다.
구체적으로는, 이 매니폴드(34)에는 상기 처리 용기(22) 내로 산화성 가스를 공급하는 산화성 가스 공급 수단(60)과, 처리 용기(22) 내로 환원성 가스를 공급하는 환원성 가스 공급 수단(62)이 각각 마련되어 있다. 상기 산화성 가스 공급 수단(60)과 환원성 가스 공급 수단(62)은 상기 매니폴드(34)의 측벽을 관통시켜 그 선단부를 처리 용기(22) 내의 일단부측인 하부에 삽입하여 마주 보게 하여 설치한 산화성 가스 분사 노즐(64) 및 환원성 가스 분사 노즐(66)을 각각 갖고 있다. 그리고, 각 분사 노즐(64, 66)로부터 연장되는 가스 통로(68, 70)의 도중에는 매스플로우 컨트롤러와 같은 유량 제어기(72, 74)가 각각 개재 설치되어 있고, 마이크로 컴퓨터 등으로 이루어지는 제어부(76)에 의해 상기 각 유량 제어기(72, 74)를 각각 제어하여 각 가스 유량을 제어하여 상기 양 가스의 반응에 의해 산소 활성종과 수산기 활성종을 발생할 수 있도록 되어 있다.
또한, 이 제어부(76)는, 이 산화 장치(20)의 전체의 동작도 제어하는 것이며, 후술하는 이 산화 장치(20)의 동작은 이 제어부(76)로부터의 지령에 의해 행해진다. 또한, 이 제어부(76)는 이 제어 동작을 행하기 위한 프로그램이 미리 기억되어 있는 플로피 디스크나 플래시 메모리 등의 기억 매체(80)를 갖는 것이다. 여기서는 일례로서 산화성 가스로서는 O2 가스가 이용되고, 환원성 가스로서는 H2 가스가 이용되어 있다. 또한, 도시되어 있지 않지만, 필요에 따라서 N2 가스 등의 불활성 가스를 공급하는 불활성 가스 공급 수단도 마련되어 있다.
다음에, 이상과 같이 구성된 산화 장치(20)를 이용하여 행해지는 산화 방법에 대해 설명한다.
우선, 예를 들어 실리콘 웨이퍼로 이루어지는 반도체 웨이퍼(W)가 언로드 상태에서 산화 장치(20)가 대기 상태시에는, 처리 용기(22)는 프로세스 온도보다 낮은 온도로 유지되어 있고, 상온의 다수매, 예를 들어 50매의 웨이퍼(W)가 적재된 상태의 웨이퍼 보트(36)를 고온벽 상태로 이루어진 처리 용기(22) 내에 그 하방으로부터 상승시켜 로드하고, 덮개부(44)로 매니폴드(34)의 하단부 개구부를 폐쇄함으로써 처리 용기(22) 내를 밀폐한다. 이 반도체 웨이퍼(W)의 표면에는, 예를 들어 상술한 바와 같이 도5의 (a)에 도시된 바와 같은 실리콘층(4)과 텅스텐층(8)에 의해 주로 형성된 게이트 전극(10)이 형성되어 있고, 실리콘층(4)의 표면과 텅스텐층(8)의 표면이 모두 노출되어 있다. 또, 실리콘층이라 함은 실리콘 기판의 표면 자체도 포함하는 것으로 한다.
그리고, 처리 용기(22) 내를 진공화하여 소정의 프로세스 압력으로 유지하는 동시에, 가열 수단(56)에의 공급 전력을 증가시킴으로써 웨이퍼 온도를 상승시켜 산화 처리용 프로세스 온도까지 승온하여 안정시키고, 그 후 산화 처리 공정을 행하는 데 필요해지는 소정의 처리 가스, 즉 여기서는 O2 가스와 H2 가스를 유량 제어하면서 각 가스 공급 수단(60, 62)의 산화성 가스 분사 노즐(64, 66)로부터 각각 처리 용기(22) 내로 공급한다.
이 양 가스는 처리 용기(22) 내를 상승하면서 진공 분위기 하에서 반응하여 수산기 활성종과 산소 활성종이 발생하고, 이 분위기가 회전하고 있는 웨이퍼 보트(36)에 수용되어 있는 웨이퍼(W)와 접촉하여 웨이퍼 표면에 대해 선택적으로 산화 처리가 실시되게 된다. 즉, 실리콘층(4)의 표면이 산화되어 여기에는 두껍게 SiO2의 산화막이 형성되고, 텅스텐층(8)의 표면은 거의 산화되지 않고서는 막이 형성되지 않는다. 그리고, 이 처리 가스, 혹은 반응에 의해 생성된 가스는 처리 용기(22)의 천정부의 배기구(24)로부터 시스템 밖으로 배기되게 된다.
이 때의 가스 유량은 H2 가스와 O2 가스의 총유량이, 예를 들어 2000 내지 4000 sccm의 범위 내에서 예를 들어 2000 sccm이고, 이 가스의 총유량에 대한 H2 가스의 농도는 75 내지 100 ％ 미만이다. 여기서 후술하는 바와 같이, H2 가스 농도가 75 ％보다도 낮으면, 실리콘층(4)의 표면이 산화될 뿐만 아니라, 텅스텐층(8)의 표면도 산화되어 그 상태로 그대로 남아 충분한 선택 산화 처리를 행할 수 없다. 또한 H2 가스 농도가 100 ％인 경우에는 실리콘층(4)의 표면을 산화할 수 없다.
상기 산화 처리의 구체적인 흐름은 일본 특허 공개 제2002-176052호 공보에서도 개시되어 있는 바와 같이, 처리 용기(22) 내로 따로따로 도입된 O2 가스와 H2 가스는 고온벽 상태가 된 처리 용기(22) 내를 상승하면서 웨이퍼(W)의 바로 부근에서 수소의 연소 반응을 거쳐서 산소 활성종(O*)과 수산기 활성종(OH*)을 주체로 하는 분위기가 형성되고, 이들 활성종에 의해 웨이퍼(W)의 실리콘층(4)의 표면이 산화되어 SiO2막이 형성된다. 또한 텅스텐층(8)의 표면은 산화되어도 H2 가스에 의해 바로 환원되어 금속 상태로 남고, 결과적으로 선택 산화가 행해져 도5의 (b)에 도시한 바와 같이 실리콘층(8)의 측면에 측벽층(12)이 형성되는 동시에 실리콘층(8)의 플라즈마 손상이 복구된다.
이 때의 프로세스 조건은 웨이퍼 온도가 450 내지 900 ℃인 범위 내에서, 예를 들어 850 ℃, 압력은 466 Pa(3.5 torr) 이하로, 예를 들어 46.6 Pa(0.35 torr)이다. 또한, 처리 시간은 형성해야 할 막두께에도 의하지만 예를 들어 10 내지 30분 정도이다. 또한 프로세스 온도가 450 ℃보다도 낮으면, 상기한 활성종(래디컬)이 충분히 발생하지 않고, 또한 프로세스 온도가 900 ℃보다도 높으면, 텅스텐층(8)이 실리콘 원자와 반응하여 실리사이드화되어 버린다. 또한 프로세스 압력이 466 Pa(3.5 torr)보다도 크면, 상기한 활성종이 충분히 발생하지 않게 되어 버린다. 이 때의 프로세스 압력은 133 Pa(1 torr) 이하가 바람직하다.
여기서 상기한 활성종의 형성 과정은 다음과 같이 생각할 수 있다. 즉, 감압 분위기 하에서 수소와 산소를 따로따로 고온벽 상태의 처리 용기(22) 내로 도입함으로써, 웨이퍼(W)의 바로 부근에서 이하와 같은 수소의 연소 반응이 진행된다고 생각할 수 있다. 또, 하기의 식 중에 있어서 *표를 붙인 화학 기호는 그 활성종을 나타낸다.
H2 ＋ O2 → H* ＋ HO2
O2 ＋ H* → OH* ＋ O*
H2 ＋ O* → H* ＋ OH*
H2 ＋ OH* → H* ＋ H2O
이와 같이, H2 및 O2를 개별적으로 처리 용기(22) 내로 도입하면, 수소의 연소 반응 과정 중에 있어서 O*(산소 활성종)과 OH*(수산기 활성종)과 H2O(수증기)가 발생하고, 이들에 의해 웨이퍼의 실리콘층(4) 표면이 산화되어 SiO2막이 상술한 바와 같이 선택적으로 형성된다. 이 때, 특히 상기 O*와 OH*의 양 활성종이 크게 작용하는 것이라 생각할 수 있다.
다음에, 실리콘층과 텅스텐층이 표면에 노출되어 있는 실리콘 기판의 웨이퍼에 대해 실제로 선택 산화 처리를 실시하여, 그 때의 프로세스 압력이나 수소 가스 농도 등의 평가를 행하였으므로, 그 평가 결과에 대해 설명한다.
<평가 1>
우선, 평가 1로서 텅스텐층의 표면과 실리콘층의 표면에 대한 산화에 선택성을 갖게 하기 위한 조건을 발견하기 위해, 막두께(성막률)에 대한 프로세스 압력의 의존성을 검토하고, 아울러 선택성에 대한 산화종의 의존성에 대해 평가를 행하였다.
도2는 프로세스 압력과 막두께(SiO2막)의 관계를 나타내는 그래프이다. 여기서는, 후술하는 바와 같이 산화시에 높은 선택성을 유지할 수 있는 경우가 있는 H2 가스 농도 90 ％의 조건하에서 프로세스 압력을 20 Pa(0.15 torr) 내지 10108 Pa(76 torr)의 범위에서 변화시켰을 때의 막두께를 구하고 있다. 이 때의 프로세스 온도는 850 ℃, 프로세스 시간은 20분이다. 처리 가스에 관해서는, H2 가스 유량은 1800 sccm, O2 가스 유량은 200 sccm이고, 총유량은 2000 sccm이다.
도2로부터 명백한 바와 같이 프로세스시의 압력을 10108 Pa(76 torr)보다 낮게 함에 따라서 산화력이 저하되어 가므로, 형성되는 SiO2막의 막두께도 점차로 작아지고 있다. 그리고, 프로세스 압력이 1333 Pa(1O torr) 이하가 되면 막두께의 저하의 정도도 점차로 느슨해지고 있고, 133 Pa(1 torr) 이하에서는 반대로 막두께가 증가로 바뀌고, 게다가 급격히 증가하고 있다.
상기한 바와 같은 특성이 되는 이유는, 프로세스 압력이 133 Pa(1 torr)보다도 큰 영역에서는 실리콘층의 산화에 기여하는 산화종이 수증기이며 수증기가 지배적인 분위기로 되어 있지만, 프로세스 압력이 133 Pa(1 torr) 이하가 되면 산소 활성종과 수산기 활성종이 급격히 발생하여 이들 활성종이 지배적인 분위기가 되어 산화종이 되고, 실리콘층의 산화에 기여하기 때문이다. 이와 같이, 양 활성종이 산화종이 되어 실리콘층을 산화하므로, 프로세스 압력이 133 Pa(1 torr)보다도 작음에도 불구하고, 막두께가 급격히 증가하게 된다.
여기서 막두께만을 고려하면, 산화종이 수증기인 경우든 산소나 수산기의 활성종인 경우든 모두 양호한 것처럼 생각되지만, 상기 처리를 행하였을 때의 텅스텐층 표면의 파티클을 측정하면, 수증기를 주체로 하는 분위기 속에서의 산화 처리는 바람직하지 않고, 주로 산소나 수산기의 활성종을 산화종으로 하는 분위기 속에서 산화 처리할 필요가 있다는 것을 알 수 있다. 즉, 상기 도2에 나타내는 처리를 행하였을 때의 텅스텐층 표면의 파티클수를 카운트하여 측정한 결과, 프로세스 압력이 20 Pa(0.15 torr)일 때에는 0.244개/㎠, 프로세스 압력이 466 Pa(3.5 torr)일 때에는 0.318개/㎠, 프로세스 압력이 1013 Pa(7.6 torr)일 때에는 67.7개/㎠였다. 여기서 텅스텐층의 표면이 산화되거나, 혹은 결정화되면 그 부분은 파티클로서 카운트된다. 즉, 파티클수를 선택 산화성 유무의 판단 기준으로서 이용할 수 있게 된다. 따라서, 상기한 파티클수의 측정 결과, 프로세스 압력이 1013 Pa(7.6 torr)일 때에는 파티클수가 지나치게 많아지므로, 바꾸어 말하면 실리콘층의 표면이 상당히 산화되어 있으므로, 이 프로세스 압력에서는 필요로 하는 선택 산화 처리를 행할 수 없다.
이에 대해, 프로세스 압력이 466 Pa(3.5 torr) 이하에서는 파티클수가 상당히 작으므로, 바꾸어 말하면 텅스텐층의 표면은 거의 산화되어 있지 않으므로 프로세스 압력이 466 Pa(3.5 torr) 이하에서 충분한 선택성을 갖는 선택 산화 처리를 행할 수 있는 것을 확인할 수 있었다. 이 경우, 도2에 나타내는 그래프로부터 산소 활성종이나 수산기 활성종에 의한 산화가 지배적이 되는 133 Pa(1 torr) 이하로 프로세스 압력을 설정하는 것이 특히 바람직한 것을 알 수 있다. 또, 프로세스 압력의 하한은 처리량의 하한치를 고려하면 13.3 Pa(0.1 torr) 정도이다.
다음에, 평가 2로서, 텅스텐층의 표면과 실리콘층의 표면에 대한 산화에 선택성을 갖게 하는 조건을 좁히기 위해, O2 가스와 H2 가스의 총유량에 대한 H2 가스의 농도와 선택성의 관계를 평가하였다.
도3은 가스의 총유량에 대해 H2 가스 농도를 다양하게 변경하였을 때의 텅스텐층의 표면을 나타내는 도면 대용 사진(전자 현미경)이다. 또, 도3 중에는 결정 상태의 개략도가 병기되어 있다.
여기서는 O2 가스와 H2 가스의 총유량을 2000 sccm으로 고정하고, H2 가스 농도를 50 ％, 75 ％ 및 85 ％로 변화시키고 있다. 프로세스 조건은 프로세스 온도가 850℃, 프로세스 압력이 상기 평가 1에서 특정된 압력 범위 내의 특정치인 47 Pa(0.35 torr), 프로세스 시간은 각각 20분이다.
우선, 상기 각 H2 가스 농도에 있어서, 실리콘층의 표면은 충분히 큰 성막률로 SiO2막이 산화에 의해 형성되어 있었다. 이에 대해, 도3의 (a)에 도시한 바와 같이 H2 가스 농도가 50 ％일 때에는 텅스텐층의 표면에는 텅스텐이 산화되어 상당히 큰 텅스텐 산화막(WO3)의 결정을 볼 수 있고, 텅스텐층이 상당히 산화되어 있다. 따라서, H2 가스 농도가 50 ％일 때에는 실리콘층 뿐만 아니라, 텅스텐층의 표면도 상당히 산화되어 있고, 충분한 선택성을 갖는 선택 산화를 행할 수 없는 것을 확인할 수 있었다.
도3의 (b)에 도시한 바와 같이 H2 가스 농도가 75 ％일 때에는, 텅스텐층의 표면에는 약간 텅스텐이 산화되어 매우 미세한 텅스텐 산화막의 결정이 산재하고 있을 뿐이다. 따라서, H2 가스 농도가 75 ％일 때에는 실리콘층의 표면은 산화되어 있는 데 반해, 텅스텐층의 표면은 매우 조금 산화될 뿐이며, 대부분은 금속 텅스텐 상태로 남아, 충분한 선택성을 갖는 산화, 즉 선택 산화를 행할 수 있는 것을 확인할 수 있었다.
도3의 (c)에 도시한 바와 같이 H2 가스 농도가 85 ％일 때에는, 텅스텐층의 표면은 거의 산화되지 않고 금속 텅스텐 상태로 남아 있다. 따라서, H2 가스 농도가 85％일 때에는 실리콘층의 표면은 산화되고 있는 데 반해, 텅스텐층의 표면은 거의 산화되지 않으므로 높은 선택성을 갖는 선택 산화를 행할 수 있는 것을 확인할 수 있었다.
이하의 결과로부터, 선택성이 충분히 높은 선택 산화를 행하기 위해서는, 처리 가스의 총유량에 대한 H2 가스 농도를 75 ％ 이상으로 설정하여 수소 풍부한 상태로 할 필요가 있고, 바람직하게는 H2 가스 농도를 85 ％ 이상으로 설정할 필요가 있는 것을 확인할 수 있었다. 이 경우, H2 가스 농도의 상한은 100 ％ 미만이지만, 실리콘층의 표면에 형성되는 산화막의 성막률 및 처리량을 고려하면 H2 가스 농도의 실용적인 상한은 95 ％ 정도이다. 또한 상기 각 H2 가스 농도에 있어서, 버드 비크의 발생도 전혀 보이지 않아, 이 버드 비크의 발생을 억제할 수 있는 것도 확인할 수 있었다.
<평가 3>
다음에, 이하에 설명하는 평가 3에서는 결정 구조의 확인을 위해 상기한 바와 같은 처리에 노출시킨 텅스텐층 내의 일부 표면에 대해 X선을 조사하여 X선 회절 스펙트럼을 평가하였다. 도4는 텅스텐층의 표면에 X선을 조사하였을 때에 얻게 된 X선 회절 스펙트럼을 나타내는 그래프이다. 도면 중, 특성 A는 H2 가스 농도가 50 ％인 경우를 나타내고, 특성 B는 H2 가스 농도가 85 ％인 경우를 나타내고, 특성 C는 기준으로서 금속 텅스텐 표면의 특성을 나타내고 있다. 또, H2 가스 농도가 75 ％일 때의 특성의 기재는 생략하고 있다.
도4 중에 있어서, 결합 에너지가 30 내지 35 eV 사이의 피크는 [W-W] 결합(금속 상태)을 나타내고, 35 내지 40 eV 사이의 피크는 [W-O] 결합(산화 상태)을 나타내고 있고, 양 피크 사이의 높이의 차가 클수록 산화시의 선택성이 높은 것을 의미한다. 또, 종축의 휘도에 관해서는, 각 특성 A 내지 C 사이에서 상하로 위치 어긋나게 하여 나타내고 있다.
도시한 바와 같이, 결합 에너지가 30 내지 35 eV인 범위에서는 모든 특성 A 내지 C에 있어서 2개의 큰 피크[W-W 결합]를 볼 수 있다. 이에 대해, 결합 에너지가 35 내지 40 eV인 범위에서는, 특성 A에 있어서는 2개의 작은 피크 [W-O 결합]을 볼 수 있는 데 반해, 특성 B, C에 있어서는 피크는 거의 볼 수 없어 텅스텐 산화막이 존재하지 않는 것을 확인할 수 있다. 여기서, 특성 A의 피크 사이의 차는 "A1"로 나타내고, 특성 B의 피크 사이의 차는 "B1"로 나타내고, 특성 C의 피크 사이의 차는 "C1"로 나타내고 있지만, 피크 사이의 차(A1)는 작아서 산화시의 선택성이 작은 데 반해, 피크 사이의 차(B1)는 커서 기준 특성 C의 피크 사이의 차(C1)와 대략 동일하며, 이 결과 특성 B에서는 산화시의 선택성이 매우 높은 것을 확인할 수 있었다.
상기 실시예에서는, 가스 분사 노즐(64, 66)로서는 가스 분사구가 하나밖에 없는 노즐을 이용하였지만, 이에 한정되지 않고, 예를 들어 처리 용기(22) 내의 길이 방향에 따라서 직선 형상으로 설치한 유리관에 소정의 피치로 복수의 가스 분사구를 마련하도록 한, 이른바 분산형의 가스 분사 노즐을 이용해도 좋다. 또한 처리 용기(22)로서는, 단일관식인 것에 한정되지 않고, 내측 튜브와 외측 튜브로 이루어지는 2중관 구조의 처리 용기를 이용해도 좋다.
또한, 상기 실시예에서는 산화성 가스로서 O2 가스를 이용하였지만, 이에 한정되지 않고, N2O 가스, NO 가스, NO2 가스 등을 이용해도 좋다. 또한 상기 실시예에서는 환원성 가스로서 H2 가스를 이용하였지만, 이에 한정되지 않고, NH3 가스나 CH4 가스나 HCl 가스를 이용해도 좋다.
또한, 본 발명은 피처리체로서는 반도체 웨이퍼에 한정되지 않고, LCD 기판, 유리 기판 등에도 적용할 수 있다.
본 발명에 따른 피처리체의 산화 방법, 산화 장치 및 기억 매체에 따르면, 다음과 같은 작용 효과를 발휘할 수 있따.
산화성 가스와 환원성 가스를 이용하여 양 가스를 감압하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시켜 산화 처리를 행함으로써, 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체에 대하여 실리콘층의 표면을 선택적으로 또한 효율적으로 산화할 수 있고, 더욱이 버드 비크 등의 불량 장소가 발생하는 것을 대폭 억제할 수 있다.
도1은 본 발명의 방법을 실시하기 위한 산화 장치의 일례를 나타내는 구성도.
도2는 프로세스 압력과 막두께(SiO2막)의 관계를 나타내는 그래프.
도3은 가스의 총유량에 대해 H2 가스 농도를 다양하게 변경하였을 때의 텅스텐층의 표면을 도시하는 도면 대용 사진(전자 현미경).
도4는 텅스텐층의 표면에 X선을 조사하였을 때에 얻게 된 X선 회절 스펙트럼을 나타내는 그래프.
도5는 폴리실리콘 금속 구조의 게이트 전극의 일례를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 산화 장치
22 : 처리 용기
36 : 웨이퍼 보트(보유 지지 수단)
56 : 가열 수단
60 : 산화성 가스 공급 수단
62 : 환원성 가스 공급 수단
64 : 산화성 가스 분사 노즐
66 : 환원성 가스 분사 노즐
76 : 제어부
80 : 기억 매체
W : 반도체 웨이퍼(피처리체)

Claims (7)

  1. 소정의 길이를 갖는 진공화 가능하게 이루어진 처리 용기 내에 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체를 복수매 수용하고, 상기 처리 용기 내에 처리 가스를 공급하여 상기 피처리체의 실리콘층 표면을 선택적으로 산화하도록 한 피처리체의 산화 방법에 있어서,
    상기 처리 가스로서 산화성 가스와 환원성 가스를 이용하여 상기 양 가스를 감압 하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킴으로써 상기 실리콘층의 표면을 산화하도록 한 것을 특징으로 하는 피처리체의 산화 방법.
  2. 제1항에 있어서, 상기 산화시의 프로세스 압력은 466 Pa(3.5 torr) 이하인 것을 특징으로 하는 피처리체의 산화 방법.
  3. 제1항 또는 제2항에 있어서, 상기 양 가스에 대한 상기 환원성 가스의 농도는 75 ％ 내지 100 ％ 미만인 것을 특징으로 하는 피처리체의 산화 방법.
  4. 제1항 또는 제2항에 있어서, 상기 산화시의 온도는 450 ℃ 내지 900 ℃의 범위 내인 것을 특징으로 하는 피처리체의 산화 방법.
  5. 제1항 또는 제2항에 있어서, 상기 산화성 가스는 O2와 N2O와 NO와 NO2와 O3으로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 포함하고, 상기 환원성 가스는 H2와 NH3과 CH4와 HCl과 중수소로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 포함하는 것을 특징으로 하는 피처리체의 산화 방법.
  6. 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체를 소정의 피치로 복수매 지지하는 보유 지지 수단과,
    상기 피처리체의 실리콘층 표면을 선택적으로 산화 처리하기 위해 상기 보유 지지 수단을 수용할 수 있도록 소정의 길이를 갖는 동시에 진공화 가능하게 이루어진 처리 용기와,
    상기 피처리체를 가열하기 위한 가열 수단과,
    상기 처리 용기 내로 산화성 가스를 공급하는 산화성 가스 공급 수단과,
    상기 처리 용기 내로 환원성 가스를 공급하는 환원성 가스 공급 수단과,
    상기 처리 용기 내에 산소 활성종과 수산기 활성종이 발생하도록 상기 산화성 가스와 환원성 가스의 각각의 유량을 제어하는 제어부를 구비한 것을 특징으로 하는 산화 장치.
  7. 삭제
KR1020050015677A 2004-02-25 2005-02-25 피처리체의 산화 방법 및 산화 장치 KR100919076B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004050514 2004-02-25
JPJP-P-2004-00050514 2004-02-25
JP2005009630A JP4706260B2 (ja) 2004-02-25 2005-01-17 被処理体の酸化方法、酸化装置及び記憶媒体
JPJP-P-2005-00009630 2005-01-17

Publications (2)

Publication Number Publication Date
KR20060042203A KR20060042203A (ko) 2006-05-12
KR100919076B1 true KR100919076B1 (ko) 2009-09-28

Family

ID=35176657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015677A KR100919076B1 (ko) 2004-02-25 2005-02-25 피처리체의 산화 방법 및 산화 장치

Country Status (4)

Country Link
US (1) US20050241578A1 (ko)
JP (1) JP4706260B2 (ko)
KR (1) KR100919076B1 (ko)
TW (1) TW200540989A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
KR100900073B1 (ko) * 2005-03-16 2009-05-28 가부시키가이샤 히다치 고쿠사이 덴키 기판처리방법 및 기판처리장치
JP4983159B2 (ja) 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4899744B2 (ja) 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
JP5244380B2 (ja) * 2007-12-26 2013-07-24 昭和電工株式会社 磁気記録媒体の製造方法及び磁気記録再生装置
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
JP5595963B2 (ja) * 2011-03-31 2014-09-24 東京エレクトロン株式会社 縦型バッチ式成膜装置
JP6529371B2 (ja) 2015-07-27 2019-06-12 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794716A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 半導体装置の製造方法
KR20010100932A (ko) * 2000-05-02 2001-11-14 히가시 데쓰로 산화방법 및 산화시스템
JP2004039990A (ja) * 2002-07-05 2004-02-05 Tokyo Electron Ltd 被処理体の酸化方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214496A (en) * 1982-11-04 1993-05-25 Hitachi, Ltd. Semiconductor memory
US5603983A (en) * 1986-03-24 1997-02-18 Ensci Inc Process for the production of conductive and magnetic transitin metal oxide coated three dimensional substrates
US5204140A (en) * 1986-03-24 1993-04-20 Ensci, Inc. Process for coating a substrate with tin oxide
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
JP2636796B2 (ja) * 1995-05-24 1997-07-30 日本電気株式会社 半導体装置の製造方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
EP2063464B1 (en) * 1997-10-14 2017-11-29 Texas Instruments Incorporated Method for oxidizing a structure during the fabrication of a semiconductor device
JPH11260759A (ja) * 1998-03-12 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US6835672B1 (en) * 1998-10-15 2004-12-28 Texas Instruments Incorporated Selective oxidation for semiconductor device fabrication
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4592864B2 (ja) * 2000-03-16 2010-12-08 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
JP4607347B2 (ja) * 2001-02-02 2011-01-05 東京エレクトロン株式会社 被処理体の処理方法及び処理装置
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
JP4345410B2 (ja) * 2003-08-29 2009-10-14 東京エレクトロン株式会社 酸化方法
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794716A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 半導体装置の製造方法
KR20010100932A (ko) * 2000-05-02 2001-11-14 히가시 데쓰로 산화방법 및 산화시스템
JP2004039990A (ja) * 2002-07-05 2004-02-05 Tokyo Electron Ltd 被処理体の酸化方法

Also Published As

Publication number Publication date
KR20060042203A (ko) 2006-05-12
TWI353636B (ko) 2011-12-01
TW200540989A (en) 2005-12-16
JP2005277386A (ja) 2005-10-06
US20050241578A1 (en) 2005-11-03
JP4706260B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
KR100919076B1 (ko) 피처리체의 산화 방법 및 산화 장치
TWI389206B (zh) 改善選擇性氧化處理之氧化物成長速率的方法
KR101002945B1 (ko) 반도체장치의 제조 방법 및 기판처리장치
TWI331364B (ko)
JP5211464B2 (ja) 被処理体の酸化装置
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
WO2007083651A1 (ja) 半導体装置の製造方法
JP3578155B2 (ja) 被処理体の酸化方法
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP4238812B2 (ja) 被処理体の酸化装置
TWI387000B (zh) 被處理體之氧化方法及氧化裝置
JP2005079280A (ja) 酸化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 11