TWI389206B - 改善選擇性氧化處理之氧化物成長速率的方法 - Google Patents

改善選擇性氧化處理之氧化物成長速率的方法 Download PDF

Info

Publication number
TWI389206B
TWI389206B TW97136758A TW97136758A TWI389206B TW I389206 B TWI389206 B TW I389206B TW 97136758 A TW97136758 A TW 97136758A TW 97136758 A TW97136758 A TW 97136758A TW I389206 B TWI389206 B TW I389206B
Authority
TW
Taiwan
Prior art keywords
hydrogen
gas
processing chamber
substrate
containing gas
Prior art date
Application number
TW97136758A
Other languages
English (en)
Other versions
TW200926298A (en
Inventor
Toshitake Yokota
Norman Tam
Balasubramanian Ramachandran
Martin John Ripley
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200926298A publication Critical patent/TW200926298A/zh
Application granted granted Critical
Publication of TWI389206B publication Critical patent/TWI389206B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

改善選擇性氧化處理之氧化物成長速率的方法
本發明的實施例大致上關於半導體製造領域,更具體地,關於用於選擇性氧化一複合矽/金屬膜的方法和設備。
在半導體元件的製造中,含矽基板的氧化扮演重要的角色。例如,在標準的半導體元件中,閘氧化層通常位於包含源極區、汲極區、以及中介矽(intervening silicon)或多晶矽區的基板上。金屬接觸體沈積在源極區和汲極區上,並且導電層沈積在閘氧化物上。通常將整個結構描述為多個層的堆疊。當橫過閘氧化物施加電壓從而在沿著從基板、經過閘氧化物、到導電層的軸的方向產生電場時,改變了源極區和汲極區之間的區域的電特性,從而允許或阻止區域之間的電子流動。由此可見閘氧化層在半導體元件的結構中佔有關鍵的地位。
通常,通過在元件中沈積其它的多個層來改善元件的特性。例如,為了控制金屬原子向閘氧化層的擴散(這種擴散會導致閘氧化物介電質特性的退化),可以在閘氧化層和金屬層之間沈積阻障層。並且,還可以在金屬層上沈積硬罩幕層。為了促進這些層的粘附、平坦化它們的表面並且使他們難於擴散,可以採用電漿來處理阻障層或硬罩幕層。電漿處理能夠通過從側面腐蝕其或減小其厚度來使閘氧化層的特性退化。同樣地,通過典型地應用在現代元件製造中的沈積、蝕刻以及電漿處理的重復循環,也可損害閘氧化層。這種損害使層的閘特性退化,導致元件無效。
為了修復對氧化層的損害,可以對元件進行再氧化。通過再氧化,在閘氧化物和下面的含矽層的側面建立了一層氧化物薄層,因而修復了邊緣損害。因為氧化電晶體的其它區域可能減小導電率和損害元件,所以需要在元件中僅氧化某些材料。例如,如果氧化閘極上的金屬覆蓋物以及源極區和汲極區上的金屬接觸體,就會減小它們的導電率。同樣地,給定的元件可以不只包含僅與電晶體關聯的金屬表面。選擇性氧化以某些材料,例如矽和矽的氧化物作為靶,同時避免其它材料的氧化。
傳統的富氧製程不僅氧化了所期望的層,也氧化了非期望的層例如金屬和阻障層。濕式氧化處理雖然比乾式處理快,但是不能像蒸氣氧化一樣快地促進氧化物生長。第1A-1C圖分別闡明了用於乾式氧化、濕式氧化和蒸氣氧化的氧化速率。在低壓下在富氫氣(H2 )的弱蒸氣氣氛下對元件進行加熱,能夠選擇性地氧化含矽材料而不氧化金屬或阻障層。然而,能夠容易地意識到,迄今在高溫和高壓下運轉氫燃燒室需要氫在隔離的位置燃燒氫。在較高壓以及長浸透時間(soak time)下,氫氣可能攻擊阻障和硬罩幕層,從而降低它們的有效性,並形成不想要的具有較高電阻率的金屬矽化物層。
因而,仍然需要一種選擇性氧化製程,其利用原位產生的蒸氣能夠有效地僅氧化半導體元件堆疊中的含矽層,而不會使阻障或導電層的性能退化。
本發明大致上提供一種選擇性氧化一複合基板的含矽材料的方法,包括:將複合基板設置在處理室中;將包含含氧氣體和含氫氣體的氣體混合物引入到處理室中,使得氣體混合物中含氫氣體的比例(體積百分比)大於約65%;將處理室加壓到大約250托(torr)至大約800托(torr)之間的壓力;以及以預定的時間將處理室加熱至預定溫度以使含氫氣體和含氧氣體在處理室內反應,選擇性氧化該複合基板。
本發明的一些實施例包括選擇性氧化一複合基板的材料的方法,包括將複合基板設置在處理室中;將氣體混合物引入到處理室中,氣體混合物包括含氧氣體和含氫氣體,並且含氫氣體的量大於氣體混合物的量的大約65%;將處理室加壓到在大約250托至大約800托之間的壓力;以及以預定的時間將處理室加熱至預定溫度以使含氫氣體和含氧氣體在處理室內反應,選擇性的氧化該複合基板。
本發明的其它實施例提供了一種處理基板的方法,包括:將基板設置在快速熱處理(RTP)室中;將含氧氣體和含氫氣體引入到RTP室中以形成氣體混合物,其中氣體混合物包括富氫氣體混合物;將RTP室加壓到大於250托的壓力;將RTP室加熱到使氣體混合物在RTP室內發生反應的處理溫度;以及選擇性氧化基板。
本發明的其它實施例提供了一種在處理室中處理基板的方法,該基板包含至少一含矽層和一金屬層,該方法包括:將富氫氣體混合物引入到處理室中;將處理室加壓到大於250托的壓力;使富氫氣體混合物在處理室內發生反應以產生蒸氣;以及選擇性氧化含矽層。
本發明的進一步的實施例提供一種處理基板的方法,該基板包含一層或多層氧化層以及一層或多層金屬或阻障層,該方法包括:將基板設置在處理室中;將一含氫氣體的量和一含氧氣體的量引入到處理室內以產生一氣體混合物的量,其中含氫氣體的量是氣體混合物的量的約65%至約85%;將處理室加壓到大於250托的壓力;使含氫氣體和含氧氣體在處理室內發生反應以產生蒸氣;以及僅氧化基板上的一層或多層氧化層。
本發明描述了一種用於選擇性氧化基板中的含矽材料的方法。雖然以下將結合例如作為任一種VANTAGETM 或CENTURATM 裝置的快速加熱室來描述本發明,但是可以理解本發明可以在包含其它製造商所出售的其它室中進行,其中VANTAGETM 或CENTURATM 裝置可以從美國加利福尼亞州的聖克拉拉(Santa Clara)的Applied Materials公司得到。第2圖例示了一種可以用來執行本發明的處理的快速加熱設備200。該設備的特點在於,可以被抽空或或由選定氣體填充的處理室202、以及側壁204和底部圍繞物206。側壁的上部相對於光導管組件208被密封,其中輻射能從光導管組件208導入處理室中。光導管組件208包括多個鎢鹵素燈210,例如Sylvania EYT燈,將每一個鎢鹵素燈安裝到可由不銹鋼、黃銅、鋁或其它金屬製成的光導管212中。
在處理室200內通過接觸基板邊緣的支撐環216來支撐基板214。支撐環216由不會向基板施加雜質的耐高溫的材料例如碳化矽製成。支撐環216可以安裝在旋轉圓筒218上。在一個實施例中,可以使用能夠旋轉其上的支撐環和基板的石英旋轉圓筒。基板的旋轉促進了均勻的溫度分佈。
處理氣體可以通過典型的口220進入到處理室內,並且通過典型的口222排空。在一些實施例中,可以使用多個氣體饋入口和排出口。溫度控制器224接收來自高溫計226的測量結果並調整燈210的功率以獲得均勻的加熱。
第3A圖是例示了根據本發明一個實施例的選擇性氧化基板的方法流程圖。在處理310(第一步)中,從處理室中清除任何反應氣體。該清除避免了當提高溫度和壓力時在氧化處理的準備階段期間基板上不想要的化學反應。本發明的目的之一是僅氧化包括含矽層、金屬層、以及可選阻障或覆蓋層的複合基板的含矽層。為了實現這個目的,可以在以提高的溫度和壓力為特徵的任何處理步驟期間控制處理室內的氣體成分。通過從處理室中泵出所有的氣體、然後使非反應氣體流進處理室內以在處理室內形成非反應氣體氣氛來實現上述清除。在處理期間非反應氣體不與任何基板材料反應。在本發明的處理中非反應氣體包括,但是不限於氮氣(N2 ),氦(He),氬(Ar),氖(Ne),以及氙(Xe)。
在作為下一步的處理312中,將具有多層含矽材料、金屬以及可選阻障或覆蓋層的基板設置在處理室內。可以圖案化這些層以在基板上形成元件結構,例如電晶體。第4A圖例示了一種典型的閘電晶體結構400。被摻雜的矽化物區域402設置在基板的多晶矽區域404中。被摻雜的矽化區域402形成電晶體的源極區和汲極區。在被摻雜的矽化物區域402之上,可以沈積多層多晶矽406、閘氧化物408、阻障材料410、金屬接觸體412以及保護或硬罩幕材料414。另外,並且沒有示出,可以在被摻雜的矽化物區域上直接沈積金屬接觸體,其間採用或不採用阻障或成核層。本發明的工處理選擇性地僅氧化多晶矽和閘氧化層、連同基板的其它含矽區域,而不氧化金屬或其它層。
可以通過處理室內的流量閥將基板引入到處理室。可以使用被構造為處理集成設備或平臺的一部分的傳輸機械手臂來將基板加載到處理室內。可選擇地,可以將盤式加載器(tray loader)與匣盒(cartridge)裝置一起使用來連續地加載或卸載多層基板。此外,可以使用轉盤裝置來將基板傳輸進或傳輸出作為旋轉處理集成設備的一部分的處理室,或者可以使用線性處理組件。
再次參照第3A圖,接下來在處於非反應氣氛的處理室內,對支撐環上支撐的基板進行溫度和壓力提高步驟314。可以在提高溫度和壓力之前將含氫氣體饋入到處理室。作為選擇,在提高期間可以通過使非反應氣體流進和流出處理室來保持非反應氣氛。可以精確地控制處理內的壓力並且隨著溫度增加,通過流動氣體能夠消除可能逸出基板的任何無組織排放。可以以任何方式同時或連續地提高溫度和壓力,直到達到需要的預定處理條件。溫度提高可被設計為,對於基板的各個層中的任一層的退火,賦予額外的益處。已經發現最好的選擇性氧化條件是在大約150托(torr)至大約800托(torr),尤其是大約250托至大約600托之間,例如450托的壓力下獲得。也已經發現最好的選擇性氧化條件是在大於大約700℃,尤其是在大約800℃和大約1000℃之間,例如大約950℃的溫度下獲得。
再次參照第3A圖,可以在提高溫度和壓力之前或之後將含氫氣體饋入到處理室。雖然使用氫氣(H2 )是較佳的,但是也可以使用能夠在氧化期間產生水蒸氣的其它氣體,例如氨氣(NH3 )。在步驟318,當達到含氫氣體所需要的流速並且操作條件確立時,將含氧氣體饋入到處理室以產生氣體混合物。雖然使用氧氣(O2 )是較佳的,但是也可以使用其它氧化氣體,例如一氧化氮(N2 O)。將含氧氣體的流速提高到設定點,以允許溫度、壓力和流量控制隨著反應開始而進行響應。含氫氣體和含氧氣體反應,原位產生蒸氣,並因而驅動基板上的選擇性氧化反應。考慮到水分子擴散進入含矽材料晶體網,釋放在Si-Si或Si-SiO2 鍵的氫。在步驟320繼續處理,直到達到預定的終點,例如確定量的時間。在步驟322減小溫度並抽空處理室以移除反應物。在步驟324再次將非反應氣體填充到處理室以完成處理,之後在步驟326移除基板。
第3B和3C圖例示了本發明的處理的替代實施例。第3B圖例示了一個變型,其中在步驟336添加含氫氣體之前,在步驟334中採用非反應氣體來確立處理室操作壓力。可以在填充含氫氣體之後確定溫度,如步驟338所示,然後在步驟340將含氧氣體填充到處理室。第3C圖例示了一個變型,其中首先在步驟354中填充含氧氣體,然後在步驟356中加壓,在步驟358中填充含氫氣體,以及在步驟360中確定溫度。
在替代實施例中,可以在處理室達到需要的溫度和壓力之後一起增加含氫氣體和含氧氣體,這樣作的好處在於,即使單一流量不適當也不會導致不想要的反應加速。在另一個替代實施例中,可以在達到需要的溫度和壓力點之前將含氫氣體引入到處理室,這具有鈍化基板上的任何金屬層以進一步減小金屬的氧化可能性的潛在優點。在其它實施例中,非反應或載氣可以與含氫氣體和/或含氧氣體一起使用,並且可以獨立地或與任一氣體一起饋入。氣體可以在反應室外混合或單獨饋入到室。非反應氣體的使用可以促進混合和提高選擇性,但是可能會減小氧化速率。
通過反應區域內的溫度和壓力來驅動反應。通過來自熱基板的傳導和由氧化反應釋放的能量來加熱反應區域。因而緊鄰基板表面建立驅動反應所需的溫度。在一些實施例中,反應可以限定在距離基板表面達1cm的區域。700℃以上的溫度通常有效地促進選擇性氧化反應。通過設置在室內並連接到溫度控制器的傳感器來控制溫度,該溫度控制器改變加熱燈的功率。
流速、溫度和壓力的有效的控制有助於一個成功的選擇性氧化製程。如果在氣體混合物中具有太多的氧,氧自由基佔優勢,則導致不想要的氧化反應。第5圖是一個反應物濃度曲線圖,其顯示了作為傳統富氧氧化反應的氣體混合物特性,在不同壓力下的氧化物的相對濃度。它例示了隨著壓力增加,不期望的氧化物的濃度下降的一般規律。由於它們的大小,氧自由基比水分子更能擴散進金屬的晶體結構。因而,氧自由基的較高濃度導致對於含矽材料的低選擇性。較高室壓產生較少的自由基,因為氧自由基被含氫物快速地提取。
雖然需要最大化選擇性氧化反應的速率,但是如果使用了錯誤的反應物混合物,氧化和燃燒反應可能會爆炸。已經發現大於大約65%的氫的氫氣(H2 )和氧氣(O2 )的混合物產生最有利的反應條件。富氫氣體混合物一般產生可接受的氧化速率和高選擇性。第6圖示出了關於本發明的處理的反應速率表。區域1表示當前使用在選擇性氧化處理中的操作窗口。區域2表示氫氣和氧氣的混合物存在較大的爆炸可能性,這樣的組成必須避免。區域3表示本發明的靶操作窗口。採用在氧中具有大約65%至大約95%,特別是大約75%至大約90%,例如大約85%的氫的混合物獲得了有利的結果。在這些條件下,反應室中組成的輕微的變化能夠導致實質的溫度變化。同樣地,反應物的流速的輕微變化能夠促使反應混合物達到爆炸極限。聯鎖裝置用來保證含氧氣體的流速保持在具有可接受的安全裕度的控制極限之下。饋入到反應室的含氧氣體的量可以通過指定含氧氣體流速與含氫氣體流速的比例,或者通過指定二者與非反應或載氣的比例,或者通過被設計成控制氣體混合物中的反應氣體的比例的任何其它方法來控制。
使得反應持續設定量的時間。期望在基板的含矽材料上得到氧化物生長薄膜。在這些處理條件下,大約1至大約5分鐘的持續時間足夠用來產生20至50埃厚度的新氧化層。第4B圖例示了執行選擇性氧化處理後的元件結構420。氧化層416鄰近該結構的含矽層生長。採用本發明的處理,獲得了多晶矽和二氧化矽相對於鎢金屬達到99.6%的氧化選擇性。當達到終點時,可以降低溫度並可以泵空反應室並填充非反應氣體。可以簡單地淨化室,以確保無潛在的反應氣體保留從而使基板的特性退化,然後將基板從室移出以用於進一步的處理。
可以使用前述處理來選擇性地氧化基板上的許多含矽材料。這些含矽材料包括,但是不限於,多晶矽(或多結晶矽),摻雜矽,微晶矽,摻雜微晶矽,非晶矽,摻雜非晶矽,普通矽,以及摻雜或非摻雜的、不與前述任一種類相符的、主要包含二氧化矽(SiO2 )的局部氧化矽材料,或它們的組合。同樣地,許多常見的金屬導體和阻障或保護層可以安全地暴露在該處理中。在這種條件下不會被氧化的金屬層組成包括,但是不限於,鋁(Al),銅(Cu),鎢(W),氮化鎢(WN),鈦(Ti),氮化鈦(TiN),鉭(Ta),氮化鉭(TaN),碳氮化鉭(TaCN),及其組合。
下面將在表格1中闡明根據本發明的實施例執行的選擇性氧化處理的實例。以下的實施例例示了採用氫氣和氧氣作為反應物,矽相對於鎢金屬的選擇性氧化。然而,如上所述,應當理解可以使用其它含氫氣體,例如氨,以及可以使用其它含氧氣體,例如一氧化二氮,來執行代表本發明的其它實施例的處理。也如上所述,根據除了在表格1中特別說明的那些之外的本發明的實施例,也將獲得相對於除了鎢之外的金屬的選擇性氧化。
結論
已經描述了關於複合矽/金屬膜的選擇性氧化的方法和設備的本發明的實施例。通過原位產生高壓蒸氣,能夠快速地氧化半導體元件中的含矽材料而不氧化該元件的諸如金屬層之類的其它層。雖然前述內容旨在詳細說明本發明的實施例,但是本發明還可以有其它以及進一步的實施例而不脫離其基本範圍。本發明的範圍通過下面的申請專利範圍限定。
200...快速加熱設備
202...處理室
204...側壁
206...底部圍繞物
208...光導管組件
210...燈
212...光導管
214...基板
216...支撐環
218...旋轉圓筒
220...典型的口
222...典型的口
224...溫度控制器
226...高溫計
310...以非反應氣體來淨化處理室
312...將基板加載到處理室
314...填充含氫氣體
318...提高含氧氣體到設定點
320...處理直到達到預定的終點
322...降低溫度並抽空處理室
324...以非反應氣體來淨化處理室
326...移除基板
334...提高壓力到操作條件
336...填充含氫氣體
338...提高溫度到操作條件
340...提高含氧氣體到設定點
354...填充含氧氣體
356...建立操作壓力
358...填充含氫氣體
360...提高溫度到操作條件
400...閘電晶體結構
402...被摻雜的矽化物區域
404...多晶矽區域
406...多晶矽層
408...閘氧化物
410...阻障材料
412...金屬接觸體
414...硬罩幕材料
416...氧化層
420...元件結構
為了能夠詳細地理解本發明描述的上述特徵,下面將參照具體實施例提供上面所簡要概述的本發明的更具體的說明,其中的一些實施例在附圖中示出。然而,要注意的是,附圖僅示出了本發明的典型實施例,因此其並不能被理解為對本發明範圍的限制,本發明可以包括其它等效的實施例。
第1A圖是習知技術中在乾式條件下矽的氧化速率的曲線圖。
第1B圖是習知技術中在濕式條件下矽的氧化速率的曲線圖。
第1C圖是習知技術中蒸氣條件下矽的氧化速率的曲線圖。
第2圖例示了可以在本發明的處理中使用的快速熱加熱設備。
第3A圖是例示本發明的一個實施例的流程圖。
第3B圖是例示本發明的另一個實施例的流程圖。
第3C圖是例示本發明的又一個實施例的流程圖。
第4A圖是在應用根據本發明一個實施例的選擇性氧化製程之前的基板的橫截面視圖。
第4B圖是在應用根據本發明一個實施例的選擇性氧化製程之後的基板的橫截面視圖。
第5圖是顯示在不同壓力下的反應物的濃度的曲線圖。
第6圖是例示了根據本發明一個實施例的可運行的製程條件的處理窗口圖。
310...以非反應氣體來淨化處理室
312...將基板加載到處理室
314...填充含氫氣體
318...提高溫度和壓力到操作條件
320...處理直至達到預定的終點
322...降低溫度並減低處理室的壓力
324...以非反應氣體來淨化處理室
326...移除基板

Claims (13)

  1. 一種選擇性氧化一複合基板的材料的方法,包括:將該複合基板設置在一處理室中;將一氣體混合物引入到該處理室,該氣體混合物包括一含氧氣體和一含氫氣體,其中該含氫氣體佔該氣體混合物的約85%;將該處理室加壓到約450托的壓力;以及用預定的時間將該處理室加熱至一預定的溫度而長達一預定的時間,以使該含氫氣體和該含氧氣體在該處理室內反應,而選擇性氧化該複合基板。
  2. 如申請專利範圍第1項所述的方法,其中該預定的溫度大於700℃。
  3. 如申請專利範圍第1項所述的方法,其中在該處理室外混合該含氫氣體和該含氧氣體,以產生該氣體混合物。
  4. 如申請專利範圍第2項所述的方法,其中選擇性氧化該複合基板包括僅氧化含矽材料。
  5. 如申請專利範圍第1項所述的方法,其中該複合基板包括具有一層或多層含矽材料和一層或多層含金屬材料的基板。
  6. 一種處理一基板的方法,包括:將該基板設置在一快速熱處理室中;將一非反應氣體引入到該快速熱處理室;將一含氫氣體的量和一含氧氣體的量引入到該快速熱處理室以形成一氣體混合物,其中該氣體混合物包括一富氫氣體混合物;將該快速熱處理室加壓到大於250托的壓力;將該快速熱處理室加熱到使該氣體混合物在該快速熱處理室內發生反應的一處理溫度;以及選擇性氧化該基板。
  7. 如申請專利範圍第6項所述的方法,其中含氫氣體的量佔該富氫氣體混合物的體積量的70%至90%之間。
  8. 如申請專利範圍第6項所述的方法,還包括:通過指定該含氫氣體的量的比例來控制該含氧氣體的量。
  9. 如申請專利範圍第7項所述的方法,其中該壓力為至少450托。
  10. 一種在一處理室內處理一基板的方法,該基板包含至少一含矽層和一金屬層,該方法包括:將一富氫氣體混合物引入到該處理室; 將該處理室加壓到大於250托的壓力;使該富氫氣體混合物在該處理室內反應以產生蒸氣;以及選擇性氧化該含矽層。
  11. 如申請專利範圍第10項所述的方法,其中該富氫氣體混合物包括一非反應氣體、一含氧氣體和一體積百分比大於65%的氫氣(H2 ),其中該非反應氣體選自由氦(He)、氮氣(N2 ),氬(Ar)、氖(Ne)、氙(Xe)、及它們的組合所構成的群組。
  12. 如申請專利範圍第10項所述的方法,其中該氫氣的量佔該富氫氣體混合物的體積量的65%至85%,並且該壓力為至少450托。
  13. 如申請專利範圍第10項所述的方法,其中該金屬層包括鎢(W),氮化鎢(WN),鈦(Ti),氮化鈦(TiN),鉭(Ta),氮化鉭(TaN),鈷(Co),或它們的組合。
TW97136758A 2007-09-24 2008-09-24 改善選擇性氧化處理之氧化物成長速率的方法 TWI389206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/860,161 US7951728B2 (en) 2007-09-24 2007-09-24 Method of improving oxide growth rate of selective oxidation processes

Publications (2)

Publication Number Publication Date
TW200926298A TW200926298A (en) 2009-06-16
TWI389206B true TWI389206B (zh) 2013-03-11

Family

ID=40297951

Family Applications (2)

Application Number Title Priority Date Filing Date
TW97136758A TWI389206B (zh) 2007-09-24 2008-09-24 改善選擇性氧化處理之氧化物成長速率的方法
TW100132118A TWI436425B (zh) 2007-09-24 2008-09-24 改善選擇性氧化處理之氧化物成長速率的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100132118A TWI436425B (zh) 2007-09-24 2008-09-24 改善選擇性氧化處理之氧化物成長速率的方法

Country Status (7)

Country Link
US (3) US7951728B2 (zh)
EP (2) EP2040287B1 (zh)
JP (2) JP5451018B2 (zh)
KR (1) KR101028441B1 (zh)
CN (2) CN101404253A (zh)
SG (1) SG151226A1 (zh)
TW (2) TWI389206B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8163626B2 (en) * 2009-06-15 2012-04-24 Applied Materials, Inc. Enhancing NAND flash floating gate performance
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP6254098B2 (ja) * 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板の選択性酸化のための方法および装置
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN103165432B (zh) * 2013-03-15 2016-08-03 上海华力微电子有限公司 一种栅氧化层的制备方法
JP5636575B2 (ja) * 2013-08-28 2014-12-10 株式会社ユーテック 水蒸気加圧急速加熱装置及び酸化物材料膜の製造方法
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高圧高温下のアニールチャンバ
WO2019055415A1 (en) 2017-09-12 2019-03-21 Applied Materials, Inc. APPARATUS AND METHODS FOR MANUFACTURING SEMICONDUCTOR STRUCTURES USING A PROTECTIVE BARRIER LAYER
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
KR102585074B1 (ko) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高圧処理システムのためのコンデンサシステム
TW202321493A (zh) 2017-12-20 2023-06-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11322347B2 (en) 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11569245B2 (en) * 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth
US11996305B2 (en) 2021-06-29 2024-05-28 Applied Materials, Inc. Selective oxidation on rapid thermal processing (RTP) chamber with active steam generation
CN118525352A (zh) * 2022-01-24 2024-08-20 Hpsp有限公司 半导体工艺的绝缘膜制造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
US5015587A (en) * 1988-08-08 1991-05-14 Phillips Petroleum Company Reformer optimization for head limited recycle system
JPH07183477A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体基板の製造方法
TW577128B (en) * 1997-03-05 2004-02-21 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
US6005225A (en) 1997-03-28 1999-12-21 Silicon Valley Group, Inc. Thermal processing apparatus
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3544123B2 (ja) 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
TW374853B (en) 1997-08-04 1999-11-21 Toshiba Corp Dry etching method of thin film and method for manufacturing thin film semiconductor device
EP0910119B1 (en) * 1997-10-14 2009-06-03 Texas Instruments Incorporated Method for oxidizing a structure during the fabrication of a semiconductor device
TW421849B (en) 1998-02-23 2001-02-11 Winbond Electronics Corp Structure of multi-layered dielectric opening and its fabricating method
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
WO1999059196A1 (en) 1998-05-11 1999-11-18 Semitool, Inc. Temperature control system for a thermal reactor
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP3447956B2 (ja) * 1998-05-21 2003-09-16 富士通株式会社 光学的記憶装置
US6100188A (en) 1998-07-01 2000-08-08 Texas Instruments Incorporated Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6335295B1 (en) 1999-01-15 2002-01-01 Lsi Logic Corporation Flame-free wet oxidation
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6221791B1 (en) 1999-06-02 2001-04-24 Taiwan Semiconductor Manufacturing Company, Ltd Apparatus and method for oxidizing silicon substrates
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
KR100441681B1 (ko) 2001-03-12 2004-07-27 삼성전자주식회사 금속 게이트 형성 방법
DE10120523A1 (de) 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
US6627501B2 (en) 2001-05-25 2003-09-30 Macronix International Co., Ltd. Method of forming tunnel oxide layer
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
TW200416772A (en) 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
DE10236896B4 (de) 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
US6774012B1 (en) 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
US7189652B1 (en) 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US7229929B2 (en) 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
KR100482738B1 (ko) 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100616498B1 (ko) 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US7235497B2 (en) 2003-10-17 2007-06-26 Micron Technology, Inc. Selective oxidation methods and transistor fabrication methods
CN100334688C (zh) * 2003-12-27 2007-08-29 上海华虹(集团)有限公司 一种消除栅刻蚀横向凹槽的方法
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR20050094183A (ko) * 2004-03-22 2005-09-27 삼성전자주식회사 화학 기상 증착 장치 및 이를 이용한 산화막 형성 방법
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100586009B1 (ko) 2004-05-31 2006-06-01 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
TWI264797B (en) 2005-11-07 2006-10-21 Ind Tech Res Inst Self-alignment dual-layer silicon-metal nano-grain memory device, fabricating method thereof and memory containing the same
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
TWI371110B (en) * 2008-09-16 2012-08-21 Nexpower Technology Corp Translucent solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012044192A (ja) 2012-03-01
EP2040287A2 (en) 2009-03-25
SG151226A1 (en) 2009-04-30
US20090081884A1 (en) 2009-03-26
US8546271B2 (en) 2013-10-01
US20110230060A1 (en) 2011-09-22
TW200926298A (en) 2009-06-16
EP2040287B1 (en) 2019-06-05
US9117661B2 (en) 2015-08-25
TWI436425B (zh) 2014-05-01
US7951728B2 (en) 2011-05-31
KR20090031658A (ko) 2009-03-27
EP2040287A3 (en) 2012-08-08
US20140057455A1 (en) 2014-02-27
TW201207939A (en) 2012-02-16
EP3540763A1 (en) 2019-09-18
CN104269343A (zh) 2015-01-07
CN101404253A (zh) 2009-04-08
JP2009158918A (ja) 2009-07-16
JP5451018B2 (ja) 2014-03-26
KR101028441B1 (ko) 2011-04-14

Similar Documents

Publication Publication Date Title
TWI389206B (zh) 改善選擇性氧化處理之氧化物成長速率的方法
TWI520216B (zh) 以氨與三氟化氮蝕刻氧化物
TWI331364B (zh)
KR100919076B1 (ko) 피처리체의 산화 방법 및 산화 장치
JP2012094879A (ja) シリコン/金属複合膜堆積物を選択的に酸化するための方法及び装置
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
JP5467620B2 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法およびプログラム
US20020168840A1 (en) Deposition of tungsten silicide films
JP2008131050A (ja) 半導体素子への金属含有膜の集積方法
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
TWI324364B (zh)
JP2004343094A (ja) シリコン酸化膜の除去方法及び処理装置
KR101302819B1 (ko) Ti막의 성막 방법
JP2009158783A (ja) 絶縁膜の形成方法
JP5921181B2 (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
JP2003077913A (ja) 被処理体の窒化方法及び半導体素子