JP5451018B2 - 選択的酸化プロセスの酸化物成長速度の改良方法 - Google Patents

選択的酸化プロセスの酸化物成長速度の改良方法 Download PDF

Info

Publication number
JP5451018B2
JP5451018B2 JP2008244684A JP2008244684A JP5451018B2 JP 5451018 B2 JP5451018 B2 JP 5451018B2 JP 2008244684 A JP2008244684 A JP 2008244684A JP 2008244684 A JP2008244684 A JP 2008244684A JP 5451018 B2 JP5451018 B2 JP 5451018B2
Authority
JP
Japan
Prior art keywords
chamber
gas
silicon
substrate
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008244684A
Other languages
English (en)
Other versions
JP2009158918A (ja
JP2009158918A5 (ja
Inventor
ヨシタカ ヨコタ
アイ． タム ノーマン
ラマチャンドラン バラスブラマニアン
ジョン リプレイ マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009158918A publication Critical patent/JP2009158918A/ja
Publication of JP2009158918A5 publication Critical patent/JP2009158918A5/ja
Application granted granted Critical
Publication of JP5451018B2 publication Critical patent/JP5451018B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、半導体製造の分野に関し、更に詳細には、シリコン／金属複合膜の選択的酸化のための方法及び装置に関する。
関連技術の説明
[0002]半導体デバイスの製造において、シリコン含有基板の酸化は、重要な役割を果たしている。例えば、標準的な半導体デバイスにおいて、ゲート酸化物層は、普通は、ソース領域とドレイン領域と介在シリコン又はポリシリコン領域を含有する基板の上に位置する。金属コンタクトは、ソース領域とドレイン領域の上に堆積され、導電層はゲート酸化物の上に堆積される。全体の構造は、層のスタックとしてしばしば示される。ゲート酸化物全体に電圧を印加して電界が基板からゲート酸化物を通って導電層に軸に沿って生じる場合、ソース領域とドレイン領域間の領域の電気特性が変化し、領域間の電子の流れを入れたり、止めたりする。従って、ゲート酸化物層は、半導体デバイスの構造において極めて重要な役割を果たしている。
[0003]しばしば、デバイスの特性は、デバイスにおける他の層の堆積によって改良される。ゲート酸化物の誘電特性を低下させる、金属原子のゲート酸化物層への拡散を制御するために、ゲート酸化物と金属層の間にバリヤ層を堆積させることがある。また、ハードマスク層を金属層の上に堆積させることもある。このような層の接着を促進し、それらの表面を平滑にし、拡散に対して強固にするために、バリヤ層又はハードマスク層をプラズマで処理することができる。プラズマ処理は、側面から腐食させるか又はその厚さを減少させることによってゲート酸化物の特性を低下させ得る。同様に、ゲート酸化物層は、典型的には、最新のデバイス製造に関係する、堆積、エッチング、プラズマ処理の繰り返しサイクルによって損傷することがある。この損傷は、層のゲート特性を低下させ、デバイスを作用不能にする。
[0004]酸化物層の損傷を修復するために、デバイスを再酸化することが可能である。再酸化はゲート酸化物と下に横たわるシリコン含有層の側面上に酸化物薄層を生成し、エッジ損傷が修復される。トランジスタの他の領域を酸化すると導電性が減少するとともにデバイスが損なわれるために、デバイスにおけるある種の物質だけを酸化することが望まれる。例えば、ゲートの上の金属キャップと、ソース領域とドレイン領域の上の金属コンタクトを酸化するとそれらの導電性が低下する。同様に、或るデバイスは、トランジスタと関連のある金属表面のみではなくそれ以上を含有することがある。選択的な酸化は、他の物質の酸化を避けつつ、シリコンやシリコン酸化物のようなある種の物質を標的にする。
[0005]従来の酸素を多く含むプロセスは、望む層だけでなく、金属やバリヤ層のような望まない層も酸化する。ウェットプロセスは、ドライプロセスより速いが、水蒸気酸化ほど酸化物成長を促進させない。図１Ａ-図１Ｃは、ドライ酸化、ウェット酸化、水蒸気酸化それぞれのシリコンの酸化速度を示す図である。デバイスを低圧で水素ガス（Ｈ２）を多く含む希釈水蒸気の雰囲気下で加熱すると、金属又はバリヤ層を酸化させずにシリコン含有物質を選択的に酸化させることができる。しかしながら、容易に理解され得るように、高温高圧で水素燃焼チャンバを作動させると、これまで別々の位置で水素燃焼が必要であった。より高圧で浸漬時間が長くなるにつれて、水素ガスはバリヤ層とハードマスク層を攻撃することがあり、これらの有効性が低下し、抵抗率がより高い望まれていない金属シリサイド層が形成する。
[0006]従って、バリヤ層又は導電層の特性を低下させずに半導体デバイススタックのシリコン含有層のみを効果的に酸化するインサイチュ水蒸気生成を用いる選択的酸化プロセスが求められている。
発明の概要
[0007]本発明は、一般的には、複合基板のシリコン含有物質を選択的に酸化する方法であって、複合基板をチャンバ内に配置するステップと、酸素含有ガスと水素含有ガスを含むガス混合物を水素含有ガスとガス混合物の比率が約６５％より大きくなるようにチャンバに導入するステップと、チャンバを約２５０トール〜約８００トールの圧力に加圧するステップと、チャンバを所定の温度に所定の時間加熱して水素含有ガスと酸素含有ガスをチャンバ内部で反応させ、複合基板を選択的に酸化させるステップとを含む、前記方法を提供する。
[0008]本発明の一部の実施形態は、複合基板の物質を選択的に酸化する方法であって、複合基板をチャンバ内に配置するステップと、ガス混合物をチャンバに導入するステップであって、ガス混合物が酸素含有ガスと水素含有ガスを含み、水素含有ガスの量がガス混合物の量の約６５％を超える、前記ステップと、チャンバを約２５０トール〜約８００トールの圧力に加圧するステップと、チャンバを所定の温度に所定の時間加熱して水素含有ガスと酸素含有ガスをチャンバ内部で反応させ、複合基板を選択的に酸化させるステップとを含む、前記方法を含む。
[0009]本発明の他の実施形態は、基板を処理する方法であって、基板を急速熱処理（ＲＴＰ）チャンバ内に配置するステップと、水素含有ガスの量と酸素含有ガスの量をチャンバに導入してガス混合物を形成するステップであって、ガス混合物が水素を多く含むガス混合物を含む前記ステップと、チャンバを約２５０トールを超える圧力に加圧するステップと、ガス混合物をチャンバ内部で反応させる処理温度にチャンバを加熱するステップと、基板を選択的に酸化するステップとを含む、前記方法を提供する。
[0010]本発明の他の実施形態は、少なくともシリコン含有層と金属層を備える基板をチャンバ内で処理する方法であって、水素を多く含む混合物をチャンバに導入するステップと、チャンバを約２５０トールを超える圧力に加圧するステップと、水素を多く含むガス混合物をチャンバ内部で反応させて、水蒸気を生成させるステップと、シリコン含有層を選択的に酸化するステップとを含む、前記方法を提供する。
[0011]本発明の実施形態は、更に、一つ以上の酸化物層と一つ以上の金属層又はバリヤ層を備える基板を処理する方法であって、基板をチャンバ内に配置するステップと、水素含有ガスの量と酸素含有ガスの量をチャンバに導入してガス混合物の量を生成させるステップであって、水素含有ガスの量がガス混合物の量の約６５％〜約８５％であるステップ前記と、チャンバを約２５０トールを超える圧力に加圧するステップと、水素含有ガスと酸素含有ガスをチャンバ内部で反応させて、水蒸気を生成させるステップと、基板上の一つ以上の酸化物層のみを酸化させるステップとを含む、前記方法を提供する。
[0012]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、一部が添付の図面に示されている実施形態によって参照することができる。しかしながら、添付の図面が本発明の典型的な実施形態のみを示すので、本発明の範囲を制限するものとしてみなされず、本発明が他の等しく有効な実施形態を許容することができることは留意すべきである。
詳細な説明
[0024]本発明は、基板におけるシリコン含有物質を選択的に酸化する方法を記載する。急速熱加熱チャンバ、例えば、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＶＡＮＴＡＧＥＴＭ又はＣＥＮＴＵＲＡＴＭデバイスのいずれもによって本発明を以下に記載するが、本発明が他の製造業者が販売したチャンバを含む他のチャンバで実施されてもよいことは理解されるべきである。図２は、本発明のプロセスを実施するのに使用し得る急速熱加熱装置２００を示す図である。装置は、減圧にされても選択されたガスで充填してもよいプロセスチャンバ２０２と、側壁２０４と、エンクロージャ底部２０６を特徴とする。側壁の上部は、ライトパイプアセンブリ２０８に対して密封され、放射エネルギーがチャンバへ送られる。ライトパイプアセンブリ２０８は、複数のタングステンハロゲンランプ２１０を含み、例えば、ＳｙｌｖａｎｉａＥＹＴランプを含み、各々がステンレス鋼、黄銅、アルミニウム、又は他の金属から製造することができるライトパイプ２１２に取り付けられている。
[0025]基板２１４は、基板のエッジ部に接触する支持リング２１６によってプロセスチャンバ２００内部に支持される。支持リング２１６は、不純物を基板に与えずに炭化シリコンのような高温を耐えることができる物質から製造される。支持リング２１６は、回転シリンダ２１８上に取り付けられるのがよい。一実施形態において、支持リングとその上の基板を回転することができる石英回転シリンダを用いてもよい。基板の回転は一様な温度分布を促進させる。
[0026]プロセスガスは、代表的なポータル２２０を通ってチャンバに加えることができ、代表的なポータル２２２を通って真空排気することができる。一部の実施形態において、複数のガス供給部と排気ポータルを用いることができる。温度コントローラ２２４は、パイロメーター２２６から測定結果を受け取り、ランプ２１０への電力を調整して一様な加熱を得る。
[0027]図３Ａは、本発明に従って基板を選択的に酸化する方法を示すフローチャートである。プロセス３１０の第一ステップは、チャンバからあらゆる反応性ガスをパージすることである。パージすることにより、温度と圧力を上げることがある場合に、酸化処理の予備段階で基板上に望まれていないいかなる化学反応をも避けられる。本発明の目的は、シリコン含有層と金属層とを備え、所望によりバリヤ層又はキャップ層を備えてもよい複合基板のシリコン含有層のみを酸化することである。この目的を達成するために、高温又は高圧を特徴とするいかなるプロセスステップでもプロセスチャンバ内のガスの組成を制御するのがよい。パージは、チャンバから全てのガスをポンプで送り、その後、非反応性ガスをチャンバへ流して、プロセスチャンバ内に非反応性ガス雰囲気を生成することによって達成される。非反応性ガスは処理中いかなる基板物質とも反応しない。本発明のプロセスにおいて非反応性ガスであるガスとしては、窒素ガス（Ｎ２）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）が挙げられるがこれらに限定されない。
[0028]シリコン含有物質、金属、所望によるバリヤ層又はキャップ層の複数の層を有する基板は、プロセス３１２の次のステップにおいてチャンバ内に配置される。層は、基板上にトランジスタのようなデバイス構造を形成するためにパターン形成されてもよい。図４Ａは、典型的なゲートトランジスタ構造４００を示す図である。ドープされたシリサイド領域４０２は、基板のポリシリコンドメイン４０４内に配置される。ドープされたシリサイド領域４０２は、トランジスタのソース領域とドレイン領域を形成する。ドープされたシリサイド領域４０２の上に、ポリシリコン４０６と、ゲート酸化物４０８と、バリヤ物質４１０と、金属コンタクト４１２と、保護物質又はハードマスク物質４１４の多層を堆積させることができる。更に、図示していないが、バリヤ層又は核形成層を間に含むか又は含まずに、ドープされたシリサイド領域の上に金属コンタクトを直接堆積させることができる。本発明のプロセスは、基板の他のシリコン含有領域に沿って、金属又は他層を酸化させずにポリシリコン層とゲート酸化物層のみを選択的に酸化する。
[0029]基板は、プロセスチャンバ内のスリットバルブを通ってチャンバへ導入することができる。処理クラスタ又はプラットフォームの一部として構成される搬送ロッドはチャンバへ基板を装着するために用いることができる。或いは、トレイローダが一定の速さで複数の基板を装脱着するためにカートリッジデバイスと用いることができる。更に、基板をプロセスチャンバの内外に搬送するためにカルーセル装置を回転処理クラスタの一部として用いてもよく、ライナ処理アセンブリを用いてもよい。
[0030]図３Ａをもう一度参照すると、非反応性ガス雰囲気下でプロセスチャンバ内の支持リング上に支持された基板を、次に、温度と圧力の上昇ステップ３１４に供する。温度と圧力を上昇させる前に、水素含有ガスをプロセスチャンバに送ってもよい。或いは、上昇中、プロセスチャンバ内外に非反応性ガスを流すことによって非反応性ガス雰囲気を維持してもよい。チャンバ内の圧力を正確に制御することができ、基板を避けることがあるいかなるわずかな放出物も温度が上昇する流動ガスによって除去される。温度と圧力は、同時に又は引き続いて、所望される所定のプロセス条件までいかなるパターンでも傾斜させることができる。温度傾斜は、基板の種々の層をアニールする追加の効果をもたらすように設計することができる。最良の選択的酸化条件は、約１５０トール〜約８００トール、特に約２５０トール〜６００トール、例えば、４５０トールで得られることが分かった。最良の選択的酸化条件が約７００℃を超え、特に約８００℃〜約１０００℃、例えば、９５０℃の温度で達成されることも分かった。
[0031]再び図３Ａを参照すると、温度と圧力の上昇前か又は後に水素含有ガスをプロセスチャンバに送ることができる。水素（Ｈ２）ガスが好ましいが、アンモニア（ＮＨ３）のような酸化した場合に水蒸気を生成することができる他のガスを用いてもよい。水素含有ガスの所望の流量に達し、動作条件が設定されたときに、ステップ３１８で酸素含有ガスをプロセスチャンバに送ってガス混合物を生成する。酸素（Ｏ２）ガスが好ましいが、亜酸化窒素（Ｎ２Ｏ）のような他の酸化ガスを用いることができる。反応が開始するように温度と圧力と流れ制御が応答することを可能にする設定点まで酸素含有ガスの流量を増加させる。水素含有ガスと酸素含有ガスが反応し、インサイチュで水蒸気を生成させ、基板上に選択的酸化反応を推進させる。水分子がシリコン含有物質に血漿ネットワークを拡散させ、Ｓｉ-Ｓｉ又はＳｉ-ＳｉＯ２結合で水素を遊離させることが考えられる。処理は、ステップ３２０で所定の終点に達する、例えば、ある量の時間まで続ける。ステップ３２２で、温度を下げ、チャンバを減圧して、反応種を除去する。ステップ３２４で、非反応性ガスをもう一度チャンバに充填して、プロセスを完了し、ステップ３２６で基板を除去する。
[0032]図３Ｂと図３Ｃは、本発明のプロセスの別の実施形態を示す図である。図３Ｂは、ステップ３３６で水素含有ガスを加える前に、ステップ３３４で非反応性ガスをチャンバ動作圧を設定するために用いる態様を示す図である。ステップ３３８に示すように、水素含有ガスを充填した後に温度を設定することができ、その後、ステップ３４０で酸素含有ガスを充填する。図３Ｃは、最初にステップ３５４で酸素含有ガス充填し、続いてステップ３５６で加圧し、ステップ３５８で水素含有ガスを充填し、ステップ３６０で温度を設定する態様を示す図である。
[0033]別の実施形態において、チャンバが所望の温度と圧力に達した後に、水素含有ガスと酸素含有ガスを共に増加させることができ、利点は単一流の混乱によって望まれていない反応を促進させないことである。他の別の実施形態において、所望の温度と圧力点に達する前に水素含有ガスをチャンバへ導入することができ、基板上のいかなる金属層も不動態化することが潜在的な利点であり、更に金属の酸化可能性が減少する。他の実施形態において、非反応性ガス又はキャリヤガスを水素含有ガス又は酸素含有ガス、又はそれらの双方と用いることができ、別々に又はいずれかのガスと送られてもよい。ガスは反応チャンバの外部で混合しても、個々にチャンバに送られてもよい。非反応性ガスの使用は、混合と選択性を促進させるが、酸化速度も低下させるようである。
[0034]反応ゾーンにおいて温度と圧力が反応を推進させる。熱い基板からの対流や酸化反応から放出されるエネルギーが反応ゾーンを加熱させる。従って、反応を推進させるのに必要とされる温度は、基板表面のすぐ近くで見出される。一部の実施形態において、反応は、基板表面から１ｃｍまでのゾーンに限定されるのがよい。通常は７００℃を超える温度が、選択的酸化反応を促進させるのに有効である。温度は、チャンバ内に配置されたセンサによって制御され、ヒートランプへ電力を変える温度コントローラに接続される。
[0035]流量、温度、圧力の効果的な制御が成功した選択的酸化プロセスに寄与する。ガス混合物において酸素が多すぎる場合には、酸素ラジカル種が優勢であり、望まれていない酸化反応が引き起こされる。図５は、従来の酸素を多く含む酸化反応のガス混合物特性に対して異なる圧力で酸化種の相対濃度を示す反応種のダイアグラムである。それは、圧力が高くなるにつれて望ましくない酸化種が減少する原則を示している。これらのサイズのために、酸素ラジカル種は水分子よりも金属の結晶構造内に良好に拡散することができる。従って、酸素ラジカル種のより高い濃度によって、シリコン含有物質の選択性が低くなる。より高いチャンバ圧によって、酸素ラジカルが水素含有化学種によって急速に除去されることからラジカル種が少なくなる。
[0036]選択的酸化反応の速度を最大にすることは望ましいが、不適切な反応種の混合物が用いられる場合には、酸化反応と燃焼反応が爆発性であり得る。水素ガス（Ｈ２）と酸素ガス（Ｏ２）のガス混合物であって、ガス混合物中の水素ガスが６５％より多いガス混合物が最も有利な反応条件を生じることが分かった。水素を多く含むガス混合物によって、通常、許容され得る酸化速度と高い選択性が得られる。図６は、本発明のプロセスに関する反応速度ダイアグラムを示す図である。領域１は、選択的酸化プロセスに現在用いられている動作窓を示す図である。領域２は、水素と酸素ガスの混合物の大爆発の可能性を示し、避けなければならない組成を示す図である。領域３は、本発明の目標動作窓を示す図である。ガス混合物中約６５％〜約９５％の水素、特に約７５％〜約９０％、例えば、約８５％の水素を含む、水素と酸素ガスの混合物で好ましい結果が得られた。これらの条件で、反応チャンバ内部での組成物のわずかな変動により、かなりの温度変動につながり得る。同様に、反応種の流量のわずかな変動が反応混合物を爆発限界に近づけさせ得る。インターロックは、酸素含有ガスの流量が許容され得る範囲の安全性で制御限界の下にとどまることを確実にするために用いられる。リアクタに送られる酸素含有ガスの量は、酸素含有ガス流量と水素含有ガス流量との割合を指定することによって、又は双方と非反応性ガス又はキャリヤガスとの割合を指定することによって、又はガス混合物中の反応性ガスの割合を制御するように設計される他のいずれの方法によっても制御することができる。
[0037]反応は、一定時間進行する。基板のシリコン含有物質上での酸化物成長の薄膜が望まれる。これらのプロセス条件で、約１〜約５分間が２０〜５０オングストローム厚の新しい酸化物層を生成するのに充分である。図４Ｂは、選択的酸化が行われた後のデバイス構造４２０を示す図である。酸化物層４１６は、構造のシリコン含有層へ隣接して成長している。終点に達したときに、温度を下げてもよく、反応チャンバをポンプで排出させるとともに非反応性ガスを充填するのがよい。チャンバを簡単にパージして、潜在的反応ガスが基板を劣化させないままであることを確実にすることができ、その後、基板を処理のためにチャンバから取り出す。
[0038]上記プロセスは、基板上の多くのシリコン含有物質を選択的に酸化するために用いることができる。このようなシリコン含有物質としては、ポリシリコン（又は多結晶シリコン）、ドープされたシリコン、ミクロクリスタリンシリコン、ドープされたミクロクリスタリンシリコン、アモルファスシリコン、ドープされたアモルファスシリコン、汎用シリコン、ドープされた又はドープされていない、前者のラベルのいずれにも適合しないもの、二酸化シリコン（ＳｉＯ２）をかなり含む部分的に酸化されたシリコン物質、及びこれらの組合わせが挙げられるがこれらに限定されない。同様に、多くの有名な金属導体やバリヤ層又は保護層は、このプロセスに安全にさらされることができる。このような条件下で酸化されない金属層組成物としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、炭窒化タンタル（ＴａＣＮ）、及びこれらの組合わせが挙げられるがこれらに限定されない。
[0039]本発明の実施形態に従って行われる選択的酸化処理の実施例を以下の表１に示す。以下の実施形態は、反応種として水素ガスと酸素ガスを用いてシリコンとタングステン金属の選択的酸化を示す。しかしながら、上述のように、アンモニアのような他の水素含有ガスを用いることができ、亜酸化窒素のような他の酸素含有ガスが本発明の他の実施形態を示すプロセスを行うために用いることができる。また上述のように、表１に特に示した以外の本発明の実施形態は、タングステン以外の金属に相対して選択的酸化を達成する。
Figure 0005451018
結論
[0040]シリコン／金属複合膜の選択的酸化の方法及び装置に関する本発明の実施形態を記載してきた。半導体デバイスにおけるシリコン含有物質は、高圧インサイチュ水蒸気生成によって、金属層のようなデバイスの他の層を酸化させずに急速に酸化させる。上記は本発明の実施形態に関するが、本発明の他の多くの実施形態が本発明の基本的範囲から逸脱することなく構成されてもよい。本発明の範囲は、以下の特許請求の範囲によって決定される。
図１Ａは、乾燥条件下のシリコン酸化速度のグラフである。 図１Ｂは、湿潤条件下のシリコン酸化速度のグラフである。 図１Ｃは、水蒸気条件下のシリコン酸化速度のグラフである。 図２は、本発明のプロセスにおいて使用し得る急速熱加熱装置を示す図である。 図３Ａは、本発明の一実施形態を示すフローチャートである。 図３Ｂは、本発明の他の実施形態を示すフローチャートである。 図３Ｃは、本発明の他の実施形態を示すフローチャートである。 図４Ａは、本発明の一実施形態の選択的酸化プロセスを適用する前の基板を示す断面図である。 図４Ｂは、本発明の実施形態の選択的酸化プロセスを適用した後の基板を示す断面図である。 図５は、異なる圧力における反応種の濃度を示すグラフである。 図６は、本発明の一実施形態の作用可能なプロセス条件を示すプロセスウィンドウダイアグラムである。
符号の説明
２００…急速熱加熱プロセスチャンバ、２０２…プロセスチャンバ、２０４…側壁、２０６…エンクロージャ底部、２０８…ライトパイプアセンブリ、２１０…ランプ、２１２…ライトパイプ、２１４…基板、２１６…支持リング、２１８…回転シリンダ、２２０…代表的なポータル、２２２…代表的なポータル、２２４…温度コントローラ、２２６…パイロメータ、３１０…プロセス、３１２…プロセス、３１４…圧力上昇ステップ、３１８…ステップ、３２０…ステップ、３２２…ステップ、３２４…ステップ、３２６…ステップ、３３４…ステップ、３３６…ステップ、３３８…ステップ、３４０…ステップ、３５４…ステップ、３５６…ステップ、３５８…ステップ、３６０…ステップ、４００…ゲートトランジスタ構造、４０２…ドープされたシリコン領域、４０４…ポリシリコンドメイン、４０６…ポリシリコン層、４０８…ゲート酸化物、４１０…バリヤ物質、４１２…金属コンタクト、４１４…ハードマスク物質、４１６…酸化物層、４２０…デバイス構造。

Claims (3)

  1. 複合基板の物質を選択的に酸化する方法であって：
    一つ以上のシリコン含有物質層と一つ以上の金属含有物質層を持つ複合基板を準備するステップと、
    該複合基板をチャンバ内に配置するステップと；
    該チャンバに酸素ガスと水素ガスのガス混合物を導入するステップであって、該水素ガスが該ガス混合物の約８５％である、前記ステップと；
    該チャンバを約４５０トールに加圧するステップと；
    該チャンバを所定の温度に所定の時間加熱して該水素ガスと該酸素ガスを該チャンバ内部で反応させ、該複合基板のシリコン含有物質のみを選択的に酸化させるステップと；
    を含む、前記方法。
  2. 該所定の温度が７００℃を超える、請求項１に記載の方法。
  3. 該水素ガスと該酸素ガスを該チャンバの外部で混合して、該ガス混合物を生成させる、請求項１に記載の方法。
JP2008244684A 2007-09-24 2008-09-24 選択的酸化プロセスの酸化物成長速度の改良方法 Active JP5451018B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/860,161 2007-09-24
US11/860,161 US7951728B2 (en) 2007-09-24 2007-09-24 Method of improving oxide growth rate of selective oxidation processes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011201340A Division JP2012044192A (ja) 2007-09-24 2011-09-15 選択的酸化プロセスの酸化物成長速度の改良方法

Publications (3)

Publication Number Publication Date
JP2009158918A JP2009158918A (ja) 2009-07-16
JP2009158918A5 JP2009158918A5 (ja) 2011-11-04
JP5451018B2 true JP5451018B2 (ja) 2014-03-26

Family

ID=40297951

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008244684A Active JP5451018B2 (ja) 2007-09-24 2008-09-24 選択的酸化プロセスの酸化物成長速度の改良方法
JP2011201340A Pending JP2012044192A (ja) 2007-09-24 2011-09-15 選択的酸化プロセスの酸化物成長速度の改良方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011201340A Pending JP2012044192A (ja) 2007-09-24 2011-09-15 選択的酸化プロセスの酸化物成長速度の改良方法

Country Status (7)

Country Link
US (3) US7951728B2 (ja)
EP (2) EP3540763A1 (ja)
JP (2) JP5451018B2 (ja)
KR (1) KR101028441B1 (ja)
CN (2) CN104269343A (ja)
SG (1) SG151226A1 (ja)
TW (2) TWI436425B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8163626B2 (en) * 2009-06-15 2012-04-24 Applied Materials, Inc. Enhancing NAND flash floating gate performance
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
CN104106128B (zh) * 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN103165432B (zh) * 2013-03-15 2016-08-03 上海华力微电子有限公司 一种栅氧化层的制备方法
JP5636575B2 (ja) * 2013-08-28 2014-12-10 株式会社ユーテック 水蒸気加圧急速加熱装置及び酸化物材料膜の製造方法
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
JP7274461B2 (ja) 2017-09-12 2023-05-16 アプライド マテリアルズ インコーポレイテッド 保護バリア層を使用して半導体構造を製造する装置および方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN111357090B (zh) 2017-11-11 2024-01-05 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP7330181B2 (ja) 2017-11-16 2023-08-21 アプライド マテリアルズ インコーポレイテッド 高圧蒸気アニール処理装置
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
TWI794363B (zh) 2017-12-20 2023-03-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11322347B2 (en) 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND
TW202107528A (zh) 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11569245B2 (en) * 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
US11610776B2 (en) 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth
US11996305B2 (en) 2021-06-29 2024-05-28 Applied Materials, Inc. Selective oxidation on rapid thermal processing (RTP) chamber with active steam generation
WO2023140541A1 (ko) * 2022-01-24 2023-07-27 주식회사 에이치피에스피 반도체 공정의 절연막 제조 방법

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
US5015587A (en) * 1988-08-08 1991-05-14 Phillips Petroleum Company Reformer optimization for head limited recycle system
JPH07183477A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体基板の製造方法
TW471068B (en) 1997-03-05 2002-01-01 Hitachi Ltd Method for fabricating semiconductor integrated circuit device with insulation film
US6005225A (en) 1997-03-28 1999-12-21 Silicon Valley Group, Inc. Thermal processing apparatus
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3544123B2 (ja) 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
TW374853B (en) 1997-08-04 1999-11-21 Toshiba Corp Dry etching method of thin film and method for manufacturing thin film semiconductor device
DE69840861D1 (de) * 1997-10-14 2009-07-16 Texas Instruments Inc Verfahren zum Oxidieren einer Struktur während der Herstellung einer Halbleitervorrichtung
TW421849B (en) 1998-02-23 2001-02-11 Winbond Electronics Corp Structure of multi-layered dielectric opening and its fabricating method
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
KR20010071235A (ko) 1998-05-11 2001-07-28 세미툴 인코포레이티드 열반응기용 온도 제어 시스템
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP3447956B2 (ja) * 1998-05-21 2003-09-16 富士通株式会社 光学的記憶装置
US6100188A (en) 1998-07-01 2000-08-08 Texas Instruments Incorporated Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6335295B1 (en) 1999-01-15 2002-01-01 Lsi Logic Corporation Flame-free wet oxidation
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6221791B1 (en) 1999-06-02 2001-04-24 Taiwan Semiconductor Manufacturing Company, Ltd Apparatus and method for oxidizing silicon substrates
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
KR100441681B1 (ko) 2001-03-12 2004-07-27 삼성전자주식회사 금속 게이트 형성 방법
DE10120523A1 (de) 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
US6627501B2 (en) 2001-05-25 2003-09-30 Macronix International Co., Ltd. Method of forming tunnel oxide layer
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TW200416772A (en) 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
DE10236896B4 (de) 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
US6774012B1 (en) 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
US7189652B1 (en) 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US7229929B2 (en) 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
KR100482738B1 (ko) 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100616498B1 (ko) 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US7235497B2 (en) 2003-10-17 2007-06-26 Micron Technology, Inc. Selective oxidation methods and transistor fabrication methods
CN100334688C (zh) * 2003-12-27 2007-08-29 上海华虹（集团）有限公司 一种消除栅刻蚀横向凹槽的方法
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR20050094183A (ko) * 2004-03-22 2005-09-27 삼성전자주식회사 화학 기상 증착 장치 및 이를 이용한 산화막 형성 방법
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100586009B1 (ko) 2004-05-31 2006-06-01 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
TWI264797B (en) 2005-11-07 2006-10-21 Ind Tech Res Inst Self-alignment dual-layer silicon-metal nano-grain memory device, fabricating method thereof and memory containing the same
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
TWI371110B (en) * 2008-09-16 2012-08-21 Nexpower Technology Corp Translucent solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
TWI389206B (zh) 2013-03-11
CN104269343A (zh) 2015-01-07
KR101028441B1 (ko) 2011-04-14
US7951728B2 (en) 2011-05-31
JP2009158918A (ja) 2009-07-16
US9117661B2 (en) 2015-08-25
US20090081884A1 (en) 2009-03-26
SG151226A1 (en) 2009-04-30
JP2012044192A (ja) 2012-03-01
CN101404253A (zh) 2009-04-08
EP2040287A2 (en) 2009-03-25
TW201207939A (en) 2012-02-16
EP3540763A1 (en) 2019-09-18
US20140057455A1 (en) 2014-02-27
US8546271B2 (en) 2013-10-01
KR20090031658A (ko) 2009-03-27
TWI436425B (zh) 2014-05-01
EP2040287A3 (en) 2012-08-08
TW200926298A (en) 2009-06-16
EP2040287B1 (en) 2019-06-05
US20110230060A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
JP5451018B2 (ja) 選択的酸化プロセスの酸化物成長速度の改良方法
US10714333B2 (en) Apparatus and method for selective oxidation at lower temperature using remote plasma source
KR100966086B1 (ko) 반도체장치의 제조 방법 및 기판처리장치
JP4706260B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP2012094879A (ja) シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
JP4748042B2 (ja) 熱処理方法、熱処理装置及び記憶媒体
US7094637B2 (en) Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP5264163B2 (ja) 絶縁膜の形成方法
JP2009158783A (ja) 絶縁膜の形成方法
JP2005268576A (ja) 容量絶縁膜の成膜方法
JP2000031065A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110915

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120321

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Ref document number: 5451018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250