JP2009533846A - 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール - Google Patents

膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール Download PDF

Info

Publication number
JP2009533846A
JP2009533846A JP2009504490A JP2009504490A JP2009533846A JP 2009533846 A JP2009533846 A JP 2009533846A JP 2009504490 A JP2009504490 A JP 2009504490A JP 2009504490 A JP2009504490 A JP 2009504490A JP 2009533846 A JP2009533846 A JP 2009533846A
Authority
JP
Japan
Prior art keywords
substrate
temperature
annealing
dielectric material
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009504490A
Other languages
English (en)
Inventor
ニティン， ケー． イングル，
ツェン ヤン，
ヴィカッシュ バンシア，
シンユン シャ，
ハリ， ジェイ．エル． フォストナー，
ロン パン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009533846A publication Critical patent/JP2009533846A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

誘電物質を含有するトレンチが誘電物質と基板の間の窒化シリコン層上に形成された基板をアニールする方法であって、基板を酸素含有ガスを含む第一雰囲気中約８００℃以上の第一温度でアニールするステップと、基板を酸素を含まない第二雰囲気中約８００℃〜約１４００℃の第二温度でアニールするステップとを含む、前記方法。
【選択図】 図７

Description

関連出願の説明
[0001]本出願は、２００６年４月７日出願の“ＭＵＬＴＩ-ＳＴＥＰ ＡＮＥＡＬ ＯＦＴＨＩＮ ＦＩＬＭＳ ＦＯＲ ＦＩＬＭ ＤＥＮＳＩＦＩＣＡＴＩＯＮ ＡＮＤ ＩＮＰＲＯＶＥＤ ＧＡＰ-ＦＩＬＬ”と称する米国仮出願第６０,７９０,０３２号の恩典を主張する。本出願は、また、２００４年８月４日出願の“ＭＵＬＴＩ-ＳＴＥＰＡＮＮＥＡＬ ＯＦ ＴＨＩＮ ＦＩＬＭＳ ＦＯＲ ＦＩＬＭ ＤＥＮＳＩＦＩＣＡＴＩＯＮ ＡＤＤ ＩＮＰＲＯＶＥＤ ＧＡＰ-ＦＩＬＬ”と称する米国仮出願第６０／５９８,９３９号の優先権を主張する、２００４年１１月１６日出願の米国特許出願第１０／９９０,００２号の一部継続出願である。上で確認した出願すべての開示内容は、本明細書に全体で援用されている。
発明の背景
[0002]半導体デバイスの密度が増加し続け、デバイス間のアイソレーション構造が縮小し続けるにつれて、個々のデバイスを互いに分離する課題はますます難しくなっている。不適切なデバイスアイソレーションは、問題の一部だけを挙げると、電力を消費する漏電電流、回路機能に断続的（しばしば永続的）破損を引き起こし得るラッチアップ、雑音余裕劣化、電圧変化、シグナルクロストークを含む多くのデバイス欠陥の根本的原因である。
[0003]従来のデバイスアイソレーション技術には、半導体デバイス上の活性デバイス領域の横方向に分離した局部的シリコン酸化（ＬＯＣＯＳ）プロセスが含まれていた。しかしながら、ＬＯＣＯＳプロセスは、ある周知の欠点を持つ。窒化シリコンマスクの下のシリコンの横方向の酸化により、フィールド酸化物のエッジ部が鳥のくちばしの形に似る。更に、チャネルストップドーパントの横方向の拡散は、ドーパントを活性デバイス領域に侵入させ、それによりチャネル領域の幅が過剰に縮む。ＬＯＣＯＳプロセスによるこれらの多くの問題は、超大規模集積（ＶＬＳＩ）の実施によりデバイスサイズが縮小し続けるにつれて悪化し、新しいアイソレーション技術が求められた。
[0004]電流アイソレーション技術は、シャロートレンチアイソレーション（ＳＴＩ）プロセスを含む。初期のＳＴＩプロセスは、典型的には、シリコン基板に所定の幅と深さを持つトレンチをエッチングするステップと、トレンチを誘電物質（例えば、二酸化シリコン）の層で充填するステップと、最後に、誘電物質を、例えば、化学機械的研磨（ＣＭＰ）で平坦化するステップを含んでいた。当面は、初期のＳＴＩプロセスが一緒により近く隔置されたデバイスを分離するのに有効であったが（例えば、１５０ｎｍ以上）、デバイス間の隙間が縮小するにつれて、問題が生じた。
[0005]これらの問題の一つは、トレンチにおける誘電物質の堆積でボイドと弱いシームの形成を避けることである。トレンチの幅が縮小し続けるにつれて、トレンチの高さとトレンチの幅のアスペクト比が大きくなり、高アスペクト比トレンチ（例えば、アスペクト比約６：１以上）が、トレンチの早期閉鎖のために誘電物質にボイドを形成する傾向が高い（例えば、トレンチの最上角に誘電物質の“ブレッドローフィング”）。弱いシームとボイドは、トレンチアイソレーションの誘電特性の一様でない領域を生じ、隣接したデバイスの電気特性に悪影響を及ぼし、デバイス故障の原因にさえなり得る。
[0006]ボイドを避けるための一技術は、誘電物質がトレンチをボトムアップから一様に充填する点まで堆積速度を低下させることである。この技術はある有効性を示したが、全体の生産時間を遅らせ、それにより生産効率が低下する。従って、充填されたトレンチ内に生じるボイドを減少させ更に/又は除去するデバイス間トレンチの効率のよい充填を含むデバイスアイソレーション技術が依然として求められている。
発明の概要
[0007]本発明の実施形態は、基板をアニールする方法を含む。基板は、誘電物質を含有するトレンチを含むことがある。前記方法は、酸化環境、又は雰囲気中で、約２００℃〜約８００℃の第一温度で基板をアニールするステップを含むことができる。前記方法は、また、酸素を含まない第二雰囲気中で約８００℃〜約１４００℃の第二温度で基板をアニールするステップを含むことができる。
[0008]本発明の実施形態は、更に、誘電物質を含有する少なくとも一つのトレンチを持ち、窒化シリコン層がトレンチ内の誘電物質の下に位置決めされた基板をアニールする方法を含む。前記方法は、酸素含有ガスを含む第一雰囲気中約８００℃以上の第一温度で基板をアニールするステップと、酸素を含まない第二雰囲気中約８００℃〜約１４００℃の第二温度で基板をアニールするステップとを含むことができる。
[0009]本発明の実施形態は、また、誘電物質を含有するトレンチを含む基板をアニールする方法を含む。前記方法は、酸素含有ガスの存在下に約４００℃〜約８００℃の第一温度で基板をアニールするステップを含む。前記方法は、また、基板から酸素含有ガスをパージするステップと、基板を約９００℃〜約１１００℃の第二温度に上昇させて、酸素を含まない雰囲気中で基板を更にアニールするステップとを含む。
[0010]本発明の実施形態は、また更に、誘電物質を含有する少なくとも一つのトレンチを持ち、窒化シリコン層がトレンチ内の誘電物質の下に位置決めされた基板をアニールする方法を含む。前記方法は、第一段階で水蒸気の存在下に約８００℃〜約１０００℃で基板をアニールするステップと、第二段階で水蒸気を含まない雰囲気中で約８００℃〜約１１００℃の温度で基板をアニールするステップと含むのがよい。
[0011]本発明の実施形態は、また、基板上に誘電物質を堆積する方法であって、基板内にトレンチを準備するステップと、基板上に誘電物質を堆積させる前にトレンチ内にバリヤ層を形成するステップとを含むのがよい、前記方法を含む。前記方法は、更に、水蒸気を含む第一雰囲気中で約８００℃以上の第一温度で誘電物質をアニールするステップと、水蒸気を含まない第二雰囲気中で約８００℃〜約１４００℃の第二温度で誘電物質をアニールするステップとを含むのがよい。
[0012]本発明の実施形態は、更に、アニールシステムを含む。アニールシステムは、アニールチャンバを形成するように構成されたハウジングと、前記アニールチャンバ内に基板を保持するように構成された基板ホルダとを含み、ここで、基板は誘電物質で充填されたトレンチを備える。アニールシステムは、更に、前記アニールチャンバにガスを導入するように構成されたガス分配システムと、基板を加熱するように構成された加熱システムとを含むのがよい。ガス分配システムは、酸素含有ガスを含む第一アニールガスをチャンバに導入し、加熱システムが約２００℃〜約８００℃の第一温度に基板を加熱する。更に、加熱システムは、酸素含有ガスをチャンバからパージした後に、酸素を含まない雰囲気中で約８００℃〜約１４００℃の第二温度に基板を加熱する。
[0013]追加の特徴は、以下の説明において部分的に示され、一部には、以下の明細書の試験の際に当業者に明らかになり、本発明の実施によって確認することもできる。本発明の特徴と利点は、添付の特許請求の範囲に特に指摘された手段、組合わせ、及び方法によって可能になり達成することができる。
発明の詳細な説明
[0023]上記のように、トレンチアイソレーションにおけるボイドと弱いシームの発生は、トレンチの幅が小さくなり（例えば、約９０ｎｍ以下）、トレンチのアスペクト比が大きくなる（約６：１以上）ので、ますます問題になってきた。本発明の実施形態は、酸素含有ガスを含む雰囲気中でより低い温度（約２００℃〜約８００℃）でのこれらの充填されたトレンチをアニールし、続いて、酸素を含まない雰囲気中でより高い温度（例えば、約８００℃〜約１４００℃）でトレンチをアニールする方法を含む。
[0024]一つ以上の酸素含有化学種（例えば、Ｈ２Ｏ、ＮＯ、Ｎ２Ｏ、Ｏ２等）を含む環境中でより低い温度でトレンチをアニールすると、酸化シリコン網目構造を再配列し強化して、トレンチ内のボイドの形成や弱いシームの開口を防止する。これは、誘電物質内のシームやボイドの酸化物回復としばしば呼ばれる。アニールのより低い温度によって、酸素がシリコン基板のトレンチ壁と他の部分と反応して望ましくない酸化物膜を形成することから保たれる。
[0025]アニールは、これらのいずれもが物質の密度を増加する、誘電物質の構造を再配列し且つ水分を排出するより高い温度でトレンチアイソレーションを加熱することによって続けることができる（即ち、アニールの第二ステップが開始されてもよい）。より高い温度のアニールは、酸素を含まない環境で行われる。環境は、酸化ガスを含まない他の種類の環境の中でも、例えば、実質的に純粋な窒素（Ｎ２）、窒素と希ガス（例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ）の混合物又は実質的に純粋な希ガスであるのがよい。環境は、また、水素（Ｈ２）又はアンモニア（ＮＨ３）のような還元ガスを含んでもよい。この環境でより高い温度でトレンチをアニールすると、シリコン基板を酸化せずに高温緻密化が容易になる。
[0026]トレンチ内の誘電物質の緻密化は、物質により遅いウエットエッチング速度を与えることを含む、最初に形成された緻密でない物質より多くの利点を与えることができる。例えば、スピンオン技術によってトレンチ内に堆積された緻密でない物質は、熱成長酸化物（例えば、約１０：１以上のウエットエッチング速度比（ＷＥＲＲ））より約１０〜約２０倍以上のウエットエッチング速度を持つことができる。同様に、化学気相堆積によって堆積された緻密でない物質は、典型的には、約５：１以上のウエットエッチング速度を持つ。緻密でない誘電物質の高ウエットエッチング速度は、続いての平坦化更に／又は酸化エッチングプロセスの間、この物質を過剰エッチングすることになり得る。過剰エッチングは、トレンチアイソレーションの最上部にボウル又はギャップを形成することになり得る。
[0027]本発明の実施形態は、酸素を含有する環境でより低い温度のアニールとほとんど酸素がない環境でより高い温度のアニールとの利点を組み合わせる誘電物質充填トレンチをアニールする方法を含む。これらの方法は、以下に記載される例示的アニールシステムのようなアニールシステムで行うことができる。
例示的アニールシステム
[0028]図１は、本発明の実施形態を行うことに適した装置１００を示す概略図である。装置１００は、種々のハードウエア要素（例えば、特に、ウエハ処理ロボット１７０、アイソレーションバルブ１７２及びマスフローコントローラ１７４及びその他）と接続されたプロセスチャンバ１０２とコントローラ１８０を備える。チャンバ１０２の詳細な説明は、１９９９年９月１５日出願の“Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｈｅａｔｉｎｇ ａｎｄ Ｃｏｏｌｉｎｇ Ｓｕｂｓｔｒａｔｅｓ”と称する共同譲渡された米国特許出願第０９／３９６,００７号に開示され、この開示内容は本明細書に援用されている。装置１００の簡単な説明を以下に示す。
[0029]装置１００は、加熱機構と、冷却機構と、基板を加熱機構と冷却機構間を搬送する搬送機構を備える単一チャンバ１０２内の基板の急速な加熱と冷却を可能にする。図１の実施形態に示されるように、加熱機構は、抵抗加熱素子１０６を持つ加熱された基板支持体１０４を備え、冷却機構は、加熱された基板支持体１０４から離れた距離に配置された冷却プレート１０８に接続された冷却流体ソース１７６を備える。搬送機構は、例えば、基板を加熱された基板支持体１０４に接近した位置から冷却プレート１０８に接近した位置に搬送するために用いられる、多数のフィンガ１１２を持つウエハリフトフープ１１０である。真空ポンプ１７８とアイソレーションバルブ１７２は、チャンバ１０２からのガスフローの排気と制御のためのチャンバ１０２の排出口１２２に接続される。
[0030]アニールを行うために、基板１９０は、約１００℃〜約５００℃の温度に予熱される加熱基板支持体１０４上に載置される。ガスソース１２０は、アニールガスがガス注入口１２４とマスフローコントローラ１７４を介してチャンバ１０２へ入ることを可能にする。ガス注入口１２４は、インサイチュ蒸気生成（ＩＳＳＧ）のために酸素（Ｏ２）と水素（Ｈ２）の燃焼を開始させるスパークギャップ（図示せず）のような点火ソースを含んでもよい。
[0031]アニール後、基板１９０は、所望により、チャンバ１０２内で望ましい温度、例えば、約１００℃未満、又は約８０℃未満、又は５０℃未満に冷却されてもよい。これは、例えば、ウエハリフトフープ１１０を用いて基板１９０を冷却プレート１０８に密接に近接することによって達成され得る。例えば、冷却プレート１０８は、冷却流体ソース１７６から供給される冷却流体によって約５℃〜約２５℃の温度に維持されるのがよい。
[0032]図１に示されるように、チャンバ１０２は、本発明のアニール方法を行うためにチャンバ１０２を制御するコントローラ１８０に結合されている。説明的に、コントローラ１８０は、関連付けられた制御ソフトウエアを含有する汎用コンピュータ又は中央処理装置（ＣＰＵ）１８２と、支援回路１８４と、メモリ１８６を備える。コントローラ１８０は、ウエハ搬送、ガスフロー制御、温度制御、チャンバ排気等のウエハ処理に必要とされる多くのステップの自動制御に関与する。コントローラ１８０と装置１００の種々の要素の間の二方向連通は、シグナルバス１８８とまとめて呼ばれる多くのシグナルケーブルを通して操作され、一部を図１に示す。
[0033]ここで図２を参照すると、本発明の方法の実施形態による一つ以上の基板２１０をアニールするための装置２００が示されている。装置２００は、三ゾーン抵抗炉２１２と、石英リアクタチューブ２０２と、ガス注入口２０４と、圧力センサ２０６と、ウエハボート２０８とを含む熱壁炉システムである。一つ以上の基板２１０は、アニールのためにウエハボート２０８の上に縦に位置決めされるのがよい。ウエハは、チューブ２０２を取り囲む抵抗加熱コイルによって放射状に加熱される。アニールガスは、マスフローコントローラを用いてチューブ２０２（ガス注入口２０４）の一端へ定量され、（例えば、排出ポンプによって）チューブ２０２のもう一端からポンプで送ることができる。
[0034]ここで図３を参照すると、本発明の実施形態で用いることができる急速熱プロセッサ（ＲＴＰ）アニールチャンバ３００の断面図が示されている。ＲＴＰアニールチャンバ３００の一例はカリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＲＡＤＩＡＮＣＥ（登録商標）である。ＲＴＰチャンバ３００は、側壁３１４と、底部３１５と、窓アセンブリ３１７とを含む。側壁３１４と底部３１５は、通常は、例えばステンレス鋼のような金属を備える。側壁３１４の上部は、Ｏリング３１６によって窓アセンブリ３１７に密封されている。放射エネルギーアセンブリ３１８は、窓アセンブリ３１７上に位置決めされ結合されている。放射エネルギーアセンブリ３１８は、ライトパイプ３２１にそれぞれ取り付けられた複数のランプ３１９を含む。
[0035]ＲＴＰアニールチャンバ３００は、例えば、炭化シリコンから作られた支持リング３６２によってその周囲に支持された基板３２０を収容する。支持リング３６２は、回転可能なシリンダ３６３上に取り付けられる。回転可能なシリンダは、支持リング３６２と基板をＲＴＰチャンバ３００の中で回転させる。
[0036]ＲＴＰアニールチャンバ３００の底部３１５は、基板３２０の裏側に光エネルギーを反射する金被覆上面３１１を含む。更に、ＲＴＰアニールチャンバ３００は、基板３００の温度を感知するためにＲＴＰアニールチャンバ３００の底部３００を通して位置決めされた複数の温度プローブ３７０を含む。
[0037]側壁３１４を通るガス注入口３６９は、アニールガスをＲＴＰアニールガスチャンバ３００に供給する。ガス注入口３６９の反対の側壁３１４を通して位置決めされたガス排出口３６８は、ＲＴＰアニールチャンバ３００からアニールガスを除去する。ガス排出口３６８は、真空ソースのようなポンプシステム（図示せず）に結合される。ポンプシステムは、ＲＴＰアニールチャンバ３００からアニールガスを排出し、処理の間その中を所望の圧力に維持する。
[0038]放射エネルギーアセンブリ３１８は、好ましくは、基板３２０と支持リング３６２の表面積の上にランプ３１９が六角形配列又は“ハチの巣状”配列で位置決めされるように構成される。ランプ３１９は、基板３２０を一様に加熱するために独立して制御することができるゾーンのグループに分けられる。
[0039]窓アセンブリ３１７は、放射エネルギーアセンブリ３１８のライトパイプ３２１に整列する複数の短いライトパイプ３４１を含む。ランプからの放射エネルギーは、光パイプ３２１、３４１を介して、ＲＴＰアニールチャンバ３００のアニール領域３１３に供給される。
[0040]ＲＴＰアニールチャンバ３００は、マイクロプロセッサコントローラ（図示せず）によって制御することができる。マイクロプロセッサコントローラは、プロセスチャンバを制御する工業環境において使用し得る汎用コンピュータプロセッサ（ＣＰＵ）だけでなくサブプロセッサのいずれの形の一つであってもよい。コンピュータは、ランダムアクセスメモリ、読み出し専用メモリ、フロッピーディスクドライブ、ハードディスク、又はデジタル保存の他のいずれの形ものような適切ないずれのメモリもその場所で又は離れた場所で用いることができる。種々の支援回路は、従来の手法でプロセッサを支持するためにＣＰＵに結合することができる。必要とされるソフトウエアルーティンは、メモリに保存され、遠くにある第二ＣＰＵによって実行される。
[0041]プロセス順序ルーティンは、基板がペデスタル上に位置決めされた後に実行される。実行されたとき、ソフトウエアルーティンは、チャンバアニールが行われるようにチャンバ動作を制御する個々のプロセスコンピュータに汎用コンピュータを変換する。或いは、ソフトウエアルーティンは、特定用途向け集積回路又は他のタイプのハードウエアの実施、又はソフトウエアとハードウエアの組合わせとして、ハードウエア内で行われてもよい。
例示的半導体デバイス
[0042]ここで図４を参照すると、本発明の実施形態に従ってアニールすることができる基板に形成された誘電体充填トレンチの一例が示されている。トレンチアイソレーション構造４００は、基板４０２（例えば、シリコン基板）上に形成されるパッド酸化物層４０７上に形成された窒化物層４０９を含む。
[0043]窒化物ギャップ（図示せず）は、ギャップの上に横たわる窒化物層４０９の一部がさらされるように窒化物層４０９上にフォトレジスト層（図示せず）を堆積しパターン形成することによって窒化物層４０９に形成される。その後、窒化物エッチングを行って、窒化物層４０９のさらされ部分を除去する。窒化物ギャップが窒化物層４０９に形成された後、酸化物層ギャップ（図示せず）はパッド酸化物層４０７に形成されてもよい。このステップにおいて、窒化物層４０９は、窒化物ギャップによってさらされる下に横たわる酸化物層４０７の酸化物エッチングの間、マスク層として作用することができる。酸化物エッチングは、酸化物層４０７のさらされた部分を除去し、酸化物ギャップが形成される。
[0044]酸化物ギャップの形成に続いて、シャロートレンチの浅い残りを基板層４０２に形成することができる。これは、基板層４０２の基板エッチング（例えば、シリコンエッチング）から始めることができ、窒化物層４０９とパッド酸化物層４０７がエッチングマスク層として作用する。基板エッチングに続いて、形成されるトレンチは、洗浄剤（例えば、ＨＦ）で洗浄することができる。更に、トレンチ側壁ライナ４１７が、例えば、酸化物／酸窒化物雰囲気中で急速熱酸化（ＲＴＯ）（例えば、１０００℃）を受けることによってトレンチ４１６内に形成することができ、これはトレンチ４１６（と他の場所で）が丸い尖った角であってもよい。
[0045]トレンチ４１６が形成された後、トレンチアイソレーション構造４００を形成するために誘電物質４１８が堆積されるのがよい。トレンチ４１６は、他の堆積技術の中でも、化学気相堆積（ＣＶＤ）技術（例えば、低圧ＣＶＤ、プラズマＣＶＤ等）、又はスピンオン誘電体技術に従って誘電物質４１８で充填されるのがよい。
[0046]例えば、誘電物質は、高アスペクト比プロセス（ＨＡＲＰ）によって堆積されるのがよい。一実施形態において、ＨＡＲＰは、２００２年９月１９日出願の“ＭＥＴＨＯＤＵＳＩＮＧ ＴＥＯＳ ＲＡＭＰ-ＵＰ ＤＵＲＩＮＧ ＴＥＯＳ／ＯＺＯＮＥ ＣＶＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＡＰ ＦＩＬＬ”と称する共同譲渡された米国特許出願第１０／２４７,６７２号、更に／又は２００４年１月１４日出願の“ＮＩＴＲＯＵＳＯＸＩＤＥ ＡＮＮＥＡＬ ＯＦ ＴＥＯＳ／ＯＺＯＮＥ ＣＶＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＡＰＦＩＬＬ”と称する米国特許出願第１０／７５７,７７０号、更に／又は２００２年１月２５日出願の“ＧＡＳＤＩＳＴＲＩＢＵＴＩＯＮ ＳＨＯＷＥＲＨＥＡＤ”と称する米国特許出願第１０／０５７,２８０号、更に又は２００３年９月２９日出願の“ＧＡＳ ＳＩＳＴＲＩＢＵＴＩＯＮＳＨＯＷＥＲＨＥＡＤ”と称する米国特許出願第１０／６７４,５６９号に記載されるもののようなＯ３／テトラエトキシシラン（ＴＥＯＳ）ベースの大気圧未満化学気相堆積（ＳＡＣＶＤ）トレンチ充填プロセスを用いることを含む。これらの開示内容は、それぞれ本明細書に援用されている。
[0047]ＨＡＲＰプロセスはＳｉ（例えば、ＴＥＯＳ）とＯ３の割合やギャップ物質の堆積の過程で基板ウエハとガス分配プレート（例えば、シャワヘッド）の間の空間を変えることを含むことができる。ＨＡＲＰ堆積の開始段階において、堆積速度は、Ｏ３に対するＳｉの濃度を下げ（例えば、ＴＥＯＳとＯ３との比が小さい）、ウエハとガス分配プレートの間の空間を大きくする（例えば、約３００ミル）ことによってより遅いのがよい。低堆積速度は、例えば、トレンチの最上角の周りの充填物質のブレッドローフィングのためにボイドを形成する機会が減少したより均一なトレンチ充填を可能にする。
[0048]トレンチが実質的に充填された後、ＨＡＲＰ堆積の後期段階において、他の調整の中でも、Ｏ３に対するＳｉの濃度を上げ（例えば、ＴＥＯＳとＯ３との比が大きい）、ウエハとガス分配プレートの間の隙間を狭くする（例えば、約１００ミルの空間）ことによって堆積速度を上げることができる。これにより、物質のより速い堆積を可能にし、堆積時間を短くすることによって全体の生産効率が上がる。従って、ＨＡＲＰ堆積は、より遅い速度が欠陥を減少させるのに有利である場合のより遅い堆積速度段階と、高速度によって堆積時間がより短くなる場合のより速い堆積速度段階の双方を含むことができる。
[0049]ＨＡＲＰ堆積は、高アスペクト比のトレンチのギャップ充填堆積に有利なものである。トレンチアスペクト比は、トレンチの高さ（即ち、深さ）とトレンチ幅の比であり、高アスペクト比を有するトレンチ（例えば、約６：１以上）はギャップ充填プロセスの間にボイドを発生する傾向が高い。
[0050]誘電物質４１８の堆積の一部の実施形態において、圧力は、大気圧未満に維持される。個々の実施形態において、堆積プロセスの間の圧力は、約２００トール〜約７６０トール未満の範囲であるのがよいが、圧力プロファイルは、非常に狭い範囲内であるのがよい。一部の実施形態において、温度は、約４００℃〜約５７０℃に変動するが、温度は、狭い範囲で維持されるのがよい。チャンバの温度と圧力を調整すると、シリコン含有プロセスガスと酸化剤含有プロセスガスの間の反応が調整される。堆積された物質４１８のＷＥＲＲは、アニールの前には約６以下であるのがよい。
例示的アニール方法
[0051]図５は、本発明のアニール方法の一つの例による経時基板温度をプロットした図である。プロットは、温度Ｔ１（例えば、約４００℃）で時間ｔ１（例えば、約５分から約３０秒）の基板から開始する。このプロットの部分は、アニールチャンバ内にあり、開始平衡温度Ｔ１に達する基板を表すものである。
[0052]時間ｔ１後、基板温度を、時間ｔ３で第一アニール温度Ｔ３（例えば、約８００℃）に上げることができる。時間ｔ３は、Ｔ１からＴ３までの温度上昇の速度（例えば、約４℃／分から約１５℃／分以上）に左右される。
[0053]温度Ｔ３の上昇の間、酸素含有ガス（例えば、インサイチュ生成蒸気）を基板に導入することができる。この例において、酸素含有ガスは、基板温度がＴ２（例えば、約６００℃）であるときに、時間ｔ２（例えば、ｔ１の約１５分後）で導入される。他の例において、酸素含有ガスは、基板温度が約Ｔ３（即ち、Ｔ２＝Ｔ３、ｔ２＝ｔ３）に達したときに導入することができる。
[0054]誘電物質で充填されたトレンチを含む基板は、その後、時間ｔ４（例えば、ｔ３の約３０分後）まで温度Ｔ３でアニールされる。この時間の間に、トレンチ内に誘電物質の堆積の間に形成されたシーム又はボイドが修復される（即ち、酸化物質で充填される）。しかしながら、アニールがより低温で行われるために、酸素とシリコン基板と非酸化物層との反応は減少する。
[0055]時間ｔ４において、酸素含有ガスは、時間ｔ５まで基板との接触から除去される（例えば、ｔ４の約６０秒後）。ドライパージガス（例えば、乾燥窒素（Ｎ２））で基板を保持しているアニールチャンバをパージすることによって除去を行うことができる。
[0056]時間ｔ５のパージ期間の終わりに、基板の温度をより高温のアニールが行われるときに時間ｔ６（例えば、ｔ５の約３０分後）で温度Ｔ４（例えば、約１０５０℃）に再び上昇させることができる。より高温のアニールは、アニールの間に用いられる酸素含有ガス又は他のガスからのほとんど酸素（例えば、酸素の原子、分子、又はイオン化学種）を含まない雰囲気で行われる。このより高温アニールは、トレンチ内の誘電物質を緻密化するために作用する（例えば、誘電体のＷＥＲＲは約１.２：１〜約１：１である）。より高温のアニールに続いて、基板の温度を周囲温度（例えば、室温）に下げることができ、アニールされた基板は、半導体デバイスを製造するために更に製造ステップで用いることができる。
[0057]図６は、本発明の実施形態によるアニールの方法を示すフローチャートである。例示された方法６００は、誘電物質（例えば、二酸化シリコン（ＳｉＯ２）等）で充填される一つ以上のトレンチを持つ基板６０２を準備するステップを含む。誘電物質は、化学気相堆積（ＣＶＤ）プロセス又はスピンオン誘電プロセスのような種々の堆積技術でトレンチ内に形成することができる。例えば、テトラエトキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）の混合物を、熱ＣＶＤを用いてギャップ内に二酸化シリコンを堆積するために用いることができる。他の例において、他の堆積技術の中でも、プラズマ増強型ＣＶＤや高密度プラズマＣＶＤを用いて誘電物質をギャップに堆積することができる。
[0058]その後、ギャップ充填基板は、酸素含有ガス（又はガス混合物）の存在下に、例えば、約４００℃〜約８００℃の温度に約１５〜４５分間（例えば約３０分間）基板を加熱するステップを含む第一アニール６０４を受けることができる。一例において、酸素含有ガスは、基板アニールチャンバ内部の酸水素（即ち、Ｈ２-Ｏ２）トーチ内で水素（Ｈ２）と酸素（Ｏ２）ガスの反応によって生成されるインサイチュ生成蒸気（ＩＳＳＧ）である。酸素含有ガスの他の例としては、他のガスの中でも、酸素（Ｏ２）、前生成蒸気（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）が挙げられる。酸素含有ガスは、異なる酸素含有ガスの混合物も含むことができる。
[0059]他の非酸素含有ガスは、酸素含有ガス（又は複数の酸素含有ガス）と存在してもよい。例えば、水素（Ｈ２）、窒素（Ｎ２）、更に／又はヘリウム（Ｈｅ）又はアルゴン（Ａｒ）のような不活性ガスは、酸素含有ガスと存在してもよい。これらのガスは、アニールチャンバの中と基板の上に覆う酸素含有ガスと共に流れるキャリヤガスとして作用することができる。
[0060]酸素含有ガスの存在下でのアニールは、ギャップ内のシームを修復するように援助する。例えば、弱いシームは、誘電物質の接合部とトレンチの側壁に存在することがある。酸素含有ガスは、８００℃以下のアニール温度でさえこのシームを強化することを援助する。更に、酸素含有ガスの存在下でのアニールは、サイズを減少させ、誘電物質内に形成されるボイドを除去することさえもできる。
[0061]アニール温度（例えば、８００℃を超える）を上げることにより、水分の排出と
誘電物質の密度の増加が援助される。しかしながら、上述のように、酸素含有ガスの存在下でのより高温のアニールは、ガス中の酸素を望ましくないシリコン（Ｓｉ）のような基板を作る酸化しやすい物質と反応させる。従って、基板の酸化（と他の半導体デバイス要素の酸化）を避けるために、より高温のアニールが、酸素含有ガスの不在下で行われる。
[0062]一部の実施形態において、酸素含有ガスは、アニールチャンバの中と基板の上に酸素を含まないガス（又はガスの混合物）を流すことによって第一アニール６０６の終了時にパージされるのがよい。一例において、ガス（又は複数の酸素含有ガス）の流れを遮断して、基板の上を流れる唯一のガスとして酸素を含有しないガス（例えば、乾燥窒素）が残る。酸素を含有しないガスは、約４５分〜約７５分間（例えば、約６０分間）アニールチャンバを通って流れて酸素含有ガスをパージすることができる。
[0063]第二アニールは、パージ６０６後に６０８を行うことができる。第二アニールは、一つ以上の酸素を含有しないガスの存在下に基板の温度を約８００℃〜約１１００℃（例えば、約１０５０℃）に約１５分〜約４５分間（例えば、約３０分間）上昇させることを含むことができる。この第二アニールは、ギャップ内の誘電体の密度を熱成長誘電体と匹敵する密度に増大すると考えられる。しかしながら、この高温のアニールは、これらの温度で、基板のギャップ壁と他の領域において物質（例えば、Ｓｉ）を酸化することができる酸素含有ガス（例えば、蒸気）の不在下で行った。
[0064]ここで図７を参照すると、本発明の実施形態によるアニールの方法を例示する他のフローチャートを示す。方法７００は、基板７０２の堆積表面に形成される少なくとも一つのギャップ（即ち、トレンチ）を持つ基板を準備することを含むのがよい。ギャップのアスペクト比は、約６：１以上；約７：１以上；約８：１以上等であってもよい。ギャップの幅は、約９０ｎｍ、約７０ｎｍ、約４５ｎｍ以下であってもよい。ギャップは、約８７°以上、；約８８°以上；約８９°以上の角度でテーパが付けられていてもよく、ギャップ充填の底部で約９０°を形成するほぼ平行な側壁を持ってもよい。
[0065]方法は、更に、アニールステップ中に存在する反応性化学種（例えば、水蒸気）のマイグレーションが下に横たわる基板と反応することを防止するか又は遅らせるギャップ７０４内のバリヤ層を形成するステップを含む。バリヤ層は、例えば、ギャップの底部と側壁を裏打ちする窒化シリコン（ＳｉＮ）層であるのがよい。実施形態には、約１００オングストローム以下、約５０オングストローム以下、約１０オングストローム以下等のＳｉＮライナーの厚さが含まれる。
[0066]その後、ギャップ層を裏打ちしたバリヤ層を誘電物質７０６で充填する。上述のように、誘電物質は酸化シリコンであり、ギャップ充填プロセスは、シリコン含有前駆物質（例えば、ＴＥＯＳ）と酸化物前駆物質（例えば、Ｏ２、Ｏ３）のよるＨＡＲＰであってもよい。ギャップ充填された基板は、水蒸気のような酸素含有化合物の存在下に誘電物質をアニールすることを含む多段階アニールの第一段階７０８を受けることができる。この第一アニール段階は、約８００℃以上の温度（例えば、約９００℃、約１０００℃等）で行うことができ、約１分〜約１時間（例えば、約３０分）の間行うことができる。
[0067]第一アニール段階の終わりに、酸素含有ガスをパージすることができ、第二アニール段階７１０を開始することができる。誘電体含有基板の第二アニールは、乾燥窒素又はヘリウム環境のような酸素の不在下に行うことができる。第二アニールは、約８００℃〜約１４００℃（例えば、約９００℃、約１０００℃等）の温度で行うことができ、約１分〜約１時間（例えば、約３０分間）行うことができる。
[0068]酸素含有アニールステップと酸素を含まないアニールステップ（図示せず）の追加サイクルもまた、アニール方法７００に組み込むことができる。これらの追加段階は、上記第一段階と第二段階と同じ時間と同じ温度で行うことができ、又は異なる時間更に／又は温度が続けられてもよい。
実施例
[0069]図８を参照すると、従来の高温度アニールプロセスを受ける基板における誘電体充填トレンチの走査型電子顕微鏡写真を示す。誘電体堆積は、Ｏ３／ＴＥＯＳＨＡＲＰプロセスを用いて５４０℃の温度で６００トールの圧力で行った。充填された基板は、１０５０℃で３０分間関す窒素雰囲気下でアニールした。誘電物質内のボイドは、左からの一番目のトレンチ内に見られ、二つ以上のボイドは、真ん中のトレンチ（左から三番目）内の誘電物質にはっきり見られる。
[0070]図９は、本発明の実施形態によるアニールプロセスを受ける基板内の誘電体充填トレンチの走査型電子顕微鏡を示す図である。誘電体堆積条件は、上記図８と同じであった。アニールプロセスは、トレンチ充填基板を蒸気（Ｈ２Ｏ）を含有する雰囲気中６００℃で３０分間アニールし、続いてアニールガスを１時間の窒素（Ｎ２）パージすることを含んだ。パージ後、基板を乾燥窒素中で１０５０℃で３０分間アニールする。上の比較例と対照的に、弱いシームもボイドも図９の写真に認められない。
[0071]いくつかの実施形態を記載してきたが、種々の修正、別の構成、同等物が本発明の精神から逸脱することなく用いることができることは当業者によって認識される。更に、多くの周知のプロセスと要素は、本発明を不必要に不明瞭にすることを避けるために記載されていない。従って、上記の説明は、本発明の範囲を限定するものとして用いるべきではない。
[0072]また、本明細書や以下の特許請求の範囲に用いられる場合の“備える”、“備えている”、“含む（複数）”、“含んでいる”、“含む（単数）”の言葉は、述べられた特徴、整数、要素、又はステップの存在を指定することを意図しているが、それらは一つ以上の他の特徴、整数、要素、ステップ、又はグループの存在又は追加を除外しない。
図１は、本発明の方法の実施形態で用いることができる炉アニールチャンバを示す一例である。 図２は、本発明の方法の実施形態で用いることができる炉アニールチャンバを示す他の例である。 図３は、本発明の方法の実施形態で用いることができる急速熱処理（ＲＴＰ）システムを示す一例である。 図４は、本発明の方法の実施形態に従ってアニールすることができる基板に形成された誘電体充填トレンチを示す一例である。 図５は、本発明の方法の実施形態による経時基板温度をプロットした図である。 図６は、本発明の実施形態によるアニール方法の一例を示すフローチャートである。 図７は、本発明の実施形態によるアニール方法の一例を示す他のフローチャートである。 図８は、従来の方法でアニールした比較のギャップ充填したシャロートレンチアイソレーション構造を示す電子顕微鏡写真である。 図９は、本発明の方法の実施形態に従ってアニールしたギャップ充填したシャロートレンチアイソレーション構造を示す電子顕微鏡写真である。
符号の説明
１００…装置、１０２…プロセスチャンバ、１０４…基板支持体、１０６…加熱素子、１０８…冷却プレート、１１０…ウエハリフトフープ、１１２…フィンガ、１２２…排出口、１２４…ガス注入口、１７０…処理ロボット、１７２…アイソレーションバルブ、１７４…マスフローコントローラ、１７６…冷却流体ソース、１７８…真空ポンプ、１８０…コントローラ、１８４…支援回路、１８８…シグナルバス、１９０…基板、２００…装置、２０２…リアクタチューブ、２０４…ガス注入口、２０６…圧力センサ、２０８…ウエハボート、２１０…基板、３００…アニールチャンバ、３１４…側壁、３１５…底部、３１６…Ｏリング、３１７…窓アセンブリ、３１８…放射エネルギーアセンブリ、３１９…ランプ、３２０…基板、３６２…支持リング、３６３…シリンダ、３６８…ガス排出口、３６９…ガス注入口、４００…トレンチアイソレーション構造、４０２…基板、４０７…パッド酸化物層、４０９…窒化物層、４１６…トレンチ、４１７…ライナ、４１８…誘電物質。

Claims (28)

  1. 誘電物質を含有するトレンチを備える基板をアニールする方法であって：
    該基板を酸素含有ガスを含む第一雰囲気中で約８００℃以上の第一温度でアニールするステップと；
    該基板を酸素を含まない第二雰囲気中で約８００℃〜約１４００℃の第二温度でアニールするステップと；
    を含み、窒化シリコン層が該トレンチ内の該誘電物質の下に位置決めされている、前記方法。
  2. 該酸素含有ガスが、蒸気（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、又は亜酸化窒素（Ｎ２Ｏ）を含む、請求項１に記載の方法。
  3. 該酸素含有ガスが、水素（Ｈ２）と酸素（Ｏ２）ガスの燃焼反応から得られるインサイチュ生成蒸気（ＩＳＳＧ）を含む、請求項１に記載の方法。
  4. 第一雰囲気が、窒素（Ｎ２）、水素（Ｈ２）、アンモニア（ＮＨ３）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）を含む、請求項１に記載の方法。
  5. 第二雰囲気が、窒素（Ｎ２）、水素（Ｈ２）、アンモニア（ＮＨ３）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）を含む、請求項１に記載の方法。
  6. 該基板が該第一温度で約３０分間維持される、請求項１に記載の方法。
  7. 該基板が該第二温度で約３０分間維持される、請求項１に記載の方法。
  8. 該第一温度が約９００℃である、請求項１に記載の方法。
  9. 該第二温度が約９００℃である、請求項１に記載の方法。
  10. アニールする前の該誘電物質と熱酸化物とのウェットエッチング速度比が約１０：１以上である、請求項１に記載の方法。
  11. 該第二温度でアニールした後の該誘電物質と熱酸化物とのウェットエッチング速度比が約１.２：１以下である、請求項１に記載の方法。
  12. 該誘電物質が二酸化シリコンを含む、請求項１に記載の方法。
  13. 該基板がシリコンを含む、請求項１に記載の方法。
  14. 該トレンチのアスペクト比が約７：１以上である、請求項１に記載の方法。
  15. 該トレンチのテーパ角が約８７°以上である、請求項１に記載の方法。
  16. 該トレンチが、約９０°の角度をなす底部と側壁を持つ、請求項１５に記載の方法。
  17. 該トレンチ内の該誘電物質が、化学気相堆積技術又はスピンオン誘電体技術を用いて堆積される、請求項１に記載の方法。
  18. 誘電物質を含有するトレンチを備える基板をアニールする方法であって：
    該基板を第一段階において水蒸気の存在下に約８００℃〜約１０００℃でアニールするステップと；
    該基板を第二段階において該水蒸気を含まない雰囲気中で約８００℃〜約１１００℃の温度でアニールするステップと；
    を含み、窒化シリコン層が該トレンチ内の該誘電物質の下に位置決めされている、前記方法。
  19. 該水蒸気が、水素（Ｈ２）と酸素（Ｏ２）ガスの燃焼反応から得られるインサイチュ生成蒸気（ＩＳＳＧ）によって生成される、請求項１８に記載の方法。
  20. 水蒸気を含まない該雰囲気が窒素（Ｎ２）を含む、請求項１８に記載の方法。
  21. 該第一段階温度と第二段階温度が約９００℃である。請求項１８に記載の方法。
  22. 該第一段階の時間が約３０分間である、請求項１８に記載の方法。
  23. 該第二段階の時間が約３０分間である、請求項１８に記載の方法。
  24. 該誘電物質が酸化シリコンを含む、請求項１８に記載の方法。
  25. 該基板がシリコンを含む、請求項１８に記載の方法。
  26. 基板上に誘電物質を堆積させる方法であって：
    該基板内にトレンチを準備するステップと；
    該基板上に該誘電物質を堆積させる前に該トレンチ内にバリヤ層を形成するステップと；
    該誘電物質を水蒸気を含む第一雰囲気中で約８００℃以上の第一温度でアニールするステップと；
    該誘電物質を水蒸気を含まない第二雰囲気中で約８００℃〜約１４００℃の第二温度でアニールするステップと；
    を含む、前記方法。
  27. 該バリヤ層が窒化シリコンを含み、該誘電物質が酸化シリコンを含む、請求項２６に記載の方法。
  28. 該第一温度と第二温度が９００℃である、請求項２６に記載の方法。
JP2009504490A 2006-04-07 2007-04-06 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール Pending JP2009533846A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79003206P 2006-04-07 2006-04-07
US11/697,105 US20070212847A1 (en) 2004-08-04 2007-04-05 Multi-step anneal of thin films for film densification and improved gap-fill
PCT/US2007/066149 WO2007118196A1 (en) 2006-04-07 2007-04-06 Multi-step anneal of thin films for film densification and improved gap-fill

Publications (1)

Publication Number Publication Date
JP2009533846A true JP2009533846A (ja) 2009-09-17

Family

ID=38330195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009504490A Pending JP2009533846A (ja) 2006-04-07 2007-04-06 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール

Country Status (6)

Country Link
US (1) US20070212847A1 (ja)
EP (1) EP2027599A1 (ja)
JP (1) JP2009533846A (ja)
KR (1) KR20090005159A (ja)
TW (1) TW200746354A (ja)
WO (1) WO2007118196A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090305515A1 (en) * 2008-06-06 2009-12-10 Dustin Ho Method and apparatus for uv curing with water vapor
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US20110151677A1 (en) 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
US20120255635A1 (en) * 2011-04-11 2012-10-11 Applied Materials, Inc. Method and apparatus for refurbishing gas distribution plate surfaces
US9716044B2 (en) * 2011-08-18 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interlayer dielectric structure with high aspect ratio process (HARP)
CN103681311A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
US20150340274A1 (en) * 2014-05-23 2015-11-26 GlobalFoundries, Inc. Methods for producing integrated circuits with an insultating layer
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
JP7436253B2 (ja) * 2020-03-23 2024-02-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US20220319909A1 (en) * 2021-04-01 2022-10-06 Nanya Technology Corporation Method for manufacturing a semiconductor memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135718A (ja) * 1999-11-08 2001-05-18 Nec Corp トレンチ分離構造の作製方法
JP2004228557A (ja) * 2002-06-24 2004-08-12 Hitachi Ltd 半導体装置及びその製造方法
US20050186755A1 (en) * 2004-02-19 2005-08-25 Smythe John A.Iii Sub-micron space liner and densification process
US20060030165A1 (en) * 2004-08-04 2006-02-09 Applied Materials, Inc. A Delaware Corporation Multi-step anneal of thin films for film densification and improved gap-fill
JP2006253621A (ja) * 2005-03-10 2006-09-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889704A (en) * 1954-11-04 1959-06-09 Sheffield Corp Amplifying apparatus for gauging product characteristics
US3046177A (en) * 1958-03-31 1962-07-24 C H Masland And Sons Method of applying polyurethane foam to the backs of carpets and equipment therefor
US3142714A (en) * 1961-12-20 1964-07-28 Nylonge Corp Method for the production of cleaning devices
US3166454A (en) * 1962-01-15 1965-01-19 Union Carbide Corp Method for producing corrugated polyurethane foam panels
US4590042A (en) * 1984-12-24 1986-05-20 Tegal Corporation Plasma reactor having slotted manifold
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
JPH02222134A (ja) * 1989-02-23 1990-09-04 Nobuo Mikoshiba 薄膜形成装置
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5597439A (en) * 1994-10-26 1997-01-28 Applied Materials, Inc. Process gas inlet and distribution passages
JP3380091B2 (ja) * 1995-06-09 2003-02-24 株式会社荏原製作所 反応ガス噴射ヘッド及び薄膜気相成長装置
US5892886A (en) * 1996-02-02 1999-04-06 Micron Technology, Inc. Apparatus for uniform gas and radiant heat dispersion for solid state fabrication processes
US5710079A (en) * 1996-05-24 1998-01-20 Lsi Logic Corporation Method and apparatus for forming dielectric films
US5728260A (en) * 1996-05-29 1998-03-17 Applied Materials, Inc. Low volume gas distribution assembly and method for a chemical downstream etch tool
US20020050605A1 (en) * 1996-08-26 2002-05-02 J.S. Jason Jenq Method to reduce contact distortion in devices having silicide contacts
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US6267074B1 (en) * 1997-02-24 2001-07-31 Foi Corporation Plasma treatment systems
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6024799A (en) * 1997-07-11 2000-02-15 Applied Materials, Inc. Chemical vapor deposition manifold
GB9723222D0 (en) * 1997-11-04 1998-01-07 Pilkington Plc Coating glass
US6268297B1 (en) * 1997-11-26 2001-07-31 Texas Instruments Incorporated Self-planarizing low-temperature doped-silicate-glass process capable of gap-filling narrow spaces
US6079356A (en) * 1997-12-02 2000-06-27 Applied Materials, Inc. Reactor optimized for chemical vapor deposition of titanium
US20020011215A1 (en) * 1997-12-12 2002-01-31 Goushu Tei Plasma treatment apparatus and method of manufacturing optical parts using the same
US6348421B1 (en) * 1998-02-06 2002-02-19 National Semiconductor Corporation Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6050506A (en) * 1998-02-13 2000-04-18 Applied Materials, Inc. Pattern of apertures in a showerhead for chemical vapor deposition
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6079353A (en) * 1998-03-28 2000-06-27 Quester Technology, Inc. Chamber for reducing contamination during chemical vapor deposition
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
EP0959496B1 (en) * 1998-05-22 2006-07-19 Applied Materials, Inc. Methods for forming self-planarized dielectric layer for shallow trench isolation
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
TW441128B (en) * 1998-06-30 2001-06-16 Sharp Kk Semiconductor device and method for producing the same
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6203863B1 (en) * 1998-11-27 2001-03-20 United Microelectronics Corp. Method of gap filling
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US7192494B2 (en) * 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
JP3595853B2 (ja) * 1999-03-18 2004-12-02 日本エー・エス・エム株式会社 プラズマｃｖｄ成膜装置
US6197705B1 (en) * 1999-03-18 2001-03-06 Chartered Semiconductor Manufacturing Ltd. Method of silicon oxide and silicon glass films deposition
KR100319620B1 (ko) * 1999-05-10 2002-01-05 김영환 반도체 소자의 격리구조 및 그 제조방법
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6221791B1 (en) * 1999-06-02 2001-04-24 Taiwan Semiconductor Manufacturing Company, Ltd Apparatus and method for oxidizing silicon substrates
US6565661B1 (en) * 1999-06-04 2003-05-20 Simplus Systems Corporation High flow conductance and high thermal conductance showerhead system and method
US6245192B1 (en) * 1999-06-30 2001-06-12 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6206972B1 (en) * 1999-07-08 2001-03-27 Genus, Inc. Method and apparatus for providing uniform gas delivery to substrates in CVD and PECVD processes
US6171901B1 (en) * 1999-07-16 2001-01-09 National Semiconductor Corporation Process for forming silicided capacitor utilizing oxidation barrier layer
US6512264B1 (en) * 1999-08-13 2003-01-28 Advanced Micro Devices, Inc. Flash memory having pre-interpoly dielectric treatment layer and method of forming
US6875558B1 (en) * 1999-08-16 2005-04-05 Applied Materials, Inc. Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
US6248628B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
KR100338771B1 (ko) * 1999-11-12 2002-05-30 윤종용 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법
US6583069B1 (en) * 1999-12-13 2003-06-24 Chartered Semiconductor Manufacturing Co., Ltd. Method of silicon oxide and silicon glass films deposition
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
EP1139404A1 (en) * 2000-03-31 2001-10-04 Applied Materials, Inc. Low thermal budget solution for PMD application using SACVD layer
US7011710B2 (en) * 2000-04-10 2006-03-14 Applied Materials Inc. Concentration profile on demand gas delivery system (individual divert delivery system)
US6184155B1 (en) * 2000-06-19 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for forming a ultra-thin gate insulator layer
KR100332314B1 (ko) * 2000-06-24 2002-04-12 서성기 박막증착용 반응용기
US6583025B2 (en) * 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US20030019428A1 (en) * 2001-04-28 2003-01-30 Applied Materials, Inc. Chemical vapor deposition chamber
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6541370B1 (en) * 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
US6803330B2 (en) * 2001-10-12 2004-10-12 Cypress Semiconductor Corporation Method for growing ultra thin nitrided oxide
US6586886B1 (en) * 2001-12-19 2003-07-01 Applied Materials, Inc. Gas distribution plate electrode for a plasma reactor
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
US20040060514A1 (en) * 2002-01-25 2004-04-01 Applied Materials, Inc. A Delaware Corporation Gas distribution showerhead
US6793733B2 (en) * 2002-01-25 2004-09-21 Applied Materials Inc. Gas distribution showerhead
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
TW577124B (en) * 2002-12-03 2004-02-21 Mosel Vitelic Inc Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135718A (ja) * 1999-11-08 2001-05-18 Nec Corp トレンチ分離構造の作製方法
JP2004228557A (ja) * 2002-06-24 2004-08-12 Hitachi Ltd 半導体装置及びその製造方法
US20050186755A1 (en) * 2004-02-19 2005-08-25 Smythe John A.Iii Sub-micron space liner and densification process
US20060030165A1 (en) * 2004-08-04 2006-02-09 Applied Materials, Inc. A Delaware Corporation Multi-step anneal of thin films for film densification and improved gap-fill
JP2006253621A (ja) * 2005-03-10 2006-09-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Also Published As

Publication number Publication date
KR20090005159A (ko) 2009-01-12
TW200746354A (en) 2007-12-16
US20070212847A1 (en) 2007-09-13
EP2027599A1 (en) 2009-02-25
WO2007118196A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
US7642171B2 (en) Multi-step anneal of thin films for film densification and improved gap-fill
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
TWI436425B (zh) 改善選擇性氧化處理之氧化物成長速率的方法
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP2022551922A (ja) 間隙充填堆積プロセス
JP6980624B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2009239056A (ja) 熱処理装置および処理システム
JP2005123275A (ja) 成膜方法及び成膜装置
JP2008205440A (ja) Ｎｈ３−ｎｆ３化学による酸化物エッチング
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
TW201515103A (zh) 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法
JP2010087475A (ja) 半導体装置の製造方法及び製造装置
WO2008038787A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
JP3578155B2 (ja) 被処理体の酸化方法
JP2007142155A (ja) 酸化処理方法および半導体装置の製造方法
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
TWI312572B (en) Method of processing semiconductor substrate
CN101416296A (zh) 使膜层紧密及改善间隙填充效果的多步骤硬化膜层方法
JP3887123B2 (ja) ドライエッチング方法
JPWO2020054299A1 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
TWI837174B (zh) 沉積介電材料之方法
KR20230060463A (ko) 성막 방법 및 성막 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319