JPH0740569B2 - Ｅｃｒプラズマ堆積方法 - Google Patents

Ｅｃｒプラズマ堆積方法

Info

Publication number
JPH0740569B2
JPH0740569B2 JP3047330A JP4733091A JPH0740569B2 JP H0740569 B2 JPH0740569 B2 JP H0740569B2 JP 3047330 A JP3047330 A JP 3047330A JP 4733091 A JP4733091 A JP 4733091A JP H0740569 B2 JPH0740569 B2 JP H0740569B2
Authority
JP
Japan
Prior art keywords
substrate
reactor
bias
deposition
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3047330A
Other languages
English (en)
Other versions
JPH04216628A (ja
Inventor
フー パンードゥ
シンハ マノーチャ アジト
エフ．マイナー ジョン
ペイ チェン−シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04216628A publication Critical patent/JPH04216628A/ja
Publication of JPH0740569B2 publication Critical patent/JPH0740569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプラズマ堆積による集積
回路のための誘電性層の形成方法に係り、特に高いアス
ペクト比を持つサブミクロンの相互接続を平面化するた
めのＶＬＳＩ加工における電子サイクロトロン共鳴（el
ectroncyclotron resonance、ECR ）プラズマ堆積方法
に関する。
【０００２】
【従来の技術】半導体素子の製造において、基板上に形
成される金属接点間を絶縁するために、しばしば二酸化
ケイ素またはチッ化ケイ素薄膜のような誘電性の層を堆
積することが重要となる。このような誘電性は一般に、
誘電性材料によって接点間の空間を埋めることと接点の
上面を被覆することの両方を含む。
【０００３】さらに、層の上面の個々の部分が金属接点
上にあるか、このような接点間の空間上にあるかにかか
わらず、層がその上面が施された領域上に平面をなすよ
うに形成されることがしばしば望ましい。このような平
面状の上面を持つ誘電性層の形成は平面化と呼ばれる。
【０００４】誘電性層を形成するために種々の方法が有
効である。しかし、比較的低い温度を伴う方法のみが、
金属接点を平面化するために役立つ。即ち金属接点は、
一般にアルミニウムで作られる。アルミニウム接点は約
４００℃以上の処理温度には耐えられない。なぜならこ
ような温度においては、アルミニウム薄膜内に小丘が形
成される傾向があるからである。
【０００５】従って、例えばスピン−オン酸化物形成
は、良質のスピン−オン酸化物薄膜は約９００℃におい
て焼付けられる必要があるため、不都合である。低温で
焼付けられたスピン−オン酸化物が使用される場合にお
いてアルミニウムを保護し、許容できる素子動作を確実
にするために多層サンドイッチ構造が必要とされる。し
かし、この方法は経費がかさみ、生産量を減少させる。
【０００６】プラズマ堆積方法は、例えば二酸化ケイ素
やチッ化ケイ素の誘電性層を比較的低温において形成す
るためこのことに関して興味深い。特に電子サイクロト
ロン共鳴（ＥＣＲ）プラズマ反応器は、約１５０℃以上
で基板を加熱することなく、高品質の二酸化ケイ素及び
チッ化ケイ素の層を作ることが発見された。
【０００７】図１は、例えばジャパニーズ ジャーナル
オブ アプライド フィジックスレターズ（Japanese
J.Apple.Phys.Lett）、２２巻、Ｌ２１０〜２１２頁
（１９８３年）のＳ．マツオ及びＭ．キウチによる“電
子サイクロトロン共鳴プラズマを利用した低温化学堆積
法”に述べられているようなＥＣＲプラズマ反応器の構
成を示している。
【０００８】マイクロ波電力は矩形の導波路２０及び融
着された石英の窓３０を通ってプラズマ室１０内へ流れ
込む。電磁コイル４０はプラズマ室周囲に配置されて、
マイクロ波周波数（一般的には約２．４５ＧＨｚ）にお
けるＥＣＲ動作に必要な磁界（一般的には約８７５ガウ
ス）を生じさせる。
【０００９】プラズマ室と磁石は入口５０から出口５５
へ通って流れる水によって冷却される。堆積ガスは入口
６０からプラズマ室内へ、そして入口６５から反応室９
０内へ別々に導入される。反応器は出口８０から減圧さ
れる。図１に示すようにプラズマ室１０の下方に反応室
９０があり、その内部に基板支持台１００及び基板１１
０がある。基板１１０は少なくとも１つの実質的にプラ
ズマ室１０に向かい合う（即ち図１における上方の）表
面を持つ。
【００１０】室１０及び９０の間には環状の仕切り１１
５がある。プラズマは発散磁界法（divergent magnetic
field method)によって室１０から室９０内へ引き出さ
れる。即ち、室９０内の磁界はプラズマ室１０から試験
片台に向って徐々に弱くなる。循環電子（circulating
electron）は磁界の勾配によって基板に向って急速に拡
散され、結果として、プラズマ室からウェハへのプラズ
マ流に沿ってイオンを加速させる静電界が生じる。プラ
ズマ流内のイオン及びラジカルは反応室内の堆積ガスと
反応し、基板表面へ付着する誘電性物を生成する。
【００１１】しばしば、特にＶＬＳＩの製造に関して、
ＶＬＳＩ製造において使用されるような、高いアスペク
ト比を持つサブミクロン相互接続を平面化することが必
要となる。「サブミクロン」とは、図２において、少な
くとも数対の隣り合う金属接点２００の間の距離が１ミ
クロン以下であることを意味する。「アスペクト比」と
は接点の高さを、関連する接点の間隔で割った数値を意
味する。
【００１２】材料２１０が堆積されると、堆積層の上表
面は、少なくとも最初は下のウェハのトポグラフィーを
再生する傾向がある。従って、上方の誘電性体表面のう
ち接点の上にある部分をここで「プラトー」と呼び、プ
ラトー間に横たわる部分をここで「ウェル」と呼ぶ。
【００１３】ウェルがその深さより狭い場合、それを均
一に充填することは困難である。即ち上部に堆積された
材料が蓄積する傾向にあり、結果的に底部が充填される
以前に閉じ得る肩が成長し、堆積された材料内の気孔の
形成を導く。ウェルを均一に充填する能力、従って気孔
の形成を避ける能力は、反応して誘電体を形成するイオ
ンの入射角に強く依存する。
【００１４】ウェルが狭くなるほどこれらの問題は重要
となってくる。従って、１．０及びそれ以上のアスペク
ト比は“高い”と見なされる。ＥＣＲプラズマ反応器内
ではイオンは垂直または垂直に近い角度で基板上に入射
するため、ＥＣＲプラズマ反応器は、高いアスペクト比
を持つ超小形相互接続の処理のために特に便利である。
【００１５】しかし、ＥＣＲプラズマ反応器内の垂直に
入射するイオンによっても、肩、即ちウェルの向い合う
側面の上部は結合する傾向にありウェルが充填される以
前に接近する。結果として、この方法によっても高品質
の平面層を成長させることは困難である。
【００１６】しかしスパッター、例えば酸素またはアル
ゴンスパッターが起こる場合、スパッター速度は角度に
依存している。従って入射イオン方向に対して４５°ま
たは４５°に近い角度に設置された平面上では比較的高
いスパッター収率が得られる。結果として酸化物側面
（profile)の肩は、僅かな堆積速度の損失だけを代償
に、除去され得る。
【００１７】さらに結果として、気孔が除去され下の基
板より小さいピーク対谷の関数を持つ上表面が生成さ
れ、そこにおいて小丘の側面は切り立ってはおらずむし
ろ傾斜している。結果としてこれらの小丘さえも除去す
ることができ、平面状の上表面が達成される。
【００１８】例えば、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎ
ｏｌ．Ｂ４．（４巻）８１８〜８２１頁（１９８６年）
のＫ．マチダ及びＨ．オイカワによる“バイアシング及
び電子サイクロトロン共鳴プラズマ堆積によるサブミク
ロン相互接続のためのＳｉＯ2 平面化技術”に記述され
ているように、ＥＣＲプラズマ堆積装置は、堆積中に基
板にｒｆバイアスを印加するための合体手段によって、
堆積中に同時に行う誘電性層のスパッターエッチングに
応用され得る。図１においてｒｆ発生器１２０で発生さ
れたｒｆバイアスは試験体１１０に印加される。この種
類の装置によって行われるプラズマ堆積は、バイアスＥ
ＣＲプラズマ堆積と呼ばれる。
【００１９】このように、例えばマチダらによる米国特
許第４，７３２，７６１号は、図１に示すような装置を
用いて、バイアスＥＣＲプラズマ堆積による二酸化ケイ
素誘電性層の形成に就いて論じている。反応体となる材
料はシランと酸素である。さらにアルゴンが反応器内に
注入される。
【００２０】
【発明が解決しようとする課題】バイアスＥＣＲ反応器
内でシランを反応させることによって、二酸化ケイ素誘
電層を形成する方法は便利であるがある不都合を持つ。
即ち、シランは危険物であるためケイ素を含有する反応
体としては比較的好ましくない。さらにこの方法による
と、比較的高いマイクロ波及びｒｆ電力レベル、一般に
は約２．８ｋＷのマイクロ波と１ｋＷのｒｆが平面化と
商業的に受容できる堆積速度を達成するために必要とさ
れる。
【００２１】比較的高い電力レベルでの動作は、それに
比例する量の電気が消費されることと装置の寿命が短く
なることの両方の理由により好ましくない。さらに商業
的に受容できる堆積速度、例えば５０００オングストロ
ーム／分を提供するために、この方法は速い吸排気速度
の減圧システムを必要とし、これは経費をかなり高くす
る。
【００２２】
【課題を解決するための手段及】ケイ素含有反応体ガス
として、シランに代わってＴＥＯＳまたはＴＭＣＴＳを
用いることによって、バイアスＥＣＲ反応器内で二酸化
ケイ素誘電性層が形成される時に、マイクロ波とｒｆ電
力レベルを減少させて受容できる高い堆積速度が維持で
きることが発見された。
【００２３】即ち、シランの代わりにＴＥＯＳ（テトラ
エチル オルト ケイ酸塩）またはＴＭＣＴＳ（テト
ラ メチル シクロテトラ シロキサン）が用いられる
場合、マイクロ波電力は、一般に約６５０Ｗまで下げら
れ、またｒｆ電力は一般に約４００Ｗまで下げられる。
これらの条件下において５０００オングストローム／分
またはそれ以上の堆積速度が達成できる。
【００２４】この方法によって堆積できる層の高い品質
は、全く予期しないものである。スパッター はスパッ
ターイオンとして酸素のみを用いて実行されるか、また
はスパッターイオン源としてアルゴンが反応器内に注入
され得る。アルゴンが用いられる場合、ｒｆ電力レベル
は尚、さらに下げられる。
【００２５】必要とされる電力レベルの減少に追加し
て、ＴＥＯＳ及びＴＭＣＴＳはシランよりも危険性の少
ない材料であり、従って取扱いの困難は軽減される。さ
らに特にＴＭＣＴＳが用いられる場合、比較的高い堆積
速度を達成するために必要な材料の量は減少され、結果
として減圧システムの必要とされる吸排気速度が減少さ
れる。
【００２６】
【実施例】図１において、当業者間で周知の手順に従
い、基板１１０が最初に用意され、支持台１００上に取
付けられ、バイアスＥＣＲ反応器内に設置される。冷却
水を流し始め、反応器は最初に０．１ミリトル以下の圧
力まで減圧される。ガス流が開始された後、バイアスＥ
ＣＲ過程のために要求されることとして周知のように反
応器は５０ミリトル以下の圧力に維持される。
【００２７】マイクロ波信号がプラズマ室１０内へ導か
れる。マイクロ波の周波数は約２．４５ＧＨｚであるこ
とが望ましく、これは商業上で用いられる標準的な周波
数であるためである。プラズマ室内の磁界は、サイクロ
トロン領域がプラズマ室１０内、望ましくは（図１に示
すように）室の上部内であるように調節される。マイク
ロ波電力は、望まれる堆積速度に依存する。１０００〜
５０００オングストローム／分の堆積速度のためには、
マイクロ波電力は一般に約６５０Ｗである。
【００２８】ｒｆバイアスが基板に加えられる。ｒｆ周
波数は約１３．５６ＭＨｚであることが望ましく、これ
は商業上用いられる標準的な周波数であるためである。
ガスが反応器内に導入され、プラズマが形成された後、
空間電荷がプラズマ内に発現し、ｄｃバイアスを基板上
に発現させる。ｒｆバイアス電圧は適切なバイアススパ
ッターを提供するように調節される。一般にｒｆバイア
ス電圧は、１００から５００ボルトの負のｄｃバイアス
を生じるように調節される。１００Ｖ以下ではスパッタ
ーが不十分である。５００Ｖ以上では基板に放射線損傷
を与える危険がある。
【００２９】次にガスが反応器内に導入される。酸素
は、例えば入口６０を通ってプラズマ室内に導入され
る。放電が開始された後、ＴＥＯＳまたはＴＭＣＴＳ
は、例えば入口６５を通って、例えば反応室内に導入さ
れる。さらにアルゴンは、例えば酸素流と共に、入口６
０を通ってプラズマ室内に容易に導入される。
【００３０】ＴＥＯＳが用いられるならば、良質の二酸
化ケイ素を生成するために酸素流量は、ＴＥＯＳ流量の
約２倍であるべきである。ＴＭＣＴＳが用いられるなら
ば酸素流量はＴＭＣＴＳ流量の約３倍であるべきであ
る。ＴＥＯＳまたはＴＭＣＴＳの流量は堆積速度を決定
する。従って、例えばＴＥＯＳの流量が２ｓｃｃｍ（標
準立方センチメートル／分）から２０ｓｃｃｍへ増加す
る場合、酸化物の堆積速度は１０４オングストローム／
分から１０８３オングストローム／分へ増加する。
【００３１】同様に、ＴＭＣＴＳの流量が４ｓｃｃｍか
ら１６ｓｃｃｍへ増加する場合、酸化物の堆積速度は８
００オングストローム／分から３２００オングストロー
ム／分へ増加する。ＥＣＲ条件が存続するためにはプラ
ズマ室内の圧力を５０ミリトル以下に維持することが一
般に必要であるため、許容できる最大流量は減圧システ
ムの吸排気速度によって制限される。
【００３２】与えられるいかなる流量においても、最適
の堆積速度を得るように、マイクロ波電力及びｒｆバイ
アス電圧（またはバイアス電力）を調節することが必要
である。一般に、マイクロ波電力の増加は堆積速度を上
げ、ｒｆバイアスの増加は堆積速度を下げる。
【００３３】前述したように、二酸化ケイ素層の形成は
堆積に加えてスパッターを持つ。スパッターは反応室内
に酸素が存在する時にいつでも（ｒｆバイアスがかかっ
ており、スパッターする材料が存在するという条件で）
起こり、従って、特にスパッターは堆積と同時に起こ
る。さらに、少なくとも幾つかの場合において、少なく
とも１つのスパッター段階を堆積と交互に（即ち堆積さ
れる追加の材料を反応させずに）行うことが望ましい。
【００３４】これは単にＴＥＯＳまたはＴＭＣＴＳの流
れを遮断することによって容易に行われる。例えば５０
０Ｖの負のｄｃバイアスにおいて、１つの段階でスパッ
ターと共に堆積することにより、ウェルは気孔のない酸
化物で充填され得る。これと対照的に３００Ｖのみのｄ
ｃバイアスにおいては少なくとも１つの（堆積を伴わな
い）スパッター段階が同様の結果を得るために必要とさ
れる。
【００３５】このように例えば図２は、３００Ｖのバイ
アスにおける堆積後の基板の概略を示している。図３は
酸素によるスパッター後の同じ基板を示す。図４はスパ
ッター段階に続くもう１個の堆積段階後の同じ基板を示
す。
【００３６】１に近づき、１以上にアスペクト比が大き
くなるに従い、気孔のない酸化物を形成することはさら
に困難となる。この問題についての１つの解決手段はｄ
ｃバイアスの大きさを増加させることである。もう１つ
の解決手段は少なくとも１つのスパッター段階を用いる
ことである。
【００３７】一段階による過程が、比較的高い処理量を
提供するため有利であるが、許容できるｄｃバイアスの
大きさは放射線損傷の可能性によって例えば、５００Ｖ
以下に制限されている。従って、ｄｃバイアス電圧の制
限に加えて、比較的高いアスペクト比が存在する場合に
は、複数の段階の過程を用いるのが有利である。
【００３８】さらにアルゴンがスパッターの速度を増す
ために反応室に容易に導入される。しかし、与えられた
吸排気速度に関しては、加えられたアルゴンは反応器に
加えることのできる反応体の量を減少させ、従って堆積
速度を減少させる。結果として、スパッターの速度の増
加が、結果として起こる堆積速度の減少より重要である
場合に限りアルゴンを加えることが望ましい。
【００３９】基板支持台内の電熱器は、一般にプラズマ
内での暴露に先立って約３００℃まで基板を加熱するた
めに用いられる。表面温度は例えば１０分間の暴露中に
約３４０℃まで上昇する。このような暴露中においてア
ルミニウムの小丘の形成は観察されない。例え電熱器が
切れている場合でも酸化物層は、電熱器がついている場
合と実質的に同様の堆積速度と、実質的に同様の品質で
得ることが可能である。
【００４０】以下に、実際に行った酸化物層の形成につ
いて説明する。上表面に形成されたアルミニウム接点を
持つケイ素ウェハが用意された接点の間の間隔は０．７
μｍの広さであり、１．４のアスペクト比を持つ。ウェ
ハはバイアスＥＣＲ反応器内に設置され、ＴＭＣＴＳを
用いて二酸化ケイ素を堆積した。マイクロ波周波数は
２．４５ＧＨｚであり、ｒｆ周波数は１３．５６ＭＨｚ
である。マイクロ波電力は６５０Ｗである。酸素流量は
４８ｓｃｃｍでありＴＭＣＴＳ流量は１６ｓｃｃｍであ
る。アルゴンは使用しない。
【００４１】特定の反応器の形状が用いられる場合、ｒ
ｆ電力はｄｃ（自己）バイアスについて概略直線的であ
ることがわかり、１００Ｖのバイアスにおける約１００
Ｗから５００Ｖのバイアスにおける約５５０Ｗに上昇す
る。
【００４２】３００Ｖのｄｃバイアスにおける三段階過
程において、堆積が２分間行われ、続いてスパッターが
４分間、さらに続いて堆積が６分間以上行われる。５０
０Ｖのｄｃバイアスにおける一段階過程において２１５
０オングストローム／分の堆積速度が得られる。
【００４３】両方の過程によって、ＩＲ検出限界より小
さいＳｉ−ＯＨ吸光度１％ＨＦにおける約６０オングス
トローム／分のエッチ速度、２×１０ 9 ダイン／cm2 以
下の圧縮応力、優秀なＴＶＳ痕跡、及びオージェ（Auge
r)の検出限界より低い不純物レベルを持つ気孔のない酸
化物層が提供される。
【００４４】
【発明の効果】本発明によれば、ケイ素含有反応体ガス
として、ＴＥＯＳまたはＴＭＣＴＳを用いることによっ
て、バイアスＥＣＲプラズマ堆積による良質の二酸化ケ
イ素層の高い堆積速度が達成される。さらにＴＥＯＳ、
ＴＭＣＴＳは比較的危険性の少ない材料であるために取
扱いも容易となる。また高い堆積速度のため必要な材料
の量が減少し、減圧システムの吸排気速度が下げられ、
従ってシステムの経費が軽減される。
【図面の簡単な説明】
【図１】本発明で使用されるバイアスＥＣＲ反応器の概
略を示す断面図である。
【図２】高いアスペクト比の金属化パターンが形成され
ている基板の誘電層の堆積における第１の堆積段階後の
概略を示す断面図である。
【図３】高いアスペクト比の金属化パターンが形成され
ている基板の誘電層の堆積におけるスパッター段階後の
概略を示す断面図である。
【図４】高いアスペクト比の金属化パターンが形成され
ている基板の誘電層の堆積における第２の堆積段階後の
概略を示す断面図である。
【符号の説明】
１０ プラズマ室２０ 矩形導波路３０ 石英窓４０
電磁コイル５０ 冷却水入口５５ 冷却水出口６０ 堆
積ガス入口６５ 堆積ガス入口８０ 減圧時の排気口９
０ 反応室１００ 基板支持台１１０ 基板１１５ 仕
切り１２０ ｒｆ生成器１４０ ｒｆ伝送線路２００
金属接点２１０ 堆積材料
フロントページの続き (72)発明者 ジョン エフ．マイナー アメリカ合衆国 08854 ニュージャージ ィ、ピスカタウェイ、ノース ランドルフ ビル ロード 158 (72)発明者 チェン−シン ペイ アメリカ合衆国 08807 ニュージャージ ィ、ブリッジウォーター、ドライスデール レーン ９ (56)参考文献 特開 昭63−316427（ＪＰ，Ａ) 特開 昭64−103844（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プラズマ化学気相成長用のバイアスＥＣ
    Ｒ反応器内で、表面にアスペクト比が１．０以上の空間
    によって分離された金属接点のパターンを有する半導体
    基板上に平面化二酸化ケイ素層を堆積するＥＣＲプラズ
    マ堆積方法において、この方法は、ある流量で前記反応
    器に酸素を導入するステップと、酸素流量の３分の１の
    流量で前記反応器にＴＭＣＴＳを導入するステップと、
    前記反応器内にマイクロ波および磁界を作用させて反応
    性プラズマを生成し、二酸化ケイ素層の少なくとも一部
    が少なくとも１０００Å／分の速度で成長するように、
    前記基板上に二酸化ケイ素層を成長させるステップと、
    前記基板に、３００Ｗないし５５０Ｗのパワーレベルの
    ｒｆバイアスをかけて前記基板の表面に酸素のイオンを
    スパッタリングするステップとからなり、酸素およびＴ
    ＭＣＴＳの流量、マイクロ波のパワーレベル、ならび
    に、ｒｆバイアスのパワーレベルは、堆積される二酸化
    ケイ素層がボイドを形成することなく金属接点間の空間
    を充填するように選択されることを特徴とするＥＣＲプ
    ラズマ堆積方法。
  2. 【請求項２】 前記酸素導入ステップ中に前記反応器に
    アルゴンを導入するステップをさらに有し、前記基板の
    表面に酸素とともにアルゴンのイオンをスパッタリング
    するようにしたことを特徴とする請求項１の方法。
  3. 【請求項３】 二酸化ケイ素層の少なくとも一部を成長
    させた後にＴＭＣＴＳの導入を停止するステップをさら
    に有し、前記一部が同時成長なしにスパッタリングされ
    るようにしたことを特徴とする請求項１の方法。
JP3047330A 1990-02-27 1991-02-21 Ｅｃｒプラズマ堆積方法 Expired - Lifetime JPH0740569B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48541890A 1990-02-27 1990-02-27
US485418 1990-02-27

Publications (2)

Publication Number Publication Date
JPH04216628A JPH04216628A (ja) 1992-08-06
JPH0740569B2 true JPH0740569B2 (ja) 1995-05-01

Family

ID=23928082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3047330A Expired - Lifetime JPH0740569B2 (ja) 1990-02-27 1991-02-21 Ｅｃｒプラズマ堆積方法

Country Status (2)

Country Link
US (1) US5124014A (ja)
JP (1) JPH0740569B2 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5755886A (en) * 1986-12-19 1998-05-26 Applied Materials, Inc. Apparatus for preventing deposition gases from contacting a selected region of a substrate during deposition processing
DE69116058T2 (de) * 1990-09-27 1996-08-22 At & T Corp Verfahren zur Herstellung integrierter Schaltungen
DE69231390D1 (de) * 1991-06-10 2000-10-05 At & T Corp Anisotropische Ablagerung von Dielektrika
JPH0562967A (ja) * 1991-09-02 1993-03-12 Sharp Corp 半導体装置の製造方法
EP0539804B1 (en) * 1991-10-15 1998-03-04 Canon Kabushiki Kaisha A substrate for a liquid jet recording head, a manufacturing method for such a substrate, a liquid jet recording head, and a liquid jet recording apparatus
JP3438785B2 (ja) * 1991-12-03 2003-08-18 東京応化工業株式会社 プラズマ処理装置及び方法
CN1560691B (zh) * 1992-08-27 2010-05-26 株式会社半导体能源研究所 半导体器件及其制造方法和有源矩阵显示器
US5429730A (en) * 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
US5753564A (en) * 1992-11-24 1998-05-19 Sumitomo Metal Industries, Ltd. Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
EP0706425A4 (en) * 1994-04-08 1997-12-29 Mark A Ray SELECTIVE PLASMA DEPOSIT
JP3258839B2 (ja) * 1994-11-24 2002-02-18 東京エレクトロン株式会社 プラズマ処理方法
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
JP2701775B2 (ja) * 1995-03-17 1998-01-21 日本電気株式会社 プラズマ処理装置
US6039851A (en) * 1995-03-22 2000-03-21 Micron Technology, Inc. Reactive sputter faceting of silicon dioxide to enhance gap fill of spaces between metal lines
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US20010028922A1 (en) * 1995-06-07 2001-10-11 Sandhu Gurtej S. High throughput ILD fill process for high aspect ratio gap fill
US5691573A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
JPH09167765A (ja) * 1995-08-01 1997-06-24 Texas Instr Inc <Ti> 絶縁層およびこれを形成する方法
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
US5645644A (en) * 1995-10-20 1997-07-08 Sumitomo Metal Industries, Ltd. Plasma processing apparatus
US5893750A (en) * 1995-11-13 1999-04-13 Advanced Micro Devices, Inc. Method for forming a highly planarized interlevel dielectric structure
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5994776A (en) * 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US5691236A (en) * 1996-06-29 1997-11-25 United Microelectronics Corporation Method and apparatus for performing chemical vapor deposition
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
DE19717825B4 (de) * 1997-04-26 2004-03-04 Daimlerchrysler Ag Verfahren zur Aluminiumnitrid-Beschichtung der Zylinderlauffläche eines Kurbelgehäuses aus einer Al-Basislegierung und entsprechendes Kurbelgehäuse
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
US6286451B1 (en) * 1997-05-29 2001-09-11 Applied Materials, Inc. Dome: shape and temperature controlled surfaces
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
JPH11184067A (ja) * 1997-12-19 1999-07-09 Hoya Corp 位相シフトマスク及び位相シフトマスクブランク
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6054206A (en) 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
US6049908A (en) * 1998-07-06 2000-04-18 Bullock; Bradford H. Breathable body wear
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6171945B1 (en) 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6219087B1 (en) 1999-05-03 2001-04-17 Virtual Shopping, Inc. Interactive video communication in real time
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6291367B1 (en) * 2000-06-01 2001-09-18 Atmel Corporation Method for depositing a selected thickness of an interlevel dielectric material to achieve optimum global planarity on a semiconductor wafer
TW479315B (en) 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
TW478099B (en) 2000-11-03 2002-03-01 Applied Materials Inc Shallow trench isolation manufacture method
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
GB0523947D0 (en) * 2005-11-24 2006-01-04 Boc Group Plc Microwave plasma system
WO2007111076A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
EP2000296A2 (en) 2006-03-24 2008-12-10 Konica Minolta Medical & Graphic, Inc. Transparent barrier sheet and production method of transparent barrier sheet
JPWO2007111098A1 (ja) 2006-03-24 2009-08-06 コニカミノルタエムジー株式会社 透明バリア性シート及びその製造方法
EP2000297A1 (en) 2006-03-24 2008-12-10 Konica Minolta Medical & Graphic, Inc. Transparent barrier sheet and method for producing transparent barrier sheet
WO2009049020A2 (en) * 2007-10-11 2009-04-16 Valence Process Equipment, Inc. Chemical vapor deposition reactor
JP5156552B2 (ja) * 2008-09-08 2013-03-06 富士フイルム株式会社 ガスバリアフィルムの製造方法
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US20150132970A1 (en) 2012-05-23 2015-05-14 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
JP2587924B2 (ja) * 1986-10-11 1997-03-05 日本電信電話株式会社 薄膜形成装置
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
JPH06101442B2 (ja) * 1987-06-19 1994-12-12 三菱重工業株式会社 Ｅｃｒプラズマ反応装置
US4877641A (en) * 1988-05-31 1989-10-31 Olin Corporation Process for plasma depositing silicon nitride and silicon dioxide films onto a substrate

Also Published As

Publication number Publication date
JPH04216628A (ja) 1992-08-06
US5124014A (en) 1992-06-23

Similar Documents

Publication Publication Date Title
JPH0740569B2 (ja) Ｅｃｒプラズマ堆積方法
EP0478174B1 (en) Silicon dioxide deposition method
EP0179665B1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
EP0601468B1 (en) Process and electromagnetically coupled planar plasma apparatus for etching oxides
US5824158A (en) Chemical vapor deposition using inductively coupled plasma and system therefor
US6870123B2 (en) Microwave applicator, plasma processing apparatus having same, and plasma processing method
KR100445018B1 (ko) 고종횡비 실리콘 반도체 디바이스 콘텍트들을 금속화하는 방법 및 장치
US6184158B1 (en) Inductively coupled plasma CVD
US6444137B1 (en) Method for processing substrates using gaseous silicon scavenger
US7223701B2 (en) In-situ sequential high density plasma deposition and etch processing for gap fill
US6106678A (en) Method of high density plasma CVD gap-filling
US5156881A (en) Method for forming a film on a substrate by activating a reactive gas
JP2625072B2 (ja) 電磁ｒｆ結合を用いたプラズマ反応装置及びその方法
EP0552491A1 (en) Plasma etch process
EP0930376A1 (en) Method of processing substrate
JP3857730B2 (ja) フッ素添加二酸化ケイ素膜の成膜法
JPH09219401A (ja) 半導体基板のサブミクロンのギャップを充填するための方法及び装置
US6090303A (en) Process for etching oxides in an electromagnetically coupled planar plasma apparatus
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JPH07161489A (ja) 有磁場誘導結合プラズマ処理装置
JP4141021B2 (ja) プラズマ成膜方法
KR100425658B1 (ko) 마이크로파 공급기, 이를 구비한 플라즈마 처리 장치, 및 플라즈마 처리 방법
Shufflebotham et al. Biased Electron Cyclotron Resonance Chemical-Vapor Deposition of Silicon Dioxide Inter-Metal Dielectric Thin Films
JPH07153595A (ja) 有磁場誘導結合プラズマ処理装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080501

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090501

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100501

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100501

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110501

Year of fee payment: 16

EXPY Cancellation because of completion of term