JPH09219401A - 半導体基板のサブミクロンのギャップを充填するための方法及び装置 - Google Patents
半導体基板のサブミクロンのギャップを充填するための方法及び装置Info
- Publication number
- JPH09219401A JPH09219401A JP9015895A JP1589597A JPH09219401A JP H09219401 A JPH09219401 A JP H09219401A JP 9015895 A JP9015895 A JP 9015895A JP 1589597 A JP1589597 A JP 1589597A JP H09219401 A JPH09219401 A JP H09219401A
- Authority
- JP
- Japan
- Prior art keywords
- film
- chamber
- fluorine
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000011049 filling Methods 0.000 title abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 229940104869 fluorosilicate Drugs 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 116
- 239000007789 gas Substances 0.000 claims description 57
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 31
- 229910052731 fluorine Inorganic materials 0.000 claims description 24
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 20
- 239000011737 fluorine Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000005672 electromagnetic field Effects 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 40
- 239000010408 film Substances 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000005137 deposition process Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 8
- 239000001307 helium Substances 0.000 description 8
- 229910052734 helium Inorganic materials 0.000 description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011800 void material Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- XVYIJOWQJOQFBG-UHFFFAOYSA-N triethoxy(fluoro)silane Chemical compound CCO[Si](F)(OCC)OCC XVYIJOWQJOQFBG-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 230000008016 vaporization Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000008246 gaseous mixture Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000009834 vaporization Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 絶縁層をメタル層の上に堆積する際、高いア
スペクト比のギャップ充填能力を有することを可能にす
る。 【解決手段】 ギャップ充填性能を向上した半導体製造
プロセスが、ＦＳＧ堆積／エッチバック／ＦＳＧ堆積の
３ステップのプロセスにより与えられる。第１のＦＳＧ
層はメタル層の上に堆積する。次いで、アルゴンスパッ
タエッチングを行い、余分な堆積物をエッチングにより
取り去る。最後に、第２のＦＳＧ層を堆積して、ギャッ
プ充填プロセスを完成させる。
スペクト比のギャップ充填能力を有することを可能にす
る。 【解決手段】 ギャップ充填性能を向上した半導体製造
プロセスが、ＦＳＧ堆積／エッチバック／ＦＳＧ堆積の
３ステップのプロセスにより与えられる。第１のＦＳＧ
層はメタル層の上に堆積する。次いで、アルゴンスパッ
タエッチングを行い、余分な堆積物をエッチングにより
取り去る。最後に、第２のＦＳＧ層を堆積して、ギャッ
プ充填プロセスを完成させる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造工
程中のウエハの処理における誘電層の堆積に関する。更
に具体的には、本発明は、半導体ウエハないし基板のス
テップ状面や非平坦面の上に、これと共形（コンフォー
マル）となる珪素酸化物薄膜を形成するための方法及び
装置に関する。
程中のウエハの処理における誘電層の堆積に関する。更
に具体的には、本発明は、半導体ウエハないし基板のス
テップ状面や非平坦面の上に、これと共形（コンフォー
マル）となる珪素酸化物薄膜を形成するための方法及び
装置に関する。
【０００２】
【従来の技術】半導体デバイスには通常、メタル導電体
によってインターコネクションが形成されており、これ
は、近接した間隔で配置される狭いメタルのラインであ
る場合がある。メタル導電体を２レベル以上用いるに
は、これらメタル層同士の間に絶縁層を堆積して、導電
体同士の間又はその他のものの間の短絡を防止する必要
がある。
によってインターコネクションが形成されており、これ
は、近接した間隔で配置される狭いメタルのラインであ
る場合がある。メタル導電体を２レベル以上用いるに
は、これらメタル層同士の間に絶縁層を堆積して、導電
体同士の間又はその他のものの間の短絡を防止する必要
がある。
【０００３】このように、現在のマルチレベルの半導体
デバイスの製造工程における基本的なステップの１つ
に、このような絶縁層の形成があり、この絶縁層は、イ
ンターメタル誘電体層又はＩＭＤ層とも称される。半導
体基板へのＩＭＤ層の形成の基本的な方法の１つに、気
体の化学反応による方法がある。このような堆積プロセ
スは、化学気相堆積又はＣＶＤと称される。従来からの
熱ＣＶＤプロセスでは、反応性の気体を基板表面に供給
し、熱に誘起されて化学反応が生じ、所望の膜を生成す
る。熱ＣＶＤの一部で操作されるような高温では、メタ
ル層を有するデバイス構造体にダメージを与えてしまう
ことがある。他方、プラズマ励起ＣＶＤ（しばしばＰＥ
ＣＶＤと称される）プロセスでは、高周波（ＲＦ）エネ
ルギーを、典型的には基板表面近傍にある反応領域に印
加することにより反応物ガスの励起及び／又は解離を促
進して、高い反応性の種から成るプラズマを生成する。
この放出された種の反応性が高いため、化学反応を生じ
させるために要するエネルギーが低くなり、従ってこの
ＣＶＤプロセスに必要な温度が下がる。ＰＥＣＶＤプロ
セスの温度が比較的低いため、既に堆積したメタル導電
体の上に絶縁層を形成することに対してこのプロセスを
理想的なものとする。ＳｉＯ2 は、通常用いられるＩＭ
Ｄ層である。
デバイスの製造工程における基本的なステップの１つ
に、このような絶縁層の形成があり、この絶縁層は、イ
ンターメタル誘電体層又はＩＭＤ層とも称される。半導
体基板へのＩＭＤ層の形成の基本的な方法の１つに、気
体の化学反応による方法がある。このような堆積プロセ
スは、化学気相堆積又はＣＶＤと称される。従来からの
熱ＣＶＤプロセスでは、反応性の気体を基板表面に供給
し、熱に誘起されて化学反応が生じ、所望の膜を生成す
る。熱ＣＶＤの一部で操作されるような高温では、メタ
ル層を有するデバイス構造体にダメージを与えてしまう
ことがある。他方、プラズマ励起ＣＶＤ（しばしばＰＥ
ＣＶＤと称される）プロセスでは、高周波（ＲＦ）エネ
ルギーを、典型的には基板表面近傍にある反応領域に印
加することにより反応物ガスの励起及び／又は解離を促
進して、高い反応性の種から成るプラズマを生成する。
この放出された種の反応性が高いため、化学反応を生じ
させるために要するエネルギーが低くなり、従ってこの
ＣＶＤプロセスに必要な温度が下がる。ＰＥＣＶＤプロ
セスの温度が比較的低いため、既に堆積したメタル導電
体の上に絶縁層を形成することに対してこのプロセスを
理想的なものとする。ＳｉＯ2 は、通常用いられるＩＭ
Ｄ層である。
【０００４】半導体デバイスの幾何的寸法は、このよう
なデバイスが導入された数十年前から劇的に小型化して
きた。それ以降、集積回路は、「２年でサイズが半分」
の規則（しばしば「ムーアの法則」と称される）にだい
たい従ってきており、これは、チップ１つ当たりに入る
デバイスの数が、２年毎に倍になっていくことを意味し
ている。今日のウエハ製造プラントでは、表面立体形状
のサイズが０．５ミクロン、更には０．３５ミクロンの
デバイスをルーティン的に製造しており、明日のプラン
トでは、これよりも更に小さな幾何形状を有するデバイ
スを製造することになるだろう。
なデバイスが導入された数十年前から劇的に小型化して
きた。それ以降、集積回路は、「２年でサイズが半分」
の規則（しばしば「ムーアの法則」と称される）にだい
たい従ってきており、これは、チップ１つ当たりに入る
デバイスの数が、２年毎に倍になっていくことを意味し
ている。今日のウエハ製造プラントでは、表面立体形状
のサイズが０．５ミクロン、更には０．３５ミクロンの
デバイスをルーティン的に製造しており、明日のプラン
トでは、これよりも更に小さな幾何形状を有するデバイ
スを製造することになるだろう。
【０００５】回路の密度が大きくなり、隣接し合うメタ
ル導電体同士の距離が小さくなれば、隣接し合う導電体
の高さとこれらの間隔との比が大きくなるが、この比は
通常、アスペクト比と呼ばれている。アスペクト比の増
加に伴い、堆積した絶縁層が導電体と導電体との間のギ
ャップに対して共形ではなくなりまたこのギャップを完
全に埋めなくなるような確率が、高くなる。このよう
に、絶縁層を堆積させたときに、不要なボイドが、隣接
し合う導電体同士の間の層の中に形成されることがあ
る。ギャップの底部が充填される前に、隣接し合うメタ
ルの縦側壁の上部で堆積物が相互に接触するようになれ
ば、ボイドが形成される。
ル導電体同士の距離が小さくなれば、隣接し合う導電体
の高さとこれらの間隔との比が大きくなるが、この比は
通常、アスペクト比と呼ばれている。アスペクト比の増
加に伴い、堆積した絶縁層が導電体と導電体との間のギ
ャップに対して共形ではなくなりまたこのギャップを完
全に埋めなくなるような確率が、高くなる。このよう
に、絶縁層を堆積させたときに、不要なボイドが、隣接
し合う導電体同士の間の層の中に形成されることがあ
る。ギャップの底部が充填される前に、隣接し合うメタ
ルの縦側壁の上部で堆積物が相互に接触するようになれ
ば、ボイドが形成される。
【０００６】この問題に対する１つの解決策は、テトラ
エトキシシラン（ＴＥＯＳ:tetraethoxysilane）（Ｓｉ
（ＯＣ2Ｈ5）4） を含有する前駆体ガスから誘導される
ＳｉＯ2 を堆積する工程を用いることである。ＴＥＯＳ
から形成されるＳｉＯ2 層は、以後、ＴＥＯＳ堆積物又
は絶縁層と称することにする。
エトキシシラン（ＴＥＯＳ:tetraethoxysilane）（Ｓｉ
（ＯＣ2Ｈ5）4） を含有する前駆体ガスから誘導される
ＳｉＯ2 を堆積する工程を用いることである。ＴＥＯＳ
から形成されるＳｉＯ2 層は、以後、ＴＥＯＳ堆積物又
は絶縁層と称することにする。
【０００７】ＴＥＯＳからＳｉＯ2 絶縁層を堆積するこ
とに代る別の解決策としては、弗素ドープ珪素酸化物膜
を堆積することであり、これは、フルオロシリケートガ
ラス膜（ＦＳＧ：Fluoro Silicate Glass） とも称され
る。弗素はエッチング種であるため、弗素のドーピング
は堆積／エッチングを同時に行う効果を導入し、過剰な
堆積層がエッチングされて除かれ、ギャップの充填性を
改善する。この同時的なエッチングによって側壁の頂部
への堆積が遅くなり、そのため、頂部が閉じてしまう前
に、ギャップの底部へ更に充填をすることができる。
とに代る別の解決策としては、弗素ドープ珪素酸化物膜
を堆積することであり、これは、フルオロシリケートガ
ラス膜（ＦＳＧ：Fluoro Silicate Glass） とも称され
る。弗素はエッチング種であるため、弗素のドーピング
は堆積／エッチングを同時に行う効果を導入し、過剰な
堆積層がエッチングされて除かれ、ギャップの充填性を
改善する。この同時的なエッチングによって側壁の頂部
への堆積が遅くなり、そのため、頂部が閉じてしまう前
に、ギャップの底部へ更に充填をすることができる。
【０００８】別の解決策は、メタル導電体同士の間に絶
縁層を１ステップで堆積させるのではなく、ＴＥＯＳ堆
積／エッチバック／ＴＥＯＳ堆積、の３ステップのプロ
セスを行うものである。この３ステップのプロセスでは
まず、ＴＥＯＳ絶縁層はメタル層の上に部分的に堆積さ
れる。その後、エッチバックのステップを行い、酸化物
層を更に堆積したとき不均一にしてボイドを形成してし
まうような過剰な珪素酸化物の一部を、エッチングによ
り取り去る。エッチバックによりギャップの頂部の堆積
物の一部を取り去り、すぐに閉じてしまわないようにす
る。最後に、第３のステップでＴＥＯＳの堆積が完結す
る。この３ステップの、ＴＥＯＳ堆積／エッチバック／
ＴＥＯＳ堆積のプロセスは、１ステップのＴＥＯＳ堆積
プロセスの性能に対してギャップ充填性能が向上する。
縁層を１ステップで堆積させるのではなく、ＴＥＯＳ堆
積／エッチバック／ＴＥＯＳ堆積、の３ステップのプロ
セスを行うものである。この３ステップのプロセスでは
まず、ＴＥＯＳ絶縁層はメタル層の上に部分的に堆積さ
れる。その後、エッチバックのステップを行い、酸化物
層を更に堆積したとき不均一にしてボイドを形成してし
まうような過剰な珪素酸化物の一部を、エッチングによ
り取り去る。エッチバックによりギャップの頂部の堆積
物の一部を取り去り、すぐに閉じてしまわないようにす
る。最後に、第３のステップでＴＥＯＳの堆積が完結す
る。この３ステップの、ＴＥＯＳ堆積／エッチバック／
ＴＥＯＳ堆積のプロセスは、１ステップのＴＥＯＳ堆積
プロセスの性能に対してギャップ充填性能が向上する。
【０００９】
【発明が解決しようとする課題】半導体デバイスのサイ
ズが縮まれば、上述の如く、隣接し合う導電体同士の間
のギャップの幅が、０，５ミクロンよりも小さくなる。
従って、高いアスペクト比、例えば２．０以上に対する
ギャップ充填能力を有するように、絶縁層をメタル層の
上に堆積すること可能にすることが望ましい。
ズが縮まれば、上述の如く、隣接し合う導電体同士の間
のギャップの幅が、０，５ミクロンよりも小さくなる。
従って、高いアスペクト比、例えば２．０以上に対する
ギャップ充填能力を有するように、絶縁層をメタル層の
上に堆積すること可能にすることが望ましい。
【００１０】
【課題を解決するための手段】本発明は、フルオロシリ
ケートガラス堆積／エッチバック／フルオロシリケート
ガラス堆積の３ステップのプロセスを用いて、向上した
ギャップ充填能力を提供する。フルオロシリケートガラ
ス（ＦＳＧ）の第１の層を、メタル層の上に部分的に堆
積する。次いで、スパッタエッチバックを遂行して、余
分な堆積物質をエッチングにより取り去る。最後に、Ｆ
ＳＧの第２の層を堆積して、プロセスを完結させ絶縁層
の残りの部分を充填する。このように、本発明は、エッ
チングと堆積を同時に行うアプローチを、エッチバック
と堆積とを別々に行うアプローチと組合わせることによ
り、これらのアプローチの何れか１つの場合よりも、ギ
ャップ充填性を向上するものである。
ケートガラス堆積／エッチバック／フルオロシリケート
ガラス堆積の３ステップのプロセスを用いて、向上した
ギャップ充填能力を提供する。フルオロシリケートガラ
ス（ＦＳＧ）の第１の層を、メタル層の上に部分的に堆
積する。次いで、スパッタエッチバックを遂行して、余
分な堆積物質をエッチングにより取り去る。最後に、Ｆ
ＳＧの第２の層を堆積して、プロセスを完結させ絶縁層
の残りの部分を充填する。このように、本発明は、エッ
チングと堆積を同時に行うアプローチを、エッチバック
と堆積とを別々に行うアプローチと組合わせることによ
り、これらのアプローチの何れか１つの場合よりも、ギ
ャップ充填性を向上するものである。
【００１１】
（１）代表的なＣＶＤリアクタとエッチバックチャンバ （Ａ）代表的なＣＶＤリアクタチャンバ 図１（ａ）は、単純化された平行板プラズマ励起化学気
相堆積（ＰＥＣＶＤ）リアクタ１０を例示し、これは、
内部で本発明に従って絶縁層を堆積することが可能な真
空チャンバ１５を有している。リアクタ１０は、サセプ
タ１２上に置かれているウエハ（図示せず）へ堆積ガス
（デポジションガス）を散布するためのガス散布マニホ
ールド１１を有している。サセプタ１２は、熱応答性が
高く、また、サセプタ１２（及びサセプタ１２の上面の
上に支持されるウエハ）が下方の搬入／搬出のポジショ
ンとマニホールド１１に近接した上方の処理のポジショ
ン１４との間での移動を制御できるように、支持体１３
の上に装着されている。
相堆積（ＰＥＣＶＤ）リアクタ１０を例示し、これは、
内部で本発明に従って絶縁層を堆積することが可能な真
空チャンバ１５を有している。リアクタ１０は、サセプ
タ１２上に置かれているウエハ（図示せず）へ堆積ガス
（デポジションガス）を散布するためのガス散布マニホ
ールド１１を有している。サセプタ１２は、熱応答性が
高く、また、サセプタ１２（及びサセプタ１２の上面の
上に支持されるウエハ）が下方の搬入／搬出のポジショ
ンとマニホールド１１に近接した上方の処理のポジショ
ン１４との間での移動を制御できるように、支持体１３
の上に装着されている。
【００１２】サセプタ１２及びウエハが処理のポジショ
ン１４にあるときは、環状真空マニホールド２４の中へ
と排気する複数の間隔をおいて配置される穴２３を有す
るバッフル板により包囲されている。堆積ガス及び液体
とキャリアガス及び液体が、制御弁（図示せず）を有す
るライン１８を介してガス混合チャンバ１９へと供給さ
れ、そこで、これらが混合されて、マニホールド１１へ
と送られる。処理中は、矢印２２及び２１で示されるよ
うに、マニホールド１１へのガス流入口は、ウエハ表面
の方へ通じており、またウエハ表面全体へ放射方向に均
一に分布している。そして、真空ポンプシステム（図示
せず）により、ガスがポート２３を介して円形の真空マ
ニホールド２４に排出され、排気ライン３１へと排気さ
れる。排気ライン３１を介してガスが放出される速度
は、絞り弁３２によって制御される。
ン１４にあるときは、環状真空マニホールド２４の中へ
と排気する複数の間隔をおいて配置される穴２３を有す
るバッフル板により包囲されている。堆積ガス及び液体
とキャリアガス及び液体が、制御弁（図示せず）を有す
るライン１８を介してガス混合チャンバ１９へと供給さ
れ、そこで、これらが混合されて、マニホールド１１へ
と送られる。処理中は、矢印２２及び２１で示されるよ
うに、マニホールド１１へのガス流入口は、ウエハ表面
の方へ通じており、またウエハ表面全体へ放射方向に均
一に分布している。そして、真空ポンプシステム（図示
せず）により、ガスがポート２３を介して円形の真空マ
ニホールド２４に排出され、排気ライン３１へと排気さ
れる。排気ライン３１を介してガスが放出される速度
は、絞り弁３２によって制御される。
【００１３】ＲＦ電力源２５からマニホールド１１へＲ
Ｆエネルギーを与えることにより、制御されたプラズマ
が電極間に形成される。また、ガス散布マニホールド１
１もＲＦ電極であり、他方、サセプタ１２はアースされ
ている。チャンバ１５に導入される反応種の分解を促進
するため、ＲＦ電力源２５はマニホールド１１に対し
て、単一周波数のＲＦエネルギー又は混合周波数のＲＦ
エネルギーの何れか（又はその他の所望の変形）を与え
ることが可能である。
Ｆエネルギーを与えることにより、制御されたプラズマ
が電極間に形成される。また、ガス散布マニホールド１
１もＲＦ電極であり、他方、サセプタ１２はアースされ
ている。チャンバ１５に導入される反応種の分解を促進
するため、ＲＦ電力源２５はマニホールド１１に対し
て、単一周波数のＲＦエネルギー又は混合周波数のＲＦ
エネルギーの何れか（又はその他の所望の変形）を与え
ることが可能である。
【００１４】円形の外部ランプモジュール２６により、
クオーツウィンドウ２８を介してサセプタ１２へ、コリ
メートされた環状のパターンをもつ光２７が与えられ
る。このような熱の分布はサセプタの自然な熱損失のパ
ターンを補償するため、効率のよい堆積のためサセプタ
及びウエハに対して熱的に迅速で且つ均一な加熱を実現
する。無論、この熱分布は、他の方法、例えば抵抗加熱
等によっても実現できることが理解されるだろう。
クオーツウィンドウ２８を介してサセプタ１２へ、コリ
メートされた環状のパターンをもつ光２７が与えられ
る。このような熱の分布はサセプタの自然な熱損失のパ
ターンを補償するため、効率のよい堆積のためサセプタ
及びウエハに対して熱的に迅速で且つ均一な加熱を実現
する。無論、この熱分布は、他の方法、例えば抵抗加熱
等によっても実現できることが理解されるだろう。
【００１５】モーター（図示せず）により、サセプタ１
２は、処理のポジション１４と下方のウエハ搬送のポジ
ションとの間を昇降する。モーターと、ライン１８に接
続する制御弁と、絞り弁と、ＲＦ電力源２５とは、制御
ライン３６の上方のプロセッサ３４により制御される。
ここでは、制御ライン３６は一部のみが図示されてい
る。プロセッサ３４は、メモリ３８に保存されているコ
ンピュータプログラムの制御の下に動作する。このコン
ピュータプログラムは、時期、ガスの混合、チャンバ圧
力、チャンバ温度、ＲＦ電力レベル、サセプタのポジシ
ョン、その他の特定のプロセスのパラメータを命令す
る。
２は、処理のポジション１４と下方のウエハ搬送のポジ
ションとの間を昇降する。モーターと、ライン１８に接
続する制御弁と、絞り弁と、ＲＦ電力源２５とは、制御
ライン３６の上方のプロセッサ３４により制御される。
ここでは、制御ライン３６は一部のみが図示されてい
る。プロセッサ３４は、メモリ３８に保存されているコ
ンピュータプログラムの制御の下に動作する。このコン
ピュータプログラムは、時期、ガスの混合、チャンバ圧
力、チャンバ温度、ＲＦ電力レベル、サセプタのポジシ
ョン、その他の特定のプロセスのパラメータを命令す
る。
【００１６】典型的には、チャンバライニングのいずれ
か又は全て、ガス流入マニホールドフェースプレート、
支持フィンガ１３、その他の種々のリアクタハードウェ
アは、陽極処理アルミニウム等の材料で作られる。この
ようなＰＥＣＶＤ装置の１つの例が、標題 Thermal CVD
/PECVD Reactor and Use For Thermal Chemical Vapor
Deposition of Silicon Dioxide and In-situ Multi-st
ep Planarized Process の米国特許第５,０００,１１３
号に記載されている。
か又は全て、ガス流入マニホールドフェースプレート、
支持フィンガ１３、その他の種々のリアクタハードウェ
アは、陽極処理アルミニウム等の材料で作られる。この
ようなＰＥＣＶＤ装置の１つの例が、標題 Thermal CVD
/PECVD Reactor and Use For Thermal Chemical Vapor
Deposition of Silicon Dioxide and In-situ Multi-st
ep Planarized Process の米国特許第５,０００,１１３
号に記載されている。
【００１７】上述のリアクタの説明は、主に例示の目的
のためであり、本発明の範囲を制限するためのものと考
えるべきではない。上述のリアクタの変形、例えば、サ
セプタのデザイン、ヒーターのデザイン、ＲＦ電力接続
部の配置やその他に関する変形が可能である。更に、そ
の他のプラズマＣＶＤ装置、例えば電子サイクロトロン
共鳴（ＥＣＲ：Electron Cyclotron Resonance）プラズ
マＣＶＤ装置や、誘導結合ＲＦ高密度プラズマＣＶＤ装
置等の装置を用いてもよい。更に、熱ＣＶＤ装置は、ハ
ロゲンドープのバルク膜層の形成にも用いてよい。本発
明の誘電層及びその層の形成方法は、いかなる特定の装
置や特定のプラズマ励起の方法によっても限定されるも
のではない。
のためであり、本発明の範囲を制限するためのものと考
えるべきではない。上述のリアクタの変形、例えば、サ
セプタのデザイン、ヒーターのデザイン、ＲＦ電力接続
部の配置やその他に関する変形が可能である。更に、そ
の他のプラズマＣＶＤ装置、例えば電子サイクロトロン
共鳴（ＥＣＲ：Electron Cyclotron Resonance）プラズ
マＣＶＤ装置や、誘導結合ＲＦ高密度プラズマＣＶＤ装
置等の装置を用いてもよい。更に、熱ＣＶＤ装置は、ハ
ロゲンドープのバルク膜層の形成にも用いてよい。本発
明の誘電層及びその層の形成方法は、いかなる特定の装
置や特定のプラズマ励起の方法によっても限定されるも
のではない。
【００１８】（Ｂ）代表的なエッチバックチャンバ 図１Ｂは、単純化したエッチバックチャンバ１１０の１
具体例の断面図であり、このチャンバの中でスパッタエ
ッチバックのステップを本発明に従って遂行することが
できる。
具体例の断面図であり、このチャンバの中でスパッタエ
ッチバックのステップを本発明に従って遂行することが
できる。
【００１９】エッチバックチャンバ１１０内のスパッタ
エッチバックのステップが新校注の半導体ウエハは、ペ
デスタル１１２の上に載置されている。リフトフィンガ
１１４がウエハを昇降させてペデスタル表面に着脱す
る。ベローズ１１６により、プロセスチャンバの真空の
完全性を保持しつつも、リフトシリンダ１１８からリフ
トフィンガ１１４へと運動が伝達される。ベローズ１１
６は、リフトシリンダ１１８の空気圧膨張により、上向
きに移動する。リフトアクチュエータ１２０の戻りばね
により、下向きの動きが生じる。リフトシリンダ１１８
は、空気圧によりベローズ１１６を駆動して、リフトフ
ィンガ１１４を、これが取り得る３つのポジションに移
動させる。これらのポジションとは、プロセスのポジシ
ョン、解放のポジション、そしてリフトのポジションで
ある。３つのセンサと１つのフラグにより、ポジション
の参照地点を決定する。これらポジションセンサは、着
脱可能なスライドマウント上にある。リフトアクチュエ
ータ１２０は、戻りばねによりリフトフィンガ１１４を
下げて、リフトシリンダ１１８の上向きの動きをベロー
ズ１１６へ伝達する。
エッチバックのステップが新校注の半導体ウエハは、ペ
デスタル１１２の上に載置されている。リフトフィンガ
１１４がウエハを昇降させてペデスタル表面に着脱す
る。ベローズ１１６により、プロセスチャンバの真空の
完全性を保持しつつも、リフトシリンダ１１８からリフ
トフィンガ１１４へと運動が伝達される。ベローズ１１
６は、リフトシリンダ１１８の空気圧膨張により、上向
きに移動する。リフトアクチュエータ１２０の戻りばね
により、下向きの動きが生じる。リフトシリンダ１１８
は、空気圧によりベローズ１１６を駆動して、リフトフ
ィンガ１１４を、これが取り得る３つのポジションに移
動させる。これらのポジションとは、プロセスのポジシ
ョン、解放のポジション、そしてリフトのポジションで
ある。３つのセンサと１つのフラグにより、ポジション
の参照地点を決定する。これらポジションセンサは、着
脱可能なスライドマウント上にある。リフトアクチュエ
ータ１２０は、戻りばねによりリフトフィンガ１１４を
下げて、リフトシリンダ１１８の上向きの動きをベロー
ズ１１６へ伝達する。
【００２０】スパッタエッチプロセスチャンバ１１０
が、エッチング処理の環境を収容する。チャンバ１１０
の中で半導体ウエハにエッチバックのステップを行うた
めには、４つのタイプの適用が可能である。即ち、スパ
ッタエッチングと、反応性イオンエッチング：ＲＩＥ
（Reactive Ion Etch） と、ドープスパッタエッチング
と、磁気励起によるスパッタエッチング又はＲＩＥとで
ある。
が、エッチング処理の環境を収容する。チャンバ１１０
の中で半導体ウエハにエッチバックのステップを行うた
めには、４つのタイプの適用が可能である。即ち、スパ
ッタエッチングと、反応性イオンエッチング：ＲＩＥ
（Reactive Ion Etch） と、ドープスパッタエッチング
と、磁気励起によるスパッタエッチング又はＲＩＥとで
ある。
【００２１】スパッタエッチングチャンバは、誘電体膜
及びメタル膜の平坦化に用いてもよい。スパッタエッチ
ングプロセスでは、ガス散布板１２２を介してアルゴン
等の不活性なガスをエッチングチャンバ１１０の中へ供
給し、他方、所望の圧力に達するまで（典型的には１ミ
リトール〜７００ミリトール）絞り弁によりポンプ輸送
速度を調節する。ウエハが置かれているカソード／ペデ
スタルに高周波（ＲＦ）電力を供給する。ＲＦ電力によ
り電子が励起振動し、ガス分子がイオン化してプラズマ
状態が形成される。更に、プラズマでは負に荷電した電
子の運動性が非常に高いため、ＲＦ電力によりウエハへ
負の自己バイアス電圧が誘起される。この負の電圧はイ
オンを引き付けて加速するため、イオンがウエハ表面に
衝突するようになり、ウエハ表面から原子や原子団をス
パッタ放出させる。このように、表面原子のスパッタ除
去により、ウエハにはエッチングが施される。
及びメタル膜の平坦化に用いてもよい。スパッタエッチ
ングプロセスでは、ガス散布板１２２を介してアルゴン
等の不活性なガスをエッチングチャンバ１１０の中へ供
給し、他方、所望の圧力に達するまで（典型的には１ミ
リトール〜７００ミリトール）絞り弁によりポンプ輸送
速度を調節する。ウエハが置かれているカソード／ペデ
スタルに高周波（ＲＦ）電力を供給する。ＲＦ電力によ
り電子が励起振動し、ガス分子がイオン化してプラズマ
状態が形成される。更に、プラズマでは負に荷電した電
子の運動性が非常に高いため、ＲＦ電力によりウエハへ
負の自己バイアス電圧が誘起される。この負の電圧はイ
オンを引き付けて加速するため、イオンがウエハ表面に
衝突するようになり、ウエハ表面から原子や原子団をス
パッタ放出させる。このように、表面原子のスパッタ除
去により、ウエハにはエッチングが施される。
【００２２】反応性イオンエッチングのプロセスでは、
プラズマの発生には、スパッタエッチングと類似の方法
が用いられるが、ここではチャンバ１１０にＣＦ4 及び
／又はＣＨＦ3 等の化学物質が供給される点が異なって
いる。プラズマにより、化学分子を破壊し、反応性の高
いラジカル（ＦやＣＦ3 等）を生成する。これらのラジ
カルは、ウエハ表面の原子や原子団、例えばＳｉやＳｉ
Ｏ2 と反応し、揮発性の化合物を生成し、これはポンプ
輸送により排出される。更に、ウエハ上へのイオンの衝
突により、化学反応速度が高くなり、ウエハ表面のエッ
チレイト（エッチング速度）が増加する。
プラズマの発生には、スパッタエッチングと類似の方法
が用いられるが、ここではチャンバ１１０にＣＦ4 及び
／又はＣＨＦ3 等の化学物質が供給される点が異なって
いる。プラズマにより、化学分子を破壊し、反応性の高
いラジカル（ＦやＣＦ3 等）を生成する。これらのラジ
カルは、ウエハ表面の原子や原子団、例えばＳｉやＳｉ
Ｏ2 と反応し、揮発性の化合物を生成し、これはポンプ
輸送により排出される。更に、ウエハ上へのイオンの衝
突により、化学反応速度が高くなり、ウエハ表面のエッ
チレイト（エッチング速度）が増加する。
【００２３】ドープスパッタエッチングは、アルゴンガ
スに少量の反応性のガス（ＣＦ4 等）をドープすること
により、スパッタエッチングに反応性イオンエッチング
を組合わせる。スパッタリングと化学反応とにより、ウ
エハ表面の除去が行われる。スパッタエッチングプロセ
スに表面化学反応を加えることによって、エッチレイト
が増加する。
スに少量の反応性のガス（ＣＦ4 等）をドープすること
により、スパッタエッチングに反応性イオンエッチング
を組合わせる。スパッタリングと化学反応とにより、ウ
エハ表面の除去が行われる。スパッタエッチングプロセ
スに表面化学反応を加えることによって、エッチレイト
が増加する。
【００２４】磁気励起スパッタエッチング又はＲＩＥに
おいては、磁気がプラズマ中の電子を閉じ込めて、エネ
ルギーが与えられた電子のチャンバ壁への損失が低減さ
れる。この結果、プラズマの密度が高められる。プラズ
マが高められることにより、所与のＲＦ電力に対しての
ウエハバイアス電圧が低減され、所与のウエハバイアス
電圧に対する操作圧力を低くすることができるようにな
る。このような理由により、エッチングチャンバにはし
ばしば磁場が用いられる。
おいては、磁気がプラズマ中の電子を閉じ込めて、エネ
ルギーが与えられた電子のチャンバ壁への損失が低減さ
れる。この結果、プラズマの密度が高められる。プラズ
マが高められることにより、所与のＲＦ電力に対しての
ウエハバイアス電圧が低減され、所与のウエハバイアス
電圧に対する操作圧力を低くすることができるようにな
る。このような理由により、エッチングチャンバにはし
ばしば磁場が用いられる。
【００２５】（２）堆積層内のボイドの例示 図２は、メタル導電体の上に堆積した絶縁珪素酸化物の
断面２００を示しており、ここでは、堆積層内にボイド
が形成されている。半導体層２０２がメタル導電体の層
２０４を支持している。メタル導電体２０４の上には絶
縁層として、珪素酸化物２０６が堆積している。ここ
で、アスペクト比は、メタル導電体２０４の縦側壁２０
８の高さと、隣接し合う導電体同士の間隔との比として
定義される。上述の如く、高いアスペクト比を得るため
の従来技術の堆積技術を用いれば、隣接し合う縦側壁２
０８に堆積した珪素酸化物は一緒に成長する傾向があ
る。堆積層のコーナー部分同士が先にくっつき、その結
果、珪素酸化物層にボイド２１０が形成されることとな
る。絶縁層の中のボイドは排除すべきであり、何故な
ら、一例を挙げれば、デバイスの動作に影響し得る不要
な不純物をトラップするからである。
断面２００を示しており、ここでは、堆積層内にボイド
が形成されている。半導体層２０２がメタル導電体の層
２０４を支持している。メタル導電体２０４の上には絶
縁層として、珪素酸化物２０６が堆積している。ここ
で、アスペクト比は、メタル導電体２０４の縦側壁２０
８の高さと、隣接し合う導電体同士の間隔との比として
定義される。上述の如く、高いアスペクト比を得るため
の従来技術の堆積技術を用いれば、隣接し合う縦側壁２
０８に堆積した珪素酸化物は一緒に成長する傾向があ
る。堆積層のコーナー部分同士が先にくっつき、その結
果、珪素酸化物層にボイド２１０が形成されることとな
る。絶縁層の中のボイドは排除すべきであり、何故な
ら、一例を挙げれば、デバイスの動作に影響し得る不要
な不純物をトラップするからである。
【００２６】従って、堆積した共形な珪素酸化物膜のス
テップカバレージを改善するため、本発明は、３ステッ
プの、ＦＳＧ堆積／エッチバック／ＦＳＧ堆積のプロセ
スを目指すものである。
テップカバレージを改善するため、本発明は、３ステッ
プの、ＦＳＧ堆積／エッチバック／ＦＳＧ堆積のプロセ
スを目指すものである。
【００２７】（３）ＦＳＧ堆積／エッチバック／ＦＳＧ
堆積のプロセス 図３は、本発明の３ステップのＦＳＧ堆積／エッチバッ
ク／ＦＳＧ堆積のプロセス３００を例示するフローチャ
ートを示している。
堆積のプロセス 図３は、本発明の３ステップのＦＳＧ堆積／エッチバッ
ク／ＦＳＧ堆積のプロセス３００を例示するフローチャ
ートを示している。
【００２８】ステップ３１０では、弗素ドープ珪素酸化
物層の初期の堆積操作が半導体基板上でなされ、メタル
導電体同士の間のギャップを部分的に充填する。１つの
具体例では、基板上にノンドープ（アンドープ： undop
ed）のシリケートガラス（ＵＳＧ：undoped silicate g
lass）を短時間に堆積することにより、弗素ドープ珪素
酸化物層の初期の堆積操作を先行させてもよい。このノ
ンドープのシリケートガラス層により、エッチングとＦ
ＳＧの堆積とを同時に行ってギャップの頂部の閉鎖性を
調節する前に、ＦＳＧ層の弗素とメタル導電体との反応
はあったとしても排除される。好ましい具体例では、こ
のプロセスステップはＰＥＣＶＤ堆積チャンバ、例えば
図１（ａ）に示されるＰＥＣＶＤ堆積チャンバの中で遂
行される。珪素酸化物層が、側壁が凹型となる程には厚
くならないようにメタル導電体のコーナー部を覆った時
点で、初期の堆積操作を終える必要がある。好ましい初
期の堆積プロセスのステップは、後に詳述する。
物層の初期の堆積操作が半導体基板上でなされ、メタル
導電体同士の間のギャップを部分的に充填する。１つの
具体例では、基板上にノンドープ（アンドープ： undop
ed）のシリケートガラス（ＵＳＧ：undoped silicate g
lass）を短時間に堆積することにより、弗素ドープ珪素
酸化物層の初期の堆積操作を先行させてもよい。このノ
ンドープのシリケートガラス層により、エッチングとＦ
ＳＧの堆積とを同時に行ってギャップの頂部の閉鎖性を
調節する前に、ＦＳＧ層の弗素とメタル導電体との反応
はあったとしても排除される。好ましい具体例では、こ
のプロセスステップはＰＥＣＶＤ堆積チャンバ、例えば
図１（ａ）に示されるＰＥＣＶＤ堆積チャンバの中で遂
行される。珪素酸化物層が、側壁が凹型となる程には厚
くならないようにメタル導電体のコーナー部を覆った時
点で、初期の堆積操作を終える必要がある。好ましい初
期の堆積プロセスのステップは、後に詳述する。
【００２９】ステップ３２０では、エッチバックを行っ
て、初期の珪素酸化物堆積層の一部をエッチングにより
除去する。好ましい具体例では、ステップ３１０で半導
体基板上に初期の堆積の操作が行われた後、基板が堆積
チャンバから取り出され、エッチバックチャンバ、例え
ば図１（ｂ）に示されるチャンバの中に配置される。好
ましい具体例では、堆積チャンバからエッチバックチャ
ンバへの基板の移送は真空シールの下で行われると理解
されるべきである。堆積層の中でメタル導電体のコーナ
ー部を覆っている特定の部分がエッチングされて除去さ
れ、残りの堆積層のプロファイルが従来技術のプロセス
ほどにはボイドの形成を促さないようになる。具体的に
は、アルゴンをエッチバックチャンバに導入し、導電体
コーナー部の上の堆積層の一部をエッチングして取り去
り、堆積物のプロファイルに傾斜を形成して、次の堆積
ステップでギャップの充填性を改善できるようにする。
好ましいスパッタエッチバックのステップを、後に詳述
する。
て、初期の珪素酸化物堆積層の一部をエッチングにより
除去する。好ましい具体例では、ステップ３１０で半導
体基板上に初期の堆積の操作が行われた後、基板が堆積
チャンバから取り出され、エッチバックチャンバ、例え
ば図１（ｂ）に示されるチャンバの中に配置される。好
ましい具体例では、堆積チャンバからエッチバックチャ
ンバへの基板の移送は真空シールの下で行われると理解
されるべきである。堆積層の中でメタル導電体のコーナ
ー部を覆っている特定の部分がエッチングされて除去さ
れ、残りの堆積層のプロファイルが従来技術のプロセス
ほどにはボイドの形成を促さないようになる。具体的に
は、アルゴンをエッチバックチャンバに導入し、導電体
コーナー部の上の堆積層の一部をエッチングして取り去
り、堆積物のプロファイルに傾斜を形成して、次の堆積
ステップでギャップの充填性を改善できるようにする。
好ましいスパッタエッチバックのステップを、後に詳述
する。
【００３０】ステップ３３０では、弗素ドープの珪素酸
化物層の最終の堆積操作が半導体基板に対して行われ、
導電体のメタル層の上に残りの絶縁層を充填する。好ま
しい具体例では、プロセスステップは再びＰＥＣＶＤチ
ャンバ、例えば図１（ａ）に示されるチャンバで行われ
る。最終の堆積操作により、導電体の上の絶縁層が更に
共形となり、何故なら、ステップ３２０のエッチングの
ステップで形成された傾斜によって、珪素酸化物がボイ
ドの形成なしにギャップを更に完全に充填できるように
なるからである。好ましい最終の堆積プロセスステップ
は、後に詳述する。
化物層の最終の堆積操作が半導体基板に対して行われ、
導電体のメタル層の上に残りの絶縁層を充填する。好ま
しい具体例では、プロセスステップは再びＰＥＣＶＤチ
ャンバ、例えば図１（ａ）に示されるチャンバで行われ
る。最終の堆積操作により、導電体の上の絶縁層が更に
共形となり、何故なら、ステップ３２０のエッチングの
ステップで形成された傾斜によって、珪素酸化物がボイ
ドの形成なしにギャップを更に完全に充填できるように
なるからである。好ましい最終の堆積プロセスステップ
は、後に詳述する。
【００３１】（４）初期のＦＳＧ堆積のステップ 本発明のプロセスに従って、弗素ドープ珪素酸化物層の
バルクが、種々の異なるプロセスの何れかを用いて形成
されてもよい。
バルクが、種々の異なるプロセスの何れかを用いて形成
されてもよい。
【００３２】３つのＦＳＧ膜プロセスレシピ、即ち、Ｓ
ｉＦ4 を弗素ソースとして用いるプロセスレシピ、トリ
エトキシフルオロシラン（ＴＥＦＳ：triethoxyfluoros
ilane ）を弗素ソースとして用いるプロセスレシピ、Ｃ
2Ｆ6を弗素ソースとして用いるプロセスレシピを、例と
して以下に述べる。これらのプロセスは、１９９５年１
０月２日に出願の米国特許出願Ｓ．Ｎ．０８／５３８，
６９６号及び１９９５年１０月２６日に出願の米国特許
出願Ｓ．Ｎ．０８／５４８，３９１号にも記載されてい
る。弗素ドープ珪素酸化物層は、また、例えばＮＦ3 や
ＦＡＳＩ−４等のその他の弗素ドーパントを用いて堆積
することもできる。
ｉＦ4 を弗素ソースとして用いるプロセスレシピ、トリ
エトキシフルオロシラン（ＴＥＦＳ：triethoxyfluoros
ilane ）を弗素ソースとして用いるプロセスレシピ、Ｃ
2Ｆ6を弗素ソースとして用いるプロセスレシピを、例と
して以下に述べる。これらのプロセスは、１９９５年１
０月２日に出願の米国特許出願Ｓ．Ｎ．０８／５３８，
６９６号及び１９９５年１０月２６日に出願の米国特許
出願Ｓ．Ｎ．０８／５４８，３９１号にも記載されてい
る。弗素ドープ珪素酸化物層は、また、例えばＮＦ3 や
ＦＡＳＩ−４等のその他の弗素ドーパントを用いて堆積
することもできる。
【００３３】代表的なプロセスは、ＰＥＣＶＤリアクタ
１０（図１）において行われてもよい。無論、バルクＦ
ＳＧ膜の堆積には他のプロセスレシピや他のタイプの反
応チャンバを用いてもよいことが、いわゆる当業者には
理解されるだろう。
１０（図１）において行われてもよい。無論、バルクＦ
ＳＧ膜の堆積には他のプロセスレシピや他のタイプの反
応チャンバを用いてもよいことが、いわゆる当業者には
理解されるだろう。
【００３４】（Ａ）ＳｉＦ4 −ＦＳＧ膜の堆積 図１を参照し、本発明に従った代表的なＳｉＦ4 −ＦＳ
Ｇ膜の堆積に際し、真空ロックドアを介して真空チャン
バ１５内にウエハを搬入し、サセプタ１２に載せる。そ
して、サセプタを処理のポジション１４に移動させる。
この処理のポジション１４では、ガス散布マニホールド
１１から約２００〜６００ｍｉｌ（１ｍｉｌ＝約２５．
４μｍ）の位置に配置される。
Ｇ膜の堆積に際し、真空ロックドアを介して真空チャン
バ１５内にウエハを搬入し、サセプタ１２に載せる。そ
して、サセプタを処理のポジション１４に移動させる。
この処理のポジション１４では、ガス散布マニホールド
１１から約２００〜６００ｍｉｌ（１ｍｉｌ＝約２５．
４μｍ）の位置に配置される。
【００３５】ウエハを適正に配置した後、ウエハ及びサ
セプタを２００〜５００℃の温度まで加熱し、ガス散布
マニホールドからプロセスガスを反応チャンバの中へ導
入する。このプロセスガスは、ガス状の混合物であり、
弗素のガス状ソースとしてＳｉＦ4 と、珪素のソースと
してＴＥＯＳと、１つ以上の酸素のガス状ソースとを備
えている。
セプタを２００〜５００℃の温度まで加熱し、ガス散布
マニホールドからプロセスガスを反応チャンバの中へ導
入する。このプロセスガスは、ガス状の混合物であり、
弗素のガス状ソースとしてＳｉＦ4 と、珪素のソースと
してＴＥＯＳと、１つ以上の酸素のガス状ソースとを備
えている。
【００３６】ＴＥＯＳは、室温では液状であり、液体イ
ンジェクションバルブ等によって気化され、ヘリウム等
の不活性なキャリアガスと混合される。ＴＥＯＳがイン
ジェクションバルブへ流入する流量は、約４００〜１５
００ｍｇｍである。気化の後、ＴＥＯＳガスソースは、
流量４００〜１５００ｓｃｃｍで導入されたヘリウムキ
ャリアガスと混合される。ＳｉＦ4 が流量１００〜２５
００ｓｃｃｍで導入され、Ｏ2 の形態の酸素又は同様の
ソースが、流量約３００〜３０００ｓｃｃｍで導入され
る。ガス混合チャンバ内に流入するガス及びガス散布マ
ニホールドの中に流入するガスの全流量は、約１０００
〜５０００ｓｃｃｍである。反応チャンバの中に約１〜
１００トールの圧力を選択して堆積操作の間これを維持
する事を行うため、絞り弁３２を真空ポンプシステムと
組合わせ、更にプロセスガスを導入する。処理の条件を
設定した後、単一の周波数又は混合周波数のＲＦ電力源
を用いてプラズマを形成する。電力源は、１３．５６Ｍ
Ｈｚの高周波数では０〜１２００ワットで、約３５０ｋ
Ｈｚの低周波数では約０〜５００ワットでドライブされ
る。
ンジェクションバルブ等によって気化され、ヘリウム等
の不活性なキャリアガスと混合される。ＴＥＯＳがイン
ジェクションバルブへ流入する流量は、約４００〜１５
００ｍｇｍである。気化の後、ＴＥＯＳガスソースは、
流量４００〜１５００ｓｃｃｍで導入されたヘリウムキ
ャリアガスと混合される。ＳｉＦ4 が流量１００〜２５
００ｓｃｃｍで導入され、Ｏ2 の形態の酸素又は同様の
ソースが、流量約３００〜３０００ｓｃｃｍで導入され
る。ガス混合チャンバ内に流入するガス及びガス散布マ
ニホールドの中に流入するガスの全流量は、約１０００
〜５０００ｓｃｃｍである。反応チャンバの中に約１〜
１００トールの圧力を選択して堆積操作の間これを維持
する事を行うため、絞り弁３２を真空ポンプシステムと
組合わせ、更にプロセスガスを導入する。処理の条件を
設定した後、単一の周波数又は混合周波数のＲＦ電力源
を用いてプラズマを形成する。電力源は、１３．５６Ｍ
Ｈｚの高周波数では０〜１２００ワットで、約３５０ｋ
Ｈｚの低周波数では約０〜５００ワットでドライブされ
る。
【００３７】上記の種々のプロセスパラメータは、ウエ
ハサイズ２００ｍｍに対して適しているものである。こ
れら全ての値は、ウエハのサイズに応じて増減されるこ
とが、いわゆる当業者には理解されよう。
ハサイズ２００ｍｍに対して適しているものである。こ
れら全ての値は、ウエハのサイズに応じて増減されるこ
とが、いわゆる当業者には理解されよう。
【００３８】本発明に従ってＳｉＦ4 −ＦＳＧ膜の形成
を行うためには、他の珪素ソース及び酸素ソースをＳｉ
Ｆ4 と共に用いることもできる。例えば、シラン（Ｓｉ
Ｈ4）とＮ2Ｏ は、許容される組合わせである。しか
し、本発明の好ましい具体例ではＴＥＯＳ（Ｓｉ（ＯＣ
2Ｈ5）4） を珪素ソースとして用いており、何故なら、
ＴＥＯＳを用いて堆積したＳｉＦ4 −ＦＳＧ膜は、共形
性（コンフォーマル性）が高く、ギャップ充填性が良好
であり、高い堆積速度で堆積することが可能だからであ
る。無論、テトラメチルシラン（Ｓｉ（ＣＨ3）4）、ヘ
キサメチルジシロキサン（（ＣＨ3）6ＯＳｉ2）等のそ
の他の有機シランを珪素含有ソースとして用いてもよ
い。
を行うためには、他の珪素ソース及び酸素ソースをＳｉ
Ｆ4 と共に用いることもできる。例えば、シラン（Ｓｉ
Ｈ4）とＮ2Ｏ は、許容される組合わせである。しか
し、本発明の好ましい具体例ではＴＥＯＳ（Ｓｉ（ＯＣ
2Ｈ5）4） を珪素ソースとして用いており、何故なら、
ＴＥＯＳを用いて堆積したＳｉＦ4 −ＦＳＧ膜は、共形
性（コンフォーマル性）が高く、ギャップ充填性が良好
であり、高い堆積速度で堆積することが可能だからであ
る。無論、テトラメチルシラン（Ｓｉ（ＣＨ3）4）、ヘ
キサメチルジシロキサン（（ＣＨ3）6ＯＳｉ2）等のそ
の他の有機シランを珪素含有ソースとして用いてもよ
い。
【００３９】（Ｂ）ＴＥＦＳ−ＦＳＧ膜の堆積 ＴＥＦＳ−ＦＳＧ膜を堆積するには、ウエハ及びサセプ
タを２００〜５００℃、好ましくは３５０〜５００℃、
最も好ましくは約４００℃の温度に加熱し、この温度範
囲を堆積操作の間維持する。反応チャンバが、約１〜５
０トールの範囲の中の圧力に維持される。好ましくは、
この圧力は、約３〜１６トールに維持され、最も好まし
くは約５トールに維持される。サセプタは、ガス散布マ
ニホールドから約２００〜６００ｍｉｌに配置され、好
ましくはマニホールドから約２５０ｍｉｌの位置に配置
される。
タを２００〜５００℃、好ましくは３５０〜５００℃、
最も好ましくは約４００℃の温度に加熱し、この温度範
囲を堆積操作の間維持する。反応チャンバが、約１〜５
０トールの範囲の中の圧力に維持される。好ましくは、
この圧力は、約３〜１６トールに維持され、最も好まし
くは約５トールに維持される。サセプタは、ガス散布マ
ニホールドから約２００〜６００ｍｉｌに配置され、好
ましくはマニホールドから約２５０ｍｉｌの位置に配置
される。
【００４０】弗素ソースとしてＴＥＦＳと、珪素のソー
スとしてＴＥＯＳと、１つ以上の酸素のガス状ソースと
を備える混合物が形成される。液体であるＴＥＦＳとＴ
ＥＯＳソースとを気化した後、ヘリウム等の不活性なキ
ャリアガスと混合される。ＴＥＦＳの流量は、約２００
〜１５００ｍｇｍ、好ましくは約３００〜９００ｍｇ
ｍ、最も好ましくは約５００ｍｇｍであり、ＴＥＯＳの
流量は、約４００〜１５００ｍｇｍ、好ましくは約５０
０ｍｇｍである。そして、気化したＴＥＯＳガスとＴＥ
ＦＳガスは、流量４００〜１５００ｓｃｃｍで流入する
ヘリウムキャリアガスと混合され、好ましくは約５６０
ｓｃｃｍの流量で流れる。Ｏ2 の形態の酸素が約１００
〜５０００ｓｃｃｍの流量で導入され、好ましくは約１
２００ｓｃｃｍの流量で導入される。この混合物は、ガ
ス散布マニホールドから反応チャンバの中へ導入され、
励起されてプラズマ状態となる。プラズマの形成には、
周波数１３．５６ＭＨｚを０〜５００ワット、好ましく
は約１５５ワットと、約１０ｋＨｚ〜２ＭＨｚ、好まし
くは３５０ｋＨｚの低いＲＦ(radio frequency) を０〜
９００ワット、好ましくは約２３０ワットを用いる。
スとしてＴＥＯＳと、１つ以上の酸素のガス状ソースと
を備える混合物が形成される。液体であるＴＥＦＳとＴ
ＥＯＳソースとを気化した後、ヘリウム等の不活性なキ
ャリアガスと混合される。ＴＥＦＳの流量は、約２００
〜１５００ｍｇｍ、好ましくは約３００〜９００ｍｇ
ｍ、最も好ましくは約５００ｍｇｍであり、ＴＥＯＳの
流量は、約４００〜１５００ｍｇｍ、好ましくは約５０
０ｍｇｍである。そして、気化したＴＥＯＳガスとＴＥ
ＦＳガスは、流量４００〜１５００ｓｃｃｍで流入する
ヘリウムキャリアガスと混合され、好ましくは約５６０
ｓｃｃｍの流量で流れる。Ｏ2 の形態の酸素が約１００
〜５０００ｓｃｃｍの流量で導入され、好ましくは約１
２００ｓｃｃｍの流量で導入される。この混合物は、ガ
ス散布マニホールドから反応チャンバの中へ導入され、
励起されてプラズマ状態となる。プラズマの形成には、
周波数１３．５６ＭＨｚを０〜５００ワット、好ましく
は約１５５ワットと、約１０ｋＨｚ〜２ＭＨｚ、好まし
くは３５０ｋＨｚの低いＲＦ(radio frequency) を０〜
９００ワット、好ましくは約２３０ワットを用いる。
【００４１】ＴＥＦＳ対ＴＥＯＳの比は、０．３３〜１
０：１、好ましくは１〜３：１である。全てのガスソー
スの全流量は、５００〜６５００ｓｃｃｍ、好ましくは
１５００〜２５００ｓｃｃｍである。
０：１、好ましくは１〜３：１である。全てのガスソー
スの全流量は、５００〜６５００ｓｃｃｍ、好ましくは
１５００〜２５００ｓｃｃｍである。
【００４２】上記の条件の結果、圧縮応力レベルが−
０．５〜−３．０ｘ１０9 ダイン／ｃｍ2 、熱酸化物膜
に対するウェットエッチング比が６：１ ＢＯＥエッチ
ャントに対して３〜５、弗素原子濃度が０．５〜１５の
ＦＳＧ膜が、３０００〜７０００オングストローム／分
の速度で堆積する。好ましくは、得られた膜の弗素濃度
は、０．５〜６％ ＳｉＦであり、これは、ＳｉＦ結合
とＳｉＯ結合のピーク比のフーリエ変換赤外（ＦＴＩ
Ｒ）スペクトルにより測定されるものである。得られた
膜の弗素濃度は最も好ましくは、１．０〜４．０％ Ｓ
ｉＦである。
０．５〜−３．０ｘ１０9 ダイン／ｃｍ2 、熱酸化物膜
に対するウェットエッチング比が６：１ ＢＯＥエッチ
ャントに対して３〜５、弗素原子濃度が０．５〜１５の
ＦＳＧ膜が、３０００〜７０００オングストローム／分
の速度で堆積する。好ましくは、得られた膜の弗素濃度
は、０．５〜６％ ＳｉＦであり、これは、ＳｉＦ結合
とＳｉＯ結合のピーク比のフーリエ変換赤外（ＦＴＩ
Ｒ）スペクトルにより測定されるものである。得られた
膜の弗素濃度は最も好ましくは、１．０〜４．０％ Ｓ
ｉＦである。
【００４３】上記のプロセスパラメータは、サイズ２０
０ｍｍのウエハに適したものである。これら全ての値
は、ウエハのサイズに応じて増減されることが、いわゆ
る当業者には理解されよう。
０ｍｍのウエハに適したものである。これら全ての値
は、ウエハのサイズに応じて増減されることが、いわゆ
る当業者には理解されよう。
【００４４】（Ｃ）Ｃ2Ｆ6−ＦＳＧ膜の堆積 Ｃ2Ｆ6−ＦＳＧ膜を堆積するには、ウエハ及びサセプタ
を、２００〜５００℃の温度、好ましくは３５０〜５０
０℃の範囲の温度、最も好ましくは約４００℃の温度に
加熱し、この温度範囲を堆積操作の間維持する。電極間
隔は約２００〜６００ｍｉｌの範囲であり、好ましくは
約２５０ｍｉｌである。
を、２００〜５００℃の温度、好ましくは３５０〜５０
０℃の範囲の温度、最も好ましくは約４００℃の温度に
加熱し、この温度範囲を堆積操作の間維持する。電極間
隔は約２００〜６００ｍｉｌの範囲であり、好ましくは
約２５０ｍｉｌである。
【００４５】弗素のガスソースとしてＣ2Ｆ6と、珪素の
ソースとしてＴＥＯＳと、１つ以上の酸素のガス状ソー
スとをを備えるガス状混合物が、ガス散布マニホールド
から反応チャンバの中へと導入され、ＲＦプラズマが形
成される。プラズマの形成には、周波数１３．５６ＭＨ
ｚを０〜５００ワット、好ましくは約２００ワットと、
約１０ｋＨｚ〜２ＭＨｚ、好ましくは３５０ｋＨｚであ
る低いＲＦを０〜９００ワット、好ましくは約４３０ワ
ットを用いる。
ソースとしてＴＥＯＳと、１つ以上の酸素のガス状ソー
スとをを備えるガス状混合物が、ガス散布マニホールド
から反応チャンバの中へと導入され、ＲＦプラズマが形
成される。プラズマの形成には、周波数１３．５６ＭＨ
ｚを０〜５００ワット、好ましくは約２００ワットと、
約１０ｋＨｚ〜２ＭＨｚ、好ましくは３５０ｋＨｚであ
る低いＲＦを０〜９００ワット、好ましくは約４３０ワ
ットを用いる。
【００４６】先ず、ＴＥＯＳソースを気化し、次いで、
ヘリウム等の不活性なガスと混合する。ＴＥＯＳの流量
は、約４００〜１５００ｍｇｍ、好ましくは約６００ｍ
ｇｍである。気化の後、ＴＥＯＳガスソースは、流量４
００〜１５００ｓｃｃｍ、好ましくは約７６０ｓｃｃｍ
の流量で流入するヘリウムキャリアガスと混合される。
Ｃ2Ｆ6が流量１００〜９００ｓｃｃｍで導入され、好ま
しくは流量約４００ｓｃｃｍで導入される。酸素がＯ2
の形態で流量約１００〜５０００ｓｃｃｍ、好ましくは
流量約１２００ｓｃｃｍで導入される。
ヘリウム等の不活性なガスと混合する。ＴＥＯＳの流量
は、約４００〜１５００ｍｇｍ、好ましくは約６００ｍ
ｇｍである。気化の後、ＴＥＯＳガスソースは、流量４
００〜１５００ｓｃｃｍ、好ましくは約７６０ｓｃｃｍ
の流量で流入するヘリウムキャリアガスと混合される。
Ｃ2Ｆ6が流量１００〜９００ｓｃｃｍで導入され、好ま
しくは流量約４００ｓｃｃｍで導入される。酸素がＯ2
の形態で流量約１００〜５０００ｓｃｃｍ、好ましくは
流量約１２００ｓｃｃｍで導入される。
【００４７】反応チャンバは、約１〜５０トールの範囲
の圧力、好ましくは約３〜１６トールの圧力、最も好ま
しくは約５トールの圧力に維持される。Ｃ2Ｆ6対ＴＥＯ
Ｓの比は、およそ１〜２５：１、好ましくはおよそ５〜
１５：１である。他方、全てのガスソースの全流量は、
５００〜６２００ｓｃｃｍ、好ましくは約２０００〜３
０００ｓｃｃｍである。
の圧力、好ましくは約３〜１６トールの圧力、最も好ま
しくは約５トールの圧力に維持される。Ｃ2Ｆ6対ＴＥＯ
Ｓの比は、およそ１〜２５：１、好ましくはおよそ５〜
１５：１である。他方、全てのガスソースの全流量は、
５００〜６２００ｓｃｃｍ、好ましくは約２０００〜３
０００ｓｃｃｍである。
【００４８】上記の条件の結果、圧縮応力レベルが０〜
−２．０ｘ１０9 ダイン／ｃｍ2 、熱酸化物膜に対する
ウェットエッチング比が６：１ ＢＯＥエッチャントに
対して３〜５、弗素原子濃度が０．５〜１５のＦＳＧ膜
が、３０００〜６０００オングストローム／分の速度で
堆積する。得られた膜の弗素濃度は、好ましくはおよそ
０．５〜６％ ＳｉＦであり、最も好ましくは、およそ
１．０〜４．０％ ＳｉＦである。
−２．０ｘ１０9 ダイン／ｃｍ2 、熱酸化物膜に対する
ウェットエッチング比が６：１ ＢＯＥエッチャントに
対して３〜５、弗素原子濃度が０．５〜１５のＦＳＧ膜
が、３０００〜６０００オングストローム／分の速度で
堆積する。得られた膜の弗素濃度は、好ましくはおよそ
０．５〜６％ ＳｉＦであり、最も好ましくは、およそ
１．０〜４．０％ ＳｉＦである。
【００４９】上記のプロセスパラメータは、サイズ２０
０ｍｍのウエハに適したものである。これら全ての値
は、ウエハのサイズに応じて増減されることが、いわゆ
る当業者には理解されよう。
０ｍｍのウエハに適したものである。これら全ての値
は、ウエハのサイズに応じて増減されることが、いわゆ
る当業者には理解されよう。
【００５０】上掲の全てのプロセスにおけるこれらのパ
ラメータは、特許請求の範囲を限定するものではないと
理解されるべきである。また、いわゆる当業者には、こ
の他の化学品、チャンバパラメータ及び条件を用いて、
同様の膜を製造することも可能であろう。
ラメータは、特許請求の範囲を限定するものではないと
理解されるべきである。また、いわゆる当業者には、こ
の他の化学品、チャンバパラメータ及び条件を用いて、
同様の膜を製造することも可能であろう。
【００５１】図４（ａ）は、半導体ウエハ上への初期の
堆積のステップの効果を示すものである。図２に示され
るように、半導体基板４０２は、メタル導電体層４０４
を支持している。珪素酸化物４０６が絶縁層として、メ
タルウエハ導電体４０４の上に堆積する。珪素酸化物が
メタル導電体のコーナーをカバーしている地点に、珪素
酸化物の初期層４０６が堆積するが、これは、その後の
エッチバックのステップでエッチングにより除去するこ
とができなくなる程迄には厚くならない。このように、
初期の堆積のステップが完了したときには、珪素酸化物
４０６の輪郭は、コーナー部４０８が導電体４０４の上
コーナー部を越えて伸びているようになっている。図２
に関連して説明したように、この方法でそのまま堆積操
作を続ければ、絶縁層にはボイドが形成されるだろう。
従って、誘電層の堆積が完了する前に、スパッタエッチ
バックのステップが行われる。
堆積のステップの効果を示すものである。図２に示され
るように、半導体基板４０２は、メタル導電体層４０４
を支持している。珪素酸化物４０６が絶縁層として、メ
タルウエハ導電体４０４の上に堆積する。珪素酸化物が
メタル導電体のコーナーをカバーしている地点に、珪素
酸化物の初期層４０６が堆積するが、これは、その後の
エッチバックのステップでエッチングにより除去するこ
とができなくなる程迄には厚くならない。このように、
初期の堆積のステップが完了したときには、珪素酸化物
４０６の輪郭は、コーナー部４０８が導電体４０４の上
コーナー部を越えて伸びているようになっている。図２
に関連して説明したように、この方法でそのまま堆積操
作を続ければ、絶縁層にはボイドが形成されるだろう。
従って、誘電層の堆積が完了する前に、スパッタエッチ
バックのステップが行われる。
【００５２】（５）エッチバックのステップ 本発明のプロセスに従い、半導体基板は次に、スパッタ
エッチバックのステップを受けて、メタル層の上に最初
に堆積した弗素ドープ珪素酸化物の一部をエッチングに
より取り去る。代表的なエッチバックのステップは、例
えば図１（ｂ）に示されるようなエッチバックチャンバ
で行ってもよい。好ましい具体例では、プロセスの第１
のステップの堆積チャンバから第２のステップのエッチ
バックチャンバへの半導体基板の移動が、同じＣＶＤメ
インフレームの中で真空シール下で行われる。チャンバ
の圧力は、２５〜１００ミリトールの範囲にあってもよ
い。チャンバにはアルゴンが流量２０〜２００ｓｃｃｍ
で導入されてもよい。このスパッタエッチバックのステ
ップは、１０〜３００秒の間実行される。初期のＦＳＧ
堆積層の上にアルゴンを用いてスパッタリングすること
により、メタル導電体のコーナーの上にある堆積層の一
部がエッチングにより取り去られて堆積物のプロファイ
ルに傾斜が形成され、その後の堆積のステップでのギャ
ップ充填性が改善されるようになる。エッチレイトは水
平面から４５゜の方向には、水平表面に対するよりも
３．５〜４倍速い。
エッチバックのステップを受けて、メタル層の上に最初
に堆積した弗素ドープ珪素酸化物の一部をエッチングに
より取り去る。代表的なエッチバックのステップは、例
えば図１（ｂ）に示されるようなエッチバックチャンバ
で行ってもよい。好ましい具体例では、プロセスの第１
のステップの堆積チャンバから第２のステップのエッチ
バックチャンバへの半導体基板の移動が、同じＣＶＤメ
インフレームの中で真空シール下で行われる。チャンバ
の圧力は、２５〜１００ミリトールの範囲にあってもよ
い。チャンバにはアルゴンが流量２０〜２００ｓｃｃｍ
で導入されてもよい。このスパッタエッチバックのステ
ップは、１０〜３００秒の間実行される。初期のＦＳＧ
堆積層の上にアルゴンを用いてスパッタリングすること
により、メタル導電体のコーナーの上にある堆積層の一
部がエッチングにより取り去られて堆積物のプロファイ
ルに傾斜が形成され、その後の堆積のステップでのギャ
ップ充填性が改善されるようになる。エッチレイトは水
平面から４５゜の方向には、水平表面に対するよりも
３．５〜４倍速い。
【００５３】図４（ｂ）は、半導体基板４０２のエッチ
バックのステップの効果を示すものである。珪素酸化物
４０６はまだメタル導電体４０４をカバーしてこれを絶
縁している。しかし、ボイドの形成を促進するようなプ
ロファイルではなく、エッチングのステップでは、エッ
チングによりコーナー４０８（図４（ａ））を取り去
り、傾斜面４１０を形成する。ここに、珪素酸化物の最
終の堆積がなされて、メタル導電体４０４の上を誘電層
が完全に覆ったとき、この傾斜面４１０により、ギャッ
プの充填性の向上が確保される。
バックのステップの効果を示すものである。珪素酸化物
４０６はまだメタル導電体４０４をカバーしてこれを絶
縁している。しかし、ボイドの形成を促進するようなプ
ロファイルではなく、エッチングのステップでは、エッ
チングによりコーナー４０８（図４（ａ））を取り去
り、傾斜面４１０を形成する。ここに、珪素酸化物の最
終の堆積がなされて、メタル導電体４０４の上を誘電層
が完全に覆ったとき、この傾斜面４１０により、ギャッ
プの充填性の向上が確保される。
【００５４】（６）最終のＦＳＧ堆積のステップ ３ステップのＦＳＧ堆積／エッチバック／ＦＳＧ堆積の
プロセスは、最終のＦＳＧ堆積のステップによって完結
する。初期のＦＳＧ堆積のステップに用いた堆積チャン
バに基板が戻され、この初期のＦＳＧの堆積工程と同じ
方法で、最終のＦＳＧ堆積のステップが完結する。従っ
て、例えば上記に概略を説明した３つの代表的なＦＳＧ
堆積の方法の何れを用いて、絶縁層の堆積を完結しても
よい。絶縁層の残りが完結するまで、珪素酸化物の堆積
が続けられる。１つの具体例では、最終のＦＳＧの堆積
のステップの後に、ノンドープのシリケートガラスのキ
ャップ層の堆積が行われてもよい。ギャップが充填され
たなら、ＵＳＧを高い速度で堆積することにより、所望
の誘電体の厚さを得るためのプロセスをスピードアップ
することができる。ギャップが充填されれば、エッチン
グ／堆積を同時に行うことは必要がなくなる。その後、
絶縁層を既知の方法、例えばケミカルメカニカルポリシ
ング（ＣＭＰ）等で平坦化してもよい。そして、更にメ
タル導電体をその上に堆積して、次のメタル層を形成し
てもよい。
プロセスは、最終のＦＳＧ堆積のステップによって完結
する。初期のＦＳＧ堆積のステップに用いた堆積チャン
バに基板が戻され、この初期のＦＳＧの堆積工程と同じ
方法で、最終のＦＳＧ堆積のステップが完結する。従っ
て、例えば上記に概略を説明した３つの代表的なＦＳＧ
堆積の方法の何れを用いて、絶縁層の堆積を完結しても
よい。絶縁層の残りが完結するまで、珪素酸化物の堆積
が続けられる。１つの具体例では、最終のＦＳＧの堆積
のステップの後に、ノンドープのシリケートガラスのキ
ャップ層の堆積が行われてもよい。ギャップが充填され
たなら、ＵＳＧを高い速度で堆積することにより、所望
の誘電体の厚さを得るためのプロセスをスピードアップ
することができる。ギャップが充填されれば、エッチン
グ／堆積を同時に行うことは必要がなくなる。その後、
絶縁層を既知の方法、例えばケミカルメカニカルポリシ
ング（ＣＭＰ）等で平坦化してもよい。そして、更にメ
タル導電体をその上に堆積して、次のメタル層を形成し
てもよい。
【００５５】図４（ｃ）は、完結した堆積物及び絶縁層
の平坦化を示すものである。珪素酸化物４０６は、メタ
ル導電体４０４を完全に覆っており、次のメタル層４０
４の堆積が可能になる。最も重要なことは、本発明で
は、アスペクト比が高い場合に対して、ボイド２１０
（図２）の形成を排除することであり、詳細は後述す
る。
の平坦化を示すものである。珪素酸化物４０６は、メタ
ル導電体４０４を完全に覆っており、次のメタル層４０
４の堆積が可能になる。最も重要なことは、本発明で
は、アスペクト比が高い場合に対して、ボイド２１０
（図２）の形成を排除することであり、詳細は後述す
る。
【００５６】（７）試験測定 具体例の１つでは、本発明の３ステップのＦＳＧ堆積／
エッチバック／ＦＳＧ堆積のプロセスは、以下のパラメ
ータを用いて遂行してもよい。
エッチバック／ＦＳＧ堆積のプロセスは、以下のパラメ
ータを用いて遂行してもよい。
【００５７】初期のＦＳＧ堆積のステップでは、堆積チ
ャンバを４４０℃の温度に加熱し、ガス散布マニホール
ドからプロセスガスを反応チャンバの中に導入する。プ
ロセスガスは、弗素のガス状ソースとしてのＳｉＦ4
と、珪素ソースとしてのＴＥＯＳと、１つ以上の酸素の
ガス状ソースとを備えたガス状混合物である。ＴＥＯＳ
がインジェクションバルブへ流入する流量は、９１５ｍ
ｇｍである。気化の後、ＴＥＯＳガスソースを、流量７
００ｓｃｃｍで導入されるヘリウムキャリアガスと混合
する。ＳｉＦ4 が流量４５０ｓｃｃｍで導入され、酸素
がＯ2 の形態として流量７００ｓｃｃｍで導入される。
反応チャンバは５トールの圧力を選択して設定され、堆
積操作の間これが維持される。処理の条件を設定した
後、混合周波数ＲＦ電力源を用いてプラズマが形成され
る。電力源は、１３．５６ＭＨｚの高い周波数では４０
０ワット、約３５０ｋＨｚの低い周波数では１１０ワッ
トでドライブされる。初期のＦＳＧ堆積操作は１４秒間
実施され、これにより１０００オングストロームのＦＳ
Ｇ層が堆積する。この時点で、珪素酸化物層がメタル導
電体のコーナーを覆うが、次のエッチバックのステップ
でエッチングにより取り去ることができない程には厚く
なっていない。別の具体例では、ノンドープのシリケー
トガラスの予備的なライナを深さ５００オングストロー
ム堆積した後、ＦＳＧ層を深さ５００オングストローム
堆積して、トータルの初期の堆積物を１０００オングス
トロームとしてもよい。この具体例では、ＦＳＧ堆積層
の堆積時間は７秒である。
ャンバを４４０℃の温度に加熱し、ガス散布マニホール
ドからプロセスガスを反応チャンバの中に導入する。プ
ロセスガスは、弗素のガス状ソースとしてのＳｉＦ4
と、珪素ソースとしてのＴＥＯＳと、１つ以上の酸素の
ガス状ソースとを備えたガス状混合物である。ＴＥＯＳ
がインジェクションバルブへ流入する流量は、９１５ｍ
ｇｍである。気化の後、ＴＥＯＳガスソースを、流量７
００ｓｃｃｍで導入されるヘリウムキャリアガスと混合
する。ＳｉＦ4 が流量４５０ｓｃｃｍで導入され、酸素
がＯ2 の形態として流量７００ｓｃｃｍで導入される。
反応チャンバは５トールの圧力を選択して設定され、堆
積操作の間これが維持される。処理の条件を設定した
後、混合周波数ＲＦ電力源を用いてプラズマが形成され
る。電力源は、１３．５６ＭＨｚの高い周波数では４０
０ワット、約３５０ｋＨｚの低い周波数では１１０ワッ
トでドライブされる。初期のＦＳＧ堆積操作は１４秒間
実施され、これにより１０００オングストロームのＦＳ
Ｇ層が堆積する。この時点で、珪素酸化物層がメタル導
電体のコーナーを覆うが、次のエッチバックのステップ
でエッチングにより取り去ることができない程には厚く
なっていない。別の具体例では、ノンドープのシリケー
トガラスの予備的なライナを深さ５００オングストロー
ム堆積した後、ＦＳＧ層を深さ５００オングストローム
堆積して、トータルの初期の堆積物を１０００オングス
トロームとしてもよい。この具体例では、ＦＳＧ堆積層
の堆積時間は７秒である。
【００５８】初期のＦＳＧ堆積のステップが完結した
後、半導体基板は堆積チャンバからエッチバックチャン
バへと移送される。スパッタエッチバックのステップで
は、チャンバの圧力を２５ミリトールに設定し、電力源
を３００〜４００ワット、好ましくは３５０ワットでド
ライブする。チャンバ壁及びペデスタルは、室温とす
る。チャンバに流量５０ｓｃｃｍでアルゴンを導入す
る。スパッタエッチバックのステップを１０〜１５０
秒、好ましくは９８秒行い、その結果ＦＳＧ層のコーナ
ーの５００オングストロームがエッチングにより取り去
られて傾斜面が形成され、これはボイドの形成の促進性
が非常に低い。ここに、珪素酸化物の最終の堆積がなさ
れて、メタル導電体の上を誘電層が完全に覆ったとき、
この傾斜面により、ギャップの充填性の向上が確保され
る。
後、半導体基板は堆積チャンバからエッチバックチャン
バへと移送される。スパッタエッチバックのステップで
は、チャンバの圧力を２５ミリトールに設定し、電力源
を３００〜４００ワット、好ましくは３５０ワットでド
ライブする。チャンバ壁及びペデスタルは、室温とす
る。チャンバに流量５０ｓｃｃｍでアルゴンを導入す
る。スパッタエッチバックのステップを１０〜１５０
秒、好ましくは９８秒行い、その結果ＦＳＧ層のコーナ
ーの５００オングストロームがエッチングにより取り去
られて傾斜面が形成され、これはボイドの形成の促進性
が非常に低い。ここに、珪素酸化物の最終の堆積がなさ
れて、メタル導電体の上を誘電層が完全に覆ったとき、
この傾斜面により、ギャップの充填性の向上が確保され
る。
【００５９】スパッタエッチバックのステップが完結し
た後、半導体基板はエッチバックチャンバから堆積チャ
ンバへと移送される。最終のＦＳＧ堆積のステップで
は、堆積チャンバは４４０℃の温度に加熱され、ガス散
布マニホールドから反応チャンバへとプロセスガスが導
入される。プロセスガスはここでも、弗素のガス状ソー
スとしてのＳｉＦ4 と、珪素ソースとしてのＴＥＯＳ
と、１つ以上の酸素のガス状ソースとを備えたガス状混
合物である。ＴＥＯＳがインジェクションバルブへ流入
する流量は、９１５ｍｇｍである。気化の後、ＴＥＯＳ
ガスソースを、流量７００ｓｃｃｍで導入されるヘリウ
ムキャリアガスと混合する。ＳｉＦ4 が流量４５０ｓｃ
ｃｍで導入され、酸素がＯ2 の形態として流量７００ｓ
ｃｃｍで導入される。反応チャンバは５トールの圧力を
選択して設定され、堆積操作の間これが維持される。処
理の条件を設定した後、混合周波数ＲＦ電力源を用いて
プラズマが形成される。電力源は、１３．５６ＭＨｚの
高い周波数では４００ワット、約３５０ｋＨｚの低い周
波数では１１０ワットでドライブされる。最終ののＦＳ
Ｇ堆積操作は７７秒間実施され、これにより、メタル層
の上に更にＦＳＧ層を５５００オングストローム堆積し
て、絶縁層の堆積が完結する。
た後、半導体基板はエッチバックチャンバから堆積チャ
ンバへと移送される。最終のＦＳＧ堆積のステップで
は、堆積チャンバは４４０℃の温度に加熱され、ガス散
布マニホールドから反応チャンバへとプロセスガスが導
入される。プロセスガスはここでも、弗素のガス状ソー
スとしてのＳｉＦ4 と、珪素ソースとしてのＴＥＯＳ
と、１つ以上の酸素のガス状ソースとを備えたガス状混
合物である。ＴＥＯＳがインジェクションバルブへ流入
する流量は、９１５ｍｇｍである。気化の後、ＴＥＯＳ
ガスソースを、流量７００ｓｃｃｍで導入されるヘリウ
ムキャリアガスと混合する。ＳｉＦ4 が流量４５０ｓｃ
ｃｍで導入され、酸素がＯ2 の形態として流量７００ｓ
ｃｃｍで導入される。反応チャンバは５トールの圧力を
選択して設定され、堆積操作の間これが維持される。処
理の条件を設定した後、混合周波数ＲＦ電力源を用いて
プラズマが形成される。電力源は、１３．５６ＭＨｚの
高い周波数では４００ワット、約３５０ｋＨｚの低い周
波数では１１０ワットでドライブされる。最終ののＦＳ
Ｇ堆積操作は７７秒間実施され、これにより、メタル層
の上に更にＦＳＧ層を５５００オングストローム堆積し
て、絶縁層の堆積が完結する。
【００６０】絶縁層を完成させるため、次のメタル導電
体を基板に付加する前に、ノンドープシリケートガラス
のキャップ層を１０９秒堆積して、深さ１０，０００
オングストロームとしてもよい。
体を基板に付加する前に、ノンドープシリケートガラス
のキャップ層を１０９秒堆積して、深さ１０，０００
オングストロームとしてもよい。
【００６１】図５は、本発明の３ステップのＦＳＧ堆積
／エッチバック／ＦＳＧ堆積のプロセスによる向上の様
子を提示するものである。この図は、試験の手順におい
て行われた実際の条件を結果を示すものである。この顕
微鏡写真に示されるように、典型的な導電体の高さが
０．７５ミクロンの場合に、ギャップ幅が０．４５ミク
ロンまで狭くなるまで、ボイドの形成は開始していな
い。このように、本発明のプロセスにより、アスペクト
比の高い絶縁層、例えばアスペクト比が約１．６７の絶
縁層の堆積を可能とし、従来技術の方法に対して著しい
向上を提示する。
／エッチバック／ＦＳＧ堆積のプロセスによる向上の様
子を提示するものである。この図は、試験の手順におい
て行われた実際の条件を結果を示すものである。この顕
微鏡写真に示されるように、典型的な導電体の高さが
０．７５ミクロンの場合に、ギャップ幅が０．４５ミク
ロンまで狭くなるまで、ボイドの形成は開始していな
い。このように、本発明のプロセスにより、アスペクト
比の高い絶縁層、例えばアスペクト比が約１．６７の絶
縁層の堆積を可能とし、従来技術の方法に対して著しい
向上を提示する。
【００６２】大変小さなギャップであってもアスペクト
比が高ければ、ボイドが発生する可能性がある。しか
し、本発明のプロセスを用いれば、ギャップ幅が０．４
５ミクロン未満の図５に示されるように、ボイドはメタ
ル導電体の下方の領域に制限される。しかしながら、マ
イクロチップの用途の多くでは、このような領域はその
後の処理では扱われないため、この様なことは許容され
る。従って、本発明の３ステップのＦＳＧ堆積／エッチ
バック／ＦＳＧ堆積のプロセスは、ギャップ幅が０．４
０ミクロン未満の場合でも、ＩＭＤの用途に適用可能で
ある。別のＦＳＧ堆積／エッチバック／ＦＳＧ堆積のシ
ーケンスを加えて、ボイドが生じるギャップのサイズを
更に小さくしてもよい。
比が高ければ、ボイドが発生する可能性がある。しか
し、本発明のプロセスを用いれば、ギャップ幅が０．４
５ミクロン未満の図５に示されるように、ボイドはメタ
ル導電体の下方の領域に制限される。しかしながら、マ
イクロチップの用途の多くでは、このような領域はその
後の処理では扱われないため、この様なことは許容され
る。従って、本発明の３ステップのＦＳＧ堆積／エッチ
バック／ＦＳＧ堆積のプロセスは、ギャップ幅が０．４
０ミクロン未満の場合でも、ＩＭＤの用途に適用可能で
ある。別のＦＳＧ堆積／エッチバック／ＦＳＧ堆積のシ
ーケンスを加えて、ボイドが生じるギャップのサイズを
更に小さくしてもよい。
【００６３】図６は、本発明を実施することが可能な処
理システム６００を例示する。堆積チャンバ６０２は堆
積のステップに用いられ、エッチバックチャンバ６０４
はエッチングのステップに用いられる。ロボット６０６
は、ロードロックチャンバ６０８の中のチャンバ間でウ
エハを移送する。ウエハは先ずカセット６１０から供給
されるが、ウエハはこのカセット６１０からロードロッ
クチャンバ６０８の保管エレベータ６１２に移送され
る。ロボット６０６は初期の堆積のステップのため、ウ
エハを保管エレベータ６１２から堆積チャンバ６０２へ
と移送する。このような構成を有するシステムの１つ
に、アプライドマテリアルズ社に製造されるプレシジョ
ン５０００システム(Precision 5000 System) がある。
理システム６００を例示する。堆積チャンバ６０２は堆
積のステップに用いられ、エッチバックチャンバ６０４
はエッチングのステップに用いられる。ロボット６０６
は、ロードロックチャンバ６０８の中のチャンバ間でウ
エハを移送する。ウエハは先ずカセット６１０から供給
されるが、ウエハはこのカセット６１０からロードロッ
クチャンバ６０８の保管エレベータ６１２に移送され
る。ロボット６０６は初期の堆積のステップのため、ウ
エハを保管エレベータ６１２から堆積チャンバ６０２へ
と移送する。このような構成を有するシステムの１つ
に、アプライドマテリアルズ社に製造されるプレシジョ
ン５０００システム(Precision 5000 System) がある。
【００６４】本発明はここまで、特定の具体例に関して
説明してきた。いわゆる当業者には、その他の具体例が
明らかであろう。例えば、代替可能な具体例では、堆積
チャンバ及びエッチバックチャンバは、別々のメインフ
レームに配置されてもよい。
説明してきた。いわゆる当業者には、その他の具体例が
明らかであろう。例えば、代替可能な具体例では、堆積
チャンバ及びエッチバックチャンバは、別々のメインフ
レームに配置されてもよい。
【００６５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、絶縁層をメタル層の上に堆積する際、高いアスペ
クト比のギャップ充填能力を有することが可能になる。
れば、絶縁層をメタル層の上に堆積する際、高いアスペ
クト比のギャップ充填能力を有することが可能になる。
【図１】（ａ）は、単純化した化学気相堆積装置の１つ
の具体例における縦断面図であり、（ｂ）は、単純化し
たエッチバックチャンバの１つの具体例における断面図
である。
の具体例における縦断面図であり、（ｂ）は、単純化し
たエッチバックチャンバの１つの具体例における断面図
である。
【図２】ボイドが既に堆積層に形成されているメタル導
電体の上に堆積した絶縁珪素酸化物の単純化した断面図
である。
電体の上に堆積した絶縁珪素酸化物の単純化した断面図
である。
【図３】本発明のＦＳＧ堆積／エッチバック／ＦＳＧ堆
積の３ステップのプロセスを例示するフローチャートで
ある。
積の３ステップのプロセスを例示するフローチャートで
ある。
【図４】（ａ）は、本発明に従った第１の絶縁層の堆積
工程を例示する、半導体デバイスの単純化した断面図で
あり、（ｂ）は、本発明に従った第１の絶縁層のエッチ
バックの効果を例示する、半導体デバイスの単純化した
断面図であり、（ｃ）は、本発明及び適切な平坦化のス
テップに従って、第２の堆積のステップの後の完成した
絶縁層を例示する、半導体デバイスの単純化した断面図
である。
工程を例示する、半導体デバイスの単純化した断面図で
あり、（ｂ）は、本発明に従った第１の絶縁層のエッチ
バックの効果を例示する、半導体デバイスの単純化した
断面図であり、（ｃ）は、本発明及び適切な平坦化のス
テップに従って、第２の堆積のステップの後の完成した
絶縁層を例示する、半導体デバイスの単純化した断面図
である。
【図５】本発明のＦＳＧ堆積／エッチバック／ＦＳＧ堆
積の３ステップのプロセスにより提供された、向上した
ギャップ充填能力を示す、ＳＥＭ写真である。
積の３ステップのプロセスにより提供された、向上した
ギャップ充填能力を示す、ＳＥＭ写真である。
【図６】本発明に用いられるマルチチャンバシステムの
構成図である。
構成図である。
１０…ＰＥＣＶＤリアクタ、１１…ガス散布マニホール
ド、１２…サセプタ、１３…支持体、１４…処理のポジ
ション、１５…真空チャンバ、２１，２２…矢印、２３
…ポート、２４…真空マニホールド、２６…外部ランプ
モジュール、２７…光、２８…クオーツウィンドウ、３
１…排気ライン、３２…絞り弁、３４…プロセッサ、３
６…制御ライン、１１０…エッチバックチャンバ、１１
２…ペデスタル、１１４…リフトフィンガ、１１６…ベ
ローズ、１１８…リフトシリンダ、１２０…リフトアク
チュエータ、１２２…ガス散布板、２００…断面、２０
２…半導体層、２０４…メタル導電体、２０６…珪素酸
化物、２０８…縦側壁、２１０…ボイド、４０２…半導
体基板、４０４…メタル導電体、４０６…珪素酸化物、
４０８…コーナー部、４１０…傾斜面、６００…処理シ
ステム、６０２…堆積チャンバ、６０４…エッチバック
チャンバ、６０６…ロボット、６０８…ロードロックチ
ャンバ、６１０…カセット、６１２…保管エレベータ。
ド、１２…サセプタ、１３…支持体、１４…処理のポジ
ション、１５…真空チャンバ、２１，２２…矢印、２３
…ポート、２４…真空マニホールド、２６…外部ランプ
モジュール、２７…光、２８…クオーツウィンドウ、３
１…排気ライン、３２…絞り弁、３４…プロセッサ、３
６…制御ライン、１１０…エッチバックチャンバ、１１
２…ペデスタル、１１４…リフトフィンガ、１１６…ベ
ローズ、１１８…リフトシリンダ、１２０…リフトアク
チュエータ、１２２…ガス散布板、２００…断面、２０
２…半導体層、２０４…メタル導電体、２０６…珪素酸
化物、２０８…縦側壁、２１０…ボイド、４０２…半導
体基板、４０４…メタル導電体、４０６…珪素酸化物、
４０８…コーナー部、４１０…傾斜面、６００…処理シ
ステム、６０２…堆積チャンバ、６０４…エッチバック
チャンバ、６０６…ロボット、６０８…ロードロックチ
ャンバ、６１０…カセット、６１２…保管エレベータ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュー コナーズ アメリカ合衆国， カリフォルニア州， ロス ガトス， サンタ アナ ロード 21580 (72)発明者 アナンド ギュプタ アメリカ合衆国， カリフォルニア州， サン ノゼ， ブライアークリーク コー ト 1270 (72)発明者 シン ゴー アメリカ合衆国， カリフォルニア州， マウンテン ヴュー， フィリス アヴェ ニュー 1105 (72)発明者 スーニル ホン アメリカ合衆国， カリフォルニア州， ロス アルトス， マグダレナ アヴェニ ュー 550
Claims (28)
- 【請求項１】 基板に層を堆積するプロセスであって、 弗素ドープ珪素酸化物を備える第１の膜を基板に堆積さ
せるステップと、 不活性なガスで基板にスパッタリングすることにより、
前記第１の膜の一部を前記基板からエッチングするステ
ップと、 弗素ドープ珪素酸化物を備える第２の膜を前記第１の膜
の上に堆積させるステップとを有するプロセス。 - 【請求項２】 前記不活性なガスがアルゴンを備える請
求項１に記載のプロセス。 - 【請求項３】 プラズマ励起化学気相堆積（ＰＥＣＶ
Ｄ）のプロセスにより、前記弗素ドープ珪素酸化物が堆
積する請求項１に記載のプロセス。 - 【請求項４】 前記弗素ドープ珪素酸化物が、ＳｉＦ4
と、ＴＥＯＳと、酸素とを備えるプラズマから形成され
る請求項３に記載のプロセス。 - 【請求項５】 前記弗素ドープ珪素酸化物が、ＴＥＦＳ
と、ＴＥＯＳと、酸素とを備えるプラズマから形成され
る請求項３に記載のプロセス。 - 【請求項６】 前記弗素ドープ珪素酸化物が、Ｃ2Ｆ
6と、ＴＥＯＳと、酸素とを備えるプラズマから形成さ
れる請求項３に記載のプロセス。 - 【請求項７】 前記弗素ドープ珪素酸化物が、２００〜
５００℃の間の温度で且つ１〜１００トールの圧力によ
り堆積する請求項３に記載のプロセス。 - 【請求項８】 前記第１の膜を堆積させる前に、エッチ
ングドーパントなしに初期の膜を堆積させるステップを
更に有する請求項１に記載のプロセス。 - 【請求項９】 前記初期の膜が１００〜５００オングス
トロームの深さまで堆積する請求項８に記載のプロセ
ス。 - 【請求項１０】 前記エッチングのステップが、１０〜
１５０秒行われる請求項１に記載のプロセス。 - 【請求項１１】 前記第１の膜が、前記基板上のインタ
ーメタルのギャップの平均深さの半分の深さまで堆積す
る請求項１に記載のプロセス。 - 【請求項１２】 ノンドープないしアンドープのシリケ
ートガラス（ＵＳＧ）の膜を、前記第の膜及び前記第２
の膜よりも厚く堆積して、前記層を完成させるステップ
を更に有する請求項１に記載のプロセス。 - 【請求項１３】 基板に層を堆積するプロセスであっ
て、 前記基板を第１のチャンバに配置するステップと、 前記基板を約２００〜５００℃の温度まで加熱するステ
ップと、 前記第１のチャンバを約１〜１００トールの圧力とする
ステップと、 前記第１のチャンバに弗素含有ソースガスを導入するス
テップと、 混合周波数のＲＦ電力源を用いて前記弗素含有ソースガ
スからプラズマを形成し、前記基板上に第１のフルオロ
シリケートガラス（ＦＳＧ）膜を堆積させるステップ
と、 前記基板を第２のチャンバへ移動させるステップと、 前記第２のチャンバを約２５〜１００ミリトールの圧力
とするステップと、 前記第２のチャンバに不活性なガスを導入し、前記基板
から前記第１のＦＳＧ膜の一部をエッチングするステッ
プと、 前記基板を第１のチャンバへ移動させるステップと、 前記基板を約２００〜５００℃の温度まで加熱するステ
ップと、 前記第１のチャンバを約１〜１００トールの圧力とする
ステップと、 前記第１のチャンバに弗素含有ソースガスを導入するス
テップと、 混合周波数のＲＦ電力源を用いて前記弗素含有ソースガ
スからプラズマを形成し、前記基板上に第２のフルオロ
シリケートガラス（ＦＳＧ）膜を堆積させるステップと
を有するプロセス。 - 【請求項１４】 集積回路を製造する方法であって、 半導体基板にメタル導電体の層を堆積するステップと、 前記半導体基板を第１のチャンバに配置させるステップ
と、 弗素ドープ珪素酸化物を備える第１の膜を前記半導体基
板に堆積させて、前記メタル導電体の層を覆うステップ
と、 前記半導体基板を前記第１のチャンバから第２のチャン
バへと移動させるステップと、 前記基板に不活性なガスでスパッタリングすることによ
り、前記第１の膜の一部をエッチングするステップと、 前記半導体基板を前記第２のチャンバから前記第１のチ
ャンバへと移動させるステップと、 弗素ドープ珪素酸化物を備える第２の膜を前記第１の膜
の上に堆積させて、前記メタル導電体の層を覆うステッ
プとを有する方法。 - 【請求項１５】 前記不活性なガスがアルゴンを備える
請求項１４に記載の方法。 - 【請求項１６】 プラズマ励起化学気相堆積（ＰＥＣＶ
Ｄ）のプロセスにより、前記弗素ドープ珪素酸化物が堆
積する請求項１４に記載の方法。 - 【請求項１７】 前記弗素ドープ珪素酸化物が、ＳｉＦ
4 と、ＴＥＯＳと、酸素とを備えるプラズマから形成さ
れる請求項１６に記載の方法。 - 【請求項１８】 前記弗素ドープ珪素酸化物が、ＴＥＦ
Ｓと、ＴＥＯＳと、酸素とを備えるプラズマから形成さ
れる請求項１６に記載の方法。 - 【請求項１９】 前記弗素ドープ珪素酸化物が、Ｃ2Ｆ6
と、ＴＥＯＳと、酸素とを備えるプラズマから形成され
る請求項１６に記載の方法。 - 【請求項２０】 前記弗素ドープ珪素酸化物が、２００
〜５００℃の間の温度で且つ１〜１００トールの圧力に
より堆積する請求項１６に記載の方法。 - 【請求項２１】 半導体処理装置であって、 処理しようとする基板を保持するための支持体と、 堆積ガスとエッチングガスとを導入することができるガ
ス散布システムと、 エッチングのための電磁界を与えることができる電力源
と、 前記ガス散布システム及び前記電力源につながる出力部
を有するコントローラと、 前記コントローラにつながり、前記半導体処理の装置の
動作を命令するプログラムを格納するメモリであって、
前記プログラムは、 第１に、ガスを導入して弗素ドープ珪素酸化物を備える
膜を基板に堆積させる命令と、 第２に、前記基板から前記第１の膜の一部をエッチング
する命令と、 第３に、前記第１の膜の上に、弗素ドープ珪素酸化物を
備える第２の膜を堆積させる命令とを指示する１組の指
示を備える、前記メモリとを備える半導体処理装置。 - 【請求項２２】 前記プログラムが、前記第１の膜を堆
積させる前に、エッチングの成分なしに初期の膜を堆積
させる指示を更に備える請求項２１に記載の装置。 - 【請求項２３】 前記プログラムが、前記初期の層を深
さ１００〜５００オングストローム堆積させる指示を更
に備える請求項２２に記載の装置。 - 【請求項２４】 前記プログラムが、前記エッチングの
ステップを１００〜１５０秒続ける指示を更に備える請
求項２１に記載の装置。 - 【請求項２５】 前記プログラムが、前記第１の膜を前
記基板上のインターメタルのギャップの平均深さの半分
の深さまで堆積させる指示を更に備える請求項２１に記
載の装置。 - 【請求項２６】 前記プログラムが、ノンドープないし
アンドープのシリケートガラス（ＵＳＧ）の膜を、前記
第の膜及び前記第２の膜よりも厚く堆積して、前記層を
完成させる指示を更に備える請求項２１に記載の装置。 - 【請求項２７】前記堆積の操作のための第１のチャンバ
と、 前記エッチングの操作のための第２のチャンバとを更に
備える請求項２１に記載の装置。 - 【請求項２８】 前記堆積の操作と前記エッチングの操
作との双方を行うことができる１つのチャンバを更に備
える請求項２１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/584,042 US6191026B1 (en) | 1996-01-09 | 1996-01-09 | Method for submicron gap filling on a semiconductor substrate |
| US08/584042 | 1996-01-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219401A true JPH09219401A (ja) | 1997-08-19 |
Family
ID=24335678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9015895A Pending JPH09219401A (ja) | 1996-01-09 | 1997-01-13 | 半導体基板のサブミクロンのギャップを充填するための方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6191026B1 (ja) |
| JP (1) | JPH09219401A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071577A (ko) * | 1997-02-21 | 1998-10-26 | 도미노 후꾸미 | 반도체 소자 및 그 제조방법 |
| KR100403630B1 (ko) * | 2001-07-07 | 2003-10-30 | 삼성전자주식회사 | 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법 |
| US6821577B2 (en) | 1998-03-20 | 2004-11-23 | Applied Materials, Inc. | Staggered in-situ deposition and etching of a dielectric layer for HDP CVD |
| KR100546204B1 (ko) * | 1999-06-25 | 2006-01-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 형성 방법 |
| JP2007165883A (ja) * | 2005-12-16 | 2007-06-28 | Asm Japan Kk | 有機シリコン酸化膜及び多層レジスト構造を形成するための方法 |
| JP2009542011A (ja) * | 2006-06-22 | 2009-11-26 | アプライド マテリアルズ インコーポレイテッド | ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス |
| JP2014112668A (ja) * | 2012-11-08 | 2014-06-19 | Novellus Systems Incorporated | ギャップフィルのための共形膜蒸着 |
| US10008428B2 (en) | 2012-11-08 | 2018-06-26 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
Families Citing this family (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114216A (en) * | 1996-11-13 | 2000-09-05 | Applied Materials, Inc. | Methods for shallow trench isolation |
| US6727190B2 (en) * | 1998-09-03 | 2004-04-27 | Micron Technology, Inc. | Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials |
| US6171948B1 (en) * | 1999-11-02 | 2001-01-09 | Micron Technology, Inc. | Method for filling structural gaps and intergrated circuitry |
| US6794295B1 (en) * | 2000-05-26 | 2004-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to improve stability and reliability of CVD low K dielectric |
| US6335288B1 (en) * | 2000-08-24 | 2002-01-01 | Applied Materials, Inc. | Gas chemistry cycling to achieve high aspect ratio gapfill with HDP-CVD |
| JP2002100628A (ja) * | 2000-09-25 | 2002-04-05 | Sony Corp | 半導体装置の製造方法 |
| JP3712356B2 (ja) * | 2000-10-23 | 2005-11-02 | アプライド マテリアルズ インコーポレイテッド | 成膜方法および半導体装置の製造方法 |
| JP2002222858A (ja) * | 2001-01-25 | 2002-08-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6475400B2 (en) | 2001-02-26 | 2002-11-05 | Trw Inc. | Method for controlling the sheet resistance of thin film resistors |
| US6596653B2 (en) * | 2001-05-11 | 2003-07-22 | Applied Materials, Inc. | Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD |
| US6740601B2 (en) * | 2001-05-11 | 2004-05-25 | Applied Materials Inc. | HDP-CVD deposition process for filling high aspect ratio gaps |
| US6762125B1 (en) * | 2001-05-14 | 2004-07-13 | Micron Technology, Inc. | Modified facet etch to prevent blown gate oxide and increase etch chamber life |
| US6869880B2 (en) * | 2002-01-24 | 2005-03-22 | Applied Materials, Inc. | In situ application of etch back for improved deposition into high-aspect-ratio features |
| US6908862B2 (en) * | 2002-05-03 | 2005-06-21 | Applied Materials, Inc. | HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features |
| JP3504940B2 (ja) * | 2002-05-17 | 2004-03-08 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| DE10225941A1 (de) * | 2002-06-11 | 2004-01-08 | Infineon Technologies Ag | Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen |
| US7628897B2 (en) * | 2002-10-23 | 2009-12-08 | Applied Materials, Inc. | Reactive ion etching for semiconductor device feature topography modification |
| US6802944B2 (en) * | 2002-10-23 | 2004-10-12 | Applied Materials, Inc. | High density plasma CVD process for gapfill into high aspect ratio features |
| US6808748B2 (en) * | 2003-01-23 | 2004-10-26 | Applied Materials, Inc. | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology |
| US7081414B2 (en) * | 2003-05-23 | 2006-07-25 | Applied Materials, Inc. | Deposition-selective etch-deposition process for dielectric film gapfill |
| US6958112B2 (en) * | 2003-05-27 | 2005-10-25 | Applied Materials, Inc. | Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation |
| US7205240B2 (en) | 2003-06-04 | 2007-04-17 | Applied Materials, Inc. | HDP-CVD multistep gapfill process |
| US6903031B2 (en) * | 2003-09-03 | 2005-06-07 | Applied Materials, Inc. | In-situ-etch-assisted HDP deposition using SiF4 and hydrogen |
| US20050260356A1 (en) * | 2004-05-18 | 2005-11-24 | Applied Materials, Inc. | Microcontamination abatement in semiconductor processing |
| US7229931B2 (en) * | 2004-06-16 | 2007-06-12 | Applied Materials, Inc. | Oxygen plasma treatment for enhanced HDP-CVD gapfill |
| US7183227B1 (en) * | 2004-07-01 | 2007-02-27 | Applied Materials, Inc. | Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas |
| US7087536B2 (en) * | 2004-09-01 | 2006-08-08 | Applied Materials | Silicon oxide gapfill deposition using liquid precursors |
| US20060154494A1 (en) | 2005-01-08 | 2006-07-13 | Applied Materials, Inc., A Delaware Corporation | High-throughput HDP-CVD processes for advanced gapfill applications |
| US7329586B2 (en) * | 2005-06-24 | 2008-02-12 | Applied Materials, Inc. | Gapfill using deposition-etch sequence |
| US7524750B2 (en) | 2006-04-17 | 2009-04-28 | Applied Materials, Inc. | Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD |
| US20080142483A1 (en) * | 2006-12-07 | 2008-06-19 | Applied Materials, Inc. | Multi-step dep-etch-dep high density plasma chemical vapor deposition processes for dielectric gapfills |
| US7939422B2 (en) * | 2006-12-07 | 2011-05-10 | Applied Materials, Inc. | Methods of thin film process |
| US7871926B2 (en) * | 2007-10-22 | 2011-01-18 | Applied Materials, Inc. | Methods and systems for forming at least one dielectric layer |
| US7678715B2 (en) * | 2007-12-21 | 2010-03-16 | Applied Materials, Inc. | Low wet etch rate silicon nitride film |
| US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
| US8741778B2 (en) | 2010-12-14 | 2014-06-03 | Applied Materials, Inc. | Uniform dry etch in two stages |
| US8771539B2 (en) | 2011-02-22 | 2014-07-08 | Applied Materials, Inc. | Remotely-excited fluorine and water vapor etch |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US8497211B2 (en) | 2011-06-24 | 2013-07-30 | Applied Materials, Inc. | Integrated process modulation for PSG gapfill |
| US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
| US8679982B2 (en) | 2011-08-26 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and oxygen |
| US8679983B2 (en) | 2011-09-01 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
| US8927390B2 (en) | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
| US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
| WO2013070436A1 (en) | 2011-11-08 | 2013-05-16 | Applied Materials, Inc. | Methods of reducing substrate dislocation during gapfill processing |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
| US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
| US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US8765574B2 (en) | 2012-11-09 | 2014-07-01 | Applied Materials, Inc. | Dry etch process |
| US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
| US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
| US9064816B2 (en) | 2012-11-30 | 2015-06-23 | Applied Materials, Inc. | Dry-etch for selective oxidation removal |
| US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
| US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
| US8801952B1 (en) | 2013-03-07 | 2014-08-12 | Applied Materials, Inc. | Conformal oxide dry etch |
| US10170282B2 (en) | 2013-03-08 | 2019-01-01 | Applied Materials, Inc. | Insulated semiconductor faceplate designs |
| US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
| US8895449B1 (en) | 2013-05-16 | 2014-11-25 | Applied Materials, Inc. | Delicate dry clean |
| US9114438B2 (en) | 2013-05-21 | 2015-08-25 | Applied Materials, Inc. | Copper residue chamber clean |
| US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
| US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
| US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
| US8951429B1 (en) | 2013-10-29 | 2015-02-10 | Applied Materials, Inc. | Tungsten oxide processing |
| US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
| US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
| US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
| US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
| US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
| US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
| US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
| US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
| US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
| US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
| US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
| US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
| US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
| US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
| US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
| US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
| US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
| US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
| US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
| US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
| US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
| US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
| US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| CN111128718A (zh) * | 2019-12-26 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 间隙填充方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4892753A (en) | 1986-12-19 | 1990-01-09 | Applied Materials, Inc. | Process for PECVD of silicon oxide using TEOS decomposition |
| US4960488A (en) | 1986-12-19 | 1990-10-02 | Applied Materials, Inc. | Reactor chamber self-cleaning process |
| US5013691A (en) | 1989-07-31 | 1991-05-07 | At&T Bell Laboratories | Anisotropic deposition of silicon dioxide |
| US5089442A (en) | 1990-09-20 | 1992-02-18 | At&T Bell Laboratories | Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd |
| US5279865A (en) | 1991-06-28 | 1994-01-18 | Digital Equipment Corporation | High throughput interlevel dielectric gap filling process |
| US5302233A (en) | 1993-03-19 | 1994-04-12 | Micron Semiconductor, Inc. | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) |
| US5416048A (en) | 1993-04-16 | 1995-05-16 | Micron Semiconductor, Inc. | Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage |
| US5492736A (en) * | 1994-11-28 | 1996-02-20 | Air Products And Chemicals, Inc. | Fluorine doped silicon oxide process |
| JPH0964176A (ja) * | 1995-08-21 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5719085A (en) | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US5599740A (en) | 1995-11-16 | 1997-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deposit-etch-deposit ozone/teos insulator layer method |
| US5872052A (en) | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US5827785A (en) * | 1996-10-24 | 1998-10-27 | Applied Materials, Inc. | Method for improving film stability of fluorosilicate glass films |
| US5850105A (en) | 1997-03-21 | 1998-12-15 | Advanced Micro Devices, Inc. | Substantially planar semiconductor topography using dielectrics and chemical mechanical polish |
| US5872065A (en) * | 1997-04-02 | 1999-02-16 | Applied Materials Inc. | Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry |
| US5937323A (en) * | 1997-06-03 | 1999-08-10 | Applied Materials, Inc. | Sequencing of the recipe steps for the optimal low-k HDP-CVD processing |
| US5869149A (en) * | 1997-06-30 | 1999-02-09 | Lam Research Corporation | Method for preparing nitrogen surface treated fluorine doped silicon dioxide films |
| US5908672A (en) * | 1997-10-15 | 1999-06-01 | Applied Materials, Inc. | Method and apparatus for depositing a planarized passivation layer |
-
1996
- 1996-01-09 US US08/584,042 patent/US6191026B1/en not_active Expired - Lifetime
-
1997
- 1997-01-13 JP JP9015895A patent/JPH09219401A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071577A (ko) * | 1997-02-21 | 1998-10-26 | 도미노 후꾸미 | 반도체 소자 및 그 제조방법 |
| US7132134B2 (en) | 1998-03-20 | 2006-11-07 | Applied Materials, Inc. | Staggered in-situ deposition and etching of a dielectric layer for HDP CVD |
| US6821577B2 (en) | 1998-03-20 | 2004-11-23 | Applied Materials, Inc. | Staggered in-situ deposition and etching of a dielectric layer for HDP CVD |
| US7455893B2 (en) | 1998-03-20 | 2008-11-25 | Applied Materials, Inc. | Staggered in-situ deposition and etching of a dielectric layer for HDP-CVD |
| KR100546204B1 (ko) * | 1999-06-25 | 2006-01-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 층간 절연막 형성 방법 |
| KR100403630B1 (ko) * | 2001-07-07 | 2003-10-30 | 삼성전자주식회사 | 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법 |
| JP2007165883A (ja) * | 2005-12-16 | 2007-06-28 | Asm Japan Kk | 有機シリコン酸化膜及び多層レジスト構造を形成するための方法 |
| JP2009542011A (ja) * | 2006-06-22 | 2009-11-26 | アプライド マテリアルズ インコーポレイテッド | ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス |
| US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US11133180B2 (en) | 2010-04-15 | 2021-09-28 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US11011379B2 (en) | 2010-04-15 | 2021-05-18 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10741458B2 (en) | 2012-11-08 | 2020-08-11 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| US10008428B2 (en) | 2012-11-08 | 2018-06-26 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| JP2014112668A (ja) * | 2012-11-08 | 2014-06-19 | Novellus Systems Incorporated | ギャップフィルのための共形膜蒸着 |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
| US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10957514B2 (en) | 2016-06-30 | 2021-03-23 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10679848B2 (en) | 2016-07-01 | 2020-06-09 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US6191026B1 (en) | 2001-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219401A (ja) | 半導体基板のサブミクロンのギャップを充填するための方法及び装置 | |
| JP5405004B2 (ja) | 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法 | |
| US4668365A (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| US7972968B2 (en) | High density plasma gapfill deposition-etch-deposition process etchant | |
| US7628897B2 (en) | Reactive ion etching for semiconductor device feature topography modification | |
| US7888273B1 (en) | Density gradient-free gap fill | |
| US8414747B2 (en) | High-throughput HDP-CVD processes for advanced gapfill applications | |
| US6869880B2 (en) | In situ application of etch back for improved deposition into high-aspect-ratio features | |
| JP4790170B2 (ja) | Ｈｄｐ−ｃｖｄを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング | |
| KR100870853B1 (ko) | 플라즈마 공정용 플라즈마 전하의 손상을 감소시키는 방법 | |
| US7205240B2 (en) | HDP-CVD multistep gapfill process | |
| KR100300177B1 (ko) | 할로겐도핑된산화실리콘막의막안정성개선을위한방법및그장치 | |
| US6521302B1 (en) | Method of reducing plasma-induced damage | |
| US7867921B2 (en) | Reduction of etch-rate drift in HDP processes | |
| JP2001520454A (ja) | Ｈｄｐ−ｃｖｄを用いたアモルファス・フルオロカーボン膜堆積方法 | |
| JP4044637B2 (ja) | プラズマ励起ｃｖｄ膜の界面品質改良のための方法 | |
| US7064077B2 (en) | Method for high aspect ratio HDP CVD gapfill | |
| JP2771347B2 (ja) | プラズマ化学気相成長法とその装置及び多層配線の製造方法 | |
| JP2002512440A (ja) | 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置 | |
| CN111424259B (zh) | 高密度等离子体化学气相沉积制程形成氧化硅层的方法 | |
| CN114080661A (zh) | 固化介电材料的方法与设备 | |
| JP2002353215A (ja) | Ｈｄｐｃｖｄ処理によるトレンチ充填 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060313 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |