JP2002100628A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002100628A
JP2002100628A JP2000290259A JP2000290259A JP2002100628A JP 2002100628 A JP2002100628 A JP 2002100628A JP 2000290259 A JP2000290259 A JP 2000290259A JP 2000290259 A JP2000290259 A JP 2000290259A JP 2002100628 A JP2002100628 A JP 2002100628A
Authority
JP
Japan
Prior art keywords
layer
film
fsg
silicon oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000290259A
Other languages
English (en)
Inventor
Yoshiyuki Tanaka
嘉幸 田中
Yasuyuki Enomoto
容幸 榎本
Masaki Saito
正樹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000290259A priority Critical patent/JP2002100628A/ja
Priority to US09/955,810 priority patent/US6780793B2/en
Publication of JP2002100628A publication Critical patent/JP2002100628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 工程数を増加させることなく膜質の良好なＦ
ＳＧ層を形成する半導体装置の製造方法を提供する。 【解決手段】 基板１１上のアルミニウム配線１２を覆
う状態で、プラズマ処理装置のチャンバ内においてＦＳ
Ｇ層１３を形成した後、このチャンバ内においてＦＳＧ
層１３の形成に連続させてＦＳＧ層１３の形成温度より
も高い温度条件でＮＳＧ層１４を形成する。その後、Ｎ
ＳＧ層１４上にＰ−ＴＥＯＳ層１５を形成し、ＦＳＧ層
１３を露出させないようにＣＭＰ研磨を行う。これによ
って、ＦＳＧ層１３、ＮＳＧ層１４を有する表面平坦な
層間絶縁膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特には低誘電率のフッ素添加酸化シリコンを
層間絶縁膜に用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化及び高機能
化の要求にともない、素子構造の微細化および多層配線
化が進展している。このような半導体装置においては、
配線容量の増大による信号遅延や消費電力の増加の問題
が深刻化している。この対策として、配線材料に低抵抗
配線材料である銅(Ｃｕ）を用いることを可能とするデ
ュアルダマシン配線形成技術が報告されている。しか
し、この方法は、新たな設備投資が必要であり、製造コ
ストが高くなると言った問題がある。
【０００３】そこで、図６に示すように、基板1上の配
線２間を埋め込む層間絶縁膜３に低誘電材料を用いる方
法が提案されており、フッ素を含有する酸化シリコン
（いわゆるＦＳＧ：fluorinated silicate glass）膜や
ポリイミド系の有機樹脂等の低誘電率絶縁膜材料を用い
ることが検討されている。特に、ＦＳＧ膜は、通常の酸
化シリコン膜形成用のプラズマＣＶＤ(chemical vapor
deposition）装置を用いた成膜が可能であり、また層間
絶縁膜形成プロセスにおける酸化シリコン膜との置き換
えが比較的容易である等、低コスト材料技術として有望
視されている。
【０００４】しかし、ＦＳＧ膜は、低誘電率化するため
にフッ素濃度を高くすると、吸湿によって膜質が劣化
し、上部に形成した金属配線膜に剥がれが生じ易くな
る。これを防止するための手法として、例えば特願平７
―２９９７５号明細書や特開平７―７４２４５号公報に
はＦＳＧ膜上に酸化シリコン膜を積層することでＦＳＧ
膜の吸湿を抑制する手法が開示されている。
【０００５】また、ＦＳＧ膜は、プラズマ援用により５
００℃以下の低温で形成されるため、膜形成時のプラズ
マ中に生成される遊離フッ素や遊離水素などの遊離結合
種が膜中に取り込まれ易く、取り込まれた遊離結合種は
金属配線膜の成膜時に脱離し、金属配線膜の膜剥がれを
引き起こす要因になることが知られている。このため、
ＦＳＧ膜の成膜後には、成膜温度以上の熱処理を加え、
これによって膜中の遊離結合種を脱離させる必要があ
る。
【０００６】そして、配線を覆う層間絶縁膜を平坦化す
る場合には、図７に示すように、基板１上の配線２を覆
う状態でＦＳＧ膜３を形成し、さらにこのＦＳＧ膜３上
に平坦性に優れた成膜法にて絶縁膜４を形成した後、こ
の絶縁膜４に対して化学機械的研磨（Chemical Mechani
cal Polishing以下、ＣＭＰ研磨と記す）を施してい
る。しかし、このＣＭＰ研磨がＦＳＧ膜３にまで達する
と、研磨スラリーの水溶液との反応によってＦＳＧ膜３
中からフッ素が脱離するなどの膜構造の変化が生じ、Ｆ
ＳＧ膜３の露出表面層において膜質の劣化が引き起こさ
れる。
【０００７】図８〜図１０には、成膜ガスにＴＥＯＳ
（tetraethoxy silane）／酸素（Ｏ2 )／６フッ化エタン
（Ｃ2 Ｆ6）を用いて平行平板プラズマＣＶＤ装置によ
り形成したＦＳＧ膜に対して、通常の酸化シリコン膜の
研磨条件にてＣＭＰ研磨を行った場合のＦＳＧ膜の膜質
の変化を、ＣＭＰ研磨前（as-deposited）とＣＭＰ研磨
後で比較したグラフを示す。尚、図８における縦軸のＳ
ｉ−Ｆ結合量は、ＦＴ−ＩＲ／ＡＴＲ法によって求めた
Ｓｉ−Ｆ結合ピークのＳｉ−Ｏ結合ピークに対する面積
比を示している。また、図９における縦軸の−ＯＨ結合
量は、ＦＴ−ＩＲ／ＡＴＲ法によって求めた−ＯＨ結合
ピークのＳｉ−Ｏ結合ピークに対する面積比を示してい
る。
【０００８】図８に示すように、ＣＭＰ研磨後には、Ｆ
ＳＧ膜中のＳｉ−Ｆ結合量が減少していることがわか
る。また、図９に示すように、ＣＭＰ研磨後には、ＦＳ
Ｇ膜中の水酸基の結合量が増大していることがわかる。
さらに、図１０に示すように、ＣＭＰ研磨後には、ＦＳ
Ｇ膜における屈折率、比誘電率が共に上昇していること
がわかる。
【０００９】これらの変化（劣化）は、ＣＭＰ研磨によ
ってＦＳＧ膜が吸湿し、Ｓｉ−Ｆ結合の加水分解が生じ
たためと考えられる。
【００１０】以上のようなＦＳＧ膜の膜質の劣化による
Ｆの拡散を防止するために、特開平１０−３２６８２９
号公報には、図１１に示すように、ＣＭＰ研磨による研
磨面５上に酸化シリコン膜６をキャップ層として形成
し、これによりＦＳＧ膜３上における配線剥がれを抑制
する方法が開示されている。しかしながら、ＣＭＰ研磨
による膜質の劣化部分ＡがＦＳＧ膜３の膜中にまで達し
ている場合、上述したようにＦＳＧ膜３の低誘電率効果
が消失している恐れもある。このため、ＣＭＰ研磨後に
スパッタリングを行うことで変質部分Ａを除去し、その
後、キャップ層となる酸化シリコン膜６を形成する方法
も提案されている。
【００１１】
【発明が解決しようとする課題】ところが、以上説明し
た製造方法のうち、ＦＳＧからなる層間絶縁膜上におけ
る膜剥がれを防止するために、ＦＳＧ膜の形成後に酸化
シリコン膜を形成したり熱処理を加える方法では、ＦＳ
Ｇ膜の成膜チャンバと酸化シリコン膜の成膜チャンバあ
るいは熱処理チャンバとの間で基板の出し入れを行う必
要がある。これは、半導体装置の製造工程数を増大させ
る要因になっている。
【００１２】また、ＣＭＰ研磨後に、研磨表面層をスパ
ッタリングしたり、研磨表面上に酸化シリコン層を形成
する方法も、半導体装置の製造工程数を増大させる要因
になっている。
【００１３】そこで本発明は、工程数を増加させること
なく膜質の良好なＦＳＧ膜を形成する半導体装置の製造
方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】このような目的を達成す
るための本発明の半導体装置の製造方法は、基板上にフ
ッ素添加酸化シリコン層を有する層間絶縁膜を形成する
半導体装置の製造方法である。第１の方法は、プラズマ
処理装置のチャンバ内においてフッ素添加酸化シリコン
層を形成した後、当該チャンバ内において当該フッ素添
加酸化シリコン層の形成に連続させて当該フッ素添加酸
化シリコン層の形成温度よりも高い温度条件で酸化シリ
コン層を形成し、これによってフッ素添加酸化シリコン
層とその上層の酸化シリコン層とを有する層間絶縁膜を
形成することを特徴としている。
【００１５】このような第１の方法では、フッ素含有酸
化シリコン層の形成温度よりも高い温度条件で酸化シリ
コン層を形成することで、フッ素含有酸化シリコン層の
形成時に膜中に取り込まれた遊離結合種を、酸化シリコ
ン層形成の際にフッ素含有酸化シリコン層中から脱離さ
せることができる。しかも、フッ素含有酸化シリコン層
の形成と酸化シリコン層の形成が同一チャンバ内で連続
して行われるため、各膜の形成条件を変更するだけで工
程数を増加させることもない。
【００１６】また、第２の方法は、プラズマ処理装置の
チャンバ内においてフッ素添加酸化シリコン層を形成し
た後、このチャンバ内に当該フッ素添加酸化シリコン層
の形成に連続させて当該フッ素添加酸化シリコン層の表
面層をスパッタリングによって除去することを特徴とし
ている。
【００１７】このような第２の方法では、フッ素含有酸
化シリコン膜の表面層をスパッタリングすることで、プ
ラズマエネルギーによる低温アニール効果がフッ素含有
酸化シリコン層に作用する。このため、スパッタリング
の際に、フッ素含有酸化シリコン層の形成時に膜中に取
り込まれた遊離結合種を当該フッ素含有酸化シリコン層
中から脱離させることができる。しかも、フッ素含有酸
化シリコン層の形成とスパッタリングとが同一チャンバ
内で連続して行われるため、反応ガス種や処理条件を変
更するだけで工程数を増加させることもない。
【００１８】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を適用した実施の形態を図面に基づいて詳細に説明
する。
【００１９】（第１実施形態）図１は、本発明の第１実
施形態を説明するための断面工程図であり、以下この図
に基づいて第１実施形態の製造方法を説明する。
【００２０】先ず、図１（１）に示すように、例えば単
結晶シリコンからなる半導体基板の表面を酸化シリコン
膜で覆ってなる基板１１上に、金属配線（ここではアル
ミニウム配線）１２を形成する。このアルミニウム配線
１２は、例えば６００ｎｍの高さに形成され（上部の反
射防止膜１２ａを含む）、これによって基板１上に段差
が形成される。また、アルミニウム配線１２形成におけ
るエッチング加工の際の下地（酸化シリコン膜）の膜減
り量ｈ１は５０ｎｍ程度になる。
【００２１】次に、図１（２）に示すように、ＩＣＰ
（inductively coupled plasma）方式の高密度プラズマ
（high density plasma：ＨＤＰ）ＣＶＤ装置を用い、
アルミニウム配線１２を埋め込むギャップフィル絶縁膜
として、フッ素添加酸化膜（以下、ＦＳＧ膜と記す）１
３を基板１１上に形成する。ここでは、例えば、アルミ
ニウム配線１２の下地の膜減り量（ｈ１＝５０ｎｍ）を
考慮して６００ｎｍの膜厚でＦＳＧ層１３を形成する。
【００２２】ＦＳＧ層３の成膜条件の一例を示す。 成膜温度 ：３８０℃、 成膜雰囲気圧力 ：０.６７Ｐａ、 ＩＣＰパワー ：４．２ｋＷ、 バイアスＲＦパワー：２.２ｋＷ、 成膜ガス及び流量 ：アルゴン（Ａｒ）＝６５（ｃｍ3 ／ｍｉｎ）、 ：酸素(Ｏ2 )＝１１０（ｃｍ3 ／ｍｉｎ）、 ：シラン（ＳｉＨ4 )＝３０（ｃｍ3 ／ｍｉｎ）、 ：４フッ化シラン（ＳｉＦ4 )３５（ｃｍ3 ／ｍｉｎ）。
【００２３】その後、ＦＳＧ層１３の形成に連続させ
て、酸化シリコン（いわゆるＮＳＧ：non-doped silica
te glass）層１４の形成を行う。このＮＳＧ層１４の形
成は、ＦＳＧ層１３の形成と同一チャンバ内においてin
-situで行い、ＦＳＧ層１３の形成温度よりも温度条件
を高く設定して行うこととする。ただし、ＮＳＧ層１４
の形成温度は、アルミニウム配線１２のストレスマイグ
レーションが防止される４５０℃以下の範囲に設定され
ることとする。また、ＮＳＧ層１４の膜厚は、ＴＡＴ
（Turn Around Time）及びアルミニウム配線１２のスト
レスマイグレーションの防止を考慮して３０秒以下の成
膜時間で形成される膜厚に設定され、ここでは２００ｎ
ｍの膜厚で形成されることとする。さらにここでは、よ
り多くのＳｉ−Ｈ結合を持つことで耐透水性の良好なＮ
ＳＧ層１４が得られ、しかも、ＮＳＧ層１４の成膜速度
とスパッタ速度との比を最適化して配線１２上における
ＦＳＧ層１３とＮＳＧ層１４の膜厚の面内均一性が良好
となるように、例えば以下のようにＮＳＧ層１４の形成
条件を設定する。
【００２４】ＮＳＧ層１４の形成条件の一例を示す。 成膜温度 ：４３０℃、 成膜雰囲気圧力 ：０.９３Ｐａ、 ＩＣＰパワー ：４．５ｋＷ、 バイアスＲＦパワー：３.０ｋＷ、 成膜ガス及び流量 ：Ａｒ ＝１３０（ｃｍ3 ／ｍｉｎ）、 ：Ｏ2 ＝１９０（ｃｍ3 ／ｍｉｎ）、 ：ＳｉＨ4 ＝１１０（ｃｍ3 ／ｍｉｎ）。
【００２５】以上の後、図１(３)に示すように、ＴＥＯ
Ｓガスを用いたプラズマＣＶＤ法によって、このＮＳＧ
層１４上に新たな酸化シリコン（いわゆるＰ−ＴＥＯ
Ｓ）層１５を、１５５０ｎｍの膜厚に形成する。
【００２６】しかる後、このＰ−ＴＥＯＳ層１５を、そ
の表面側からＣＭＰ研磨する。この際、基板１上の全面
においてＣＭＰ研磨がＦＳＧ層１３に達することのない
ように、アルミニウム配線１２の加工条件、ＦＳＧ層１
３、ＮＳＧ層１４及びＰ−ＴＥＯＳ層１５の膜厚、さら
にはＣＭＰ研磨後における最浅残膜量ｈ２に基づいて研
磨膜厚を設定する。尚、最浅残膜量とは、アルミニウム
配線１２の密度が最も疎で研磨速度が速い領域における
アルミニウム配線１２上の絶縁膜の残膜量であり、ＦＳ
Ｇ層１３、ＮＳＧ層１４及びＰ−ＴＥＯＳ層１５の残膜
量を合わせた膜厚（例えばここではｈ２＝６７５ｎｍ）
であることとする。
【００２７】そこでここでは、ＣＭＰ研磨おける研磨膜
厚を１０００ｎｍ相当に設定し、ＦＳＧ層１３の表面が
最も高い部分においてもＮＳＧ層１４においてＣＭＰ研
磨を停止させるようにする。
【００２８】以上のようにしてＦＳＧ層1３上にＮＳＧ
層1４及びＰ−ＴＥＯＳ層１５を積層してなる表面平坦
な層間絶縁膜を得る。その後、ここでの図示は省略した
が、層間絶縁膜に接続孔を形成してアルミニウム配線１
２に接続されるプラグを形成し、さらにこのプラグに接
続される上層配線を形成し半導体装置を完成させる。
【００２９】以上説明した製造方法によれば、ＦＳＧ層
１３の形成温度よりも高い温度条件でＮＳＧ膜１４を形
成することで、ＦＳＧ層３１の形成時に膜中に取り込ま
れた遊離結合種をＦＳＧ層１３中から脱離させることが
できる。図２には、ＦＳＧ層１３とＮＳＧ層１４とを同
一チャンバ内においてin-situ連続成膜した場合の温度
プロファイルを示す。この温度プロファイルに示すよう
に、ＮＳＧ層１４を形成する際の温度条件は、ＦＳＧ層
１３を形成する際の温度条件よりも高く設定されている
ため、ＮＳＧ層１４を形成する際に、ＦＳＧ層１３中の
遊離結合種が膜中から脱離されるのである。
【００３０】図３には、各積層膜の昇温による遊離結合
種（水素及びフッ素）の脱ガス量を示す。この図に示す
ように、ウエハの中央部（Wafer Center）、ウエハの周
縁部(wafer Edge）共に、ＦＳＧ層単層膜（ＦＳＧ６０
０ｎｍ）からの脱ガス量と比較して、ＦＳＧ層上にin-s
ituでＮＳＧ層を形成してなる積層膜からの脱ガス量が
少なくなっている。このことから、第１実施形態の製造
方法では、ＮＳＧ層の形成時にＦＳＧ層中からの遊離結
合腫の脱離が進み、ＦＳＧ層単層膜と比較しＦＳＧ層か
らの遊離結合種の昇温脱離特性の向上が図られているこ
とが確認される。
【００３１】また、上述したように、ＮＳＧ層１４を形
成する際にＦＳＧ層１３中の遊離結合種が膜中から脱離
するため、ＦＳＧ膜１４の耐吸湿性の向上を図ることも
できる。
【００３２】しかも、ＦＳＧ層１３とＮＳＧ層１４の形
成が同一チャンバ内で連続して行われるため、各層の形
成条件を変更するだけでチャンバ内に対して基板１１の
出し入れを行う必要はない。この結果、工程数を増加さ
せることなく、遊離結合種の含有量が少なく膜質の良好
なＦＳＧ層１３を有する層間絶縁膜を得ることができ、
例えばこの上部に配線を形成した場合であっても、この
配線の剥がれを防止することが可能になる。
【００３３】さらに、本実施形態においては、ＮＳＧ層
１４上のＰ−ＴＥＯＳ層１５をＣＭＰ研磨する際、ＦＳ
Ｇ層１３が露出することのないように各条件を設定して
いる。このため、ＣＭＰ研磨によってＦＳＧ層１３が変
質して劣化することを防止でき、ＦＳＧ層１３を膜形成
時の良好な状態に維持することが可能になる。また、従
来技術で図１１を用いて説明した方法と比較して、工程
数を少なくすることができるだけではなく、ＦＳＧ層の
膜質の信頼性の向上を図ることもできる。つまり、図１
１を用いて説明した方法では研磨面をスパッタリングし
た後の変質部分Ａの除去残りの懸念があり、ＦＳＧ層膜
質の信頼性にかける。しかし、本実施形態では、ＦＳＧ
層１３にＣＭＰ研磨が達することがないので、製造工程
中においてＦＳＧ層１３に変質部分が生じることはない
のである。
【００３４】しかも、ＦＳＧ層１３上に、より多くのＳ
ｉ−Ｈ結合を持つことで耐透水性の高いＮＳＧ層１４を
形成するようにしたことで、ＣＭＰ研磨の際の水分の浸
入をこのＮＳＧ層１４でブロックし、ＦＳＧ層１３の吸
湿を防止することができる。したがって、ＦＳＧ層１３
の吸湿による劣化を確実に防止することが可能になる。
さらに、ＮＳＧ層１４の成膜速度とスパッタ速度との比
を調整したことで、配線１２に接続されるプラグの深さ
ばらつきが小さくなり、配線歩留まりの低下を抑制する
ことが可能になる。
【００３５】（第２実施形態）図４は、本発明の第２実
施形態を説明するための断面工程図であり、以下この図
に基づいて第２実施形態の製造方法を説明する。
【００３６】先ず、図４（１）に示すように、第１実施
形態と同様にして、例えば単結晶シリコンからなる半導
体基板の表面を酸化シリコン膜で覆ってなる基板１１上
に、金属配線としてアルミニウム配線１２を形成する。
【００３７】次に、図４（２）に示すように、第１実施
形態と同様にして、アルミニウム配線２を埋め込む状態
で基板１１上にＦＳＧ層１３を形成する。ただしここで
は、例えば、７００ｎｍの膜厚でＦＳＧ層１３を形成す
る。
【００３８】以上の後、ＦＳＧ層１３の形成に連続させ
て、ＦＳＧ層１３の表面層をスパッタリングによって１
００ｎｍ程度除去する。このスパッタリングは、ＦＳＧ
層１３の形成と同一チャンバ内においてin-situで行
う。
【００３９】ＦＳＧ層３のスパッタリング条件の一例を
示す。 成膜雰囲気圧力 ：０.６７Ｐａ、 ＩＣＰパワー ：４．５ｋＷ、 バイアスＲＦパワー：３.０ｋＷ、 成膜ガス及び流量 ：Ａｒ＝１３０（ｃｍ3 ／ｍｉｎ）、 ：Ｏ2 ＝１３０（ｃｍ3 ／ｍｉｎ）。
【００４０】以上の後、必要に応じて第１実施形態で説
明したと同様にＰ−ＴＥＯＳ層を形成し、ＦＳＧ層１３
が露出しない程度にＣＭＰ研磨を行い、ＦＳＧ層１３上
にＰ−ＴＥＯＳ層を積層してなる表面平坦な層間絶縁膜
を得る。またその後、ここでの図示は省略したが、層間
絶縁膜に接続孔を形成してアルミニウム配線１２に接続
されるプラグを形成し、さらにこのプラグに接続される
上層配線を形成し半導体装置を完成させる。
【００４１】以上説明した製造方法によれば、ＦＳＧ層
１３の表面層をスパッタリングすることで、プラズマエ
ネルギーによる低温アニール効果がＦＳＧ層１３に作用
する。このため、スパッタリングの際に、ＦＳＧ層１３
形成時に膜中に取り込まれた遊離結合種をＦＳＧ層１３
中から脱離させることができる。図５には、ＦＳＧ層１
３の表面層をスパッタリングする際の温度プロファイル
を示す。この温度プロファイルに示すように、スパッタ
リングの際には最終的な温度がＦＳＧ層１３を形成する
際の温度条件（３８０℃）よりも高くなるため、このス
パッタリングの間にＦＳＧ層１３中の遊離結合種が膜中
から脱離されるのである。
【００４２】しかも、このスパッタリングはＦＳＧ層１
３の形成と同一チャンバ内において連続してin-situに
て行われるため、チャンバ内に対する基板の出し入れ等
を行う必要はなく、反応ガスや装置の設定条件を変更す
るだけで良い。この結果、工程数を増加させることな
く、遊離結合種の含有量が少なく膜質の良好なＦＳＧ層
１３を有する層間絶縁膜を得ることができ、例えばこの
上部に配線を形成した場合であっても、この配線の剥が
れを防止することが可能になる。
【００４３】さらに、本実施形態においても、第１実施
形態と同様にＦＳＧ層１３上のＰ−ＴＥＯＳ層をＣＭＰ
研磨する際、ＦＳＧ層１３が露出することのないように
各条件を設定することで、ＦＳＧ層１３を膜形成時の良
好な状態に維持することが可能になる。
【００４４】以上各実施形態においては、ＦＳＧ層１３
を有する層間絶縁膜を平坦化する際にＣＭＰ研磨を行う
方法を説明した。しかし、層間絶縁膜の平坦化は、Ｐ−
ＴＥＯＳ層のエッチバックによって行っても良い。層間
絶縁膜の平坦化をエッチバックによって行う場合であっ
ても、ＣＭＰ研磨を行う場合と同様に、エッチバックが
ＦＳＧ層１３に達することのないようにエッチバック量
を設定することとする。このようにすることで、エッチ
バックによるＦＳＧ層の変質を防止することができる。
【００４５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、ＦＳＧ層の形成と、その後のＮＳ
Ｇ層の形成またはＦＳＧ層の表面層のスパッタリングと
を、同一チャンバ内において連続的に行うことで、チャ
ンバ内への基板の出し入れを行うことなくＦＳＧ層から
遊離結合種を脱離させることが可能になる。したがっ
て、工程数を増加させることなく、膜質が良好で誘電率
が低く維持されたＦＳＧ層を有する層間絶縁膜を形成
し、さらにこの層間絶縁膜上に密着性良好に配線を形成
することが可能になる。この結果、ＦＳＧ層を有する層
間絶縁膜を従来のプロセスに容易に適用することが可能
になるため、素子構造の微細化にともなう容量増大の抑
制を低コストで達成することが可能になる。
【図面の簡単な説明】
【図１】第1実施形態の半導体装置の製造方法を示す断
面工程図である。
【図２】ＦＳＧ層とＮＳＧ層とを同一チャンバ内におい
て連続してin-situ成膜した場合の温度プロファイルを
示す図である。
【図３】昇温による遊離結合種の脱ガス量を示す図であ
る。
【図４】第２実施形態の半導体装置の製造方法を示す断
面工程図である。
【図５】ＦＳＧ層の形成後に同一チャンバ内において連
続してin-situにてその表面層をスパッタリングした場
合の温度プロファイルを示す図である。
【図６】従来の技術を説明するための断面図（その１）
である。
【図７】従来の技術を説明するための断面図（その２）
である。
【図８】ＣＭＰ研磨前後におけるＦＳＧ膜中のＳｉ−Ｆ
結合量を示す図である。
【図９】ＣＭＰ研磨前後におけるＦＳＧ膜中の水酸基の
結合量を示す図である。
【図１０】ＣＭＰ研磨前後におけるＦＳＧ膜の屈折率と
比誘電率とを示す図である。
【図１１】従来の技術を説明するための断面図（その
３）である。
【符号の説明】
１１…基板、１３…ＦＳＧ層、１４…ＮＳＧ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 齋藤 正樹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F033 HH08 QQ12 QQ48 QQ98 RR04 RR11 SS04 SS15 TT02 WW03 XX01 5F058 BD02 BD04 BD06 BD07 BF07 BF23 BF24 BF25 BF29 BF34

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板上にフッ素添加酸化シリコン層を有
    する層間絶縁膜を形成する半導体装置の製造方法であっ
    て、 プラズマ処理装置のチャンバ内においてフッ素添加酸化
    シリコン層を形成した後、当該チャンバ内において当該
    フッ素添加酸化シリコン層の形成に連続させて当該フッ
    素添加酸化シリコン層の形成温度よりも高い温度条件で
    酸化シリコン層を形成し、前記基板上にフッ素添加酸化
    シリコン層とその上層の酸化シリコン層とを有する層間
    絶縁膜を形成することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記酸化シリコン膜の形成温度は、４５０℃以下である
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記酸化シリコン層上に絶縁層を形成した後、前記フッ
    素含有酸化シリコン層を露出させることなく当該絶縁層
    をその表面側から化学機械的研磨またはプラズマエッチ
    ングすることによって平坦化することを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 基板上にフッ素添加酸化シリコン層を有
    する層間絶縁膜を形成する半導体装置の製造方法であっ
    て、 プラズマ処理装置のチャンバ内においてフッ素添加酸化
    シリコン層を形成した後、当該チャンバ内において当該
    フッ素添加酸化シリコン層の形成に連続させて当該フッ
    素添加酸化シリコン層の表面層をスパッタリングによっ
    て除去することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記フッ素添加シリコン層の表面層をスパッタリングし
    た後、当該フッ素添加酸化シリコン層上に絶縁層を形成
    し、次いで前記フッ素含有酸化シリコン層を露出させる
    ことなく当該絶縁層をその表面側から化学機械的研磨ま
    たはプラズマエッチングすることによって平坦化するこ
    とを特徴とする半導体装置の製造方法。
JP2000290259A 2000-09-25 2000-09-25 半導体装置の製造方法 Pending JP2002100628A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000290259A JP2002100628A (ja) 2000-09-25 2000-09-25 半導体装置の製造方法
US09/955,810 US6780793B2 (en) 2000-09-25 2001-09-19 Production method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000290259A JP2002100628A (ja) 2000-09-25 2000-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002100628A true JP2002100628A (ja) 2002-04-05

Family

ID=18773511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000290259A Pending JP2002100628A (ja) 2000-09-25 2000-09-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6780793B2 (ja)
JP (1) JP2002100628A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006067949A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. 圧電薄膜共振子およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311312B4 (de) * 2003-03-14 2007-08-16 Infineon Technologies Ag Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191026B1 (en) * 1996-01-09 2001-02-20 Applied Materials, Inc. Method for submicron gap filling on a semiconductor substrate
US6274933B1 (en) * 1999-01-26 2001-08-14 Agere Systems Guardian Corp. Integrated circuit device having a planar interlevel dielectric layer
US6180540B1 (en) * 1999-02-18 2001-01-30 Taiwan Semiconductor Manufacturing Company Method for forming a stabilized fluorosilicate glass layer
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination
US6165915A (en) * 1999-08-11 2000-12-26 Taiwan Semiconductor Manufacturing Company Forming halogen doped glass dielectric layer with enhanced stability
TW429516B (en) * 1999-10-22 2001-04-11 United Microelectronics Corp Manufacturing method for inter-metal dielectrics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006067949A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. 圧電薄膜共振子およびその製造方法
US8776334B2 (en) * 2004-12-24 2014-07-15 Murata Manufacturing Co., Ltd. Piezoelectric thin film resonator and manufacturing method thereof

Also Published As

Publication number Publication date
US20020127880A1 (en) 2002-09-12
US6780793B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
US6137176A (en) Semiconductor device and method of fabricating the same
KR100242508B1 (ko) 반도체 디바이스 및 그 제조 방법
JP3967567B2 (ja) 半導体装置およびその製造方法
KR20000017275A (ko) 반도체 장치 및 그 제조 공정
KR100489456B1 (ko) 반도체장치및그제조방법
KR100292403B1 (ko) 반도체소자의층간절연막및그제조방법
US6245659B1 (en) Semiconductor device and method for manufacturing the same
US6455891B2 (en) Semiconductor device and method for manufacturing the same
US6440838B1 (en) Dual damascene structure employing laminated intermediate etch stop layer
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
US7351653B2 (en) Method for damascene process
US20030186526A1 (en) Method for contact profile improvement
JP2005050954A (ja) 半導体装置およびその製造方法
US20010033028A1 (en) Semiconductor devices and methods for manufacturing the same
JP2002100628A (ja) 半導体装置の製造方法
JP4868742B2 (ja) 半導体装置
US6720660B1 (en) Semiconductor device and method for manufacturing the same
JPH10116904A (ja) 半導体装置の製造方法
KR100840880B1 (ko) 반도체 장치 및 그 제조 방법
CN1229268A (zh) 金属层间介电层及其制造方法
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
JPH11111845A (ja) 半導体装置及びその製造方法
JPH09293717A (ja) 半導体装置およびその作製方法
KR100850137B1 (ko) 반도체 소자의 층간 절연막 제조방법
JP3102214B2 (ja) 半導体装置の製造方法