CN1229268A - 金属层间介电层及其制造方法 - Google Patents

金属层间介电层及其制造方法 Download PDF

Info

Publication number
CN1229268A
CN1229268A CN 98115050 CN98115050A CN1229268A CN 1229268 A CN1229268 A CN 1229268A CN 98115050 CN98115050 CN 98115050 CN 98115050 A CN98115050 A CN 98115050A CN 1229268 A CN1229268 A CN 1229268A
Authority
CN
China
Prior art keywords
layer
metal layers
dielectric layer
density plasma
plasma oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 98115050
Other languages
English (en)
Inventor
何青原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIDA INTEGRATED CIRCUIT CO Ltd
Original Assignee
SHIDA INTEGRATED CIRCUIT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIDA INTEGRATED CIRCUIT CO Ltd filed Critical SHIDA INTEGRATED CIRCUIT CO Ltd
Publication of CN1229268A publication Critical patent/CN1229268A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属层间介电层包括:一阻挡层,位于导线与基底的上方;以及一氟掺杂高密度等离子氧化层,覆盖于该阻挡层上。其制造方法包括:在集成电路结构上形成一缓冲层;在缓冲层上形成一阻挡层;以及在阻挡层上形成一氟掺杂高密度等离子氧化层。阻挡层可以阻止氟原子的扩散,克服以化学机械研磨法研磨氧化层所面临的平坦化问题,并且在蚀刻介层窗时容易使蚀刻停止于防反射层上,所以可以使防反射层的厚度减少。

Description

金属层间介电层及其制造方法
本发明涉及一种金属内连线的制作工艺，特别是涉及一种金属层间介电层(Inter-Metal Dielectric，IMD)及其制造方法。
在半导体制作工艺中，氧化硅(SiO2)是一种广泛使用于导体层之间用以介电隔离的材料。例如金属内连线、控制栅极、浮置栅极以及介层窗均可采用氧化硅作为内介电层(Inter-Layer Dielectric，ILD)或内金属介电层的材料。近来，由于高密度等离子(High Density Plasma，HDP)所形成的氧化物以及具有氟掺杂的高密度等离子氧化物(F-Doped HDP Oxide)具有较好的沟填充(Gap Filling)能力以及较低的介电常数K，所以已逐渐取代传统方法所形成的氧化硅，而渐渐在高集成化元件中当作内金属层的绝缘层使用。
图1A至图1C为现有的一种采用氟掺杂高密度等离子氧化物作为内金属介电层的半导体元件的制造流程剖面图。首先，请参照图1A，提供已形成有栅极、源极/漏极区、绝缘隔离区、内介电层、介层窗或接触窗的基底100。然后，在基底100上形成金属线101与102以及金属线101与102上的氮化钛(TiN)防反射层(Anti-Reflection Coating，ARC)103与104。
接着，请参照图1B，以化学气相沉积的方式在基底100上先形成一层高密度等离子氧化硅层105，其厚度约为300埃～400埃之间。然后，再在高密度等离子氧化硅层105上形成一层厚度约为5500埃左右的氟掺杂高密度等离子氧化层107。接着，再在元件表面进行平坦化处理，例如，采用化学机械研磨法，以去除部分氟掺杂高密度等离子氧化层107，以获得较为平坦的表面。
其后，请参照图1C，以典型的方法对高密度等离子氧化层105与氟掺杂高密度等离子氧化层107构图，以形成介层窗开口108与109，裸露出氮化钛防反射层103与104。
最后，再根据典型的方法完成金属氧化物半导体元件的制作。
然而，在0.35μm以下的制作工艺里，以高密度等离子氧化层105与氟掺杂高密度等离子氧化层107作为金属层间介电层，虽能得到优选的沟填充能力以及较低的介电常数，但是，氟掺杂高密度等离子氧化层107中所掺杂的氟，却会扩散至氧化硅层105，以及金属线101与102下方的内介电层，甚至扩散至金属线101与102以及源极/漏极区所形成的硅化金属层中，而造成金属层101与102以及硅化金属层产生剥离的现象。另一方面，在以化学机械研磨法平坦化的过程中，由于图案密度的不同，使得覆盖于防反射层103与104之上的氟掺杂高密度等离子氧化层107以及高密度等离子氧化层105的厚度110与120有所差异。而此厚度的差异在形成介层窗开口108与109的蚀刻过程中，常造成较薄的氟掺杂高密度等离子氧化层其下方的防反射层103遭受蚀刻的破坏，因此，必须使防反射层的厚度增加。
因此本发明的目的就是在于提供一种避免采用氟掺杂高密度等离子氧化层作为介电层，其氟原子扩散现象所衍生的问题，并且可以减少防反射层所需的厚度。
为实现上述目的，本发明提出一种金属层间介电层，此金属层间介电层用以覆盖于一集成电路结构上，它包括一层缓冲层、一层阻挡层与一层氟掺杂高密度等离子氧化层，各层依次覆盖于集成电路结构上。依照本发明的实施例，上述金属层间介电层还包括一层氧化顶盖层，其覆盖于氟掺杂高密度等离子氧化层上。金属层间介电层中的缓冲层，其材料为高密度等离子氧化层，阻挡层的材料为可以防止氟原子扩散并且对氟掺杂高密度等离子氧化层具有高选择率的氮化硅材料。此阻挡层可以避免氟掺杂高密度等离子氧化层其氟掺杂扩散现象所衍生的问题，并且此阻挡层在后续限定金属层间介电层，以形成介层窗开口的蚀刻过程中，可以作为蚀刻终止层，避免因为金属层间介电层厚度不均，而使防反射层遭受蚀刻的破坏，而可以使防反射层的厚度减少。而缓冲层则可减少集成电路结构与阻挡层的应力。
本发明另一方面提供一种金属层间介电层的制造方法，所述金属层间介电层用以覆盖于一集成电路结构上，所述方法包括：在所述集成电路结构上形成一缓冲层；在所述缓冲层上形成一阻挡层；以及在所述阻挡层上形成一氟掺杂高密度等离子氧化层。
本发明再一方面提供一种减少覆盖于金属线上的防反射层厚度的方法，应用于一基底上，所述基底上形成有一金属线，所述金属线上形成有一防反射层，所述方法包括：在基底上形成一高密度等离子氧化层，使其在所述防反射层与所述金属线的表面；在所述高密度等离子氧化层上形成一氮化硅阻挡层；以及在所述氮化硅层上形成一氟掺杂高密度等离子氧化层。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1A至图1C为现有的一种采用氟掺杂高密度等离子氧化层作为金属层间介电层的半导体元件的制造流程剖面图；以及
图2A至图2D为根据本发明的优选实施例的一种采用氟掺杂高密度等离子氧化物作为金属层间介电层的半导体元件的制造流程剖面图。
图2A至图2D为根据本发明的优选实施例的一种采用氟掺杂高密度等离子氧化物作为金属层间介电层的半导体元件的制造流程剖面图。首先，请参照图2A，提供一基底200，例如，已形成有栅极、源极/漏极区、绝缘隔离区、内介电层、介层窗或接触窗的集成电路结构。然后，在基底200上形成已限定图案的导线201与202以及导线201与202上的防反射层(Anti-Reflection Coating，ARC)203与204。其中，导线层的材料包括多晶硅、铝或钨，而防反射层的材料包括氮化钛。
接着，请参照图2B，在基底200上形成金属层间介电层230。金属层间介电层230包括依次形成于基底200上的缓冲层205、阻挡层206、氟掺杂高密度等离子氧化层(F-Doped HDP Oxide)207以及氧化顶盖层212。其中，缓冲层205的材料包括高密度等离子氧化硅，厚度约为300埃～400埃之间，形成的方法例如采用化学气相沉积的方式。阻挡层206的材料包括可以防止氟原子扩散并且对氟掺杂高密度等离子氧化层具有高选择率的材料，例如氮化硅，厚度约为150～300埃左右，形成的方法包括采用等离子增强化学气相沉积法(PECVD)。氟掺杂高密度等离子氧化层(F-Doped HDPOxide)207，则可以硅烷为气体源，采用典型的方法形成，形成的厚度例如约为5500埃。氧化顶层盖212的材料则包括TEOS氧化物，形成的方法可以以四乙氧基硅烷(TEOS)气体源，采用等离子增强化学气相沉积法形成。接着，再在元件表面进行平坦化制作工艺，例如，采用化学机械研磨法，研磨元件的表面，以使所留下的金属层间介电层230a的厚度约为8700埃左右，而获得较为平坦的元件表面。
在本发明中，在氟掺杂高密度等离子氧化层207与集成电路结构之间增加一层缓冲层205与阻挡层206，此阻挡层206可以防止氟掺杂高密度等离子氧化层207的氟掺杂的扩散作用，而避免与接触窗的金属层以及源极/漏极区所形成的硅化金属层产生反应。因此，可以避免金属层以及硅化金属层的剥离。而缓冲层205则可减少阻挡层与集成电路结构之间的应力。
其后，请参照图2C，利用典型的方法对顶盖氧化层212与氟掺杂高密度等离子氧化层207构图，以形成介层窗开口208与209，裸露出阻挡层206的表面。由于，阻挡层206为对氟掺杂高密度等离子氧化层207具有高蚀刻选择率的材料，因此，在对顶盖氧化层212与氟掺杂高密度等离子氧化层207的蚀刻过程中，可以以阻挡层206为蚀刻终止层，而避免防反射层203与204遭受蚀刻的破坏。例如，当阻挡层206的材料为氮化硅时，可以以八氟丁烯、氧气、一氧化碳与氩气为气体源，在功率约为1500～1650瓦，压力约为30-40毫乇(mTorr)的条件下，进行各向异性蚀刻，以形成介层窗开口208与209。
然后，请参照图2D，去除裸露于介层窗开口208与209的阻挡层206与其下方的缓冲层205，以裸露出防反射层203与204的表面。
最后，再按照典型的方法完成金属氧化物半导体元件的制作。
根据以上的实施例，由于形成介层窗开口208与209的蚀刻的过程中，是以阻挡层206为蚀刻的终止层，进行第一次的蚀刻之后，再经由另一次的蚀刻制作工艺，以使蚀刻过程较容易停在防反射层203与204。因此，即使形成于基底200上的金属层间介电层230a的厚度有所差异，也不会使厚度较薄的堆叠层230a其下方的防反射层遭受蚀刻的破坏。所以，本发明在基底200与氟掺杂高密度等离子氧化层207之间所形成的阻挡层206可以减少防反射层的厚度。
因此，本发明的特征是在氟掺杂高密度等离子氧化层与基底之间所增加的阻挡层可以阻止氟原子的扩散，克服以化学机械研磨法研磨氧化层所面临的平坦化问题，并且在蚀刻介层窗时较容易使蚀刻停止于防反射层上，所以也可以使防反射层的厚度减少。
虽然已结合一优选实施例揭露了本发明，但是其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求来限定。

Claims (25)

1.一种金属层间介电层，应用于一基底上，所述基底上已形成有一导线，包括：
一阻挡层，位于所述导线与所述基底的上方；以及
一氟掺杂高密度等离子氧化层，覆盖于所述阻挡层上。
2.如权利要求1所述的金属层间介电层，还包括一缓冲层，覆盖于所述导线与所述基底上。
3.如权利要求2所述的金属层间介电层，其中，所述缓冲层的材料包括高密度等离子氧化物。
4.如权利要求1所述的金属层间介电层，其中，所述阻挡层的材料包括对所述氟掺杂高密度等离子氧化层具有高蚀刻选择率的材料。
5.如权利要求2所述的金属层间介电层，其中，所述阻挡层的材料包括对所述氟掺杂高密度等离子氧化层具有高蚀刻选择比的材料。
6.如权利要求4所述的金属层间介电层，其中，所述阻挡层的材料包括氮化硅。
7.如权利要求5所述的金属层间介电层，其中，所述阻挡层的材料包括氮化硅。
8.如权利要求6所述的金属层间介电层，其中，所述阻挡层的厚度约为300～400埃。
9.一种金属层间介电层的制造方法，所述金属层间介电层用以覆盖于一集成电路结构上，所述方法包括：
在所述集成电路结构上形成一缓冲层；
在所述缓冲层上形成一阻挡层；以及
在所述阻挡层上形成一氟掺杂高密度等离子氧化层。
10.如权利要求9所述的金属层间介电层的制造方法，还包括在所述氟掺杂高密度等离子氧化层上形成一顶盖层。
11.如权利要求10所述的金属层间介电层的制造方法，其中，所述顶盖层的材料包括TEOS氧化层。
12.如权利要求11所述的金属层间介电层的制造方法，还包括一平坦化制作工艺。
13.如权利要求9所述的金属层间介电层的制造方法，其中，所述缓冲层的材料包括高密度等离子氧化物。
14.如权利要求9所述的金属层间介电层的制造方法，其中，所述阻挡层包括对氟掺杂高密度等离子氧化层具有高蚀刻选择率的材料。
15.如权利要求14所述的金属层间介电层的制造方法，其中，所述阻挡层的材料包括氮化硅。
16.如权利要求9所述的金属层间介电层的制造方法，还包括一平坦化制作工艺。
17.如权利要求16所述的金属层间介电层的制造方法，还包括以所述阻挡层为蚀刻终止层，蚀刻所述氟掺杂高密度等离子氧化层，裸露出部分的所述阻挡层的步骤。
18.如权利要求17所述的金属层间介电层的制造方法，还包括去除所裸露的所述阻挡层与其下方的所述缓冲层。
19.如权利要求16所述的金属层间介电层的制造方法，其中，所述平坦化制作工艺是采用化学机械研磨方法。
20.一种减少覆盖于金属线上的防反射层厚度的方法，应用于一基底上，所述基底上形成有一金属线，所述金属线上形成有一防反射层，所述方法包括：
在基底上形成一高密度等离子氧化层，使其在所述防反射层与所述金属线的表面；
在所述高密度等离子氧化层上形成一氮化硅阻挡层；以及
在所述氮化硅层上形成一氟掺杂高密度等离子氧化层。
21.如权利要求20所述的减少覆盖于金属线上的防反射层厚度的方法，其中，所述防反射层的材料包括氮化钛。
22.如权利要求20所述的减少覆盖于金属线上的防反射层厚度的方法，还包括一平坦化制作工艺。
23.如权利要求20所述的金属层间介电层的制造方法，还包括以所述氮化硅阻挡层为蚀刻终止层，蚀刻所述氟掺杂高密度等离子氧化层，裸露出部分的所述氮化硅阻挡层的步骤。
24.如权利要求23所述的金属层间介电层的制造方法，还包括去除所裸露的所述氮化硅阻挡层与其下方的所述高密度等离子氧化层。
25.如权利要求22所述的金属层间介电层的制造方法，其中，所述平坦化制作工艺是采用化学机械研磨方法。
CN 98115050 1998-03-12 1998-06-23 金属层间介电层及其制造方法 Pending CN1229268A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4186798A 1998-03-12 1998-03-12
US041,867 1998-03-12

Publications (1)

Publication Number Publication Date
CN1229268A true CN1229268A (zh) 1999-09-22

Family

ID=21918772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 98115050 Pending CN1229268A (zh) 1998-03-12 1998-06-23 金属层间介电层及其制造方法

Country Status (1)

Country Link
CN (1) CN1229268A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355077C (zh) * 2002-03-11 2007-12-12 夏普公司 有内置光接收元件的半导体器件、制造方法及光学拾波器
CN1716546B (zh) * 2004-06-30 2012-01-04 台湾积体电路制造股份有限公司 介电层及集成电路
CN104425363A (zh) * 2013-09-05 2015-03-18 中芯国际集成电路制造(上海)有限公司 互连线的形成方法
CN105575886B (zh) * 2014-10-14 2019-01-08 中芯国际集成电路制造(上海)有限公司 互连介质层的制作方法、互连介质层和互连层的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355077C (zh) * 2002-03-11 2007-12-12 夏普公司 有内置光接收元件的半导体器件、制造方法及光学拾波器
CN1716546B (zh) * 2004-06-30 2012-01-04 台湾积体电路制造股份有限公司 介电层及集成电路
CN104425363A (zh) * 2013-09-05 2015-03-18 中芯国际集成电路制造(上海)有限公司 互连线的形成方法
CN104425363B (zh) * 2013-09-05 2017-07-14 中芯国际集成电路制造(上海)有限公司 互连线的形成方法
CN105575886B (zh) * 2014-10-14 2019-01-08 中芯国际集成电路制造(上海)有限公司 互连介质层的制作方法、互连介质层和互连层的制作方法

Similar Documents

Publication Publication Date Title
US6423628B1 (en) Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US5693566A (en) Layered low dielectric constant technology
JP2814972B2 (ja) 半導体装置の製造方法
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US5716890A (en) Structure and method for fabricating an interlayer insulating film
US6252303B1 (en) Intergration of low-K SiOF as inter-layer dielectric
US6423630B1 (en) Process for forming low K dielectric material between metal lines
KR100240128B1 (ko) 반도체 장치의 제조방법
US6162723A (en) Method of fabricating a semiconductor integrated circuit device having an interlevel dielectric layer with voids between narrowly-spaced wiring lines
CN1250947A (zh) 制造双重镶嵌接触窗的方法
JP2973905B2 (ja) 半導体装置の製造方法
US5661334A (en) Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers
US6495448B1 (en) Dual damascene process
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
US6559033B1 (en) Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US5880030A (en) Unlanded via structure and method for making same
US6537923B1 (en) Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
JPH09120963A (ja) 半導体デバイス用の平坦化最終パッシベーション
CN1229268A (zh) 金属层间介电层及其制造方法
JP2001118928A (ja) 集積回路の製造方法
US6277732B1 (en) Method of planarizing inter-metal dielectric layer
US5973387A (en) Tapered isolated metal profile to reduce dielectric layer cracking
US6784095B1 (en) Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
JPH10116904A (ja) 半導体装置の製造方法
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd.

Applicant before: Shida Integrated Circuit Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SHIDA INTEGRATED CIRCUIT CO., LTD. TO: TAIWAN SEMICONDUCTOR MFG

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication