CN104425363B - 互连线的形成方法 - Google Patents
互连线的形成方法 Download PDFInfo
- Publication number
- CN104425363B CN104425363B CN201310401315.2A CN201310401315A CN104425363B CN 104425363 B CN104425363 B CN 104425363B CN 201310401315 A CN201310401315 A CN 201310401315A CN 104425363 B CN104425363 B CN 104425363B
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnection line
- forming method
- diffusion impervious
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000001020 plasma etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 176
- 238000005530 etching Methods 0.000 claims description 31
- 239000012790 adhesive layer Substances 0.000 claims description 29
- 229910016570 AlCu Inorganic materials 0.000 claims description 25
- 229920000642 polymer Polymers 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 229910015844 BCl3 Inorganic materials 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种互连线的形成方法，包括：提供基底；在所述基底上形成导电层；在所述导电层上形成含Ta扩散阻挡层；在所述含Ta扩散阻挡层上形成图形化的光刻胶；以所述图形化的光刻胶为掩膜，使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层，刻蚀至含Ta扩散阻挡层下表面，形成图形化的含Ta扩散阻挡层；以所述图形化的光刻胶和图形化的含Ta扩散阻挡层为掩膜，刻蚀所述导电层，形成互连线。由本发明提供的方法制备得到的互连线可靠性高。
Description
技术领域
本发明涉及半导体领域，特别涉及到一种互连线的形成方法。
背景技术
由于Al的电阻率低，及其与硅和硅片制造工艺的兼容性，因此它被选择作为集成电路的主要互连材料。然而，Al有众所周知的电迁徙引起的可靠性问题。由于动量从传输电流的电子转移，引起Al原子在导体中移动，在大电流密度的情形下，电子和Al原子碰撞，引起Al原子逐渐移动。最终引起断路等可靠性问题。
使用AlCu合金可以有效遏制电迁徙现象，甚至使用Cu代替Al来制作互连结构。但是由于Cu扩散速率大，容易导致介质层漏电等问题。
现有技术中，形成AlCu互连线的方法包括：
参考图1，提供基底1，在所述基底1上由下至上依次形成TaN层2，AlCu层3、TaN层4、底部抗反射层5和图形化的光刻胶6。
其中，TaN层4作为刻蚀所述AlCu层3的掩膜，而且还可以作为AlCu层3的扩散阻挡层，防止AlCu层3中的Cu扩散进入后续在AlCu层3上形成的互连结构中。
TaN层2作为粘合层，使AlCu层3与基底1形成良好的接触，TaN层2还可以作为AlCu层3的扩散阻挡层，防止AlCu层3中的Cu扩散进入基底1中。
底部抗反射层5可以减小光刻胶在光刻工艺中产生的光反射效应，以实现精细图案的精确转移。
参考图2，以所述图形化的光刻胶6为掩膜，刻蚀所述底部抗反射层5，形成图形化的底部抗反射层51。
在具体实施例中，底部抗反射层5为SiON层，刻蚀所述底部抗反射层5的方法为使用Cl2和CHF3等离子体进行刻蚀。
参考图3，以所述图形化的光刻胶6和图形化的底部抗反射层51为掩膜，刻蚀所述AlCu层3和TaN层4，形成互连线31和图形化的TaN层41。
刻蚀所述AlCu层3和TaN层4的方法为使用Cl2、BCl3和CHF3的等离子体进行刻蚀。
参考图4，刻蚀所述TaN层2，形成图形化的TaN层21。
刻蚀所述TaN层2的方法为使用Cl2、BCl3和CHF3的等离子体进行刻蚀。
参考图5，刻蚀部分所述基底1，以保证TaN层2被刻蚀穿。
参考图6，去除所述图形化的光刻胶6和图形化的底部抗反射层51。
实验发现，图形化的TaN层41上表面形成很多刻蚀残渣10，导致互连线31与后续在图形化的TaN层41上形成的其他互连结构接触不良等问题，引起互连结构的可靠性问题。
发明内容
本发明解决的问题是现有技术中，互连结构的存在可靠性问题。
为解决上述问题，本发明提供一种互连线的形成方法，包括：
提供基底；
在所述基底上形成导电层；
在所述导电层上形成含Ta扩散阻挡层；
在所述含Ta扩散阻挡层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层，刻蚀至含Ta扩散阻挡层下表面，形成图形化的含Ta扩散阻挡层；
以所述图形化的光刻胶和图形化的含Ta扩散阻挡层为掩膜，刻蚀所述导电层，形成互连线。
可选的，所述含Ta扩散阻挡层为Ta层、TaN层中的一层或两层。
可选的，刻蚀所述含Ta扩散阻挡层的工艺条件为：压强为4-10mTorr，使Cl2和He等离子体化的功率为400-700W，Cl2的流速为60-90sccm，He的流速为0.1-90sccm。
可选的，所述导电层为AlCu层。
可选的，刻蚀所述导电层的方法为Cl2、BCl3和CHF3的等离子体刻蚀。
可选的，在所述基底上形成导电层前，在所述基底上形成粘合层，所述导电层形成在所述粘合层上。
可选的，所述粘合层为含Ta材料层；或者，
所述粘合层为含Ti材料层。
可选的，所述含Ta材料层为Ta层、TaN层中的一层或两层。
可选的，刻蚀所述粘合层的方法为Cl2、BCl3和CHF3的等离子体刻蚀。
可选的，刻蚀所述导电层时，刻蚀停止于所述导电层下表面，或者停止于所述基底内。
可选的，在所述含Ta扩散阻挡层上形成图形化的光刻胶前，在所述含Ta扩散阻挡层上形成底部抗反射层，所述图形化的光刻胶形成在所述底部抗反射层上。
可选的，所述底部抗反射层为SiON层。
可选的，刻蚀所述底部抗反射层的方法为Cl2和CHF3的等离子体刻蚀。
可选的，Cl2和CHF3的体积比为9:1-16:1。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层，由于He的相对原子质量小，轰击图形化的光刻胶的作用小，轰击出的光刻胶较少；而且由于没有使用BCl3作为刻蚀气体，不会产生含B聚合物。因此产生很少的残渣，提高了互连线的可靠性。
附图说明
图1至图6是现有技术中互连线形成方法各步骤的示意图；
图7至图15是本发明具体实施例中互连线形成方法各步骤的示意图。
具体实施方式
图形化的TaN层41上表面形成很多刻蚀残渣10的原因是：参考图3，刻蚀所述AlCu层3和TaN层4时，Cl2、BCl3和CHF3等离子体会轰击TaN层4，轰击出TaN；Cl2、BCl3和CHF3等离子体也会轰击图形化的光刻胶6，轰击出光刻胶。
轰击出的光刻胶与轰击出的TaN发生反应，生成含Ta和B（来自BCl3等离子体）的聚合物，这些含Ta和B的聚合物由于不具有挥发性而沉积在图形化的光刻胶6上表面，还会附着在刻蚀各材料层后形成的窗口侧壁。
参考图6，去除所述图形化的光刻胶6和图形化的底部抗反射层51后，由于含Ta和B的聚合物为非挥发性物质，图形化的光刻胶6上表面的含Ta和B的聚合物转移至图形化的TaN层41上表面，即为刻蚀残渣10。
刻蚀残渣10的存在，会导致后续在图形化的TaN层41上形成的互连结构接触不良，而且残渣10容易吸水。这些都会导致互连结构存在可靠性问题。
现有技术中，也有使用TiN层代替TaN层2和TaN层4的技术方案，含Ti的聚合物为挥发性物质，不会形成含Ti聚合物的残渣，而且由于含B的聚合物可以利用湿法去除，所以不会形成残渣10。
但是TiN层不能有效的阻止Cu的扩散，而且由于没有非挥发性物质附着在刻蚀各材料层后形成的窗口侧壁，导致互连线31形貌不好。最终也会引起互连线的可靠性问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种互连线的形成方法，包括：
参考图7，提供基底110。
所述基底110可以为Si基底、Ge基底、GeSi基底或者本领域所熟知的其他半导体基底。
在具体实施例中，所述基底110还包括插塞、互连线等半导体器件。后续形成的互连线与所述插塞连接。
参考图8，在所述基底110上形成粘合层120。
形成所述粘合层120的方法可以为化学气相沉积法、物理气相沉积法或原子层沉积法。
所述粘合层120的作用是使后续形成的AlCu层与基底110形成良好的接触，粘合层120还可以作为AlCu层的扩散阻挡层，防止AlCu层中的Cu扩散进入基底110。
在具体实施例中，所述粘合层120为含Ta材料层，如Ta层或TaN层，或者为Ta层和TaN层。
在其他实施例中，所述粘合层120也可以为TiN层。
但是如果后续在粘合层120上形成的互连线用于连接Cu插塞（如硅穿通孔（Through Silicon Via,TSV）中形成的Cu插塞），为了防止Cu插塞中的Cu扩散进入互连线中，所述粘合层120最好为含Ta材料层。
参考图9，在所述粘合层120上形成AlCu层130。
在具体实施例中，形成所述AlCu层130的方法可以为物理气相沉积或者原子层沉积。
所述AlCu层130图形化后形成互连线。
参考图10，在所述AlCu层130上形成含Ta扩散阻挡层140。
所述含Ta扩散阻挡层140为Ta层、TaN层中的一层或两层。
形成所述含Ta扩散阻挡层140的方法可以为化学气相沉积法、物理气相沉积法或原子层沉积法。
所述含Ta扩散阻挡层140可以作为刻蚀所述AlCu层130的掩膜，还可以阻止所述AlCu层130中的Cu扩散进入后续形成的与互连线接触的其他互连结构。
参考图11，在所述含Ta扩散阻挡层140上形成底部抗反射层150。
在具体实施例中，所述底部抗反射层150为SiON层。
所述底部抗反射层150用于减小光刻形成图形化的光刻胶过程中的反射效应，以实现精细图案的精确转移。
形成所述底部抗反射层150的方法可以为化学气相沉积法、物理气相沉积法或原子层沉积法。
参考图12，在所述底部抗反射层150上形成图形化的光刻胶160。
参考图13，以所述图形化的光刻胶160为掩膜，刻蚀所述底部抗反射层150和所述含Ta扩散阻挡层140，形成图形化的底部抗反射层151和图形化的含Ta扩散阻挡层141。
所述刻蚀停止于含Ta扩散阻挡层140下表面。
在具体实施例中，刻蚀所述底部抗反射层150的方法为Cl2和CHF3的等离子体刻蚀。其中，Cl2和CHF3的体积比为9:1-16:1。
刻蚀所述含Ta扩散阻挡层140的方法为Cl2和He等离子体刻蚀。
在具体实施例中，刻蚀所述含Ta扩散阻挡层140的工艺条件为：压强为4-10mTorr（毫托），使Cl2和He等离子体化的功率为400-700W，Cl2的流速为60-90sccm（标况毫升每分），He的流速为0.1-90sccm。
本实施例使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层140，由于He的相对原子质量小，轰击图形化的光刻胶160的作用小，轰击出的光刻胶很少；而且由于没有使用BCl3作为刻蚀气体，不会产生含B聚合物。由于轰击出的光刻胶很少，所以轰击出的光刻胶与轰击出的TaN发生反应形成的含Ta聚合物也很少。综上所述，使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层140时，产生很少的残渣，提高了后续形成的互连线的可靠性。
参考图14，以所述图形化的光刻胶160、图形化的底部抗反射层151和图形化的含Ta扩散阻挡层141为掩膜，刻蚀所述导电层130和粘合层120，形成互连线131和图形化的粘合层121。
在具体实施例中，刻蚀所述导电层130和粘合层120的方法为Cl2、BCl3和CHF3的等离子体刻蚀。
BCl3的相对分子质量较He的相对原子质量大，可以轰击出更多的光刻胶；而且BCl3可以与轰击出的光刻胶发生反应，生成非挥发性的含B聚合物。
所述含B聚合物会沉积到图形化的光刻胶160上表面，但所述含B聚合物可以使用湿法去除，不会影响互连线131的可靠性。
在本实施例中，粘合层120的材料为含Ta材料层，轰击出的含Ta材料层与轰击出的光刻胶发生反应，生成非挥发性的含Ta聚合物。含Ta聚合物不能使用湿法去除。
但所述粘合层120与图形化的光刻胶6上表面之间的距离较大，生成含Ta聚合物的位置离所述图形化的光刻胶6上表面较远，所以所述含Ta聚合物难以沉积到图形化的光刻胶6上表面，不会影响互连线的可靠性。
所述含Ta聚合物和所述含B聚合物都会附着在互连线131的侧壁，防止互连线131的横向刻蚀，有助于得到形貌良好的互连线131。
在本实施例中，刻蚀停止于粘合层120的下表面。
在其他实施例中，因为粘合层120导电，为了确保粘合层120被完全刻蚀以防止短路等问题，刻蚀也可以停止于所述基底110内。
参考图15，去除所述图形化的光刻胶160和图形化的底部抗反射层151。
以上实施例以形成有粘合层120为例，对互连线的形成方法进行描述。
在其他实施例中，如果导电层130与基底110具有良好的粘合性，也可以不形成所述粘合层120。
以上实施例以形成有底部抗反射层150为例，对互连线的形成方法进行描述。
在其他实施例中，也可以不形成所述底部抗反射层150。
以上实施例以互连线的材料是AlCu为例，对互连线的形成方法进行描述。
在其他实施例中，互连线的材料也可以为本领域所熟知的任意导电材料。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种互连线的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成导电层；
在所述导电层上形成含Ta扩散阻挡层；
在所述含Ta扩散阻挡层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，使用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层，刻蚀至含Ta扩散阻挡层下表面，形成图形化的含Ta扩散阻挡层，采用Cl2和He等离子体刻蚀所述含Ta扩散阻挡层以减少轰击出的光刻胶与轰击出的TaN发生反应形成的含Ta聚合物；
以所述图形化的光刻胶和图形化的含Ta扩散阻挡层为掩膜，刻蚀所述导电层，形成互连线。
2.如权利要求1所述的互连线的形成方法，其特征在于，所述含Ta扩散阻挡层为Ta层、TaN层中的一层或两层。
3.如权利要求1所述的互连线的形成方法，其特征在于，刻蚀所述含Ta扩散阻挡层的工艺条件为：
压强为4-10mTorr，使Cl2和He等离子体化的功率为400-700W，Cl2的流速为60-90sccm，He的流速为0.1-90sccm。
4.如权利要求1所述的互连线的形成方法，其特征在于，所述导电层为AlCu层。
5.如权利要求4所述的互连线的形成方法，其特征在于，刻蚀所述导电层的方法为Cl2、BCl3和CHF3的等离子体刻蚀。
6.如权利要求1所述的互连线的形成方法，其特征在于，在所述基底上形成导电层前，在所述基底上形成粘合层，所述导电层形成在所述粘合层上。
7.如权利要求6所述的互连线的形成方法，其特征在于，所述粘合层为含Ta材料层；或者，
所述粘合层为含Ti材料层。
8.如权利要求7所述的互连线的形成方法，其特征在于，所述含Ta材料层为Ta层、TaN层中的一层或两层。
9.如权利要求8所述的互连线的形成方法，其特征在于，刻蚀所述粘合层的方法为Cl2、BCl3和CHF3的等离子体刻蚀。
10.如权利要求1所述的互连线的形成方法，其特征在于，刻蚀所述导电层时，刻蚀停止于所述导电层下表面，或者停止于所述基底内。
11.如权利要求1所述的互连线的形成方法，其特征在于，在所述含Ta扩散阻挡层上形成图形化的光刻胶前，在所述含Ta扩散阻挡层上形成底部抗反射层，所述图形化的光刻胶形成在所述底部抗反射层上。
12.如权利要求11所述的互连线的形成方法，其特征在于，所述底部抗反射层为SiON层。
13.如权利要求12所述的互连线的形成方法，其特征在于，刻蚀所述底部抗反射层的方法为Cl2和CHF3的等离子体刻蚀。
14.如权利要求13所述的互连线的形成方法，其特征在于，Cl2和CHF3的体积比为9:1-16:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310401315.2A CN104425363B (zh) | 2013-09-05 | 2013-09-05 | 互连线的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310401315.2A CN104425363B (zh) | 2013-09-05 | 2013-09-05 | 互连线的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425363A CN104425363A (zh) | 2015-03-18 |
| CN104425363B true CN104425363B (zh) | 2017-07-14 |
Family
ID=52974005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310401315.2A Active CN104425363B (zh) | 2013-09-05 | 2013-09-05 | 互连线的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425363B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922328A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electronics Corp | Ａｌ↓−Ｃｕ合金膜のドライエツチング方法 |
| CN1229268A (zh) * | 1998-03-12 | 1999-09-22 | 世大积体电路股份有限公司 | 金属层间介电层及其制造方法 |
| CN1877809A (zh) * | 2005-06-10 | 2006-12-13 | 海力士半导体有限公司 | 用于在半导体装置中制造金属线的方法 |
| CN101591797A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6692903B2 (en) * | 2000-12-13 | 2004-02-17 | Applied Materials, Inc | Substrate cleaning apparatus and method |
-
2013
- 2013-09-05 CN CN201310401315.2A patent/CN104425363B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922328A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electronics Corp | Ａｌ↓−Ｃｕ合金膜のドライエツチング方法 |
| CN1229268A (zh) * | 1998-03-12 | 1999-09-22 | 世大积体电路股份有限公司 | 金属层间介电层及其制造方法 |
| CN1877809A (zh) * | 2005-06-10 | 2006-12-13 | 海力士半导体有限公司 | 用于在半导体装置中制造金属线的方法 |
| CN101591797A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425363A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11264321B2 (en) | Semiconductor devices employing a barrier layer | |
| KR100787847B1 (ko) | 유기 실리케이트 글라스의 이중 다마신 구조를 에칭하는 방법 | |
| CN104752338B (zh) | 用于半导体器件的互连结构 | |
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| EP3509095A1 (en) | Interconnects with fully clad lines | |
| CN104008996A (zh) | 于金属接触和互连件间具覆盖层的集成电路及其制造方法 | |
| CN104752329B (zh) | 互连结构的形成方法 | |
| TW567530B (en) | Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method | |
| CN105845624A (zh) | 通孔及导电插塞的制作方法 | |
| CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
| WO2013040751A1 (en) | Method for forming air gap interconnect structure | |
| CN208706618U (zh) | 具有大马士革结构的半导体结构 | |
| CN104253081A (zh) | 半导体器件的形成方法 | |
| CN104425363B (zh) | 互连线的形成方法 | |
| CN104425222A (zh) | 图形化方法 | |
| CN104576509B (zh) | 半导体结构及其形成方法 | |
| CN106548977A (zh) | 一种空气隙结构的制造方法 | |
| TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
| CN104022068B (zh) | 半导体结构及其形成方法 | |
| CN104217991B (zh) | 互连结构的形成方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| JP4416595B2 (ja) | エッチング方法及び絶縁膜のパターニング方法 | |
| CN104282620B (zh) | 半导体互连结构的制作方法 | |
| CN104752233A (zh) | 一种焊垫制备方法 | |
| CN104112701B (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |