CN104022068B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法。其中，所述半导体结构包括：半导体衬底；位于所述半导体衬底上的层间介质层；位于所述层间介质层中的金属层；位于所述金属层上的粘附层；位于所述层间介质层和粘附层上的阻挡层；其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料。本发明提高了半导体结构中金属层与阻挡层之间的粘附性，避免金属层与阻挡层之间发生脱层，进而提高所形成半导体结构的成品率和电学性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的制作向超大规模集成电路（ULSI）发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线（Interconnect）。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

由于铜金属的电阻率低、电迁移寿命长，利用铜工艺制作金属互连线可以降低互连线的RC（Resistive Capacitive delay）延迟、改善电迁移等引起的可靠性问题。现有工艺中一种铜互连线的形成方法包括：提供半导体衬底，并在所述半导体衬底上形成低k或者超低k材料的层间介质层；在所述层间介质层上形成包含掩膜图形的掩膜层，所述掩膜图形的位置和形状与后续形成的铜互连线的位置和形状对应；以所述掩膜层为掩模，沿掩膜图形刻蚀所述层间介质层，至暴露出半导体衬底，形成凹槽；在所述凹槽内以及凹槽两侧的掩膜层上形成铜金属材料；进行平坦化工艺，至暴露出所述层间介质层，形成铜互连线；在所述层间介质层和铜互连线上形成含碳氮化硅阻挡层。上述工艺形成的铜互连结构如图1所示，包括：半导体衬底100；位于半导体衬底100上的层间介质层102；位于半导体衬底100上且贯穿所述层间介质层102厚度的铜互连线104；位于层间介质层102和铜互连线104上的含碳氮化硅阻挡层106。

然而，在对上述铜互连结构进行布线粘结测试（Wiring bonding test）时发现，铜互连结构中阻挡层106易与层间介质层102和铜互连线104剥离，发生脱层（delamination）现象，导致所形成铜互连结构的成品率低，且易发生电迁移失效，电学性能较差。

更多关于半导体互连结构的工艺请参考公开号为CN1667812A的中国专利申请。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，改善半导体结构中金属层与阻挡层之间的粘附性，避免金属层与阻挡层之间发生脱层，提高所形成半导体结构的成品率和电学性能。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上由下至上依次形成层间介质层和掩膜层，并在所述层间介质层和掩膜层中形成金属层；

在所述金属层上形成粘附层；

在所述粘附层和掩膜层上形成阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料。

可选的，所述粘附层的材料包括氮化铝和铝。

可选的，形成所述粘附层包括：在所述金属层上形成铝金属层，并对所述铝金属层进行氮化处理。

可选的，形成所述铝金属层的方法为化学气相沉积工艺。

可选的，所述粘附层包含多层子粘附层，形成所述粘附层包括：在所述金属层上形成第一子铝金属层，并对所述第一子铝金属层进行氮化处理，形成第一子粘附层；重复上述步骤，在所述第一子粘附层上由下至上依次形成多层子粘附层。

可选的，形成所述子铝金属层的方法为化学气相沉积工艺。

可选的，所述化学气相沉积工艺的反应物为二甲基乙基胺铝，温度小于400℃，压强为0.01torr～20torr。

可选的，进行氮化处理的方法为氮气等离子体处理。

可选的，所述阻挡层的材料为含碳氮化硅。

相应的，本发明还提供了一种半导体结构，包括：

半导体衬底；

位于所述半导体衬底上的层间介质层；

位于所述层间介质层中的金属层；

位于所述金属层上的粘附层；

位于所述层间介质层和粘附层上的阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料

可选的，所述阻挡层的材料为含碳氮化硅。

与现有技术相比，本发明技术方案具有以下优点：

在半导体衬底上的层间介质层和掩膜层中形成金属层之后，先在金属层上形成粘附层，再形成覆盖粘附层和掩膜层的阻挡层。由于与金属层接触的粘附层的表面中包含导电材料，其与同为导电材料的金属层的粘附性好，而与阻挡层接触的粘附层的表面包含绝缘材料，其与同为绝缘材料的阻挡层的粘附性好，因此可通过粘附层提高金属层与阻挡层之间的粘附性，避免金属层与阻挡层之间发生脱层，提高所形成半导体结构的成品率和电学性能。

进一步的，所述粘附层的材料包括铝和氮化铝，形成所述粘附层的方法为化学气相沉积工艺，所述化学气相沉积工艺的反应物为二甲基乙基胺铝，当化学气相沉积工艺温度小于400℃时，二甲基乙基胺铝中铝-氮键的键能比一般共价键的键能低，铝-氮键容易断裂而形成高纯度的铝。而且，以二甲基乙基胺铝作为反应物形成的铝易沉积于铜金属插塞上，而不易沉积于掩膜层上。因此，通过上述工艺形成铝金属层时，无需在掩膜层上额外形成掩模，相应的，也省略了去除掩模的步骤，节约了形成半导体结构的工艺步骤和成本。

附图说明

图1为现有工艺所形成铜互连结构的示意图；

图2～图6为本发明半导体结构的形成方法一个实施例的示意图；

图7为本发明半导体结构一个实施例的示意图。

具体实施方式

正如背景技术部分所述，现有工艺所形成铜互连结构中，阻挡层易与层间介质层和铜互连线发生剥离，所形成铜互连结构的成品率低，且易发生电迁移失效。

发明人经过研究发现，铜互连结构中阻挡层易与层间介质层和铜互连线发生剥离是因为：铜互连线属于导电材料，阻挡层属于绝缘材料，铜互连线和阻挡层因材料不同而粘附性较差，致使阻挡层易与铜互连线发生剥离。类似的，当在其它材料的金属层上形成绝缘层时，也必然存在上述问题。

进一步地，现有工艺中，为了降低铜互连结构在信号传输过程中的RC延迟，选择多孔的（Porous）低k材料或者超低k材料作为层间介质层的材料，层间介质层表面的致密性较差，导致层间介质层与阻挡层之间的粘附性较差，易发生剥离，从而使得阻挡层与层间介质层和金属层同时发生剥离。而现在又很难找到一种致密性好、k值低的材料取代多孔的低k材料或者超低k材料作为层间介质层材料，因此，很难改善层间介质层和阻挡层之间的粘附性。

发明人经过进一步研究发现，可以通过提高阻挡层与金属层之间的粘附性来防止阻挡层的完全剥离。具体地，在层间介质层中形成金属层后，可在金属层上形成粘附层，该粘附层与金属层接触的表面包含导电材料，与阻挡层接触的表面包含绝缘材料。由于相同材料之间的粘附性较好，粘附层与金属层和阻挡层的粘附性均较好，粘附层能够提高阻挡层和金属层之间的结合度，避免阻挡层与金属层发生剥离，达到提高半导体结构成品率以及电学性能的目的。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

下面结合附图2至图6，以形成包含铜金属插塞的半导体结构（即所述金属层的材料为铜，所述金属层作为半导体后段工艺中的金属插塞）为例，进行详细说明。

参考图2，提供半导体衬底200，并在所述半导体衬底200上由下至上依次形成停止层202a、层间介质层204a和掩膜层206a，所述掩膜层206a中形成有掩膜图形207，所述掩膜图形207的位置和形状分别与后续形成的铜金属插塞的位置和形状对应。

本实施例中，所述半导体衬底200的材料可为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。

此外，所述半导体衬底200中还可形成有器件结构（图未示）。所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等。

所述停止层202a用于防止后续形成的铜金属插塞中原子扩散。所述停止层202a的材料可为含碳氮化硅（SiCN）。所述层间介质层204a的材料为低k材料或者超低k材料。所述掩膜层206a为绝缘材料，所述掩膜层206a的材料可为SiN、SiC或者SiOCH。

参考图3，以图2中所述掩膜层206a为掩模，沿掩膜图形207刻蚀所述层间介质层204a和停止层202a，形成贯穿层间介质层204b和停止层202b厚度的凹槽（图未示）。

本实施例中，形成所述凹槽的方法可为干法刻蚀，也可为湿法刻蚀，其不限制本发明的保护范围。

继续参考图3，在所述凹槽内和凹槽两侧的掩膜层206a上形成铜金属材料层208a。

本实施例中，形成铜金属材料层208a的方法可为物理气相沉积工艺。

参考图4，对图3中所述铜金属材料层208a和掩膜层206a进行化学机械研磨，至剩余部分厚度的所述掩膜层206b，形成铜金属插塞208b。

本实施例中，剩余掩膜层206b的厚度为20nm～200nm。所述掩膜层206b能够作为后续形成铝金属层的掩模，避免铝金属层的形成工艺对层间介质层204a造成影响，提高了所形成半导体结构的性能。

继续参考图4，在所述铜金属插塞208b上形成粘附层210。

具体的，所述粘附层210的材料包括氮化铝和铝。

本实施例中，图4中粘附层210的放大图如图5所示，所述粘附层210为包含第一子粘附层210a、第二子粘附层210b、第三子粘附层210c和第四子粘附层210d的多层结构。

形成图5中所述粘附层210包括：首先，在所述铜金属插塞208b上形成第一子铝金属层（图未示），并对所述第一子铝金属层进行氮化处理，形成第一子粘附层210a；接着，在所述第一子粘附层210a上形成第二子铝金属层（图未示），并对所述第二子铝金属层进行氮化处理，形成第二子粘附层210b；然后，在所述第二子粘附层210b上形成第三子铝金属层（图未示），并对所述第三子铝金属层进行氮化处理，形成第三子粘附层210c；最后，在所述第三子粘附层210c上形成第四子铝金属层（图未示），并对所述第四子铝金属层进行氮化处理，形成第四子粘附层210d。

本实施例中，各子铝金属层的厚度为1埃～20埃，相应的，各子粘附层的厚度也为1埃～20埃。

具体的，形成各子铝金属层的方法为化学气相沉积工艺。

较佳的，所述化学气相沉积工艺的反应物为二甲基乙基胺铝，化学气相沉积工艺温度小于400℃，压强为0.01torr～20torr。当化学气相沉积工艺温度小于400℃时，二甲基乙基胺铝中铝-氮键的键能比一般共价键的键能低，铝-氮键容易断裂而形成高纯度的铝。另外，上述化学气相沉积工艺形成的铝易沉积于材料为导电材料的铜金属插塞208b上，而不易沉积于材料为绝缘材料的掩膜层206b上。因此，通过上述工艺形成铝金属层时，无需在掩膜层206b上额外形成掩模，相应的，也省略了去除掩模的步骤，节约了形成半导体结构的工艺步骤和成本。

对各子铝金属层进行氮化处理的方法为氮气等离子体处理。具体的，进行氮气等离子体处理的温度可为10℃～400℃，压强可为0.001torr～7torr，射频电源的功率可为100W～2000W，氮气的流量可为100sccm～2000sccm。通过对各子铝金属层进行氮气等离子体处理，使各子铝金属层中铝原子与氮原子结合形成氮化铝，使导电材料的各子铝金属层转化为包含氮化铝绝缘材料的子粘附层，形成多层结构的粘附层210。由于各子铝金属层的厚度较小，使各子铝金属层中的尽可能多的铝原子与氮原子结合，形成氮化铝，进而使铜金属插塞208b与后续形成的阻挡层之间的粘附性较佳。

在进行氮气等离子体处理时，氮气等离子体经过子铝金属层上表面进入子铝金属层内部。因此，子铝金属层上表面中大部分铝原子可与氮原子结合转化为绝缘材料的氮化铝，氮化铝与后续形成的绝缘材料的阻挡层粘附性好；而子铝金属层下表面还存在部分未与氮原子结合的铝原子，子铝金属层下表面还存在部分导电材料，其与同为导电材料的铜金属插塞208b粘附性好。因此，能够通过粘附层210提高铜金属插塞208b与后续形成的阻挡层之间的粘附性。

需要说明的是，本发明并不限制粘附层210中子粘附层的层数，也不限制各子粘附层的厚度是否相等，只需保证各子粘附层的厚度之和在50埃～150埃即可。当粘附层210厚度小于50埃时，其在提高铜金属插塞208b与后续形成的阻挡层之间粘附性时效果有限；而当粘附层210厚度大于150埃时，过厚的粘附层210又会对所形成半导体结构的电学性能（如阈值电压）造成影响。

在其他实施例中，所述粘附层210还可为单层结构，形成粘附层210的方法包括：先在所述铜金属插塞208b上形成铝金属层，再对所述铝金属层进行氮化处理。此时，形成粘附层210的方法可参考形成子粘附层的方法，在此不再赘述。

参考图6，在图4中所述粘附层210和掩膜层206b上形成阻挡层212。

本实施例中，所述阻挡层212的材料为含碳氮化硅，形成阻挡层212的方法可为化学气相沉积工艺。所述阻挡层212能够阻止铜金属插塞208b中铜原子扩散，避免所形成的半导体结构发生电迁移失效。同时，所述阻挡层212还能够作为铜金属插塞208b的保护层，避免后续工艺对铜金属插塞208b造成影响，提高了所形成半导体结构的性能。

在其他实施例中，在所述铜金属插塞208b上形成粘附层210之前，还可包括：去除所述掩膜层206b。在掩膜层206b被去除之后，于粘附层210和层间介质层204b上形成阻挡层212。去除所述掩膜层206b的方法可为干法刻蚀，也可为湿法刻蚀。

在另一个实施例中，在形成图2掩膜层206a中的掩膜图形207之前，还包括：在所述掩膜层206a上由下至上依次成硬掩膜层、底部抗反射层和光刻胶层（图未示）。所述硬掩膜层的材料可为氮化钛。具体的，先对所述光刻胶层进行曝光、显影工艺，在光刻胶层中形成光刻图形。在对光刻胶层进行曝光工艺时，位于光刻胶层下方的底部抗反射层能够阻止光刻设备中的光线在硬掩膜层表面发生反射，避免反射光线对光刻图形外的光刻胶层进行曝光，使所形成光刻图形的形貌较佳。在将光刻胶层中光刻图形转移至硬掩膜层，以及去除光刻胶层和底部抗反射层之后，以硬掩膜层为掩模，对掩膜层206a进行刻蚀，在掩膜层206a中形成掩膜图形207。在形成凹槽时包括：以硬掩膜层和掩膜层206a为掩模，对层间介质层204a和停止层202a进行刻蚀，至暴露出所述半导体衬底200。由于材料为氮化钛的硬掩膜层较难刻蚀，保证了所形成凹槽的形貌。后续在对铜金属材料层208a和掩膜层206a进行化学机械研磨时，去除所述硬掩膜层。

需要说明的是，本实施例技术方案中金属层的材料还可为除铜以外的其他金属材料，所述金属层还可作为半导体后段工艺中的金属互连线，在此不再赘述。

参考图7，本发明还提供了一种半导体结构，包括：

半导体衬底300；

位于所述半导体衬底上的停止层302；

位于所述停止层302上的层间介质层304；

位于层间介质层304和停止层302中的金属层308；

位于金属层308上的粘附层310；

位于层间介质层304和粘附层310上的阻挡层312。

本实施例中，所述粘附层310的材料包括氮化铝和铝。所述粘附层310中铝与金属层308的粘附性好，氧化铝与阻挡层312的粘附性好，提高了金属层308与阻挡层312之间的粘附性，进而提高了半导体结构的成品率和电学性能。

所述粘附层310可为单层结构，也可为包含多层子粘附层的多层结构。当粘附层310为多层结构时，各子粘附层的厚度为1埃～20埃。

需要说明的是，当粘附层310为多层结构时，并不限制各子粘附层的层数，也不限制各子粘附层的厚度是否相等，仅需保证各子粘附层的厚度之和在50埃～150埃范围内即可。

本实施例中，所述层间介质层304的材料为低k材料或者超低k材料。所述阻挡层312的材料为含碳氮化硅。所述金属层308的材料为铜，所述金属层308为半导体后段工艺中的金属插塞。所述停止层302的材料可为含碳氮化硅，用以在金属层308形成之后阻止铜原子扩散，提高了所形成半导体结构的电学性能。

但需要说明的是，本发明并不限制金属层308的材料，其还可为除铜以外的其他金属；所述金属层还可为半导体后段工艺中的金属互连线。

图7中半导体结构的形成方法可参考上一实施例中半导体结构的形成方法，在此不再赘述。对于通过上一实施例中方法所形成的半导体结构，其还可包括位于阻挡层312和层间介质层304之间的掩膜层（图未示）。所述掩膜层的材料可为SiN、SiC或者SiOCH，厚度可为20nm～200nm。

在其他实施例中，所述半导体结构还可省略所述停止层302，所述金属层308位于层间介质层304中，其不限制本发明的保护范围。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上由下至上依次形成层间介质层和掩膜层，并在所述层间介质层和掩膜层中形成金属层；

在所述金属层上形成粘附层；

在所述粘附层和掩膜层上形成阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料；

所述粘附层的材料包括氮化铝和铝；

所述阻挡层的材料为含碳氮化硅。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述粘附层包括：在所述金属层上形成铝金属层，并对所述铝金属层进行氮化处理。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述铝金属层的方法为化学气相沉积工艺。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述粘附层包含多层子粘附层，形成所述粘附层包括：在所述金属层上形成第一子铝金属层，并对所述第一子铝金属层进行氮化处理，形成第一子粘附层；重复上述步骤，在所述第一子粘附层上由下至上依次形成多层子粘附层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述子粘附层的厚度为1埃～20埃。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述子铝金属层的方法为化学气相沉积工艺。

7.如权利要求3或6所述的半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的反应物为二甲基乙基胺铝，温度小于400℃，压强为0.01torr～20torr。

8.如权利要求2或4所述的半导体结构的形成方法，其特征在于，进行氮化处理的方法为氮气等离子体处理。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述氮气等离子体处理的温度为10℃～400℃，压强为0.001torr～7torr，射频电源的功率为100W～2000W，氮气的流量为100sccm～2000sccm。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述粘附层的厚度为50埃～150埃。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为SiN、SiC或者SiOCH。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层的材料为低k材料或者超低k材料，所述金属层的材料为铜。

13.一种半导体结构，其特征在于，包括：

半导体衬底；

位于所述半导体衬底上的层间介质层；

位于所述层间介质层中的金属层；

位于所述金属层上的粘附层；

位于所述层间介质层和粘附层上的阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层

的表面包含绝缘材料；

所述粘附层的材料包括氮化铝和铝；

所述阻挡层的材料为含碳氮化硅。

14.如权利要求13所述的半导体结构，其特征在于，所述粘附层的厚度为50埃～150埃。

15.如权利要求13所述的半导体结构，其特征在于，所述层间介质层的材料为低k材料或者超低k材料，所述金属层的材料为铜。