CN104112701B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN104112701B
CN104112701B CN201310138925.8A CN201310138925A CN104112701B CN 104112701 B CN104112701 B CN 104112701B CN 201310138925 A CN201310138925 A CN 201310138925A CN 104112701 B CN104112701 B CN 104112701B
Authority
CN
China
Prior art keywords
layer
metal
groove
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310138925.8A
Other languages
English (en)
Other versions
CN104112701A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310138925.8A priority Critical patent/CN104112701B/zh
Publication of CN104112701A publication Critical patent/CN104112701A/zh
Application granted granted Critical
Publication of CN104112701B publication Critical patent/CN104112701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明提供一种半导体结构及其制造方法，该方法通过在导电互连结构表面沉积一层金属铝，然后对该金属铝层表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝；最后在所述氧化铝表面形成低k介电层NDC。由于导电金属之间具有较好的粘合性，同时NDC层与氧化铝之间也具有良好地粘附性，因此从整体上改善了导电互连结构与NDC层之间的粘附性，提高了半导体器件的良率和可靠性。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体制造技术领域，特别是涉及一种能提高中金属互连结构与金属粘附层之间粘附性的半导体结构及其制造方法。
背景技术
随着集成电路向微型化的发展，半导体器件CMOS已具有深亚微米结构，半导体集成电路中包含数量巨大的半导体元器件。在这种大规模集成电路中，元件之间的高性能高密度的连接不仅在单个互连层中互连，而且要在多层之间互连。因此，通常提供的多层互连结构，其中多个互连层之间相互堆叠，且多个互连层之间设有绝缘介质层。预先在层间绝缘介质层中形成通孔和沟槽，然后用导电材料例如铜、铝等填充所述通孔和沟槽形成互连结构。
在集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线之间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，随着半导体工业进入深亚微米时代，尤其当特征尺寸越来越小时，互连延迟已经超过门延迟成为提高工作速度的最大障碍。铜电镀、化学机械研磨工艺以及大马士革工艺技术的日益成熟，解决了降低导线电阻方面的问题，然而，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。除了低k介电常数以外，低k材料还必须满足很多严格的要求才能成功运用在集成电路中，这些要求包括良好地热稳定性、机械强度大、热导率高、水汽吸收小、易于图形化以及与CMP工艺兼容等。然而，目前大部分低k介电材料还不完全具备这样的特点。例如现有技术中，在半导体结构中，常在具有导电互连结构的低k介电材料层上形成金属粘附层，所述金属粘附层一般是粘附性比较好的低介电常数材料，通常采用含碳的氮化物NDC，不但起到扩散阻挡的作用，还用于平衡复合扩散阻挡层整体的介电常数值。但是，该结构存在如下问题：由于低k介电材料具有较低的机械强度，且金属铜与所述NDC的粘附性比较差，使得两种材料的界面处容易出现断裂和分层。
鉴于此，如何提出一种改善低k介电材料层与金属铜之间粘附性的方法以及用该方法制作的半导体结构成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中低k介电材料层与金属铜之间粘附性差的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制造方法，所述制造方法至少包括：
1)提供一基片，该基片具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层，然后在该第一介电层上表面依次形成第二介电层、硬掩膜层以及阻挡层；
2)利用光刻工艺在所述步骤1)的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构；
3)利用导电金属填充所述特征结构并覆盖所述步骤2)中形成的结构，接着利用化学机械研磨工艺对所述导电金属进行平坦化处理，并使填充在所述特征结构中的导电金属表面低于所述第一介电层的上表面以形成凹槽；
4)在所述步骤3)形成的结构上依次沉积金属铝、氧化物牺牲层、以及底部抗反射层，利用灰化工艺去除所述凹槽之外的底部抗反射层，同时减薄在所述凹槽中底部抗反射层的厚度；
5)以凹槽中底部抗反射层为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层、部分金属铝层、以及阻挡层，最后除去凹槽中的底部抗反射层；
6)再次进行干法刻蚀，除去所述硬掩膜层以及凹槽中剩余的氧化物牺牲层，以露出第二介电层以及凹槽中的残留的金属铝层；
7)对所述第二介电层和凹槽中的金属铝层进行氧等离子处理，在除去所述第二介电层的同时在所述金属铝表面生成一层氧化铝；经过DHF湿法清洗后，然后在所述第一介电层以及氧化铝表面沉积第二金属粘附层。
可选地，所述第一介电层的材质为多孔低K介电材料；所述第二介电层的材质为致密的低K介电材料；所述硬掩膜层的材质为四已氧基硅烷基体氧化物HMTEOS；所述阻挡层的材质为TiN；所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。
可选地，所述步骤5)和步骤6)中的干法刻蚀采用氯等离子体来去除阻挡层TiN和金属铝层，采用氟等离子体来去除所述氧化物牺牲层和硬掩膜层。
可选地，所述步骤2)中的光刻工艺包括在所述阻挡层上依次沉积氧化物牺牲层、底部抗反射层以及光致抗蚀剂掩膜，将所述光致抗蚀剂掩膜上的图形复制到所述步骤1)的结构上后，除去所述光致抗蚀剂掩膜、底部抗反射层以及氧化物牺牲层。
可选地，所述步骤2)中的特征结构为通孔、沟槽、或通孔与沟槽的双镶嵌结构；所述步骤4)中金属铝层的厚度为100nm～1000nm。
可选地，所述步骤7)中的等离子体源为O3、O2或其中任何一种与N2的混合气体；进一步可选地，当所述等离子体源为N2时，N2的流量为100sccm～2000sccm,等离子刻蚀腔溅射的功率为100w～2000w,压强为10-3torr～7torr,温度为10℃～400℃。
本发明的另一目的是提供一种半导体结构，包括：
基片，具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层；第二金属粘附层，形成于所述第一介电层表面；金属互连结构，镶嵌于所述第一介电层中的；复合粘附层，粘附于所述金属互连结构与所述第二金属粘附层之间。
可选地，所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。
可选地，所述第一介电层的材质为多孔的低k介电材料。
可选地，所述金属互连结构的材质为铜；所述金属互连结构为用于层间互连的楔形导电金属或介质层沟槽中互连的导线。
可选地，所述复合粘附层自下向上包括金属铝层和氧化铝层。
如上所述，本发明的一种半导体结构及其制造方法，具有以下有益效果：
本发明的一种半导体结构及其制造方法，该方法通过在导电互连结构表面沉积一层金属铝，然后对该金属铝层表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝；最后在所述氧化铝表面形成低k介电层NDC，由于所述第二金属粘附层与氧化铝层之间也具有良好地粘附性，因此从整体上改善了导电金属Cu与NDC层之间的粘附性，提高了制造半导体器件的良率。由本发明的方法制造的半导体结构，所述复合粘附层作为金属互连结构与第二金属粘附层之间的过渡层，由于所述复合粘附层分别于位于其上下表面的第二金属粘附层与金属互连结构具有良好地粘附层，因此提高了半导体器件的可靠性。
附图说明
图1a～1k显示为本发明的一种半导体结构的制造工艺截面图。
图2显示为本发明的半导体结构截面图。
元件标号说明
1 基片
10 第一金属粘附层
11 第一介电层
12 第二介电层
13 硬掩膜层
14 阻挡层
15 氧化物牺牲层
16 底部抗反射层
17 光刻胶
170 特征图形开口
18 通孔
19 导电金属
20 凹槽
21 金属铝层
22 氧化铝层
23 第二金属粘附层
24 金属互连结构
S1-S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图1k和图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种半导体结构的制造方法，该方法包括下一步骤：
在步骤S1中，如图1a至图1b所示，提供一基片1，该基片1具有第一金属粘附层10以及位于该第一金属粘附层10表面的第一介电层11。所述第一金属粘附层10的材质为低k介电材料，本实例中暂以含碳的氮化硅(NDC)为例进行说明。所述第一金属粘附层10上表面具有利用化学气相沉淀(CVD)方法或旋涂工艺形成的第一介电层11，所述第一介电层11的材质为多孔低k介电材料，主要包括掺杂的氧化硅，有机聚合物和多孔材料等，本实施例中暂以有机聚合物为例进行说明。
需要说明的是，本实施例中的所述基片1只是半导体结构中的一部分，在所述第一金属粘附层10下表面也可以为一层或多层互连结构，只是与本发明的内容关系不大，本实施例中不在详细介绍。
然后，如图1b所示，在所述基片1上的第一介电层表面11依次形成第二介电层12、硬掩膜层13以及阻挡层14。具体工艺如下：所述第二介电层12的材质为致密的低k介电材料，可以为氧化硅化合物等，通过化学气相沉积工艺形成在所述第一介电层11表面，在本实施例中是用来保护其下方的多孔超低k介电层不受损害。接着利用等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapour Deposition)在所述第二介电层12表面沉积一层硬掩膜层13，所述硬掩膜层13的材质为四已氧基硅烷基体氧化物(TEOS)，所述硬掩膜层13从图案化的抗蚀剂层获得图案，并能够承受把图案转移到下层材料所必须的刻蚀过程。最后利用CVD工艺在所述硬掩膜层13表面沉积阻挡层14，该阻挡层14的材质为TiN、TaN或SiON等，本实施例中暂以TiN为例进行说明，该阻挡层14即可作为硬掩膜层又可作为后续工艺中机械研磨工艺(CMP)的停止层。
在步骤S2中，如图1c至图1d，利用光刻工艺在所述步骤S1的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构。具体工艺如下：
在所述阻挡层14上依次沉积氧化物牺牲层15、底部抗反射层(BACR)16以及光刻胶17。所述氧化物牺牲层15作为保护层，在进行光刻后对所述光刻胶17和底部抗反射层16的剥离时防止对所述阻挡层14的破坏，其材质为氧化硅化合物，本实施例中暂选为二氧化硅；将所述底部抗反射层16涂覆在光刻胶17的底部来减少底部光的反射。主要有两种涂层材料：有机抗反射涂层和无机抗反射涂层，本实施例中采用有机抗反射涂层，并利用旋涂工艺形成。在接下来的工艺中，利用传统的光刻工艺(包括光刻胶曝光、显影步骤)在光刻胶17上形成特征图形开口170，上述光刻胶17为负性光刻胶，在其它实施例中也可以为正性光刻胶。然后以光刻胶17为掩膜，利用干法刻蚀工艺在所述步骤S1和S2所形成的结构上刻蚀出用于互连的特征结构，该特征结构可以为用于层间互连的通孔18、层中走线的沟槽(未示出)或通孔18与沟槽的双镶嵌结构，本实施例中以及后续工艺中都暂以通孔18为例进行说明。最后利用灰化工艺去除所述光刻胶17和BACR 16，由于在灰化工艺过程中，会对所述氧化物牺牲层15有所损害。因此，最终要除去残留的所述氧化物牺牲层15露出所述阻挡层14。
在步骤S3中，如图1e至图1f，先对所述步骤S3中形成的结构进行湿法清洗后，在所述阻挡层14上再次沉积氧化物牺牲层15，然后利用电镀工艺将导电金属19填充在所述步骤S2中所形成的用于互连的通孔18中，同时也将所述步骤2)中形成的结构表面覆盖。所述导电金属19可以为Cu、Al、Ta、W、Ag等，本实例中在后续工艺中都暂以Cu为例进行说明。在接下来的工艺中，利用化学机械研磨(CMP)工艺对所述导电金属19进行平坦化处理，使填充在所述通孔18中的导电金属19表面低于所述第一介电层11的上表面以形成凹槽20。在CMP工艺过程中同时除去所述氧化物牺牲层15露出下方的阻挡层14。
在步骤S4中，如图1g至图1h，先利用物理气相沉积(PVD，Physical VaporDeposition)工艺在所述阻挡层14表面及凹槽20中沉积金属Al层21，该层金属Al层21的厚度为100nm～1000nm，然后利用CVD工艺在所述金属铝层21上沉积氧化物牺牲层15，接着在所述氧化物牺牲层15上再次旋涂底部抗反射层16，最后利用灰化工艺去除除在所述凹槽20内的底部抗反射层16之外的其它底部抗反射层16，同时减薄在所述凹槽20中底部抗反射层16的厚度为原来的三分之一。
在步骤S5中，如图1i所示，以所述凹槽20中的底部抗反射层16为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层15、部分金属Al层21、以及阻挡层14，同时除去凹槽20中的底部抗反射层16。所述干法刻蚀的具体工艺为：采用Cl等离子体来去除所述阻挡层TiN14以及在所述凹槽20之外的部分金属铝层21，采用F等离子体除去在所述凹槽20之外的部分所述氧化物牺牲层15，以露出减薄的所述硬掩膜层13，最后除去在所述凹槽20中作为掩膜的底部抗反射层16以露出其下表面的残留的氧化物牺牲层15。
在步骤S6中，如图1j所示，再次进行干法刻蚀，去除所述硬掩膜层13以及凹槽20中剩余的部分氧化物牺牲层15，以露出减薄的所述第二介电层12以及凹槽20中的金属铝层21。
在步骤S7中，如图1k所示，利用等离子体对所述第二介电层12和金属Al层21进行处理，在除去所述第二介电层12的同时也在所述金属Al层21表面生成了一层氧化铝层22。在本实施例中，所述等离子体源采用O2、O3、或其中一个与N2的混合气体，当采用混合气体源时，N2的流量为100sccm～2000sccm,等离子刻蚀腔射频的功率为100w～2000w,压强为10- 3torr～7torr,温度为10℃～400℃。在后续工艺中，经过DHF湿法清洗后，然后在所述第一介电层11以及氧化铝层22表面上沉积第二金属粘附层23，该第二金属粘附层23与第一金属粘附层10具有相同的材质和功效，在此不再详述。
需要说明的是，本发明的制造方法通过在导电金属19表面沉积一层金属铝层21，然后对该金属铝层21表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝22。由于所述第二金属粘附层23与氧化铝层22之间也具有良好地粘附性，因此从整体上改善了导电金属Cu与NDC层之间的粘附性，提高了制造半导体器件的良率。
如图2所示，本发明的另一个目的是提供一种半导体结构，包括：
具有第一金属粘附层10以及位于该第一金属粘附层10表面的第一介电层11的基片1；形成于所述第一介电层11表面的第二金属粘附层23；镶嵌于所述第一介电层11中的金属互连结构24；粘附于所述金属互连结构与所述第二金属粘附层23之间的复合粘附层。
所述第一金属粘附层10和第二金属粘附层23的材质为含碳的氮化硅(NDC)；所述第一介电层11的材质为多孔的低k介电材料；所述复合粘附层自下向上包括金属铝层21和氧化铝层22；所述金属互连结构24为用于层间互连的楔形导电金属或在介质层沟槽中互连的导线，本实施例中暂以层间互连的楔形导电金属为例进行说明(为方便起见，图中所述导电金属的截面为理想的矩形)，在其它实施例中，所述金属互连结构也可以为介质层沟槽中互连的导线。所述导电金属可以为Cu、Al、Ta、W、Ag等，本实例中暂以Cu为例进行说明。
说要说明的是，由于该半导体结构中，所述复合粘附层作为金属互连结构24与第二金属粘附层23之间的过渡层，由于所述复合粘附层分别于位于其上下表面的第二金属粘附层23与金属互连结构24具有良好地粘附层，因此提高了半导体器件的可靠性。
综上所述，本发明的一种半导体结构及其制造方法，该方法通过在导电互连结构表面沉积一层金属铝，然后对该金属铝层表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝；最后在所述氧化铝表面形成低k介电层NDC，由于所述第二金属粘附层与氧化铝层之间也具有良好地粘附性，因此从整体上改善了导电金属Cu与NDC层之间的粘附性，提高了制造半导体器件的良率。由本发明的方法制造的半导体结构，所述复合粘附层作为金属互连结构与第二金属粘附层之间的过渡层，由于所述复合粘附层分别于位于其上下表面的第二金属粘附层与金属互连结构具有良好地粘附层，因此提高了半导体器件的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种半导体结构的制造方法，其特征在于，所述制造方法至少包括：
1)提供一基片，该基片具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层，然后在该第一介电层上表面依次形成第二介电层、硬掩膜层以及阻挡层；
2)利用光刻工艺在所述步骤1)的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构；
3)利用导电金属填充所述特征结构并覆盖所述步骤2)中形成的结构，接着利用化学机械研磨工艺对所述导电金属进行平坦化处理，并使填充在所述特征结构中的导电金属表面低于所述第一介电层的上表面以形成凹槽；
4)在所述步骤3)形成的结构上依次沉积金属铝、氧化物牺牲层、以及底部抗反射层，利用灰化工艺去除所述凹槽之外的底部抗反射层，同时减薄在所述凹槽中底部抗反射层的厚度；
5)以凹槽中底部抗反射层为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层、部分金属铝层、以及阻挡层，最后除去凹槽中的底部抗反射层；
6)再次进行干法刻蚀，除去所述硬掩膜层以及凹槽中剩余的氧化物牺牲层，以露出第二介电层以及凹槽中的残留的金属铝层；
7)对所述第二介电层和凹槽中的金属铝层进行氧等离子处理，在除去所述第二介电层的同时在所述金属铝表面生成一层氧化铝；经过DHF湿法清洗后，然后在所述第一介电层以及氧化铝表面沉积第二金属粘附层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述第一介电层的材质为多孔低k介电材料；所述第二介电层的材质为致密的低k介电材料；所述硬掩膜层的材质为四已氧基硅烷基体氧化物HMTEOS；所述阻挡层的材质为TiN；所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于：所述步骤5)和步骤6)中的干法刻蚀采用氯等离子体来去除阻挡层TiN和金属铝层，采用氟等离子体来去除所述氧化物牺牲层和硬掩膜层。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述步骤2)中的光刻工艺包括在所述阻挡层上依次沉积氧化物牺牲层、底部抗反射层以及光致抗蚀剂掩膜，将所述光致抗蚀剂掩膜上的图形复制到所述步骤1)的结构上后，除去所述光致抗蚀剂掩膜、底部抗反射层以及氧化物牺牲层。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述步骤2)中的特征结构为通孔、沟槽、或通孔与沟槽的双镶嵌结构。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述步骤4)中金属铝层的厚度为100nm～1000nm。
7.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述步骤7)中的氧等离子体源为O3、O2、或其中任一个与N2的混合气体。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于：当所述等离子体源为混合气体时，其中N2的流量为100sccm～2000sccm,等离子刻蚀腔溅射的功率为100w～2000w,压强为10-3torr～7torr,温度为10℃～400℃。
9.一种半导体结构，其特征在于，包括：
基片，具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层；
第二金属粘附层，形成于所述第一介电层表面；
金属互连结构，镶嵌于所述第一介电层中的；
复合粘附层，粘附于所述金属互连结构与所述第二金属粘附层之间；
其中，所述复合粘附层自下向上包括金属铝层和氧化铝层，所述氧化铝层是对所述金属铝层表面进行氧等离子体处理生成的。
10.根据权利要求9所述的半导体结构，其特征在于：所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。
11.根据权利要求9所述的半导体结构，其特征在于：所述第一介电层的材质为多孔的低k介电材料。
12.根据权利要求9所述的半导体结构，其特征在于：所述金属互连结构为用于层间互连的楔形导电金属或介质层沟槽中互连的导线。
13.根据权利要求12所述的半导体结构，其特征在于：所述导电金属的材质为铜。
CN201310138925.8A 2013-04-18 2013-04-18 半导体结构及其制造方法 Active CN104112701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310138925.8A CN104112701B (zh) 2013-04-18 2013-04-18 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310138925.8A CN104112701B (zh) 2013-04-18 2013-04-18 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104112701A CN104112701A (zh) 2014-10-22
CN104112701B true CN104112701B (zh) 2017-05-03

Family

ID=51709442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310138925.8A Active CN104112701B (zh) 2013-04-18 2013-04-18 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104112701B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN109427541A (zh) * 2017-08-29 2019-03-05 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211822A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 具有金属互连的半导体器件及其制造方法
CN101295704A (zh) * 2008-06-16 2008-10-29 中南大学 用于铜互连的Ta-Al-N扩散阻挡层薄膜及其制备工艺
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102468228A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
JP2006063386A (ja) * 2004-08-26 2006-03-09 Tokyo Electron Ltd 半導体装置の製造方法
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211822A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 具有金属互连的半导体器件及其制造方法
CN101295704A (zh) * 2008-06-16 2008-10-29 中南大学 用于铜互连的Ta-Al-N扩散阻挡层薄膜及其制备工艺
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102468228A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN104112701A (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
TWI610343B (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
CN105023908B (zh) 复合接触插塞结构及其制造方法
US11984355B2 (en) Method for manufacturing an interconnection structure having a bottom via spacer
US20100314765A1 (en) Interconnection structure of semiconductor integrated circuit and method for making the same
US10636698B2 (en) Skip via structures
TWI718268B (zh) 半導體結構的製造方法
TWI637441B (zh) 半導體裝置及其製造方法和使用電腦設計其佈局的方法
US20120129337A1 (en) Dual damascene process
TWI655513B (zh) 用於形成細間距特徵的光刻圖案
JP7027432B2 (ja) 相互接続構造及びその形成方法
CN100539074C (zh) 双镶嵌结构的制作方法
CN104112701B (zh) 半导体结构及其制造方法
TW202230479A (zh) 半導體裝置
US11114338B2 (en) Fully aligned via in ground rule region
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法
TWI803495B (zh) 半導體裝置結構的形成方法
CN102044471B (zh) 互连结构及其形成方法
CN102427060B (zh) 一种双镶嵌结构的形成方法
CN109817566A (zh) 具有基本上直的接触轮廓的半导体结构
CN103545244A (zh) 大马士革结构的制作方法
CN108155145A (zh) 一种半导体器件及其制造方法
KR100322887B1 (ko) 반도체장치의 다층 금속배선 형성방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100668960B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
KR100588899B1 (ko) 반도체 소자의 엠아이엠 캡 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant