TWI637441B - 半導體裝置及其製造方法和使用電腦設計其佈局的方法 - Google Patents

半導體裝置及其製造方法和使用電腦設計其佈局的方法 Download PDF

Info

Publication number
TWI637441B
TWI637441B TW105136372A TW105136372A TWI637441B TW I637441 B TWI637441 B TW I637441B TW 105136372 A TW105136372 A TW 105136372A TW 105136372 A TW105136372 A TW 105136372A TW I637441 B TWI637441 B TW I637441B
Authority
TW
Taiwan
Prior art keywords
gap
air gap
metal wires
interlayer dielectric
dielectric layer
Prior art date
Application number
TW105136372A
Other languages
English (en)
Other versions
TW201735166A (zh
Inventor
吳於貝
魏聖軒
李莉渝
吳岱洋
陳殿豪
鄭价言
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201735166A publication Critical patent/TW201735166A/zh
Application granted granted Critical
Publication of TWI637441B publication Critical patent/TWI637441B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供一種半導體裝置，包括設置於基板上方的第一層間介電層，金屬導線，設置於第一層間介電層和金屬導線上方的第二層間介電層，第一空氣間隙和第二空氣間隙。金屬導線內嵌於第一層間介電層中，金屬導線之間以第一間隙或第二間隙配置，第二間隙的長度大於第一間隙的長度。第一空氣間隙，利用第二層間介電層形成，第一空氣間隙形成於第一區域中，且夾設於以第一間隙配置的相鄰兩條金屬導線之間。第二空氣間隙，利用第二層間介電層形成，第二空氣間隙形成於第二區域中，且夾設於以大於第一間隙的一間隙配置的相鄰兩條金屬導線之間。沒有相鄰兩條金屬導線以小於第一間隙的一間隙配置。

Description

半導體裝置及其製造方法和使用電腦設計其佈局的方法
本發明實施例係有關於一種半導體積體電路及其製造方法，特別係有關於一種在金屬導線之間具有空氣間隙(air gap)的半導體裝置及其製造方法。
隨著半導體工業導入具有更高性能和更多功能的新一代積體電路(IC)，會增加形成的元件密度且同時縮小積體電路的構件或元件之間的尺寸和間隙，這會導致各種問題。舉例來說，對於任兩個相鄰的導電物而言，當減少導電物之間的距離時，會增加得到的電容(寄生電容(parasitic capacitance))。上述增加的電容會導致功率消耗的增加，和電阻-電容時間常數(resistive-capacitive(RC)time constant)的增加，意即增加信號延遲(signal delay)。兩個相鄰的導電物(例如，金屬導線)之間的電容為填充上述兩個相鄰導電物之間的間隙的一絕緣材料的介電常數(dielectric constant(k value))的函數(也為兩個相鄰導電物之間的一距離和導電物的側面的尺寸的函數)。因此，半導體積體電路和功能的持續提升係取決於具低介電常數 的絕緣(介電)材料。由於具最低介電常數的物質為空氣(k=1.0)，所以成空氣間隙(air-gap)可進一步降低金屬導線層的有效介電常數(effective k value)。
依據本發明一些實施例，提供一種半導體裝置的製造方法。上述半導體裝置的製造方法包括於一基板上方形成一第一層間介電層。於上述第一層間介電層中形成第一凹陷。於上述多個第一凹陷中形成金屬導線。於上述多個金屬導線和上述第一層間介電層上方形成一遮罩層。藉由圖案化上述遮罩層形成一第一開口和一第二開口。藉由蝕刻上述第一層間介電層形成對應於上述第一開口的一第一槽和對應於上述第二開口的一第二槽。形成一第二層間介電層，以便於上述第一槽中形成一第一空氣間隙，且於上述第二槽中形成一第二空氣間隙。上述多個金屬導線之間以一第一間隙或一第二間隙配置，上述第二間隙的長度大於上述第一間隙的長度。沒有兩條相鄰的上述多個金屬導線的一間隙配置為小於上述第一間隙。於一第一區域中形成的上述第一空氣間隙係夾設於以上述第一間隙配置的兩條相鄰的上述多個金屬導線之間。於一第二區域中形成的上述第二空氣間隙係夾設於以上述第二間隙配置的兩條相鄰的上述多個金屬導線之間。
依據本發明一些實施例，提供一種半導體裝置。上述半導體裝置包括設置於一基板上方的一第一層間介電層，金屬導線，設置於上述第一層間介電層和上述金屬導線上方的一第二層間介電層，一第一空氣間隙和一第二空氣間隙。 上述多個金屬導線內嵌於上述第一層間介電層中，上述多個金屬導線之間以一第一間隙或一第二間隙配置，上述第二間隙的長度大於上述第一間隙的長度。上述第一空氣間隙，利用上述第二層間介電層形成，上述第一空氣間隙形成於一第一區域中，且夾設於以上述第一間隙配置的相鄰兩條金屬導線之間。上述第二空氣間隙，利用上述第二層間介電層形成，上述第二空氣間隙形成於一第二區域中，且夾設於以大於上述第一間隙的一間隙配置的兩條相鄰的上述多個金屬導線之間。沒有兩條相鄰的上述多個金屬導線以小於上述第一間隙的一間隙配置。
依據本發明一些實施例，提供一種使用電腦設計半導體裝置佈局的方法，上述使用電腦設計半導體裝置佈局的方法包括於第一導線圖案上方配置第一空氣間隙圖案。從複數個介層孔定位一個介層孔，上述多個介層孔的每一個重疊上述多個第一導線圖案的至少一條。在與上述一個介層孔相距的一搜尋距離內的一搜尋區域中在決定是否有包括任何第一空氣間隙圖案。如果在上述搜尋區域中沒有包括任何第一空氣間隙圖案，配置至少一條第二空氣間隙圖案以部分重疊於位於上述搜尋區域中的上述多個第一導線圖案的一條。以一二進位格式輸出做為上述多個第一空氣間隙圖案和上述多個第二空氣間隙圖案的光罩設計資訊。
1‧‧‧基板
5‧‧‧下層結構
10‧‧‧第一層間介電層
12‧‧‧第一蝕刻停止層
15‧‧‧第一凹陷
20、22、24、25‧‧‧金屬導線
25A、25B、25C‧‧‧第二凹陷
30、35、45、47‧‧‧開口
40‧‧‧第二蝕刻停止層
50‧‧‧遮罩層
75A、75B、75C‧‧‧空氣間隙
80‧‧‧聚積的濕氣
85‧‧‧金屬腐蝕
200‧‧‧金屬導線圖案
202‧‧‧虛設金屬導線圖案
204、206‧‧‧重疊區域
208‧‧‧搜尋區域
S1010、S1020、S1030、S1040、S1050‧‧‧步驟
A1‧‧‧電容敏感區
A2‧‧‧非電容敏感區
S1、S2‧‧‧間隙
L1、L2、L3、L4、L5、L6、L7、L8‧‧‧長度
W1、W3、W4‧‧‧寬度
D1‧‧‧第一虛設區
D2‧‧‧第二虛設區
AG1‧‧‧第一類型空氣間隙圖案
AG2‧‧‧第二類型空氣間隙圖案
V1‧‧‧下方介層孔圖案
V2‧‧‧上方介層孔圖案
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清 楚的說明。
第1-4、5A-5B、6-7、8A-8C圖係顯示依據本發明一實施例之製造具有空氣間隙的一半導體裝置的示例性順序製程。
第9圖係顯示具有空氣間隙的一半導體裝置的一比較例。
第10圖係顯示依據本發明一實施例之具有空氣間隙的一半導體裝置的一示例性佈局。
第11圖係顯示依據本發明一實施例之置放空氣間隙圖案的一示例性佈局。
第12圖顯示依據本發明一實施例之置放空氣間隙圖案的一示例性製程流程圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在...下方”、“下方”、“下方的”、“上方”、“上方的”及類似的用詞， 係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
第1-8C圖係顯示依據本發明一實施例之製造具有空氣間隙(air gap)的一半導體裝置的示例性順序製程的剖面圖。第1-8C圖係顯示製造形成於基板上的一或多條金屬導線層(導線層別(wiring levels))的示例性順序製程。雖然會有核心結構，例如電晶體或其他元件(例如，接觸等元件)構成位於基板和金屬導線層之間的半導體裝置(之後可稱為“下層結構(underlying structures)”)，為了簡化起見，第1-8C圖省略這些元件的詳細說明。上述製程的順序可以交換。
如第1圖所示，一第一層間介電層(ILD layer)10，形成於下層結構(underlying structure)5上方，下層結構5係設置於基板1上方。一層間介電層，也可稱為一金屬層間介電層(IMD layer)。可由例如低介電常數(low-k)材料的一層或多層形成上述第一層間介電層10。低介電常數(low-k)材料具有一介電常數(k-value(dielectric constant))，其值低於4.0。一些低介電常數(low-k)材料的介電常數低於3.5，也可低於2.5。
第一層間介電層10的材料可包括元素矽(Si)、氧(O)、碳(C)及/或氫(H)形成的合成物(compounds)，例如SiCOH和SiOC。例如高分子(polymer)的有機材料可用做為第一層間介電層10。舉例來說，可由含碳材料(carbon-containing material)、有機矽酸鹽玻璃(organo-silicate glass)、含孔材料(porogen-containing material)及/或上述材料組合的一層或多層形成第一層間介電層10。第一層間介電層10中也可包括氮(Nitrogen)。第一層間介電層10可為一多孔層(porous layer)。在本發明一實施例中，第一層間介電層10的密度約低於3g/cm3。並且，在本發明其他實施例中，第一層間介電層10的密度可約低於2.5g/cm3。可利用例如電漿增強型化學氣相沉積法(PECVD)、低壓化學氣相沉積法(LPCVD)，原子層化學氣相沉積法(ALCVD)及/或旋轉塗佈製程形成上述第一層間介電層10。在電漿增強型化學氣相沉積法(PECVD)的一實施例中，可在溫度範圍約為25℃至400℃和壓力小於100托爾(Torr)的製程條件下於一基板沉積上述薄膜。
在本發明一些實施例中，上述第一層間介電層可包括一層間絕緣薄膜和一導線間絕緣薄膜(inter-wire insulating film)使得上述金屬導線會主要形成於上述層間絕緣薄膜(inter-metal insulating film)中。上述層間絕緣薄膜可包括SiOC薄膜，且上述導線間絕緣薄膜(inter-wire insulating film)可包括四乙基矽氧烷(tetraethylorthosilicate，TEOS)薄膜。
如第2圖所示，可藉由使用包括微影和蝕刻製程的圖案化製程於上述第一層間介電層10中形成第一凹陷15。本發明一些實施例中，一個或多個介層孔(接觸孔)(圖未顯示)會連接至上述下層結構(underlying structure)的一個或多個元件，上述下層結構形成於上述第一凹陷15的底部上。
在本發明一些實施例中，一第一蝕刻停止層 (etch-stop layer)12，形成於上述下層結構(underlying structure)5和上述第一層間介電層10之間。可藉由控制上述凹陷蝕刻製程的一蝕刻時間或一蝕刻速率來控制上述第一凹陷15的深度。
如第3圖所示，於上述第一凹陷中形成一金屬材料，以形成金屬導線20、金屬導線22、金屬導線24和金屬導線25。形成上述金屬導線的製程可包括一鑲嵌製程(damascene process)。在上述鑲嵌製程中，可於上述第一凹陷15和上述第一層間介電層10的上表面中形成金屬材料的一層或多層。並且，可進行例如一化學機械研磨法(chemical mechanical polishing method)及/或一回蝕刻法(etch-back method)的一平坦化製程(planarization operation)，以移除形成於上述第一層間介電層10的上表面上的部分金屬材料。
如第3圖所示，本發明實施例中的上述半導體裝置可包括一電容敏感區(capacitance sensitive region)A1和一非電容敏感區(non-capacitance sensitive region)A2(也請參考第10圖)。在上述電容敏感區A1中，上述金屬導線20、22、24之間以一間隙S1配置。並且，在上述非電容敏感區(non-capacitance sensitive region)A2中，上述金屬導線24、25之間以一間隙S2配置，其中S2>S1。在第3圖中，為了本發明實施例的目的，上述金屬導線24屬於上述電容敏感區A1和上述非電容敏感區A2。在本發明其他實施例中，上述電容敏感區A1和上述非電容敏感區A2不會彼此相鄰，且不會共用相同的金屬導線。在上述非電容敏感區A2中的上述金屬導線25可為一虛設金屬導 線，虛設金屬並非為一功能電路(functioning circuit)的一部分。
在本發明一實施例中，上述間隙S1為在此層中的上述金屬導線的間隙最小值Smin，且藉由上述設計規則(design rule)定義上述金屬導線的間隙最小值Smin。換句話說，在一個半導體裝置內，上述相同導線層中不會以小於間隙最小值Smin之一間隙來配置兩條金屬導線。通常在一個半導體裝置內會定義一個金屬導線層的間隙最小值Smin的數值，且上述間隙最小值Smin的數值會不同於或在其他裝置中的其他導線層之間隙最小值。
在本發明一些實施例中，上述間隙S1的範圍可約為10nm至38nm。進一步來說，在上述電容敏感區A1中，上述金屬導線的寬度(線寬)W1實質上相同於間隙S1，在本發明一些實施例中。在上述電容敏感區A1中，因為兩條相鄰金屬導線之間的間隙非常小，應可藉由形成一空氣間隙(air gap)來降低上述金屬導線之間的寄生電容(parasitic capacitance)。在本發明其他實施例中，上述電容敏感區A1係定義為一區域，上述區域中的金屬導線以間隙S1配置，其中間隙S1與間隙最小值Smin的關係式為SminS1<αSmin(1<α<3，舉例來說，α可為1.2、1.5、1.75、2.0、2.5等)。
相較之下，在上述非電容敏感區A2中，上述相鄰金屬導線之間的S2係設置大於間隙S1。可依據例如上述金屬導線的位置和功能來改變一個半導體裝置內的間隙S2。在本發明一實施例中，間隙S2可僅大於間隙S1。在本發明一些實施例中，當間隙S1等於間隙最小值Smin(S1=Smin)時，間隙S2會大 於間隙最小值Smin。並且，當間隙S1和間隙最小值Smin的關係式為SminS1<αSmin時，間隙S2會等於或大於αSmin。在本發明其他實施例中，間隙S1和間隙最小值Smin的關係式為SminS1αSmin，且間隙S1小於間隙S2(S1<S2)。
可藉由化學氣相沉積法(CVD)、物理氣相沉積法(PVD)及/或電鍍法(electro-plating)來形成用於上述金屬導線20，22，24、25的金屬材料的一層或多層。
用於上述金屬導線的金屬材料可為Al、Cu、Co、Mn、W、Ti、Ta、TiN、TaN、TiW、WN、TiAl、TiAlN、TaC、TaCN或TiSiN的一層或多層。舉例來說，上述金屬導線可包括例如TiN及/或TaN形成的一阻障層(barrier layer)和例如銅(Cu)或銅基材料(Cu-based materials)形成的一體層(body layer)。可利用一鑲嵌製程(damascene process)形成上述金屬導線。
[如第4圖，所示形成上述金屬導線20、22、24、25之後，於上述金屬導線上方形成一第二蝕刻停止層(etch-stop layer)40。上述第二蝕刻停止層40可做為後續蝕刻上述第一層間介電層10的一蝕刻遮罩層。上述第二蝕刻停止層40包括包含矽(Si)以及氧(O)、氮(N)、碳(C)、硼(B)及/或氫(H)的一矽基絕緣材料(Si-based insulating material)的一層或多層，或包含鋁(Al)以及氧(O)、氮(N)、碳(C)、硼(B)及/或氫(H)的一鋁基絕緣材料(Al-based insulating material)的一層或多層。上述第二蝕刻停止層40例如包括SiN、SiCO、SiCN或SiCON。
在本發明一些實施例中，上述上述第二蝕刻停止層40的厚度範圍約為1nm至40nm。並且，在本發明其他實施 例中，上述上述第二蝕刻停止層40的厚度範圍約為5nm至20nm。在本發明一些實施例中，上述第二蝕刻停止層40的密度小於3g/cm3。並且，在本發明其他實施例中，上述第二蝕刻停止層40的密度小於2.5g/cm3。
可利用例如電漿增強型化學氣相沉積法(PECVD)、低壓化學氣相沉積法(LPCVD)、原子層化學氣相沉積法(ALCVD)及/或旋轉塗佈製程形成上述第二蝕刻停止層40。在電漿增強型化學氣相沉積法(PECVD)的一實施例中，可在溫度範圍約為25℃至400℃和壓力小於100托爾(Torr)的製程條件下於一基板沉積上述第二蝕刻停止層40。
如第5A-7圖所示，形成上述第二蝕刻停止層40之後，於上述第一層間介電層10中，且於(第一)金屬導線20和(第二)金屬導線22之間、上述(第二)金屬導線22和(第三)金屬導線24之間，以及上述(第三)金屬導線24和(第四)金屬導線25之間形成第二凹陷(槽)25A、25B、25C。
可藉由使用包括微影和蝕刻製程的圖案化製程於上述第一層間介電層10中形成第二凹陷25A-25C。如第5A圖所示，於上述第二蝕刻停止層40上形成例如一光阻遮罩(resist mask)或一硬遮罩(hard mask)的一遮罩層50，並且利用微影製程形成開口30和35。
在本發明一實施例中，在一平面圖中，上述第一開口30重疊至少兩條金屬導線。在第5B圖中，在一平面圖中，上述第一開口30重疊三條金屬導線。在本發明一些實施例中，上述第一開口30重疊多於三條金屬導線。如第5B圖所示，在一 平面圖中，上述第二開口35只有重疊一條金屬導線。
在第5B圖中，上述金屬導線以Y方向延伸。第一開口30沿Y方向的長度L1大於第二開口35沿Y方向的長度L2。
之後，藉由使用乾蝕刻及/或濕蝕刻製程，圖案化上述第二蝕刻停止層40以形成開口45、47，如第6圖所示。接著蝕刻位於上述開口45、47下方的第一層間介電層10以形成第二凹陷25A、25B、25C，如第7圖所示。由於蝕刻製程主要蝕刻第一層間介電層10，所以基本上不會蝕刻用於導線層的金屬材料，上述第二凹陷25A、25B係自對準(self-aligned)的形成於上述第二金屬導線20、22、24旁邊。上述第二凹陷的深度可與金屬導線的底部具有相同水平(same level)，或者，上述第二凹陷的深度可深於金屬導線的底部。在本發明一些實施例中，形成第二凹陷25A、25B的乾蝕刻製程可使用含有氟(F)及/或氯(Cl)的氣體。在本發明一些實施例中，進行乾蝕刻製程之後，可接續進行一濕式清潔製程(wet cleaning operation)和一烘烤製程(baking operation)。
如第7圖所示，可分別藉由上述相鄰兩條金屬導線20和22或相鄰兩條金屬導線22和24定義第二凹陷25A或25B的上方開口部分。可藉由上述相鄰兩條金屬導線的其中一條(金屬導線24或25)和第二蝕刻停止層40定義第二凹陷25C的上方開口部分。
如第8A圖所示，形成第二凹陷25A-25C之後，於第7圖的結構上方形成一第二層間介電層70。如第8A圖所示，分別於第二凹陷25A、25B、25C中形成空氣間隙75A、75B、75C。 如第8A圖所示，空氣間隙75A、75B、75C係分別部分設置於第二凹陷25A、25B、25C中。
可使用具有低階梯覆蓋條件(a low step coverage condition)的非順應性化學氣相沉積法(non-conformal CVD method)以形成空氣間隙。藉由使用非順應性化學氣相沉積法(non-conformal CVD)，在第二凹陷被第二層間介電層的絕緣材料完全填滿之前，會夾斷(pinch-off)上述第二層間介電層的上部(第二層間介電層的上部會連接在一起)，因而於第二凹陷中形成空氣間隙。
上述第二層間介電層70可包括氧化矽(silicon oxide)、氮氧化矽(SiON)、SiCN、SiOC、SiOCN或一低介電常數(low-k)材料的一層或多層。可使用例如磷(phosphorous)摻雜上述第二層間介電層70，以增強其空隙形成效應(void formation effects)。
在上述實施例中，上述第一層間介電層和金屬導線僅形成於下層(核心)結構(underlying(core)structures)上方。然而，上述第一層間介電層和金屬導線可形成於一層或多層上方層(upper layers)中。
第8B圖係顯示第8A圖的平面圖。第8B圖中僅顯示上述金屬導線、上述第二蝕刻停止層40和空氣間隙75A-75C。於上述電容敏感區A1中形成的空氣間隙75A具有沿Y方向的一長邊(longer-side)長度L3和沿X方向的一短邊(shorter-side)寬度W3。類似地，於非電容敏感區A2形成的空氣間隙75C具有沿Y方向的一長邊長度L4和沿X方向的一短邊寬度W4。在一平面 圖中，上述長度L3、L4和寬度W3、W4分別為沿各別方向上的長度最大值和寬度最大值。在本發明一些實施例中，空氣間隙75A的長邊長度L3和短邊寬度W3的比值R1大於空氣間隙75C的長邊長度L4和短邊寬度W4的比值R2。在本發明一些實施例中，比值R1大於5，且比值R2為0.5至2。在本發明其他實施例中，比值R1大於10。比值R1可小於50或小於100。
第8C圖係顯示電容敏感區A1和非電容敏感區A2不彼此相鄰之一實施例。相較於第8A圖所示之實施例，第8C圖所示之實施例並不具有金屬導線24和空氣間隙75B。
如第8A和8B圖所示，於非電容敏感區A2中形成一空氣間隙75C。如上所述，上述電容敏感區A1在相鄰金屬導線之間需要有空氣間隙以降低寄生電容(parasitic capacitance)。相較之下，非電容敏感區A2不一定需要空氣間隙。然而，於非電容敏感區A2中置放空氣間隙係顯示如下所述的效應。
第9圖係顯示一半導體裝置的一比較例。相較於第8A圖所示之實施例，第9圖示之實施例中的電容敏感區A1包括空氣間隙75A、75B，且同時非電容敏感區A2不包括空氣間隙。在前述形成第二凹陷的期間，來自濕式清潔製程(wet cleaning operation)的濕氣(moisture)會聚積於第二凹陷中，且這樣的濕氣會擴散至第一層間介電層10中。進一步來說，上述擴散的濕氣會聚積於上述第二蝕刻停止層40下方，特別是會在非電容敏感區A2中，如第9圖所示。雖然會進行烘烤製程(baking operation)，但上述第二蝕刻停止層40會防止濕氣從第一層間介電層10釋放出來。聚積的濕氣80會導致形成金屬導線25的金 屬成分(metal component)的金屬腐蝕(metal erosion)85。
相較之下，如第8A-8C圖所示，由於用於空氣間隙75C的第二凹陷25C係形成於非電容敏感區A2中。在濕式清潔製程之後，上述濕氣可在烘烤製程期間，藉由用於空氣間隙75C的第二凹陷25C從第一層間介電層10釋放出來，其可抑制金屬導線25的腐蝕。應注意的是，由於電容敏感區A1包括凹陷及/或空氣間隙，所以不會產生第9圖中顯示的問題。
在本發明一些實施例中，在非電容敏感區A2中，會形成開口47和第二凹陷25C，但不會形成空氣間隙。舉例來說，當開口47的尺寸大於一關鍵尺寸(critical size)(例如為1.75×Smin)時，第二層間介電層70會完全填滿第二凹陷25C且沒有空氣間隙會形成。然而，在這種情況中，可得到前述的效應(釋放濕氣)。
第10圖係顯示依據本發明一實施例之具有空氣間隙的一半導體裝置的示例性佈局。
第10圖的佈局設計包括電容敏感區A1、非電容敏感區)A2，一第一虛設區(first dummy region)D1和一第二虛設區(second dummy region)D2。
如上所述，上述電容敏感區A1包括其間以間隙S1配置的金屬導線圖案200和第一類型空氣間隙圖案AG1，其相應於第8A-8C圖的空氣間隙75A和75B。上述非電容敏感區A2包括其間以間隙S2配置的金屬導線圖案和第二類型空氣間隙圖案AG2，其相應於第8A-8C圖的空氣間隙75C。上述第一虛設區D1包括虛設金屬導線圖案202，並且也可包括金屬導線圖案 200。上述第二虛設區D2包括虛設金屬導線圖案202但沒有金屬導線圖案。上述第二類型空氣間隙圖案AG2配置於第一虛設區D1和第二虛設區D2中。
類似於非電容敏感區A2，第一虛設區D1和第二虛設區D2中金屬導線(金屬導線和虛設金屬導線)之間的寄生電容不會影響電路性能，且因此第一虛設區D1和第二虛設區D2中不需要空氣間隙以降低上述寄生電容。然而，藉由在第一虛設區D1和第二虛設區D2中放置空氣間隙，也可得到前述效應(例如，防止金屬腐蝕)。
如第10圖所示，電容敏感區A1中的金屬導線圖案和第一類型空氣間隙圖案AG1以Y方向延伸。第一類型空氣間隙圖案AG1係置放於金屬導線圖案之間。當然，在上述半導體裝置中，會有以X方向延伸的其他金屬導線圖案和第一類型空氣間隙圖案。
在本發明一實施例中，上述第二類型空氣間隙圖案AG2為矩形(square shape)。如第10圖所示，上述第二類型空氣間隙圖案AG2可配置使其與至少一個金屬導線圖案或至少一個虛設金屬圖案略為重疊。在第二虛設區D2中，第二類型空氣間隙圖案AG2可配置使其與兩條相鄰虛設金屬圖案略為重疊。
在電容敏感區A1中，沿Y方向之第一空氣間隙圖案的長度L6係大於長度L5的70%，其中長度L5為相鄰兩條金屬導線圖案沿X方向看去的一重疊長度。如第10圖所示，在重疊區域204中的第一空氣間隙圖案AG1為一條連續圖案，且重疊區 域204的長度定義為長度L5。在非電容敏感區A2中，沿Y方向之第二空氣間隙圖案AG2的長度L8小於長度L7的20%，其中長度L7為相鄰兩條金屬導線圖案沿X方向看去的一重疊長度。如第10圖所示，在本發明一些實施例中，兩個或多個第二空氣間隙圖案AG2設置於重疊區域206中，重疊區域206的長度定義為長度L7。
應注意的是，如第11圖所示，在X方向上的第一空氣間隙圖案AG1可合併(merge)為一個空氣間隙圖案。進一步來說，如上所述，形成於半導體裝置中的空氣間隙具有實質上相同的維度關係(dimensional relationship)。也就是說，在電容敏感區A1中，沿長邊方向的空氣間隙(例如第一空氣間隙圖案AG1)的長度係大於相鄰兩條金屬導線圖案沿X方向看去的重疊長度(沿長邊方向)的70%。在非電容敏感區A2中，沿長邊方向的空氣間隙(例如第二空氣間隙圖案AG2)的長度係小於相鄰兩條金屬導線圖案沿X方向看去的重疊長度(沿長邊方向)的20%，且兩個或多個空氣間隙設置於重疊區域中。
第11圖係顯示依據本發明一實施例之置放空氣間隙圖案的一示例性佈局。第12圖顯示依據本發明一實施例之置放空氣間隙圖案的一示例性製程流程圖。係使用一電腦，利用一電腦輔助設計工具(computer-aided-design(CAD)tool)或一電子設計自動化工具(electronic design automation(EDA)tool)進行第12圖顯示的製程流程。這種電腦包括例如硬碟(hard disk)的一非暫時性記憶體(non-transitory memory)來儲存一CAD程序(CAD program)，且上述電腦利用進行第12圖的製程來執行 上述CAD程序。
在步驟S1010中，在配置金屬導線圖案、下方介層孔圖案V1(將上述金屬導線連接至下方的層結構)和上方介層孔圖案V2(將上述金屬導線連接至上方的層結構)之後，置放第一類型空氣間隙圖案(步驟S1010：產生第一空氣間隙圖案AG1)。為了尋找置放第一類型空氣間隙圖案的位置(意即，上述電容敏感區)，上述CAD電腦以上述搜尋間隙(search space)，例如間隙S1，來搜尋金屬導線圖案。之後，置放具有適當形狀的第一類型空氣間隙圖案(例如第一空氣間隙圖案AG1)。
在步驟S1020中，上述CAD電腦檢查局部空氣間隙密度(local air gap density)(步驟S1020：檢查局部空氣間隙密度)。在此步驟中，CAD電腦從複數個介層孔(上方介層孔或下方介層孔)定位一個介層孔，且確定與上述介層孔相距一距離R1內的一搜尋區域(search area)(例如第11圖的搜尋區域208)中是否包括任何第一空氣間隙圖案(例如第11圖的第一空氣間隙圖案AG1)。在本發明一些實施例中，上述距離R1係設定為0.5μm至2μm。在本發明一實施例中，上述距離R1係設定為1μm。
如果上述CAD電腦在搜尋區域中沒有找到第一空氣間隙圖案(低密度)，CAD電腦會置放至少一條第二空氣間隙圖案(例如第11圖的第二空氣間隙圖案AG2)以部分重疊位於搜尋區域的導線圖案上述搜尋區域(步驟S1030：增加第二空氣間隙圖案AG2)。在本發明一些實施例中，可置放至少兩條第二空氣間隙圖案。之後，上述CAD電腦定位下一個介層孔，再確認第二空氣間隙圖案AG2分佈，且進行步驟S1020和步驟S1030。 檢查所有的介層孔之後(密度平衡)，可進行額外調整步驟(步驟S1040：調整空氣間隙圖案製程)。之後，上述CAD電腦會以一二進位格式(binary format)輸出一光罩設計資訊(步驟S1050：輸出光罩設計資訊)。上述光罩設計資訊包括做為上述第一空氣間隙圖案和上述第二空氣間隙圖案的資訊。上述二進位格式(binary format)可為GDSII標準格式(GDSII standard format)。
相較於習知技術，說明書的不同實施例或範例係提供以下多個優點。舉例來說，在本發明實施例中，藉由於非電容敏感區(和虛設區)中置放空氣間隙，可以從一濕式清潔製程釋放在第一層間介電層中的水分污染(moisture contamination)，因而可以抑制金屬導線腐蝕。因此，可以提高半導體裝置的可靠度。
可以理解的是，說明書討論的優點並非為所有的優點。對於所有的實施例或範例而言並非需要特殊優點，其他實施例或範例可提供不同的優點。
依據本揭露的一個方面，本發明一些實施例提供一種半導體裝置的製造方法，於一基板上方形成一第一層間介電層。於上述第一層間介電層中形成第一凹陷。於上述多個第一凹陷中形成金屬導線。於上述多個金屬導線和上述第一層間介電層上方形成一遮罩層。藉由圖案化上述遮罩層形成一第一開口和一第二開口。藉由蝕刻上述第一層間介電層形成對應於上述第一開口的一第一槽和對應於上述第二開口的一第二槽。形成一第二層間介電層，以便於上述第一槽中形成一第一空氣間隙，且於上述第二槽中形成一第二空氣間隙。上述多個 金屬導線之間以一第一間隙或一第二間隙配置，上述第二間隙的長度大於上述第一間隙的長度。沒有兩條相鄰的上述多個金屬導線的一間隙配置為小於上述第一間隙。於一第一區域中形成的上述第一空氣間隙係夾設於以上述第一間隙配置的兩條相鄰的上述多個金屬導線之間。於一第二區域中形成的上述第二空氣間隙係夾設於以上述第二間隙配置的兩條相鄰的上述多個金屬導線之間。
如本發明一實施例所述之用於半導體製造的裝置，其中在一平面圖中，上述第一空氣間隙具有沿一第一方向的一長邊長度和沿一第二方向的一短邊寬度，上述第二方向垂直於上述第一方向，在一平面圖中，上述第二空氣間隙具有沿一第一方向的一第一邊長度和沿一第二方向的一第二邊長度，以及上述第一空氣間隙的上述長邊長度和上述短邊寬度的一比值大於上述第二空氣間隙的上述第一邊長度和上述第二邊長度的一比值。
如本發明一實施例所述之用於半導體製造的裝置，其中上述第一空氣間隙的上述長邊長度和上述短邊寬度的上述比值大於5，以及上述第二空氣間隙的上述第一邊長度和上述第二邊長度的上述比值為0.5-2。
依據本揭露的另一個方面，本發明一些實施例提供一種半導體裝置，包括設置於一基板上方的一第一層間介電層，金屬導線，設置於上述第一層間介電層和上述金屬導線上方的一第二層間介電層，一第一空氣間隙和一第二空氣間隙。上述多個金屬導線內嵌於上述第一層間介電層中，上述多個金 屬導線之間以一第一間隙或一第二間隙配置，上述第二間隙的長度大於上述第一間隙的長度。上述第一空氣間隙，利用上述第二層間介電層形成，上述第一空氣間隙形成於一第一區域中，且夾設於以上述第一間隙配置的相鄰兩條金屬導線之間。上述第二空氣間隙，利用上述第二層間介電層形成，上述第二空氣間隙形成於一第二區域中，且夾設於以大於上述第一間隙的一間隙配置的兩條相鄰的上述多個金屬導線之間。沒有兩條相鄰的上述多個金屬導線以小於上述第一間隙的一間隙配置。
如本發明一實施例所述之半導體裝置，其中位於上述第二區域中的兩條相鄰的上述些金屬導線的至少一條為一虛設金屬導線。
如本發明一實施例所述之半導體裝置，其中述第一空氣間隙的上述長邊長度和上述短邊寬度的上述比值大於5，以及上述第二空氣間隙的上述第一邊長度和上述第二邊長度的上述比值為0.5-2。
依據本揭露的又一個方面，本發明一些實施例提供一種使用電腦設計半導體裝置佈局的方法，包括於第一導線圖案上方配置第一空氣間隙圖案。從複數個介層孔定位一個介層孔，上述多個介層孔的每一個重疊上述多個第一導線圖案的至少一條。在與上述一個介層孔相距的一搜尋距離內的一搜尋區域中在決定是否有包括任何第一空氣間隙圖案。如果在上述搜尋區域中沒有包括任何第一空氣間隙圖案，配置至少一條第二空氣間隙圖案以部分重疊於位於上述搜尋區域中的上述多個第一導線圖案的一條。以一二進位格式輸出做為上述多個第 一空氣間隙圖案和上述多個第二空氣間隙圖案的光罩設計資訊。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (14)

  1. 一種半導體裝置的製造方法，包括下列步驟：於一基板上方形成一第一層間介電層；於該第一層間介電層中形成第一凹陷；於該些第一凹陷中形成金屬導線；於該些金屬導線和該第一層間介電層上方形成一遮罩層；藉由圖案化該遮罩層形成一第一開口和一第二開口；藉由蝕刻該第一層間介電層形成對應於該第一開口的一第一槽和對應於該第二開口的一第二槽；以及形成一第二層間介電層，以便於該第一槽中形成一第一空氣間隙，且於該第二槽中形成一第二空氣間隙，其中：該些金屬導線之間以一第一間隙或一第二間隙配置，該第二間隙的長度大於該第一間隙的長度；沒有兩條相鄰的該些金屬導線的一間隙配置為小於該第一間隙；於一第一區域中形成的該第一空氣間隙係夾設於以該第一間隙配置的兩條相鄰的該些金屬導線之間；以及於一第二區域中形成的該第二空氣間隙係夾設於以該第二間隙配置的兩條相鄰的該些金屬導線之間，其中該些金屬導線以一第一方向延伸，且該第一空氣間隙沿該第一方向的一長度大於該第二空氣間隙沿該第一方向的一長度。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中：在一平面圖中，該第一開口重疊至少兩條的該些金屬導線；以及在該平面圖中，該第二開口僅重疊該些金屬導線的一條。
  3. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中該第二區域的兩條相鄰的該些金屬導線的至少一條為一虛設金屬導線，或其中在一平面圖中，該第一開口重疊至少該些金屬導線的至少兩條，以及在該平面圖中，該第二開口重疊該虛設金屬導線。
  4. 如申請專利範圍第3項所述之半導體裝置的製造方法，其中在該平面圖中，該第一開口重疊多於兩條的該些金屬導線。
  5. 如申請專利範圍第3項所述之半導體裝置的製造方法，其中在該平面圖中，該第二開口重疊該虛設金屬導線和一相鄰虛設金屬導線。
  6. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中：該第一開口沿該第一方向的一長度大於該第二開口沿該第一方向的一長度。
  7. 一種半導體裝置，包括：一第一層間介電層，設置於一基板上方；金屬導線，內嵌於該第一層間介電層中，該些金屬導線之間以一第一間隙或一第二間隙配置，該第二間隙的長度大於該第一間隙的長度；一第二層間介電層，設置於該第一層間介電層和該些金屬導線上方；一第一空氣間隙，利用該第二層間介電層形成，該第一空氣間隙形成於一第一區域中，且夾設於以該第一間隙配置的相鄰兩條金屬導線之間；以及一第二空氣間隙，利用該第二層間介電層形成，該第二空氣間隙形成於一第二區域中，且夾設於以大於該第一間隙的一間隙配置的兩條相鄰的該些金屬導線之間；其中沒有兩條相鄰的該些金屬導線以小於該第一間隙的一間隙配置，其中該些金屬導線以一第一方向延伸，且該第一空氣間隙沿該第一方向的一長度大於該第二空氣間隙沿該第一方向的一長度。
  8. 如申請專利範圍第7項所述之半導體裝置，更包括：一第三空氣間隙，利用該第二層間介電層形成，該第三空氣間隙形成於一第三區域中，且夾設於以該第一間隙配置的兩條相鄰的該些金屬導線之間；其中位於該第二區域中的兩條相鄰的該些金屬導線的其中之一條為位於該第三區域中的兩條相鄰的該些金屬導線的其中之一條。
  9. 如申請專利範圍第7或8項所述之半導體裝置，其中：在一平面圖中，該第一空氣間隙具有沿該第一方向的一長邊長度和沿一第二方向的一短邊寬度，該第二方向垂直於該第一方向；在該平面圖中，該第二空氣間隙具有沿該第一方向的一第一邊長度和沿該第二方向的一第二邊長度；以及該第一空氣間隙的該長邊長度和該短邊寬度的一比值大於該第二空氣間隙的該第一邊長度和該第二邊長度的一比值。
  10. 如申請專利範圍第7或8項所述之半導體裝置，更包括一第三絕緣層，部分設置於該些金屬導線和該第二層間介電層之間。
  11. 如申請專利範圍第10項所述之半導體裝置，其中：該第一空氣間隙，至少部分設置於一第一凹陷中，該第一凹陷利用該第一層間介電層形成；該第二空氣間隙，至少部分設置於一第二凹陷中，該第二凹陷利用該第一層間介電層形成；利用兩條相鄰的該些金屬導線定義該第一凹陷的一上方開口部分；以及利用兩條相鄰的該些金屬導線的其中一條和該第三絕緣層定義該第二凹陷的一上方開口部分。
  12. 如申請專利範圍第10項所述之半導體裝置，其中：該第二空氣間隙，至少部分設置於一第二凹陷中，該第二凹陷利用該第一層間介電層形成；以及利用該第三絕緣層定義該第二凹陷的一上方開口部分。
  13. 如申請專利範圍第10項所述之半導體裝置，更包括一介層孔，連接至該些金屬導線的其中一條；其中在一平面圖中，至少兩個該第二空氣間隙設置於一區域中，且該區域位於與該介層孔相距的一距離內，且該第一空氣間隙未設置於該區域中。
  14. 一種使用電腦設計半導體裝置佈局的方法，包括下列步驟：於第一導線圖案上方配置第一空氣間隙圖案；從複數個介層孔定位一個介層孔，該些介層孔的每一個重疊該些第一導線圖案的至少一條；在與該一個介層孔相距的一搜尋距離內的一搜尋區域中在決定是否有包括任何第一空氣間隙圖案；如果在該搜尋區域中沒有包括任何第一空氣間隙圖案，配置至少一條第二空氣間隙圖案以部分重疊於位於該搜尋區域中的該些第一導線圖案的一條；以及以一二進位格式輸出做為該些第一空氣間隙圖案和該些第二空氣間隙圖案的光罩設計資訊。
TW105136372A 2015-12-30 2016-11-09 半導體裝置及其製造方法和使用電腦設計其佈局的方法 TWI637441B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562273382P 2015-12-30 2015-12-30
US62/273,382 2015-12-30
US15/178,115 2016-06-09
US15/178,115 US9881870B2 (en) 2015-12-30 2016-06-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201735166A TW201735166A (zh) 2017-10-01
TWI637441B true TWI637441B (zh) 2018-10-01

Family

ID=59226684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136372A TWI637441B (zh) 2015-12-30 2016-11-09 半導體裝置及其製造方法和使用電腦設計其佈局的方法

Country Status (4)

Country Link
US (4) US9881870B2 (zh)
KR (1) KR101925683B1 (zh)
CN (1) CN106952869B (zh)
TW (1) TWI637441B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776108B (zh) * 2019-01-14 2022-09-01 美商格芯（美國）集成電路科技有限公司 半導體結構及其形成方法
US11860531B2 (en) 2020-02-14 2024-01-02 Synopsys, Inc. Skeleton representation of layouts for the development of lithographic masks
TWI836186B (zh) * 2020-02-14 2024-03-21 美商賽諾西斯公司 使用佈局的骨架表示開發微影遮罩之方法、系統、及非暫時性電腦可讀媒體

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186454B2 (en) * 2017-06-15 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having etch stop layer and method of forming the same
CN110858562B (zh) * 2018-08-23 2023-07-11 联华电子股份有限公司 半导体元件制造方法及其制得的半导体元件
KR102661963B1 (ko) * 2018-09-28 2024-04-30 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
US20200194301A1 (en) * 2018-12-12 2020-06-18 United Microelectronics Corp. Metal interconnection and forming method thereof
US11322395B2 (en) * 2019-12-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric capping structure overlying a conductive structure to increase stability
CN117393536A (zh) * 2020-04-27 2024-01-12 联华电子股份有限公司 半导体元件及其制造方法
US12112981B2 (en) * 2020-04-27 2024-10-08 United Microelectronics Corp. Semiconductor device and method for fabricating semiconductor device
US11362030B2 (en) * 2020-05-29 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer structure enclosing conductive wire sidewalls to increase reliability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416909A (en) * 2002-11-15 2004-09-01 Sharp Kk Semiconductor device and fabrication process thereof
US20150187699A1 (en) * 2013-12-30 2015-07-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5494853A (en) * 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JP3159108B2 (ja) * 1997-03-27 2001-04-23 ヤマハ株式会社 半導体装置とその製造方法
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US6268261B1 (en) * 1998-11-03 2001-07-31 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines and process for manufacture
US6388336B1 (en) * 1999-09-15 2002-05-14 Texas Instruments Incorporated Multichip semiconductor assembly
JP3539337B2 (ja) * 2000-03-17 2004-07-07 セイコーエプソン株式会社 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP3575448B2 (ja) * 2001-08-23 2004-10-13 セイコーエプソン株式会社 半導体装置
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP2003243443A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
US6660661B1 (en) * 2002-06-26 2003-12-09 Cypress Semiconductor Corporation Integrated circuit with improved RC delay
US7196423B2 (en) * 2004-03-26 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric barrier and fabrication method thereof
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
JP4964780B2 (ja) * 2004-11-12 2012-07-04 スタッツ・チップパック・インコーポレイテッド ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US7531444B2 (en) * 2005-02-11 2009-05-12 International Business Machines Corporation Method to create air gaps using non-plasma processes to damage ILD materials
US20080286959A1 (en) * 2007-05-14 2008-11-20 Texas Instruments Incorporated Downhill Wire Bonding for QFN L - Lead
US20080026541A1 (en) * 2006-07-26 2008-01-31 International Business Machines Corporation Air-gap interconnect structures with selective cap
US7803713B2 (en) * 2006-09-21 2010-09-28 Taiwan Semiconductor Manufacturing Co. Ltd. Method for fabricating air gap for semiconductor device
US8912657B2 (en) * 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
KR100829603B1 (ko) * 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
US7662722B2 (en) * 2007-01-24 2010-02-16 International Business Machines Corporation Air gap under on-chip passive device
US20080265377A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
US7754601B2 (en) * 2008-06-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
US8227336B2 (en) * 2009-01-20 2012-07-24 International Business Machines Corporation Structure with self aligned resist layer on an interconnect surface and method of making same
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
JP2010267933A (ja) * 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
JP2012138476A (ja) * 2010-12-27 2012-07-19 Renesas Electronics Corp 半導体装置の製造方法
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8962467B2 (en) * 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
US8643159B2 (en) * 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
JP5932604B2 (ja) * 2012-10-24 2016-06-08 株式会社東芝 半導体装置及びその製造方法
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
US20140374467A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Capillary bonding tool and method of forming wire bonds
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
US20150187729A1 (en) * 2014-01-02 2015-07-02 Texas Instruments Incorporated Wire Stitch Bond Having Strengthened Heel
KR102247918B1 (ko) 2014-04-07 2021-05-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102229206B1 (ko) * 2014-04-07 2021-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9343294B2 (en) * 2014-04-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having air gap and method of forming the same
US9502293B2 (en) * 2014-11-18 2016-11-22 Globalfoundries Inc. Self-aligned via process flow
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
KR102403741B1 (ko) * 2015-06-16 2022-05-30 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416909A (en) * 2002-11-15 2004-09-01 Sharp Kk Semiconductor device and fabrication process thereof
US20150187699A1 (en) * 2013-12-30 2015-07-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776108B (zh) * 2019-01-14 2022-09-01 美商格芯（美國）集成電路科技有限公司 半導體結構及其形成方法
TWI827162B (zh) * 2019-01-14 2023-12-21 美商格芯（美國）集成電路科技有限公司 半導體結構及其形成方法
US11860531B2 (en) 2020-02-14 2024-01-02 Synopsys, Inc. Skeleton representation of layouts for the development of lithographic masks
TWI836186B (zh) * 2020-02-14 2024-03-21 美商賽諾西斯公司 使用佈局的骨架表示開發微影遮罩之方法、系統、及非暫時性電腦可讀媒體

Also Published As

Publication number Publication date
US9881870B2 (en) 2018-01-30
TW201735166A (zh) 2017-10-01
US11676895B2 (en) 2023-06-13
US20190348362A1 (en) 2019-11-14
KR20170080442A (ko) 2017-07-10
KR101925683B1 (ko) 2018-12-05
CN106952869B (zh) 2020-02-04
US20210358841A1 (en) 2021-11-18
US10361156B2 (en) 2019-07-23
US11081445B2 (en) 2021-08-03
US20170194243A1 (en) 2017-07-06
CN106952869A (zh) 2017-07-14
US20180122738A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
TWI637441B (zh) 半導體裝置及其製造方法和使用電腦設計其佈局的方法
US10269632B2 (en) Semiconductor device and method
TWI579998B (zh) 半導體裝置與其形成方法
US8432040B2 (en) Interconnection structure design for low RC delay and leakage
US20230154760A1 (en) Reduction of Line Wiggling
US9607882B2 (en) Semiconductor device and manufacturing method thereof
JP2007142421A (ja) 半導体素子及びこの製造方法
TW201626461A (zh) 自對準通孔流程
US10923423B2 (en) Interconnect structure for semiconductor devices
TWI707401B (zh) 基本原則區域中完全對準介層窗
US12125790B2 (en) Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via
JP5424551B2 (ja) 半導体装置
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
CN113764376A (zh) 半导体结构及其形成方法
KR20090070442A (ko) 반도체 소자의 제조 방법