JP2012138476A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012138476A
JP2012138476A JP2010290036A JP2010290036A JP2012138476A JP 2012138476 A JP2012138476 A JP 2012138476A JP 2010290036 A JP2010290036 A JP 2010290036A JP 2010290036 A JP2010290036 A JP 2010290036A JP 2012138476 A JP2012138476 A JP 2012138476A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
ball
bonding
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010290036A
Other languages
English (en)
Inventor
Masahiko Sekihara
真彦 関原
Takanori Okita
孝典 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010290036A priority Critical patent/JP2012138476A/ja
Priority to US13/335,094 priority patent/US8569163B2/en
Publication of JP2012138476A publication Critical patent/JP2012138476A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の電極パッド間での電気的ショートの危険を低減して半導体装置の品質の向上を図る。
【解決手段】ワイヤボンディングのボールボンディングにおいて、超音波の印加方向（超音波振動方向）１２に沿って配列された半導体チップ４の電極パッド４ｃに対して、超音波の印加方向１２と交差する方向１３に銅ワイヤ５の先端のボール５ａと電極パッド４ｃとを擦り合わせながら接続することで、電極パッド４ｃ上でのＡＬ排斥４ｄの形成量を抑制してＡＬ排斥４ｄを小さくすることができ、その結果、前記ボールボンディングによって組み立てられた半導体装置の品質の向上を図れる。
【選択図】図１０

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の品質の向上化に適用して有効な技術に関する。
銅ワイヤを用いたワイヤボンディングにおいて、銅ワイヤの先端にボールを形成する際に、還元性ガス雰囲気で形成するとともに、前記還元性ガス雰囲気が所定温度範囲になるように加熱制御することで良好なボンダビリティーを実現する技術が、例えば、特開平１−２０５５３８号公報（特許文献１）に記載されている。
特開平１−２０５５３８号公報
半導体チップの電極パッドとリードフレームのインナリードとを金属製のワイヤ（導電性ワイヤ）によって電気的に接続するワイヤボンディングにおいて、そのワイヤの材料としては、主に金が用いられている。しかしながら、近年の金の価格高騰により、金に代わる材料が求められており、金より低価格なワイヤの材料として、銅が知られている。
ワイヤボンディングにおける銅線の適用については、コストの低減化だけでなく、金線より電気伝導率が高く電気特性面でも優れていることが理由である。
本発明者が銅ワイヤ（銅線）を用いたワイヤボンディングについて検討を行ったところ以下のような現象が起こることを見出した。
すなわち、銅ワイヤを用いたワイヤボンディング（ボールボンディング）では、超音波を印加して半導体チップのＡＬ（アルミニウム）製の電極パッド（以降、単にＡＬパッドともいう）に銅ワイヤをボンディングする際に、銅が金と比較してその硬度が高い（硬い）ため、超音波の印加方向へのＡＬの排斥（押し出し）が大きくなるという現象が起こる。
このＡＬ排斥は、超音波の印加方向（超音波振動方向）に沿った方向に発生する。
ここで、図２２は比較例のワイヤボンディングで用いられるワイヤボンダの主要部の構造とＡＬ排斥の形成状態を示す部分斜視図及び平面図、図２３は比較例のワイヤボンディングにおける超音波の印加時間に対するＡＬ排斥の形成状態を示す部分断面図及び平面図である。
図２２に示すように、ボールボンディング用のワイヤボンダ２０のボンディングヘッド６ｂには、超音波を発振する超音波ホーン６ｄと、超音波ホーン６ｄの先端に取り付けられ、かつ銅ワイヤ５を案内するキャピラリ６ｅとが設けられており、超音波ホーン６ｄを超音波振動方向（超音波の印加方向）１２に振動させることで、キャピラリ６ｅを介して銅ワイヤ５に超音波を印加してワイヤボンディングを行う。
その際、半導体チップ４の主面４ａに形成された複数の電極パッド４ｃのうち、超音波振動方向１２に沿って配列された電極パッド４ｃにおいては、超音波振動方向１２に沿った方向にＡＬ排斥４ｄが押し出されてボール５ａの両側にはみ出して形成される。つまり、電極パッド４ｃの主成分はＡＬであり、そのＡＬが硬い銅ワイヤ５によって擦られてボール５ａの両側に押し出される。
したがって、狭パッドピッチ製品などのように隣り合ったパッド間距離が短い半導体チップ４の場合には、Ａ部に示すように隣り合ったパッド間でＡＬ排斥４ｄが接触して電気的ショートが引き起こされることが課題である。
なお、ＡＬ排斥４ｄの成長については、図２３の時系列Ａ〜Ｄに示すように、銅ワイヤ５の電極パッド４ｃへの接触直後Ａではまだ形成されていないが、超音波印加初期Ｂの段階で超音波振動方向１２に沿った方向に形成され始める。その後、超音波印加中期Ｃに銅ワイヤ５のボール５ａが潰れ広がるのといっしょにＡＬ排斥４ｄも成長していき、最終的に超音波印加終期Ｄの段階でボール５ａがさらに潰れ広がるのといっしょにＡＬ排斥４ｄもさらに大きく成長する。
以上のように、複数の電極パッド４ｃのうち、超音波振動方向（超音波の印加方向）１２に沿って配列された電極パッド４ｃにおいては、電気的ショートが発生する危険があり、狭パッドピッチ製品等に対して大きな課題となる。
また、ＡＬ排斥４ｄの形成を抑えるために超音波を弱くすることも考えられるが、印加する超音波を弱くするとワイヤボンディングの接合性が低下してボンディングができなくなる。
さらに、ＡＬ排斥４ｄが大きくなると、隣接パッドとの電気的ショートによるプロセスマージンの低下という問題も発生し、半導体装置の品質や信頼性等が低下することが問題となる。特に、隣接パッド間のピッチが狭い狭パッドピッチ製品へのＣｕ（銅）ワイヤの適用においては大きな課題となる。
なお、前記特許文献１（特開平１−２０５５３８号公報）には、銅ワイヤを用いたワイヤボンディングにおいて、還元性ガス雰囲気中でボールを形成する技術が記載されているが、ワイヤ接合時に形成されるＡＬ排斥についての記載はなく、銅ワイヤの硬度が高いため、電極パッド上でのＡＬ排斥の形成量を抑制することは困難であると推察できる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の品質の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、ボンディングツールであるキャピラリに通した導電性ワイヤの先端にボールを形成して前記ボールを半導体チップの電極パッドにワイヤボンディングするものであり、（ａ）主面に複数の電極パッドが形成された前記半導体チップを準備する工程と、（ｂ）前記導電性ワイヤの先端の前記ボールを、超音波を印加して前記半導体チップの前記電極パッドに電気的に接続する工程と、を有し、前記導電性ワイヤは、銅を主成分とし、前記電極パッドはアルミニウムを主成分とし、前記（ｂ）工程において、前記複数の電極パッドのうち、前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドに対して前記ワイヤボンディングを行う際に、前記超音波の印加方向と交差する方向に前記ボールと前記電極パッドとを擦り合わせながら接続するものである。
また、代表的な他の実施の形態による半導体装置の製造方法は、ボンディングツールであるキャピラリに通した導電性ワイヤの先端にボールを形成して前記ボールを半導体チップの電極パッドにワイヤボンディングするものであり、（ａ）前記半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のリードとを有する複数のデバイス領域がマトリクス配置で設けられた多連のリードフレームを準備する工程と、（ｂ）主面に複数の電極パッドが形成された前記半導体チップを前記リードフレームの前記チップ搭載部に搭載する工程と、（ｃ）前記導電性ワイヤの先端の前記ボールを、超音波を印加して前記キャピラリの案内によって前記半導体チップの前記電極パッドに電気的に接続する工程と、（ｄ）前記導電性ワイヤ及び前記半導体チップを封止用樹脂によって封止する工程と、（ｅ）前記封止用樹脂によって形成された封止体から突出する前記複数のリードを前記リードフレームから切断・分離する工程と、を有し、前記導電性ワイヤは、銅を主成分とし、前記電極パッドはアルミニウムを主成分とし、前記（ｃ）工程において、前記複数の電極パッドのうち、前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドに対して前記ワイヤボンディングを行う際に、前記超音波の印加方向と交差する方向に前記ボールと前記電極パッドとを擦り合わせながら接続するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の電極パッド間での電気的ショートの危険を低減して半導体装置の品質の向上を図ることができる。
また、半導体装置の信頼性の向上を図ることができる。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図１に示す半導体装置の組み立て手順の一例を示す製造フロー図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図である。 図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造とワイヤボンディング方法の一例を示す部分斜視図である。 図７に示すワイヤボンダを用いたボールボンディングの手順の一例を示すフロー図である。 本発明の実施の形態のワイヤボンディングにおける時間に対するボンディングヘッドの動作と超音波印加の一例を示すタイミングチャートである。 図９に示すワイヤボンディングにおける超音波の印加時間に対するＡＬ排斥の形成状態の一例を示す部分断面図及び平面図である。 図９に示すワイヤボンディングによる狭パッドピッチ品のＡＬ排斥の形成状態の一例を示す平面図である。 非狭パッドピッチ品に対して一般的なボールボンディングを行った際のＡＬ排斥の形成状態を示す平面図と部分断面図である。 図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。 本発明の第１変形例のワイヤボンディングにおける時間に対するボンディングヘッドの動作と超音波印加を示すタイミングチャートである。 本発明の第２変形例のパッド形状を示す平面図である。 本発明の第３変形例における導電性ワイヤの構造を示す断面図である。 図１７に示す導電性ワイヤを用いたボールボンディングにおけるボール形成前の状態を示す部分断面図である。 図１７に示す導電性ワイヤを用いたボールボンディングにおけるボール形成後の状態を示す部分断面図である。 本発明の第４変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図である。 図２０に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。 比較例のワイヤボンディングで用いられるワイヤボンダの主要部の構造とＡＬ排斥の形成状態を示す部分斜視図及び平面図である。 比較例のワイヤボンディングにおける超音波の印加時間に対するＡＬ排斥の形成状態を示す部分断面図及び平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。
本実施の形態の半導体装置は、リードフレームを用いて組み立てられる多ピンで、かつ樹脂封止型の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、図１に示すような多ピンのＱＦＰ（Quad Flat Package)１を取り上げて説明する。
図１、図２に示すＱＦＰ１の構成について説明すると、半導体集積回路が形成された半導体チップ４と、半導体チップ４の周囲に放射状に配置された複数のインナリード（リード）２ａと、インナリード２ａと一体に形成された複数のアウタリード２ｂと、半導体チップ４の主面４ａに形成された表面電極である電極パッド４ｃとこれに対応するインナリード２ａとを電気的に接続する銅ワイヤ（導電性ワイヤ）５とを有している。
さらに、ＱＦＰ１は、銀ペースト等のダイボンディング材を介して半導体チップ４が固定されたチップ搭載部であるタブ（ダイパッドともいう）２ｃと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ４とタブ２ｃと複数の銅ワイヤ５と複数のインナリード２ａを封止する封止体３とを有している。ＱＦＰ１であるため、複数のインナリード２ａそれぞれと一体に形成された複数のアウタリード２ｂは、封止体３の４辺それぞれから外部に向かって突出しており、各アウタリード２ｂは、ガルウィング状に曲げ成形されている。
ここで、ＱＦＰ１に搭載された半導体チップ４は、その主面４ａに形成された複数の電極パッド４ｃが、狭パッドピッチで設けられており、これにより、多ピン化が図られている。つまり、半導体チップ４の主面４ａには、その周縁部に複数の電極パッド４ｃが略四角形に並んで配列されている。複数の電極パッド４ｃそれぞれは、アルミニウム（ＡＬ）を主成分とした表面電極である。
また、半導体チップ４の複数の電極パッド４ｃとそれぞれに対応する複数のインナリード２ａとをそれぞれ電気的に接続する複数の銅ワイヤ５は、銅を主成分とする銅線である。すなわち、本実施の形態のＱＦＰ１は、導電性ワイヤとして銅線（銅ワイヤ５）を採用しており、低コスト化が図られている。なお、銅ワイヤ５に含まれる銅は、例えば、９９．９９％銅、もしくは９９．９９９％銅等の純銅である。
また、半導体チップ４は、各リードに対してワイヤ接続されているため、その主面４ａを上方に向けてフェイスアップ実装でタブ２ｃ上に搭載されている。つまり、半導体チップ４の裏面４ｂとタブ２ｃとがダイボンディング材を介して接合されている。
また、インナリード２ａ、アウタリード２ｂ及びタブ２ｃは、例えば、銅合金等の薄板状の部材によって形成され、さらに、封止体３は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。
次に、本実施の形態の半導体装置（ＱＦＰ１）の製造方法を、図３に示すフロー図に沿って説明する。
図３は図１に示す半導体装置の組み立て手順の一例を示す製造フロー図、図４は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図５は図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図、図６は図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。
また、図７は図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造とワイヤボンディング方法の一例を示す部分斜視図、図８は図７に示すワイヤボンダを用いたボールボンディングの手順の一例を示すフロー図、図９は本発明の実施の形態のワイヤボンディングにおける時間に対するボンディングヘッドの動作と超音波印加の一例を示すタイミングチャート、図１０は図９に示すワイヤボンディングにおける超音波の印加時間に対するＡＬ排斥の形成状態の一例を示す部分断面図及び平面図である。
また、図１１は図９に示すワイヤボンディングによる狭パッドピッチ品のＡＬ排斥の形成状態を示す平面図、図１２は非狭パッドピッチ品に対して一般的なボールボンディングを行った際のＡＬ排斥の形成状態を示す平面図と部分断面図、図１３は図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図、図１４は図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。
まず、図３のステップＳ１に示すリードフレーム準備を行う。ここでは、図４に示すリードフレームの一例であるマトリクスフレーム２を準備する。マトリクスフレーム２には、半導体チップ４が搭載されるデバイス領域２ｄが複数個並んで形成されているとともに、それぞれのデバイス領域２ｄに複数のインナリード（リード）２ａやアウタリード（リード）２ｂが設けられている。
本実施の形態で用いられる図４に示すマトリクスフレーム２は、１つのＱＦＰ１を形成するための領域であるデバイス領域２ｄが複数行×複数列（例えば、図４では２行×２列）に亘ってマトリクス配置で複数個形成された多連の薄板部材であり、各デバイス領域２ｄには、１つのタブ（ダイパッド）２ｃ、複数のインナリード２ａと複数のアウタリード２ｂ等が形成されている。
また、マトリクスフレーム２は、例えば、銅合金等によって形成された長方形の薄板材であり、タブ２ｃ、複数のインナリード２ａ及びアウタリード２ｂが一体に形成されている。図４に示すマトリクスフレーム２では、Ｘ方向が長方形の長手方向であり、Ｙ方向が長方形の幅方向である。
また、マトリクスフレーム２の幅方向の両端部の枠部２ｅには、処理の際の位置決め用の長孔２ｇやガイド用のスプロケットホール２ｆが複数個設けられている。
なお、図４に示すマトリクスフレーム２における１つのデバイス領域２ｄのインナリード２ａの本数は、図１に示すＱＦＰ１におけるアウタリード２ｂの本数と異なっているが、これはマトリクスフレーム２のリード部分の形状をわかり易く示すためのものであり、ＱＦＰ１を組み立てるために用いられるマトリクスフレーム２の１つのデバイス領域２ｄのインナリード２ａの本数は、ＱＦＰ１のアウタリード２ｂの本数と同じであることは言うまでもない。
その後、図３のステップＳ２に示すダイボンディングを行う。ここでは、マトリクスフレーム２の複数のデバイス領域２ｄのタブ（チップ搭載部）２ｃに、図５に示すようにダイボンディング材を介して半導体チップ４を搭載する。すなわち、半導体チップ４の裏面４ｂとタブ２ｃとを前記ダイボンディング材によって接合する。
なお、半導体チップ４の主面４ａには、図７に示すようにその周縁部に複数の電極パッド４ｃが並んで配置されている。
その後、図３のステップＳ３に示すワイヤボンディングを行う。すなわち、図６に示すように、半導体チップ４の主面４ａの電極パッド４ｃと、これに対応するインナリード２ａとを図７に示すボンディングツールであるキャピラリ６ｅの案内によって銅ワイヤ（導電性ワイヤ）５で電気的に接続する。なお、銅ワイヤ５は、銅を主成分とする銅線である。
ここで、ステップＳ３のワイヤボンディング工程で使用される図７に示すワイヤボンダ６について説明する。
ワイヤボンダ６は、その主要部に、ワイヤボンディングを行うボンディングヘッド６ｂを備えたＺ軸ヘッド６ｆと、Ｚ軸ヘッド６ｆをＸ方向に移動させるＸ軸ステージ６ａと、Ｚ軸ヘッド６ｆをＹ方向に移動させるＹ軸ステージ６ｃと、Ｘ軸ステージ６ａやＹ軸ステージ６ｃを駆動させるモータ６ｉとを備えている。
さらに、ボンディングヘッド６ｂには、ワイヤボンディング時に銅ワイヤ５を案内するキャピラリ６ｅと、キャピラリ６ｅを介して銅ワイヤ５に超音波を印加する超音波ホーン６ｄと、銅ワイヤ５をカットする際に銅ワイヤ５を挟む図８に示すクランパ６ｇ等が設けられている。
なお、超音波ホーン６ｄによる超音波の印加方向（超音波振動方向）１２は、超音波ホーン６ｄの延在方向に沿った方向であり、かつＸ方向に沿った方向でもある。
ここで、図８及び図９を用いて本実施の形態のＱＦＰ１の組み立てにおけるワイヤボンディングの手順について説明する。なお、本実施の形態で説明するワイヤボンディングは、ボールボンディングである。
まず、図８のステップＳ３−１に示すボール形成を行う。ここでは、キャピラリ６ｅによって案内された銅ワイヤ５の先端をトーチ６ｈでアーク放電してボール５ａを形成する。その際、銅ワイヤ５を用いているため、ボール５ａの酸化を防止するため、Ｎ2 ＋Ｈ2 ガス１４の雰囲気中でアーク放電を行う。
その後、ステップＳ３−２及びＳ３−３に示す１ｓｔボンド（チップ側）を行う。ここでは、銅ワイヤ５の先端のボール５ａを、超音波・熱・荷重を印加してキャピラリ６ｅの案内によって半導体チップ４の電極パッド４ｃに電気的に接続する。
まず、図７に示す半導体チップ４の主面４ａの周縁部に設けられた複数の電極パッド４ｃのうち、超音波の印加方向（超音波振動方向）１２に沿った方向に配列された複数の電極パッド４ｃに対してワイヤボンディングを行う場合について説明する。
その際、図８のＳ３−２に示すようにキャピラリ６ｅの案内で銅ワイヤ５を降下させ（図９の時間Ｔ１）、図９のＺ軸（キャピラリ６ｅ）の着地点（０点）及び図１０の接触直後Ａに示すように、熱・荷重を印加して銅ワイヤ５の先端のボール５ａを電極パッド４ｃに接触させる。その後、図８のＳ３−３及び図９の時間Ｔ２に示すように超音波の印加を開始する。超音波の印加を開始すると、図１０の超音波印加初期Ｂに示すようにボール５ａの両側に小さなＡＬ排斥４ｄが形成され始める。
そこで、本実施の形態のワイヤボンディングでは、超音波の印加に僅かに遅れて、図７に示すボンディングヘッド６ｂのＹ方向への移動（図９のＸ軸の移動）を開始する。なお、前記Ｙ方向は、超音波の印加方向１２に交差する方向１３に沿った方向である。その際、モータ６ｉによってＹ軸ステージ６ｃを移動させることでボンディングヘッド６ｂをＹ方向へ移動させ、これによって、超音波の印加方向１２と交差する方向１３にボール５ａと電極パッド４ｃとを擦り合わせながらワイヤボンディングを行う。
なお、ボンディングヘッド６ｂの超音波の印加方向１２と交差する方向１３への移動は、図９に示すようにＺ軸（キャピラリ６ｅ）が着地（０地点）している間中（時間Ｔ２）行うが、超音波の印加の停止よりも僅かに前に先に止めることが好ましく、ボンディングヘッド６ｂの超音波の印加方向１２と交差する方向１３への移動量は、例えば、５μｍである。また、図９のＸ軸の移動（ボンディングヘッド６ｂのＹ方向への移動）では、ボンディングヘッド６ｂを時間Ｔ２に対して１つの方向に移動させる場合を図示している。
したがって、図１０の超音波印加中期Ｃや超音波印加終期Ｄにおいては、それぞれの平面図に示すように、超音波の印加方向１２と交差する方向１３に沿ってボール痕５ｂが残る状態となってボール５ａが電極パッド４ｃに接続される。
これにより、超音波印加終期ＤにおいてもＡＬ排斥４ｄの成長を抑制してＡＬ排斥４ｄの形成量を小さくすることができる。
本実施の形態のボールボンディングでは、図１１に示すようにＡＬ排斥４ｄの長さ（Ｕ２）を５μｍ程度に抑えることができる。
以上により、１ｓｔボンド（チップ側）を終了する。すなわち、図９の時間Ｔ３に示すようにＸ軸の移動（ボンディングヘッド６ｂのＹ方向への移動）及び超音波の印加を停止し、その後、Ｚ軸（キャピラリ６ｅ）を上昇させる。この時、図８のＳ３−４に示すようにクランパ６ｇを開き、ループに必要な銅ワイヤ５を繰り出し、クランパ６ｇを閉じた後、２ｎｄボンド点（インナリード２ａ）に向かってワイヤループを形成する。
その後、図８のＳ３−５に示すように２ｎｄボンド点（インナリード２ａ）にステッチ接合を行い、ボール形成に必要な銅ワイヤ５を繰り出し、さらに、Ｓ３−６に示すようにクランパ６ｇを閉じてキャピラリ６ｅを上昇させ、銅ワイヤ５を切断する。
これにより、順次ワイヤボンディングを行って、図３のステップＳ３に示すワイヤボンディング工程の完了となる。
なお、図７に示す半導体チップ４の主面４ａの周縁部に設けられた複数の電極パッド４ｃのうち、超音波の印加方向（超音波振動方向）１２に交差する方向１３（Ｙ方向）に沿って配列された複数の電極パッド４ｃに対してワイヤボンディングを行う場合には、超音波の印加方向１２に交差する方向１３（Ｙ方向）へのボンディングヘッド６ｂの移動は行わずに、超音波と熱と荷重のみを印加してボールボンディングを行う。
ここで、図１１と図１２を用いて狭パッドピッチ品に本実施の形態のボールボンディングを行った場合と、非狭パッドピッチ品に一般的なボールボンディングを行った場合のＡＬ排斥４ｄの形成量について説明する。
まず、図１２は非狭パッドピッチ品に対して一般的なボールボンディングを行った際のＡＬ排斥４ｄの形成状態を示すものであり、ワイヤボンディングの諸条件を、ワイヤ径＝φ３０μｍ、パッドピッチ（Ｑ１）＝１００μｍ、パッド開口（Ｐ１）＝８０μｍ、パッド間隙間（Ｓ１）＝２０μｍ、ボール圧着径（Ｒ１）＝７０μｍ、ボンディング位置をパッドセンターとすると、ＡＬ排斥長さ（Ｕ１）＝１０μｍとなり、隣接パッド間でのＡＬ排斥間隔（Ｖ１）＝１０μｍとなる。この場合、ワイヤボンディングのボンディング精度のばらつきを含めてもＡＬ排斥４ｄによる電気的ショートを防止することができる。
一方、図１１は狭パッドピッチ品に対して本実施の形態のボールボンディングを行った際のＡＬ排斥４ｄの形成状態を示すものであり、ワイヤボンディングの諸条件を、ワイヤ径＝φ２０μｍ、パッドピッチ（Ｑ２）＝６０μｍ、パッド開口（Ｐ２）＝５１μｍ、パッド間隙間（Ｓ２）＝９μｍ、ボール圧着径（Ｒ２）＝４４μｍ、ボンディング位置をパッドセンターとすると、ＡＬ排斥長さ（Ｕ２）＝５μｍとなり、隣接パッド間でのＡＬ排斥間隔（Ｖ２）＝８μｍとなる。この場合においても、ワイヤボンディングのボンディング精度のばらつきを含めてもＡＬ排斥４ｄによる電気的ショートを防止することができる。
つまり、本実施の形態のボールボンディングを用いることで、図１１に示すような狭パッドピッチ品の半導体装置においても、ＡＬ排斥４ｄによる電気的ショートを防ぐことができる。
ワイヤボンディング工程完了後、図３のステップＳ４に示す樹脂モールディングを行う。ここでは、図示しない樹脂成形金型を用いて図４のマトリクスフレーム２のデバイス領域２ｄにおける図１３に示すタブ２ｃ、半導体チップ４、複数のインナリード２ａ及び銅ワイヤ５を封止用樹脂を用いて樹脂封止し、封止体３を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
その後、図３のステップＳ５に示す切断・成形を行う。ここでは、マトリクスフレーム２を切断して各パッケージ単位に個片化する。その際、図１４に示すように、封止体３から突出する複数のアウタリード（リード）２ｂのそれぞれをマトリクスフレーム２から切断・分離し、さらにガルウィング状に曲げ成形してＱＦＰ１の組立て完了となる。
本実施の形態の半導体装置の製造方法によれば、ボールボンディングにおいて、超音波の印加方向（超音波振動方向）１２に沿って配列された半導体チップ４の電極パッド４ｃに対して、超音波の印加方向１２と交差する方向１３に銅ワイヤ５の先端のボール５ａと電極パッド４ｃとを擦り合わせながら接続することで、電極パッド４ｃ上でのＡＬ排斥４ｄの形成量を抑制することができる。すなわち、ＡＬ排斥４ｄの大きさを小さくすることができる。
例えば、銅ワイヤ５のワイヤ径がφ２０μｍ、パッドピッチ＝６０μｍ、パッド開口＝５１μｍとすると、ＡＬ排斥４ｄの大きさを５μｍ程度にすることができ、従来の約１／２程度の大きさにすることができる。
これにより、隣接パッド間でのＡＬ排斥４ｄによる電気的ショートのマージンを増やすことができ、電気的ショートの危険を低減することができる。言い換えると、ＡＬ排斥４ｄが１方向に広がることを抑制でき、隣接パッド間での電気的ショートのマージンを増やすことができる。
特に、電極パッド４ｃ間のピッチが狭い狭パッドピッチ品の半導体装置において非常に有効となる。
その結果、本実施の形態のボールボンディングによって組み立てられたＱＦＰ１（半導体装置）の品質の向上を図ることができる。
さらに、前記ＱＦＰ１の信頼性の向上を図ることができる。
すなわち、隣接パッド間での電気的ショートの危険を低減して電気的ショートによるプロセスマージンが低下することを抑え、その結果、前記ＱＦＰ１の品質や信頼性を向上させることができる。
特に、前述のように隣接パッド間のピッチが狭い狭パッドピッチ製品への銅ワイヤ５の適用において非常に有効である。
また、超音波の印加方向１２に沿って配列された半導体チップ４の電極パッド４ｃに対して、ボールボンディング時に超音波の印加方向１２と交差する方向１３に銅ワイヤ５の先端のボール５ａと電極パッド４ｃとを擦り合わせる際に、ボンディングヘッド側を超音波の印加方向１２と交差する方向１３に移動させることで、ワイヤボンディングにおける種々の誤差の積載値を最小限に抑えることができる。
すなわち、ボンディングヘッド側は、元々、超音波の印加によって振動させるが、チップ側（ステージ側）はボンディングヘッド側に比較して動作が少ない。したがって、ボールボンディングにおける様々な動作の誤差の積載値を考慮すると、前記交差する方向１３に銅ワイヤ５のボール５ａと電極パッド４ｃとを擦り合わせるのは、チップ側を移動させるよりもボンディングヘッド側を移動させる制御を行う方が前記誤差の積載値を最小限に抑えることができる。
次に、本実施の形態の変形例について説明する。
図１５は本発明の第１変形例のワイヤボンディングにおける時間に対するボンディングヘッドの動作と超音波印加を示すタイミングチャート、図１６は本発明の第２変形例のパッド形状を示す平面図、図１７は本発明の第３変形例における導電性ワイヤの構造を示す断面図、図１８は図１７に示す導電性ワイヤを用いたボールボンディングにおけるボール形成前の状態を示す部分断面図である。さらに、図１９は図１７に示す導電性ワイヤを用いたボールボンディングにおけるボール形成後の状態を示す部分断面図、図２０は本発明の第４変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図、図２１は図２０に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。
まず、図１５に示す第１変形例は、図７のボンディングヘッド６ｂの超音波の印加方向１２と交差する方向１３への移動（Ｙ方向への移動）について、ボンディングヘッド６ｂをＹ方向に対して往復移動させる場合を示すものである。
例えば、Ｙ方向に対して片側で５μｍずつ往復（Ｗ）で１０μｍ移動させる。このようにボンディングヘッド６ｂをＹ方向に対して往復移動させることでＡＬ排斥４ｄが片方の方向に偏って形成されることを抑制することができる。
次に、図１６に示す第２変形例は、半導体チップ４の主面４ａの複数の電極パッド４ｃのうち、少なくとも超音波の印加方向（超音波振動方向）１２に沿った方向に配列された複数の電極パッド４ｃが、超音波の印加方向１２と交差する方向１３に長手方向を備えた長方形に形成されているものである。
つまり、半導体チップ４において超音波の印加方向（超音波振動方向）１２に沿った方向に複数の電極パッド４ｃが並んでいる場合に、これらの電極パッド４ｃの形状を、超音波の印加方向１２と交差する方向１３に長手方向を有した横長形状（長方形）とするものである。
これにより、ボールボンディング時に、図７のボンディングヘッド６ｂを超音波の印加方向１２と交差する方向１３に移動させた際に、ＡＬ排斥４ｄが超音波の印加方向１２と交差する方向１３に形成された場合でも、図１６に示すように電極パッド４ｃを超音波の印加方向１２と交差する方向１３に細長く形成しておくことで、パッド開口からＡＬ排斥４ｄが突出することを抑制でき、ＡＬ排斥４ｄによる不具合発生のマージンを向上させることができる。
その結果、ＱＦＰ（半導体装置）１の品質や信頼性を向上させることができる。
次に、図１７〜図１９に示す第３変形例は、導電性ワイヤとして、表面がパラジウム（Ｐｄ）めっき５ｃで被覆されたＰｄめっき銅ワイヤ５ｄを採用するものである。
すなわち、Ｐｄめっき銅ワイヤ５ｄは、図１７に示すように銅ワイヤ５の外側の表面をパラジウムめっき５ｃで被覆した導電性ワイヤである。このＰｄめっき銅ワイヤ５ｄは、銅ワイヤ５の酸化防止を目的として耐酸化性を高めたものである。
Ｐｄめっき銅ワイヤ５ｄを用いたボールボンディングは、本実施の形態のボールボンディングと同様の手順で行うことができ、図１８に示すようにキャピラリ６ｅの先端に突出したＰｄめっき銅ワイヤ５ｄの先端に、図１９に示すようにトーチ６ｈとの間でアーク放電を発生させ、これによってボール５ａを形成する。
なお、Ｐｄめっき銅ワイヤ５ｄの先端にアーク放電によってボール５ａを形成した際に、パラジウムは銅の中に溶け込んでしまうため、形成されたボール５ａの表面は銅が露出した状態となっている。
ボール形成後のボールボンディングの手順は、図８に示す手順と同様である。したがって、Ｐｄめっき銅ワイヤ５ｄを用いて本実施の形態のボールボンディングを行う場合においても、図７に示す超音波の印加方向１２に沿って配列された半導体チップ４の電極パッド４ｃに対して、超音波の印加方向１２と交差する方向１３にＰｄめっき銅ワイヤ５ｄの先端のボール５ａと電極パッド４ｃとを擦り合わせながら接続することで、ＡＬ排斥４ｄの形成量を抑制することができ、ＡＬ排斥４ｄを小さくすることができる。
その結果、Ｐｄめっき銅ワイヤ５ｄを用いた場合でも、銅ワイヤ５の場合と同様にＱＦＰ（半導体装置）１の品質や信頼性を向上させることができる。
次に、図２０、図２１に示す第４変形例は、本実施の形態のボールボンディングによって組み立てられる半導体装置が基板タイプのＢＧＡ（Ball Grid Array)７の場合であり、そのＢＧＡ７の構造と、ボールボンディングを含む組み立て工程で用いられる多数個取り基板９の構造を示すものである。
図２０に示すＢＧＡ７は、ＢＧＡ基板８の主面８ａ上に樹脂ペースト材１０などのダイボンディング材を介して搭載された半導体チップ４を有するものであり、半導体チップ４の表面電極とＢＧＡ基板８の主面８ａのボンディングリード８ｃとが複数の銅ワイヤ５によって電気的に接続されている。さらに、半導体チップ４と複数の銅ワイヤ５がＢＧＡ基板８の主面８ａ上において封止用樹脂から成る封止体３によって樹脂封止されている。
また、ＢＧＡ基板８の裏面８ｂ側には、外部接続端子となる複数の半田ボール１１がグリッド状（格子状）に並んで設けられている。
図２１は、ＢＧＡ７の組み立てに用いられる多数個取り基板９の構造を示すものであり、その主面９ｄ上には、１つのＢＧＡ７を組み立て可能な領域であるデバイス領域９ａが複数個マトリクス配列で形成されている。それぞれのデバイス領域９ａは、ダイシングライン９ｂによって区画されている。また、多数個取り基板９の主面９ｄの外周部には、基板の搬送などで位置決めやガイド用として用いられる複数の貫通孔９ｃが形成されている。
このような多数個取り基板９を用い、かつ銅ワイヤ５やＰｄめっき銅ワイヤ５ｄ等の導電性ワイヤを用いて本実施の形態のボールボンディングを行ってＢＧＡ７を組み立てることで、ＱＦＰ１の場合と同様に、ボールボンディング時のＡＬ排斥４ｄの形成量を抑制することができ、ＡＬ排斥４ｄを小さくすることができる。
その結果、ＱＦＰ１の場合と同様に、ＢＧＡ（半導体装置）７の品質や信頼性を向上させることができる。
なお、前記第１変形例〜前記第４変形例によって得られるその他の効果については、図１に示すＱＦＰ１の製造方法によって得られるその他の効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態のＱＦＰ１の組み立てのボールボンディングでは、超音波の印加方向に沿って配列された半導体チップの電極パッドに対して、超音波の印加方向と交差する方向に銅ワイヤの先端のボールと電極パッドとを擦り合わせながら接続する際に、ボンディングヘッド側を移動させて擦り合わせる場合を説明したが、ボンディングヘッド側を移動させるのではなく、半導体チップが搭載されたステージ側を移動させて前記ボールと前記電極パッドとを擦り合わせてもよい。
また、前記半導体装置は、本実施の形態のボールボンディングが行われて組み立てられる半導体パッケージであれば、ＱＦＰ１やＢＧＡ７以外のＱＦＮ（Quad Flat Non-leaded Package) やＳＯＰ（Small Outline Package)、さらにはＬＧＡ（Land Grid Array)等であってもよく、前記ボールボンディングが行われて組み立てられる全ての半導体パッケージに適用可能である。
本発明は、ボールボンディングが行われる電子装置の組み立てに好適である。
１ ＱＦＰ（半導体装置）
２ マトリクスフレーム（リードフレーム）
２ａ インナリード（リード）
２ｂ アウタリード（リード）
２ｃ タブ（チップ搭載部）
２ｄ デバイス領域
２ｅ 枠部
２ｆ スプロケットホール
２ｇ 長孔
３ 封止体
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ 電極パッド
４ｄ ＡＬ排斥
５ 銅ワイヤ（導電性ワイヤ）
５ａ ボール
５ｂ ボール痕
５ｃ パラジウムめっき
５ｄ Ｐｄめっき銅ワイヤ（導電性ワイヤ）
６ ワイヤボンダ
６ａ Ｘ軸ステージ
６ｂ ボンディングヘッド
６ｃ Ｙ軸ステージ
６ｄ 超音波ホーン
６ｅ キャピラリ（ボンディングツール）
６ｆ Ｚ軸ヘッド
６ｇ クランパ
６ｈ トーチ
６ｉ モータ
７ ＢＧＡ（半導体装置）
８ ＢＧＡ基板
８ａ 主面
８ｂ 裏面
８ｃ ボンディングリード
９ 多数個取り基板
９ａ デバイス領域
９ｂ ダイシングライン
９ｃ 貫通孔
９ｄ 主面
１０ 樹脂ペースト材
１１ 半田ボール
１２ 超音波の印加方向（超音波振動方向）
１３ 交差する方向
１４ Ｎ2 ＋Ｈ2 ガス
２０ ワイヤボンダ

Claims (12)

  1. ボンディングツールであるキャピラリに通した導電性ワイヤの先端にボールを形成して前記ボールを半導体チップの電極パッドにワイヤボンディングする半導体装置の製造方法であって、
    （ａ）主面に複数の電極パッドが形成された前記半導体チップを準備する工程と、
    （ｂ）前記導電性ワイヤの先端の前記ボールを、超音波を印加して前記半導体チップの前記電極パッドに電気的に接続する工程と、
    を有し、
    前記導電性ワイヤは、銅を主成分とし、
    前記電極パッドはアルミニウムを主成分とし、
    前記（ｂ）工程において、前記複数の電極パッドのうち、前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドに対して前記ワイヤボンディングを行う際に、前記超音波の印加方向と交差する方向に前記ボールと前記電極パッドとを擦り合わせながら接続することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記キャピラリを支持するボンディングヘッドを前記超音波の印加方向と交差する方向に移動させながら前記ボールと前記電極パッドを接続することを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、前記半導体チップの前記主面の周縁部
    に前記複数の前記電極パッドが配列されていることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記半導体チップの前記主面の前記複数の電極パッドのうち、少なくとも前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドは、前記超音波の印加方向と交差する方向に長手方向を備えた長方形に形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記導電性ワイヤは、表面がパラジウムめっきで被覆されていることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記キャピラリを支持するボンディングヘッドを前記超音波の印加方向と交差する方向に往復移動させながら前記ボールと前記電極パッドを接続することを特徴とする半導体装置の製造方法。
  7. ボンディングツールであるキャピラリに通した導電性ワイヤの先端にボールを形成して前記ボールを半導体チップの電極パッドにワイヤボンディングする半導体装置の製造方法であって、
    （ａ）前記半導体チップが搭載されるチップ搭載部と前記チップ搭載部の周囲に配置された複数のリードとを有する複数のデバイス領域がマトリクス配置で設けられた多連のリードフレームを準備する工程と、
    （ｂ）主面に複数の電極パッドが形成された前記半導体チップを前記リードフレームの前記チップ搭載部に搭載する工程と、
    （ｃ）前記導電性ワイヤの先端の前記ボールを、超音波を印加して前記キャピラリの案内によって前記半導体チップの前記電極パッドに電気的に接続する工程と、
    （ｄ）前記導電性ワイヤ及び前記半導体チップを封止用樹脂によって封止する工程と、
    （ｅ）前記封止用樹脂によって形成された封止体から突出する前記複数のリードを前記リードフレームから切断・分離する工程と、
    を有し、
    前記導電性ワイヤは、銅を主成分とし、
    前記電極パッドはアルミニウムを主成分とし、
    前記（ｃ）工程において、前記複数の電極パッドのうち、前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドに対して前記ワイヤボンディングを行う際に、前記超音波の印加方向と交差する方向に前記ボールと前記電極パッドとを擦り合わせながら接続することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、前記（ｃ）工程で、前記キャピラリを支持するボンディングヘッドを前記超音波の印加方向と交差する方向に移動させながら前記ボールと前記電極パッドを接続することを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記半導体チップの前記主面の周縁部
    に前記複数の電極パッドが配列されていることを特徴とする半導体装置の製造方法。
  10. 請求項７記載の半導体装置の製造方法において、前記半導体チップの前記主面の前記複数の電極パッドのうち、少なくとも前記超音波の印加方向に沿った方向に配列された前記複数の電極パッドは、前記超音波の印加方向と交差する方向に長手方向を備えた長方形に形成されていることを特徴とする半導体装置の製造方法。
  11. 請求項７記載の半導体装置の製造方法において、前記導電性ワイヤは、表面がパラジウムめっきで被覆されていることを特徴とする半導体装置の製造方法。
  12. 請求項７記載の半導体装置の製造方法において、前記（ｃ）工程で、前記キャピラリを支持するボンディングヘッドを前記超音波の印加方向と交差する方向に往復移動させながら前記ボールと前記電極パッドを接続することを特徴とする半導体装置の製造方法。
JP2010290036A 2010-12-27 2010-12-27 半導体装置の製造方法 Pending JP2012138476A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010290036A JP2012138476A (ja) 2010-12-27 2010-12-27 半導体装置の製造方法
US13/335,094 US8569163B2 (en) 2010-12-27 2011-12-22 Ultrasonic wire bonding method for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010290036A JP2012138476A (ja) 2010-12-27 2010-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012138476A true JP2012138476A (ja) 2012-07-19

Family

ID=46317697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010290036A Pending JP2012138476A (ja) 2010-12-27 2010-12-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8569163B2 (ja)
JP (1) JP2012138476A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149446A (ja) * 2014-02-07 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016152328A (ja) * 2015-02-18 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020039566A1 (ja) * 2018-08-23 2020-02-27 株式会社カイジョー ワイヤボンディング方法及びワイヤボンディング装置
JP2020035846A (ja) * 2018-08-29 2020-03-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2021521650A (ja) * 2018-01-15 2021-08-26 テキサス インスツルメンツ インコーポレイテッド 半導体デバイスのワイヤボールボンディング

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907485B2 (en) 2012-08-24 2014-12-09 Freescale Semiconductor, Inc. Copper ball bond features and structure
JPWO2015060441A1 (ja) * 2013-10-24 2017-03-09 ローム株式会社 半導体装置および半導体パッケージ
MY171264A (en) * 2014-03-28 2019-10-07 Nxp Usa Inc Wire bonding method employing two scrub settings
US9881870B2 (en) 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6688725B2 (ja) * 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
CN112764273A (zh) * 2021-01-25 2021-05-07 合肥鑫晟光电科技有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205538A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd ボンディング装置
JPH03235340A (ja) * 1990-02-13 1991-10-21 Toshiba Corp ワイヤボンディング方法
JPH06333974A (ja) * 1993-05-25 1994-12-02 Seiko Epson Corp 集積回路のボンディングパッド構造
JP2004014715A (ja) * 2002-06-05 2004-01-15 Sony Corp チップボンディング方法、及びチップボンディング装置
JP2010103259A (ja) * 2008-10-22 2010-05-06 Toshiba Corp ボンディング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049526B2 (ja) * 1992-06-23 2000-06-05 株式会社新川 超音波ワイヤボンデイング方法
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205538A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd ボンディング装置
JPH03235340A (ja) * 1990-02-13 1991-10-21 Toshiba Corp ワイヤボンディング方法
JPH06333974A (ja) * 1993-05-25 1994-12-02 Seiko Epson Corp 集積回路のボンディングパッド構造
JP2004014715A (ja) * 2002-06-05 2004-01-15 Sony Corp チップボンディング方法、及びチップボンディング装置
JP2010103259A (ja) * 2008-10-22 2010-05-06 Toshiba Corp ボンディング方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149446A (ja) * 2014-02-07 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016152328A (ja) * 2015-02-18 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10586777B2 (en) 2015-02-18 2020-03-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2021521650A (ja) * 2018-01-15 2021-08-26 テキサス インスツルメンツ インコーポレイテッド 半導体デバイスのワイヤボールボンディング
JP7169039B2 (ja) 2018-01-15 2022-11-10 テキサス インスツルメンツ インコーポレイテッド 半導体デバイスのワイヤボールボンディング
WO2020039566A1 (ja) * 2018-08-23 2020-02-27 株式会社カイジョー ワイヤボンディング方法及びワイヤボンディング装置
JPWO2020039566A1 (ja) * 2018-08-23 2020-09-24 株式会社カイジョー ワイヤボンディング方法及びワイヤボンディング装置
US11404393B2 (en) 2018-08-23 2022-08-02 Kaijo Corporation Wire bonding method and wire bonding device
JP2020035846A (ja) * 2018-08-29 2020-03-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP7195086B2 (ja) 2018-08-29 2022-12-23 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法

Also Published As

Publication number Publication date
US20120164795A1 (en) 2012-06-28
US8569163B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
JP2012138476A (ja) 半導体装置の製造方法
JP6121692B2 (ja) 半導体装置およびその製造方法
KR101672053B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8912640B2 (en) Semiconductor device and method of manufacturing the same
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
JP5001872B2 (ja) 半導体装置
US10170402B2 (en) Semiconductor device
JP2003243600A (ja) 半導体装置およびその製造方法
JP2002299540A (ja) 半導体装置およびその製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP5586901B2 (ja) 半導体装置の製造方法
JP5444125B2 (ja) 半導体装置の製造方法
JP2017069584A (ja) 半導体装置およびその製造方法
JP5266371B2 (ja) 半導体装置及びその製造方法
EP4358132A2 (en) Semiconductor device with thermal dissipation and method therefor
JP2013038370A (ja) 半導体装置の製造方法
JP2005150294A (ja) 半導体装置およびその製造方法
JP2003068781A (ja) 半導体装置
JP2014045161A (ja) 半導体装置の製造方法および半導体装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JP2005203815A (ja) 半導体装置の製造方法
JP2001210668A (ja) 半導体装置およびその製造方法
JP2005286355A (ja) 半導体装置
JP2014225565A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819