JP2014225565A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置の製造方法には、ワイヤＦＷを介してパッド（第１電極パッド）ＰＤとボンディングリード（第１ボンディングリード）３ｄを接続するワイヤボンディング工程に、以下の工程が含まれている。ワイヤボンディング工程には、ワイヤＦＷのパッド接続部ＢｐｄをパッドＰＤに接続した後、ワイヤＦＷを供給するキャピラリＣＰをパッドＰＤと厚さ方向に重なる範囲内で上昇させる工程が含まれている。また、ワイヤボンディング工程には、上記工程でキャピラリＣＰを上昇させた後、平面視において、キャピラリＣＰをボンディングリード３ｄに向かって移動させて、曲げ加工部Ｂｎｄ１を形成する工程が含まれている。【選択図】図２２

Description

本発明は、半導体装置およびその製造技術に関し、例えば半導体チップの電極パッドに金属ワイヤを接続する半導体装置に適用して有効な技術に関するものである。

特開平１１−１１１７５０号公報（特許文献１）には、半導体チップのボンディングパッドとリード端子とを接続するワイヤに複数の屈曲部を設けた半導体装置が記載されている。

また、特開２００５−１１６９１６号公報（特許文献２）には、半導体チップの表面の外周部に段差を設け、かつ、ワイヤを表面のシリコン窒化膜と接触させることで、金属細線であるワイヤのループ形状を低くする構成が記載されている。

特開平１１−１１１７５０号公報 特開２００５−１１６９１６号公報

半導体チップに形成された電極パッドを、半導体チップが搭載される基材が有する端子と電気的に接続する方法として、金属線であるワイヤの一部（一方の端部）を電極パッドに、ワイヤの他部（他方の端部）を端子に接続する、ワイヤボンディング方式がある。ワイヤボンディング方式では、接続後のワイヤを保護するため、ワイヤを樹脂で封止する。

ここで、本願発明者が半導体パッケージの薄型化について検討を行ったところ、ワイヤが封止体から露出しないように、この封止体の厚さを薄くするためには、ワイヤのループ形状を低く抑える必要があり、半導体装置の信頼性の観点で課題があることが判った。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態である半導体装置の製造方法には、第１ワイヤを介して、第１電極パッドと第１ボンディングリードを接続するワイヤボンディング工程に、以下の工程が含まれている。ワイヤボンディング工程には、上記第１ワイヤのパッド接続部を上記第１電極パッドに接続した後、上記第１ワイヤを供給するキャピラリを上記第１電極パッドと厚さ方向に重なる範囲内で上昇させる工程が含まれている。また、ワイヤボンディング工程には、上記工程で上記キャピラリを上昇させた後、平面視において、上記キャピラリを上記第１ボンディングリードに向かって移動させて、第１曲げ加工部を形成する工程が含まれている。

上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。

一実施の形態である半導体装置の斜視図である。 図１に示す半導体装置の下面図である。 図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 図３に示す半導体チップの平面図である。 図３に示す半導体チップとボンディングリードの接続部分の一部を拡大して示す拡大平面図である。 図６のＡ−Ａ線に沿った拡大断面図である。 一実施の形態である半導体装置の組み立てフローを示す説明図である。 図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図である。 図１０のＡ−Ａ線に沿った拡大断面図である。 図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。 図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。 図１３に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。 図１４に示す複数のランドのそれぞれの露出面に半田を形成した状態を示す拡大断面図である。 図１５に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。 図８に示すワイヤボンディング工程において、キャピラリの下端側から突出するワイヤの先端にボール部を形成した状態を示す要部拡大断面図である。 図１７に示すワイヤに形成されたボール部と半導体チップのパッドとを電気的に接続した状態を示す要部拡大断面図である。 図１８に示す状態からキャピラリを上昇させた状態を示す要部拡大断面図である。 図１９に示すキャピラリを下降させて、ワイヤに曲げ癖を形成した状態を示す要部拡大断面図である。 図２０に示すキャピラリを再上昇させた後の状態を示す要部拡大断面図である。 図２１に示すワイヤに第１曲げ加工部を形成した状態を示す要部拡大断面図である。 図２２に示すキャピラリを上昇させて、第２曲げ加工部を形成した状態を示す要部拡大断面図である。 図２３に示すキャピラリを移動させて第３曲げ加工部を形成した状態を示す要部拡大断面図である。 図２４に示すキャピラリを移動させて、延在部を形成した状態を示す要部拡大断面図である。 図２５に示すキャピラリをボンディングリードに向かって移動させて、ワイヤとボンディングリードとを接続した状態を示す要部拡大断面図である。 図２６に示すキャピラリをボンディングリードから引き離した状態を示す要部拡大断面図である。 図２４に対する変形例を示す要部拡大断面図である。 図６に対する変形例を示す拡大平面図である。 図１に示す封止体の上面に識別マークを形成した状態の例を示す平面図である。 図２０〜図２７に示すワイヤボンディング工程に対する比較例を示す要部拡大断面図である。 図２０〜図２７に示すワイヤボンディング工程に対する比較例を示す要部拡大断面図である。 図２０〜図２７に示すワイヤボンディング工程に対する比較例を示す要部拡大断面図である。 図２０〜図２７に示すワイヤボンディング工程に対する比較例を示す要部拡大断面図である。 図２０〜図２７に示すワイヤボンディング工程に対する比較例を示す要部拡大断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

以下の実施の形態で説明する技術は、半導体チップの表面に形成された電極パッドに金属線であるワイヤを接続する半導体装置に広く適用可能であるが、本実施の形態では、一例として、半導体チップを搭載する基材として、配線基板を用いた、エリアアレイ型の半導体装置を取り上げて説明する。エリアアレイ型の半導体装置とは、実装面に配置された外部端子が、アレイ状（マトリクス状ともいう）に配列された半導体装置をいう。本実施の形態では、エリアアレイ型半導体装置の一例として、配線基板の実装面に外部端子である複数のランドが配列されている、所謂、ＬＧＡ（Land Grid Array）型と呼ばれる半導体装置を取り上げて説明する。

図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。また、図５は、図３に示す半導体チップの平面図である。

＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図５を用いて説明する。本実施の形態の半導体装置１は、半導体チップ２（図３、図４参照）、および半導体チップ２が搭載された配線基板３を有する。図４に示すように半導体チップ２は、配線基板３の上面（第１面、チップ搭載面）３ａ側に搭載され、封止体（樹脂体）４により覆われている。

封止体４は、上面４ａ、上面４ａとは反対側に位置する下面４ｂ（図４参照）、および上面４ａと下面４ｂの間に位置する側面４ｃを有し、平面視において四角形を成す。図１に示す例では、封止体４の平面積（上面４ａ側から平面視した時の面積）は配線基板３の平面積と同じであって、封止体４の側面４ｃは配線基板３の側面３ｃと連なっている。配線基板３および封止体４の平面形状は、例えば一辺の長さが例えば、３ｍｍ〜３５ｍｍ程度の四角形を成す。図１に示す例では長方形である。また、半導体装置１に対する薄型化の要求に対応するため、封止体４は薄型化されている。封止体４の厚さ（高さ）、すなわち、図４に示す上面４ａから下面４ｂまでの距離は、例えば３００μｍ程度である。

また、図３および図４に示すように、配線基板３に搭載される半導体チップ２は、表面（主面、上面）２ａと、表面２ａとは反対側の裏面（主面、下面）２ｂ（図４参照）と、この表面２ａと裏面２ｂとの間に位置する側面２ｃ（図４参照）とを有している。また、半導体チップ２は平面視において、例えば一辺の長さが２ｍｍ〜１０ｍｍ程度の四角形を成す。また、半導体装置１に対する薄型化の要求に対応するため、半導体チップ２は薄型化されている。また、半導体チップ２の厚さ（高さ）は、例えば１００μｍ〜１２０μｍ程度である。

また、平面視において四角形を成す半導体チップ２の表面２ａには、表面２ａの各辺に沿って、それぞれ複数のパッドＰＤが配列されている。また、図示は省略するが、半導体チップ２の主面（詳しくは、半導体チップ２の基材（半導体基板）の主面（半導体素子形成面、上面）に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成される。そして、複数のパッドＰＤは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。

ここで、図５に示すように、本実施の形態の例では、半導体チップ２が有する複数のパッドＰＤには、表面２ａの周縁部からの距離Ｄ１が遠くなるように配置されたパッドＰＤ１が含まれている。言い換えれば、半導体チップ２が有する複数のパッドＰＤのうちの一部が、表面２ａの中央部側に寄せて配置されている。

例えば、図５に示す例では、半導体チップ２が有する複数のパッドＰＤのうちのパッドＰＤ１から、表面２ａの周縁部を構成する四辺のうちのパッドＰＤ１に最も近い辺２ｃ１までの距離Ｄ１は、パッドＰＤ１とは異なるパッドＰＤ２から、表面２ａの周縁部を構成する四辺のうちのパッドＰＤ２に最も近い辺２ｃ２までの距離Ｄ２よりも大きい。

また、例えば、図５に示す例では、半導体チップ２が有する複数のパッドＰＤのうちのパッドＰＤ１から、表面２ａの周縁部を構成する四辺のうちのパッドＰＤ１に最も近い辺２ｃ１までの距離Ｄ１は、パッドＰＤ１とは異なるパッドＰＤ３から、表面２ａの周縁部を構成する四辺のうちのパッドＰＤ３に最も近い辺２ｃ１までの距離Ｄ３よりも大きい。

半導体チップ２（詳しくは、半導体チップ２の基材である半導体基板）は、例えばシリコン（Ｓｉ）から成る。また、表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、例えば、主としてアルミニウム（Ａｌ）から成る。なお、このパッドＰＤに別の配線を接続して他の位置にパッドを配置し直す、所謂再配線技術を適用した場合には、この再配線の一部が新たなパッドとなる。この場合は、銅（Ｃｕ）を主成分とする配線の表面にニッケル（Ｎｉ）を形成し、さらに、このニッケル上に金（Ａｕ）を形成する。

また、半導体チップ２は、配線基板３の上面３ａ上に搭載される。図３に示す例では、半導体チップ２は配線基板３の上面３ａの中央部に搭載されている。また、図４に示すように、半導体チップ２は、裏面２ｂが配線基板３の上面３ａと対向した状態で、ダイボンド材（接着材）５を介して配線基板３に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）２ａの反対面（裏面２ｂ）をチップ搭載面（上面３ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。ダイボンド材５は、半導体チップ２と配線基板３とを接着固定する接着材であって、例えばペースト状の接着材を硬化させることにより、半導体チップ２と配線基板３とを接着固定している。ただし、ダイボンド材５は、上記に限定されるものではなく、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。ダイボンド材５として用いられる接着材は、ＤＡＦの場合も、ペースト状の接着材の場合も、エポキシ樹脂を主成分とするものを用いることが多い。

また、図４に示すように、配線基板３は、半導体チップ２が搭載された上面（面、第１主面、チップ搭載面）３ａ、上面３ａとは反対側の下面（面、第２主面、実装面）３ｂ、および上面３ａと下面３ｂの間に配置された複数の側面３ｃを有し、図２および図３に示すように平面視において四角形を成す。上記したように、図１に示す例では、配線基板３の平面積は封止体４の平面積と同じであって、配線基板３の平面形状は、例えば一辺の長さが例えば、３ｍｍ〜３５ｍｍ程度の四角形を成す。図１に示す例では長方形である。また、配線基板３の厚さ（高さ）、すなわち、図４に示す上面３ａから下面３ｂまでの距離は、例えば１００μｍ〜２００μｍ程度である。

また、配線基板３は、複数の配線層（図４に示す例では上面配線層および下面配線層の２層）を有する。各配線層間に配置される絶縁層３ｅは、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、絶縁層３ｅの上面側には複数のボンディングリード３ｄが、絶縁層３ｅの下面側には複数のランド１０が、それぞれ形成され、複数の配線３ｒを介してボンディングリード３ｄとランド１０が電気的に接続されている。

図３に示すように、配線基板３の上面３ａには、複数のボンディングリード（端子、チップ搭載面側端子、電極）３ｄが形成される。複数のボンディングリード３ｄは、半導体チップ２が搭載されるチップ搭載領域の周囲に、半導体チップ２の各辺に沿って配置されている。詳しくは、配線基板３の上面３ａには、絶縁層３ｅの上面側に形成された配線を覆うソルダレジスト膜（絶縁膜）３ｆが形成され、ソルダレジスト膜３ｆに形成された開口部において、複数のボンディングリード３ｄが、ソルダレジスト膜３ｆから露出している。

また、半導体チップ２の複数のパッドＰＤと、配線基板３の複数のボンディングリード３ｄは、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続される。複数のワイヤＢＷは、金（Ａｕ）や銅（Ｃｕ）を主とする金属であることが多く、本実施の形態では、例えば銅から成る。ワイヤＢＷの詳細については、後述する。

また、図２に示すように、配線基板３の下面３ｂには、複数のランド（外部端子、電極パッド、外部電極パッド）１０が形成される。複数のランド１０は、行列状（マトリクス状）に配置されている。図４に示すように複数のランド１０は、配線基板３に形成された複数の配線３ｒを介して複数のボンディングリード３ｄと電気的に接続される。つまり、複数のランド１０のそれぞれは半導体チップ２と電気的に接続され、半導体チップ２と外部機器とを電気的に接続する外部端子である。

このように外部端子を配線基板の実装面側に行列状に配置する半導体装置をエリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板３の実装面（下面３ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。

なお、図２では、８８個の外部端子数の例を示しているが、端子数やレイアウトについてはこれに限定されない。また、図４では、絶縁層３ｅの上面と下面にそれぞれ配線層を形成した配線基板３を例示的に示しているが、配線層の数はこれに限定されず、２層よりも多い配線層構造にすることもできる。

配線基板３の導電路を構成するボンディングリード３ｄ、ランド１０および配線３ｒは、金属膜をパターニングすることにより形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。また、配線３ｒのうち、絶縁層３ｅの上面側と下面側を導通させる配線３ｒは、例えば貫通孔に金属膜を埋め込むことで形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。ここで、銅を主体とする導電膜には、銅単体、銅合金、あるいは、銅膜上に他の金属膜（例えばニッケル膜等）を積層した金属膜が含まれ、配線基板３に要求される仕様に応じてこれらを選択することができる。

複数のランド１０は、配線基板３の下面３ｂを覆うソルダレジスト膜（絶縁膜）３ｈからそれぞれ露出している。詳しくは、配線基板３の下面３ｂには、絶縁層（コア絶縁層）３ｅの下面側に形成された配線を覆うソルダレジスト膜（絶縁膜）３ｈが形成され、ソルダレジスト膜３ｈに形成された複数の開口部において、ランド１０のそれぞれが、ソルダレジスト膜３ｈから露出している。

また、本実施の形態では、ランド１０のそれぞれの露出面が半田材７で覆われている。半導体装置１を図示しない実装基板に実装する時には、実装基板側の端子と半導体装置１を電気的に接続する導電性接合材としては、半田を使用することが多い。したがって、外部端子であるランド１０のソルダレジスト膜３ｈからの露出面に、半田材７を形成することにより、半導体装置１を図示しない実装基板に実装する際に、半田の濡れ性を向上させることができる。なお、図示は省略するが、図４に示す半田材７の形状をボール状に形成すれば、ＢＧＡ（Ball Grid Array）型と呼ばれる半導体装置にすることができる。

半田材７は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本願において、半田について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。

なお、実装時に使用する半田の濡れ性を向上する点では、半田材７に限らず、導電性部材から成るメッキ膜でランド１０の露出面を覆ってもよい。また、半田の濡れ性を特に考慮しないのであれば、ランド１０の露出面は、必ずしも半田材７やメッキ膜で覆う必要はない。

＜ワイヤの詳細＞
次に、図３および図４に示すワイヤＢＷによる電気的接続部分の詳細構造について説明する。図６は、図３に示す半導体チップとボンディングリードの接続部分の一部を拡大して示す拡大平面図である。また、図７は、図６のＡ−Ａ線に沿った拡大断面図である。

図６に示すように、半導体チップ２の表面２ａに形成された複数のパッドＰＤのうち、パッドＰＤ１は、ワイヤＢＷａを介してボンディングリード３ｄ１と電気的に接続されている。また、半導体チップ２の表面２ａに形成された複数のパッドＰＤのうち、パッドＰＤ２は、ワイヤＢＷｂを介してボンディングリード３ｄ２と電気的に接続されている。

また、図７に示すように、ワイヤＢＷは、パッドＰＤに接続されるパッド接続部（一端部、ボール部）Ｂｐｄを有する部分ＢＷ１と、ボンディングリード３ｄに接続されるリード接続部（他端部、ステッチボンド部）Ｂｌｄを有する部分ＢＷ２と、を備えている。ワイヤＢＷの部分ＢＷ１および部分ＢＷ２は、一体に形成されたワイヤＢＷの一部分であって曲げ加工部Ｂｎｄ２で互いに連結されている。

部分ＢＷ１は、パッド接続部Ｂｐｄと曲げ加工部Ｂｎｄ２の間に、平面視においてパッドＰＤからボンディングリード３ｄに向かう方向に湾曲するように形成された、曲げ加工部Ｂｎｄ１を有している。図７に示す例では、曲げ加工部Ｂｎｄ１は、ボールボンディング方式により形成されたパッド接続部Ｂｐｄの付け根部分（ネック部）から、部分ＢＷ１と部分ＢＷ２との境界である曲げ加工部Ｂｎｄ２に向かって、円弧を描くように湾曲している。

また、部分ＢＷ２は、リード接続部Ｂｌｄと曲げ加工部Ｂｎｄ２の間に、曲げ加工部Ｂｎｄ３を有している。また、部分ＢＷ２は、曲げ加工部Ｂｎｄ２から曲げ加工部Ｂｎｄ３に向かって延在する部分（延在部）ＢＷ３と、曲げ加工部Ｂｎｄ３からリード接続部Ｂｌｄに向かって延在する部分（延在部）ＢＷ４と、を有している。

ワイヤＢＷのように、パッド接続部Ｂｐｄの付け根部分（ネック部）から、部分ＢＷ１と部分ＢＷ２との境界である曲げ加工部Ｂｎｄ２に向かって、円弧を描くように湾曲したワイヤのループ形状を形成することにより、ワイヤＢＷのループ高さ（ワイヤＢＷの最高到達点の高さ）を小さくすることができる。この結果、封止体４の厚さを小さくしても、ワイヤＢＷの一部が封止体４の外部に露出してしまうことを抑制できる。また、ワイヤＢＷのループ高さを小さくするためには、曲げ加工部Ｂｎｄ１の曲率半径を小さくすることが好ましい。例えば、図４に示す例では、曲げ加工部Ｂｎｄ１の曲率半径は、曲げ加工部Ｂｎｄ３の曲率半径よりも小さくなっている。

このように本実施の形態では、パッド接続部Ｂｐｄの付け根部分を基点として、曲げ加工部Ｂｎｄ１を形成することにより、封止体４の厚さを小さくして、パッケージの薄型化を図っている。しかし、ワイヤＢＷのループ高さを小さくすると、ワイヤＢＷと半導体チップ２の表面２ａとの距離が近くなる。特に、図５を用いて説明したように、本実施の形態では、半導体チップ２が有する複数のパッドＰＤは、表面２ａの周縁部からの距離Ｄ１が他のパッドＰＤ２に比べて遠くなるように配置されたパッドＰＤ１が含まれている。図７に示すようにパッドＰＤ１に接続されるワイヤＢＷａのループ高さを小さくすると、半導体チップ２の表面２ａの周縁部とワイヤＢＷａとが接触してしまう懸念が増大する。

半導体チップ２の表面２ａの周縁部には、半導体チップ２に集積回路を作り込む段階で、例えば素子の評価用などの目的で形成された金属パターンが残留している場合がある。この場合、半導体チップ２の表面２ａの周縁部とワイヤＢＷａとが接触すると、半導体装置１の電気的信頼性が低下する原因になる。

そこで、本実施の形態では、図７に示すように、ワイヤＢＷの部分ＢＷ１と部分ＢＷ２との間に、曲げ加工部Ｂｎｄ２が形成されていることで、ワイヤＢＷと半導体チップ２の表面２ａとの接触を抑制している。詳しくは、曲げ加工部Ｂｎｄ１は、曲げ加工部Ｂｎｄ１の曲げ中心が曲げ加工部Ｂｎｄ１よりも下方（半導体チップ２側）に位置するように曲げ加工が施されている。一方、曲げ加工部Ｂｎｄ２は、曲げ加工部Ｂｎｄ２の曲げ中心が曲げ加工部Ｂｎｄ２よりも上方（半導体チップ２から遠ざかる側）に位置するように曲げ加工が施されている。このように、曲げ加工部Ｂｎｄ１とは異なる方向に、曲げ加工が施された曲げ加工部Ｂｎｄ２を設けることで、ワイヤＢＷと半導体チップ２の表面２ａの高さを制御することができる。例えば、図４に示す例では、ワイヤＢＷの最も高い位置にある地点から封止体４の上面４ａまでの距離Ｈｔ１と、半導体チップ２の表面２ａの周縁部における、表面２ａからワイヤＢＷまでの最短距離Ｈｔ２は、６０μｍ〜８０μｍ程度であって、ほぼ同程度である。

上記のように本実施の形態では、曲げ加工部Ｂｎｄ２を設けることで、ワイヤＢＷと半導体チップ２の表面２ａの周縁部とが接触することを抑制できる。ただし、曲げ加工部Ｂｎｄ２の成す角度が鋭角、すなわち、９０度よりも小さくなると、ワイヤＢＷの部分ＢＷ２の一部が封止体４から露出する懸念がある。したがって、曲げ加工部Ｂｎｄ２の成す角度は、鈍角、すなわち、９０度よりも大きいことが好ましい。

また、ワイヤＢＷの部分ＢＷ１と部分ＢＷ２の間に曲げ加工部Ｂｎｄ２を設けると、ワイヤＢＷの部分ＢＷ２と配線基板３の上面３ａとが成す角が、鋭角になる。したがって、単に曲げ加工部Ｂｎｄ２からボンディングリード３ｄに向かってワイヤＢＷの部分ＢＷ２を延在させた場合、部分ＢＷ２の長さが長くなって、パッケージの平面サイズが増大する。そこで、本実施の形態では、部分ＢＷ２の途中に、曲げ加工部Ｂｎｄ３を設けて平面サイズの低減を図っている。

ここで、平面視において半導体チップ２の側面２ｃとボンディングリード３ｄの間に曲げ加工部Ｂｎｄ３が配置されていれば、ワイヤＢＷと半導体チップ２の表面２ａとの接触を抑制できる。したがって、単にパッケージの平面サイズの低減を考慮した場合、ボンディングリード３ｄと半導体チップ２の距離を近づけて、曲げ加工部Ｂｎｄ３の曲げ角度を小さくすることが好ましい。言い換えれば、曲げ加工部Ｂｎｄ３の曲率半径を曲げ加工部Ｂｎｄ１の曲率半径よりもさらに小さくすることが考えられる。

しかし、本願発明者の検討によれば、曲げ加工部Ｂｎｄ３の曲率半径を小さくすると、ワイヤＢＷを形成する際に、パッド接続部Ｂｐｄの付け根部分に過度のストレスが生じ、該付け根部分の周辺が損傷する懸念があることが判った。特に、本実施の形態のように銅を主成分とするワイヤＢＷを用いた場合、金を主成分とするワイヤＢＷを用いた場合に比べて、パッド接続部Ｂｐｄの付け根部分に損傷が発生し易い。また、ワイヤＢＷの直径が大きくなると、パッド接続部Ｂｐｄの付け根部分に損傷が発生し易くなる。パッド接続部Ｂｐｄの付け根部分が損傷すると、ワイヤＢＷを用いた導電経路の電気的特性の低下を招く原因となる。この結果、半導体装置１の信頼性低下の原因になる。

そこで、本実施の形態では、曲げ加工部Ｂｎｄ３が、曲げ加工部Ｂｎｄ２とリード接続部Ｂｌｄとの間の高さに位置するようにワイヤＢＷを形成している。このため、曲げ加工部Ｂｎｄ３の曲率半径は、曲げ加工部Ｂｎｄ１の曲率半径よりも大きくなっているが、ボンディングリード３ｄと半導体チップ２の平面視における距離を近づけて、パッケージの平面サイズを低減することができる。また、曲げ加工部Ｂｎｄ３の曲率半径は、曲げ加工部Ｂｎｄ１の曲率半径よりも大きくなっているので、曲げ加工部Ｂｎｄ３を形成する際に、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減できる。

ところで、図７では、図３に示す複数のワイヤＢＷのうち、ワイヤのループ高さを小さくすると、半導体チップ２の表面２ａと接触する懸念が特に大きい、ワイヤＢＷａについて、説明した。しかし、ワイヤＢＷａ以外のワイヤ（例えば図３に示すパッドＰＤ２に接続されるワイヤＢＷｂ）についても同様の構造を適用することができる。また、複数のパッドＰＤと複数のボンディングリード３ｄとを接続する複数のワイヤＢＷのそれぞれにおいて、上記の構造を適用すれば、ワイヤボンディング時に複数のワイヤＢＷのそれぞれを、同様の動作で形成することができる。

＜半導体装置の製造工程＞
次に、図１〜図７を用いて説明した半導体装置１の製造方法について、説明する。本実施の形態の半導体装置１は、図８に示す組立てフローに沿って製造される。図８は、本実施の形態の半導体装置の組み立てフローを示す説明図である。

１．基板準備工程
まず、図８に示す基板準備工程では、図９に示すような配線基板２５を準備する。図９は、図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。

図９に示すように、本工程で準備する配線基板２５は、枠部２５ｂの内側に複数のデバイス形成部２５ａを備えている。詳しくは、複数のデバイス形成部２５ａが行列状に配置されている。デバイス形成部２５ａの数は、図９に示す態様に限定されないが、本実施の形態の配線基板２５は、例えば、行列状（図９では２行×８列）に配置された１６個のデバイス形成部２５ａを備えている。つまり、配線基板２５は、複数のデバイス形成部２５ａを有する、所謂、多数個取り基板である。

各デバイス形成部２５ａは、図４に示す配線基板３に相当する。各デバイス形成部２５ａは、図４に示す上面（表面、チップ搭載面）３ａ、上面３ａに形成された複数のボンディングリード（端子、チップ搭載面側端子、電極）３ｄ、上面３ａとは反対側の下面（裏面、実装面）３ｂ、および下面３ｂに形成された複数のランド（端子、外部端子）１０を有している。複数のボンディングリード３ｄと複数のランド１０は、各デバイス形成部２５ａに形成された複数の配線３ｒ（図４参照）を介して、それぞれ電気的に接続されている。

また、各デバイス形成部２５ａの周囲には、図８に示す個片化工程で配線基板２５を切断する予定領域であるダイシング領域（ダイシングライン）２５ｃが配置されている。図９に示すように、ダイシング領域２５ｃは、隣り合うデバイス形成部２５ａの間、および枠部２５ｂとデバイス形成部２５ａの間、に各デバイス形成部２５ａを取り囲むように配置されている。

２．半導体チップ準備工程
また、図８に示す半導体チップ準備工程では、図５に示す半導体チップ２を準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側に、複数の半導体素子やこれに電気的に接続される配線層からなる半導体ウエハを準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを切断し、図５に示す半導体チップ２を複数個取得する。

この時、半導体ウエハの状態で回路素子の評価などを行うための金属パターン（ＴＥＧ；Test Element Group）がダイシングラインに形成されている場合がある。この場合、ダイシングラインの幅によっては、金属パターンの一部または全部が、半導体チップ２の周縁部に残留することがある。

３．ダイボンディング工程
次に、図８に示すダイボンディング工程では、図１０および図１１に示すように、配線基板２５のデバイス形成部のチップ搭載領域上に、半導体チップ２を搭載し、接着固定する。図１０は、図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図、図１１は図１０のＡ−Ａ線に沿った拡大断面図である。

本工程では、半導体チップ２を配線基板２５の各デバイス形成部２５ａの上面３ａに配置されたチップ搭載領域上に搭載（接着固定）する。図１１に示すように、本実施の形態では、半導体チップ２の裏面２ｂが、配線基板２５の上面３ａと対向するように、ダイボンド材（接着材）５を介して配線基板２５上に搭載する、所謂、フェイスアップ実装方式で半導体チップ２を搭載する。

ダイボンド材５は、半導体チップ２と配線基板２５とを接着固定する接着材であって、例えば、硬化前にはペースト状の性状を備えている。ペースト状の接着材を用いて半導体チップ２を搭載する場合、半導体チップ２を搭載する前に、デバイス形成部２５ａのチップ搭載領域にペースト状の接着材を予め配置しておく。そして、半導体チップ２をチップ搭載領域に押し付けることで、ペースト状の接着材を押し広げた後、例えば加熱することにより接着材を硬化させて、半導体チップ２を固定する。ただし、ダイボンド材５は、上記に限定されるものではなく、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。この場合、例えば、両面に接着層を備えるテープ材（フィルム材）であるダイボンド材５を、予め半導体チップ２の裏面２ｂに貼り付けておき、テープ材を介して半導体チップ２を接着する。その後、例えば、ダイボンド材５に含まれる熱硬化性樹脂成分を熱硬化させて半導体チップ２を固定する。

４．ワイヤボンディング工程
次に、図８に示すワイヤボンディング工程では、図１２および図１３に示すように、半導体チップ２の複数のパッドＰＤと、配線基板２５の複数のボンディングリード３ｄとを、複数のワイヤＢＷを介して電気的に接続する。図１２は、図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図、図１３は、図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。

本工程では、図１２および図１３に示すように、配線基板２５のデバイス形成部２５ａに形成された複数のボンディングリード３ｄと、半導体チップ２の表面２ａに形成された複数のパッドＰＤとを、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続する。本実施の形態では、半導体チップ２のパッドＰＤを第１ボンド側、配線基板２５のボンディングリード３ｄを第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、パッドＰＤとボンディングリード３ｄを電気的に接続する。

本実施の形態では、図７を用いて説明したように、ワイヤボンディング工程において、ワイヤＢＷのそれぞれに、曲げ加工部Ｂｎｄ１、Ｂｎｄ２、Ｂｎｄ３を形成する。曲げ加工部Ｂｎｄ１、Ｂｎｄ２、Ｂｎｄ３の詳細な形成方法は後述する。

５．封止工程
次に、図８に示す封止工程では、図１４に示すように、半導体チップ２および複数のワイヤＢＷを樹脂で封止する。図１４は図１３に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。

本工程では、図示しないキャビティを備えている成形金型内に、配線基板２５を配置して、配線基板２５の上面３ａ側を樹脂で封止した後、樹脂を硬化させて封止体４を形成する、所謂、トランスファモールド方式により封止体４を形成する。

また、図１４に示す例では、複数のデバイス形成部２５ａを成形金型の一つのキャビティで一括して覆って樹脂封止する、所謂ＭＡＰ（Mold Allay Process）と呼ばれる方式を適用して封止体４を形成する例を示している。ＭＡＰ方式の場合、複数のデバイス形成部２５ａを覆うように一体化された封止体４を形成するので、ダイシング領域２５ｃ上も、封止体４で覆われる。

６．半田材形成工程
次に、図８に示す半田材形成工程では、図１５に示すように、ランド１０のそれぞれの露出面を覆うように、半田材７を形成する。図１５は、図１４に示す複数のランドのそれぞれの露出面に半田を形成した状態を示す拡大断面図である。

本工程では、例えば、めっき法により、あるいは、ペースト状の半田を塗布した後、リフロー処理を施すことにより、半田材７を形成することができる。また、本実施の形態では、ランド１０の露出面に半田材７を形成する実施態様を例示的に説明したが、半田材７を形成しない変形例の場合には、本工程を省略することができる。また、本工程で、ボール状に形成された半田材７を形成すれば、ＢＧＡ型の半導体装置が取得できる。

７．個片化工程
次に、図８に示す個片化工程では、図１６に示すように、配線基板２５のデバイス形成部２５ａ毎に分割し、複数の半導体装置１を取得する。図１６は、図１５に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。

本工程では、図１６に示すように、ダイシングブレード（回転刃）ＤＢＬをダイシング領域（ダイシングライン）２５ｃに沿って走らせて、配線基板２５、および封止体４を切断（分割）し、デバイス形成部２５ａ毎に個片化する。これにより、複数のデバイス形成部２５ａは、それぞれ隣のデバイス形成部２５ａ、および枠部２５ｂから切り離されて、複数の半導体装置１を取得する。なお、詳しくは、本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図７を用いて説明した、完成品の半導体装置１となる。そして、半導体装置１は出荷され、あるいは図示しない実装基板に実装される。

＜ワイヤボンディング工程の詳細＞
次に、図８に示すワイヤボンディング工程の詳細について説明する。本実施の形態のワイヤボンディング工程は、図１７に示すキャピラリＣＰからワイヤを繰り出しながら、キャピラリＣＰ移動させることにより、図７に示すワイヤＢＷのループ形状を形成する工程を備えている。図１７は、図８に示すワイヤボンディング工程において、キャピラリの下端側から突出するワイヤの先端にボール部を形成した状態を示す要部拡大断面図である。

キャピラリＣＰは、ワイヤＢＷのループ形状を形成するガイド治具としての機能を備えている。また、キャピラリＣＰは、図７に示すパッドＰＤとの接続部、およびボンディングリード３ｄとの接続部を押圧して、成形する押圧治具としての機能を備えている。また、図７に示すパッドＰＤとの接続部、およびボンディングリード３ｄとの接続部では、超音波と熱圧着を併用してワイヤＢＷを被接続部に接合する方式を適用している。

本実施の形態のワイヤボンディング固定では、まず、図１７に示すように、キャピラリＣＰの下端側から突出するワイヤＦＷの端部に、ボール部ＢＬを形成する（ボール形成工程）。ボール部ＢＬは、ワイヤＦＷの先端に、図示しない電気トーチから放電させることにより形成される。

次に、図１８に示すように、キャピラリＣＰを半導体チップ２のパッドＰＤに向かって移動させて、ワイヤＦＷのボール部ＢＬとパッドＰＤとを接合する（ボールボンディング工程）。図１８は、図１７に示すワイヤに形成されたボール部と半導体チップのパッドとを電気的に接続した状態を示す要部拡大断面図である。本工程では、ワイヤＦＷおよびパッドＰＤがそれぞれ加熱された状態で実施され、キャピラリＣＰによりボール部ＢＬを押圧することにより、パッドＰＤとボール部ＢＬを熱圧着することができる。この時、キャピラリＣＰの下端部の形状に倣ってボール部ＢＬが変形し、図７に示すようなパッド接続部Ｂｐｄの形状が形成される。また、ボール部ＢＬとパッドＰＤを接続する際に、ボール部ＢＬに超音波を印加すると、接合時の押圧力（荷重）を低減できる。

次に、図１９に示すように、ワイヤＦＷを繰り出しながらキャピラリＣＰをパッドＰＤの上方に移動させる（第１キャピラリ上昇工程）。図１９は、図１８に示す状態からキャピラリを上昇させた状態を示す要部拡大断面図である。本工程では、平面視において、キャピラリＣＰから繰り出されるワイヤＦＷが、パッドＰＤと厚さ方向に重なる範囲内で、キャピラリＣＰを上昇させる。

ここで、図３１〜図３５を用いて、本実施の形態に対する比較例のワイヤボンディング工程について説明する。図３１〜図３５は、図２０〜図２７に示す本実施の形態のワイヤボンディング工程に対する比較例を示す要部拡大断面図である。図３１〜図３５に示す本実施の形態に対する比較例のワイヤボンディング工程では、まず、図３１に示すようにキャピラリＣＰを平面視においてボンディングリード３ｄから離れる方向に移動させた後、図３２に示すようにキャピラリＣＰを上昇させて、ワイヤＦＷに曲げ加工を施す。次に、図３３に示すように、キャピラリＣＰを下降させながら、平面視においてボンディングリード３ｄから更に離れる方向に移動させた後、図３４に示すようにキャピラリＣＰを上昇させながら平面視においてボンディングリード３ｄに近づく方向に移動させて、ワイヤＦＷに再び曲げ加工を施す。次に、図３５に示すように、キャピラリＣＰをボンディングリード３ｄに近づけて、ワイヤＦＷのリード接続部Ｂｌｄをボンディングリード３ｄに接合する。そして図示は省略するが、リード接続部Ｂｌｄの先で、ワイヤＦＷを切断することにより、パッドＰＤとボンディングリード３ｄとを電気的に接続するワイヤが形成される。

第１ボンド側であるパッドＰＤにワイヤＦＷの一方の端部を接続した後、図３１や図３３に示すように、第２ボンド側であるボンディングリード３ｄから離れる方向にキャピラリＣＰを移動させる動作は、リバース動作と呼ばれる。ワイヤボンディング工程で、リバース動作を行うと、ワイヤＦＷに曲げ癖を形成し易くなるので、ループ形状を安定させる点で好ましい。

ところが、本願発明者の検討によれば、ワイヤのループ高さを小さくする場合、リバース動作を行うことにより、パッド接続部Ｂｐｄの付け根部分に過度のストレスが生じ、該付け根部分の周辺が損傷する懸念があることが判った。特に、ワイヤＦＷの線径を太くすることにより、このストレスが大きくなり易い。また、例えば銅など、金よりも剛性が高い金属材料でワイヤＦＷが構成されている時には、金から成るワイヤと比較して、相対的にストレスが大きくなる。

そこで、本願発明者は、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減する技術について検討し、以下で説明するワイヤボンディング工程の構成を見出した。

図２０に示すように、本実施の形態のワイヤボンディング工程では、図１９を用いて説明した第１キャピラリ上昇工程の後、キャピラリＣＰをパッドＰＤに向かって（言い換えれば、パッド接続部Ｂｐｄに向かって）下降させる（曲げ癖形成工程）。図２０は、図１９に示すキャピラリを下降させて、ワイヤに曲げ癖を形成した状態を示す要部拡大断面図である。本工程では、ワイヤＦＷを固定した状態でキャピラリＣＰの位置を下降させる。これにより、ワイヤＦＷは、キャピラリＣＰの間で圧縮され、曲げ癖が形成される。

本実施の形態に対する変形例としては、図２０に示す工程を省略することもできるが、ワイヤのループ高さを小さくする観点からは、図２０に示す曲げ癖形成工程を実施することが好ましい。また、本実施の形態では、ワイヤＦＷを延在方向に沿って圧縮することにより曲げ癖を形成している。この場合、図３１を用いて説明したように、リバース動作により曲げ癖を形成する場合と比較して、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減できる。

次に、本実施の形態のワイヤボンディング工程では、図２１に示すように、ワイヤＦＷを繰り出しながらキャピラリＣＰをパッドＰＤの上方に再び移動させる（第２キャピラリ上昇工程）。図２１は、図２０に示すキャピラリを再上昇させた後の状態を示す要部拡大断面図である。本工程では、平面視において、キャピラリＣＰから繰り出されるワイヤＦＷが、パッドＰＤと厚さ方向に重なる範囲内で、キャピラリＣＰを上昇させる。本工程では、図７に示すワイヤＢＷのうちの、部分ＢＷ１の経路長（パッド接続部Ｂｐｄから曲げ加工部Ｂｎｄ２に至る湾曲した部分の長さ）を規定する。したがって、図１９を用いて説明した第１キャピラリ上昇工程で、必要な長さのワイヤＦＷを、キャピラリＣＰから繰り出している場合には、本工程は省略できる。

次に、本実施の形態のワイヤボンディング工程では、図２２に示すように平面視において、キャピラリＣＰをボンディングリード３ｄに向かって移動させて、曲げ加工部Ｂｎｄ１を形成する（第１曲げ加工部形成工程）。図２２は、図２１に示すワイヤに第１曲げ加工部を形成した状態を示す要部拡大断面図である。本実施の形態では、パッド接続部Ｂｐｄの付け根部分に端部を有する曲げ加工部Ｂｎｄ１を形成する際に、平面視において、キャピラリＣＰをボンディングリード３ｄに向かう方向、すなわち、フォワード方向に向かって移動させる（フォワード動作）。言い換えれば、本実施の形態では、曲げ加工部Ｂｎｄ１を形成するまでの間に、キャピラリＣＰをリバース動作させることが無い。したがって、図３１〜図３５に示す比較例よりも、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減できる。

また、本実施の形態では、第１曲げ加工具形成工程の前に、上記した曲げ癖形成工程を予め行う。このため、本工程では、キャピラリＣＰの移動量を抑制し、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減することができる。また、上記した曲げ癖形成工程の後で、第１曲げ加工部形成工程を実施することで、図７に示すワイヤＢＷのループ高さを安定的に低くすることができる。

次に、本実施の形態のワイヤボンディング工程では、図２３に示すようにキャピラリＣＰを再び上昇させて、曲げ加工部Ｂｎｄ２を形成する（第２曲げ加工部形成工程）。図２３は、図２２に示すキャピラリを上昇させて、第２曲げ加工部を形成した状態を示す要部拡大断面図である。本工程ではキャピラリＣＰの移動方向を変更する際に、曲げ加工部Ｂｎｄ２が形成される。また、本工程では、キャピラリＣＰを上昇させる距離によって、図７に示す部分ＢＷ３の延在距離、すなわち、曲げ加工部Ｂｎｄ２から曲げ加工部Ｂｎｄ３までの長さを規定する。

次に、本実施の形態のワイヤボンディング工程では、図２４に矢印を付して示すようにキャピラリＣＰを移動させて、曲げ加工部Ｂｎｄ３を形成する（第３曲げ加工部形成工程）。図２４は、図２３に示すキャピラリを移動させて第３曲げ加工部を形成した状態を示す要部拡大断面図である。本実施の形態では、曲げ加工部Ｂｎｄ３を形成する際に図２４に示すようにキャピラリＣＰを異なる方向に複数回移動させる。また、本工程におけるキャピラリＣＰの移動方向には、平面視において、ボンディングリード３ｄから離れる方向に移動する動作、すなわち、リバース動作が含まれている。また、本工程における複数回のリバース動作それぞれの移動距離は、上記した第１曲げ加工部形成工程や第２曲げ加工部形成工程におけるキャピラリＣＰの移動距離よりも小さくなっている。

ここで、図２４に対する変形例である図２８に示すように、本実施の形態の変形例としては、第３曲げ加工部形成工程において、１回のリバース動作で曲げ加工部Ｂｎｄ３を形成することもできる。図２８は図２４に対する変形例を示す要部拡大断面図である。しかし、図２８に示すように、１回のリバース動作で曲げ加工部Ｂｎｄ３を形成する場合、キャピラリＣＰの移動量が大きくなりやすい。このため、パッド接続部Ｂｐｄの付け根部分に印加されるストレスが大きくなってしまう。

そこで、本実施の形態では、リバース動作を複数回に分割し、各リバース動作におけるキャピラリＣＰの移動量を低減することで、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減している。なお、図２４では、４個の矢印を示しており、これは、第３曲げ加工部形成工程において、キャピラリＣＰを４回方向転換して移動させることを意味している。しかし、キャピラリＣＰの方向転換の回数は４回には限られず、例えば５回以上方向転換させることができる。方向転換の回数を増やせば、複数回のリバース動作の移動距離が小さくなるので、パッド接続部Ｂｐｄの付け根部分に印加されるストレスを低減できる。また、方向転換の回数を減らせば、曲げ加工部Ｂｎｄ３を形成するための加工時間を短縮できるので、ワイヤボンディングの製造効率を向上させることができる。

次に、本実施の形態のワイヤボンディング工程では、図２５に示すように、ワイヤＦＷを繰り出しながらキャピラリＣＰを移動させて、曲げ加工部Ｂｎｄ３とキャピラリＣＰとの間に、延在部を形成する。図２５は、図２４に示すキャピラリを移動させて、延在部を形成した状態を示す要部拡大断面図である。本工程では、ワイヤＦＷの繰り出し量を調整することで、図７に示すワイヤＢＷの曲げ加工部Ｂｎｄ３からリード接続Ｂｌｄまでの部分ＢＷ４の長さを決定する。

次に、本実施の形態のワイヤボンディング工程では、図２６に示すように、キャピラリＣＰをボンディングリード３ｄに向かって移動させて、ワイヤＦＷのリード接続部Ｂｌｄをボンディングリード３ｄに接続する（リード接続工程）。図２６は図２５に示すキャピラリをボンディングリードに向かって移動させて、ワイヤとボンディングリードとを接続した状態を示す要部拡大断面図である。本工程において、キャピラリＣＰがボンディングリード３ｄの第２ボンド点に到達すると、第１ボンド側と同様にステッチが形成される。ワイヤＦＷの一部分はキャピラリＣＰにより、ボンディングリード３ｄの第２ボンド点に押しつけられて変形し、図７に示すようなリード接続部Ｂｌｄが形成される。本工程により、ワイヤＢＷが形成される。

次に、本実施の形態のワイヤボンディング工程では、図２７に示すように、キャピラリＣＰを上昇させて、ワイヤＢＷからキャピラリＣＰを引き離す。図２７は、図２６に示すキャピラリをボンディングリードから引き離した状態を示す要部拡大断面図である。そして図１７を用いて説明したボール形成工程を行い、以下、図１７〜図２７を用いて説明した作業を繰り返し行う。これにより、図１２および図１３に示すように、半導体チップ２の複数のパッドＰＤと、配線基板２５の複数のボンディングリード３ｄとを、複数のワイヤＢＷを介して電気的に接続することができる。

＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

（変形例１）
例えば、上記実施の形態では、図３に示す複数のワイヤＢＷのそれぞれについて、図７を用いて説明した構造、および図１９〜図２７を用いて説明した製造方法を適用した実施態様について説明した。しかし、図３に示すワイヤＢＷのうちの、一部に図７に示すワイヤＢＷａの構造および製造方法を適用し、他のワイヤＢＷには、ワイヤＢＷａとは異なる構造を適用することができる。

ただし、上記実施の形態で説明したように、半導体チップ２の表面２ａの周縁部からの距離Ｄ１が遠くなるように配置されたパッドＰＤ１に接続されるワイヤＢＷａは、パッドＰＤ１から表面２ａの周縁部までの距離が大きくなる分、ワイヤＢＷａが周縁部に接触し易くなるので、図７に示す構造を適用することが好ましい。また、図１９〜図２７を用いて説明した製造方法を適用することが好ましい。また、ワイヤＢＷが銅を主成分とする材料から成る場合には、金を主成分とするワイヤと比較して、曲げ加工時に生じるストレスが大きくなるので、図７に示す構造を適用することが好ましい。また、図１９〜図２７を用いて説明した製造方法を適用することが好ましい。

また、パッケージ高さの制約から、ワイヤのループ高さを低くする必要がある場合、図３に示す複数のワイヤＢＷのそれぞれにストレスが加わり易い。したがって、例えば図３に示す複数のワイヤＢＷの全てにおいて、図７に示す構造を適用することが好ましい。また、図１９〜図２７を用いて説明した製造方法を適用することが好ましい。

また、上記したように、ワイヤＢＷの太さが大きくなると、ワイヤのループ形状を形成する際に印加されるストレスが大きくなる。したがって、相対的に太さが異なるワイヤを使用する場合、線径が太いワイヤには、特に、図７に示す構造を適用することが好ましい。また、図１９〜図２７を用いて説明した製造方法を適用することが好ましい。

（変形例２）
また、例えば、上記実施の形態では、第３曲げ加工部形成工程において、図２４や図２８に示すように、キャピラリＣＰをリバース方向に動作させて曲げ加工部Ｂｎｄ３を形成する実施態様について説明した。しかし、変形例として、図２３に示すように第２曲げ加工部を形成した後には、キャピラリＣＰを平面視においてボンディングリード３ｄから遠ざける方向に移動させる、リバース動作をさせなくてもよい。これにより、第３曲げ加工部は形成されない。この場合、ワイヤボンディング工程において、キャピラリＣＰをリバース方向に動作させること無くワイヤのループ形状を形成することができる。

ただし、リバース動作を含んでいない場合、ワイヤのループ形状が、パッドＰＤ上からボンディングリード３ｄに向かって略直線的に延びた形状になり易い。このため、ワイヤが半導体チップ２の表面２ａの周縁部に接触し易くなる。したがって、上記実施の形態で説明した図２４または図２８に示すように、キャピラリＣＰの動作軌跡にリバース動作が含まれていることが好ましい。

（変形例３）
また、例えば、上記実施の形態では、図６に示すように、複数のパッドＰＤのそれぞれに、一本ずつワイヤＢＷが接続された実施態様について説明した。しかし、図２９に示す変形例のように、一つのパッドＰＤ（パッドＰＤ１）に、２本のワイヤＢＷａを接続する実施態様に適用することができる。図２９は図６に対する変形例を示す拡大平面図である。

上記したように、ワイヤＢＷの太さが大きくなると、ワイヤのループ形状を形成する際に印加されるストレスは大きくなるが、ワイヤＢＷの太さは、例えば、伝送経路中の抵抗成分の低減などを目的として、決定されることがある。したがって、図２９に示すように、一つのパッドＰＤに複数のワイヤＢＷａを接続すれば、個々のワイヤＢＷａの太さを小さくして、ストレスを低減することができる。

（変形例４）
また、例えば、上記実施の形態では、半導体チップ２のパッドＰＤと半導体装置１の外部端子となるボンディングリード３ｄとをワイヤボンディングにより電気的に接続する例として、配線基板上に半導体チップを搭載しているエリアアレイ型の半導体装置を取り上げて説明した。しかし、上記実施の形態および各変形例として説明した技術は、例えば、半導体チップをリードフレームのチップ搭載部上に搭載する、所謂、リードフレーム型の半導体装置にも適用できる。

（変形例５）
また、例えば、上記実施の形態では、半導体装置の製造方法を説明する際に、図８に示す組立フローに沿って説明した。しかし、変形例として、図８に示す工程以外の工程を行うこともできる。例えば、図３０に示すように、封止体４の上面４ａに識別マークＩＤＭを形成する場合、図８に示す封止工程の後に、識別マーク形成工程を追加することができる。図３０は、図１に示す封止体の上面に識別マークを形成した状態の例を示す平面図である。なお、図３０では、識別マークＩＤＭと、封止体４内部の半導体チップ２およびワイヤＢＷと、の平面的な位置関係を示すため、半導体チップ２およびワイヤＢＷを点線で示している。

図３０に示す識別マークＩＤＭは、封止体４の上面４ａに図示しないレーザ光を照射して、封止体４を構成する樹脂の一部を除去することにより形成されている。このように識別マークＩＤＭを刻印により形成する場合、印刷により形成する場合と比較してマークが消えにくい点で有利である。

ここで、本実施の形態の半導体装置１のように封止体４の厚さを薄くする場合、識別マークＩＤＭの位置は、ワイヤＢＷと厚さ方向に重ならない位置に形成することが好ましい。特に、図７に示すワイヤＢＷの部分ＢＷ１上では、封止体４の上面４ａからワイヤＢＷまでの距離Ｈｔ１が最も小さくなる部分を含んでいるので、レーザ照射により識別マークＩＤＭを形成する場合は、ワイヤＢＷの一部分が露出することを抑制する観点から、ワイヤＢＷの部分ＢＷ１と厚さ方向に重ならない位置に形成することが好ましい。

図３０に示すように、平面視において、ワイヤＢＷと重なる領域よりも周縁部側に識別マークＩＤＭを形成するスペースを確保できる場合には、ワイヤＢＷと重なる領域よりも周縁部側に形成することが好ましい。

（変形例６）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。

１ 半導体装置
２ 半導体チップ
２ａ 表面（主面、上面）
２ｂ 裏面（主面、下面）
２ｃ 側面
２ｃ１、２ｃ２ 辺
３ 配線基板
３ａ 上面（面、第１主面、チップ搭載面）
３ｂ 下面（面、第２主面、実装面）
３ｃ 側面
３ｄ、３ｄ１、３ｄ２ ボンディングリード（端子、チップ搭載面側端子、電極）
３ｅ 絶縁層（コア絶縁層）
３ｆ、３ｈ ソルダレジスト膜（絶縁膜）
３ｒ 配線
４ 封止体（樹脂体）
４ａ 上面
４ｂ 下面
４ｃ 側面
５ ダイボンド材（接着材）
７ 半田材
１０ ランド（外部端子、電極パッド、外部電極パッド）
２５ 配線基板
２５ａ デバイス形成部
２５ｂ 枠部
２５ｃ ダイシング領域（ダイシングライン）
ＢＬ ボール部
Ｂｌｄ リード接続部（他端部、ステッチボンド部）
Ｂｎｄ１、Ｂｎｄ２、Ｂｎｄ３ 曲げ加工部
Ｂｐｄ パッド接続部（一端部、ボール部）
ＢＷ、ＢＷａ、ＢＷｂ ワイヤ（導電性部材）
ＢＷ１ 部分
ＢＷ２ 部分
ＢＷ３ 部分（延在部）
ＢＷ４ 部分（延在部）
ＣＰ キャピラリ
Ｄ１、Ｄ２、Ｄ３ 距離
ＤＢＬ ダイシングブレード（回転刃）
ＦＷ ワイヤ
Ｈｔ１、Ｈｔ２ 距離
ＰＤ、ＰＤ１、ＰＤ２、ＰＤ３ パッド（電極パッド）

Claims (13)

1. 以下の工程を含む、半導体装置の製造方法：
   （ａ）第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、および前記第２面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランドを有する配線基板を準備する工程；
   （ｂ）主面、前記主面に形成された複数の電極パッド、および前記主面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記第１面と対向するように、前記配線基板の前記第１面上に搭載する工程；
   （ｃ）前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとを複数のワイヤを介してそれぞれ電気的に接続する工程；
   （ｄ）前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程；
   ここで、前記（ｃ）工程には、以下の工程が含まれる：
   （ｃ１）前記複数のワイヤのうちの第１ワイヤのパッド接続部を前記複数の電極パッドのうちの第１電極パッドに接続する工程；
   （ｃ２）前記（ｃ１）工程の後、前記第１ワイヤを供給するキャピラリを前記第１電極パッドと厚さ方向に重なる範囲内で上昇させる工程；
   （ｃ３）前記（ｃ２）工程の後、平面視において、前記キャピラリを、前記複数のボンディングリードのうちの第１ボンディングリードに向かって移動させて、第１曲げ加工部を形成する工程；
   （ｃ４）前記（ｃ３）工程の後、前記キャピラリを上昇させて、第２曲げ加工部を形成する工程；
   （ｃ５）前記（ｃ４）工程の後、前記キャピラリを移動させて、第３曲げ加工部を形成する工程；
   （ｃ６）前記（ｃ５）工程の後、前記キャピラリを前記第１ボンディングリードに向かって移動させて、前記第１ワイヤのリード接続部を前記第１ボンディングリードに接続する工程。
2. 請求項１において、
   前記（ｃ５）工程では、前記キャピラリを、平面視において、前記第１ボンディングリードから離れる方向に向かって移動させて、前記第３曲げ加工部を形成する、半導体装置の製造方法。
3. 請求項２において、
   前記（ｃ）工程には、さらに以下の工程が含まれる、半導体装置の製造方法：
   （ｃ７）前記（ｃ２）工程の後、かつ前記（ｃ３）工程の前に、前記第１ワイヤを保持した状態で前記キャピラリを前記パッド接続部に向かって下降させる工程。
4. 請求項１において、
   前記（ｃ５）工程では、前記キャピラリを異なる方向に複数回移動させることにより前記第３曲げ加工部を形成する、半導体装置の製造方法。
5. 請求項４において、
   前記（ｃ５）工程で前記キャピラリを移動させる方向には、平面視において、前記第１ボンディングリードから離れる方向が含まれている、半導体装置の製造方法。
6. 請求項１において、
   平面視において、前記半導体チップの前記主面は、前記第１電極パッドの最も近くに配置される第１辺と、前記複数の電極パッドのうちの前記第１電極パッドとは異なる第２電極パッドの最も近くに配置される第２辺と、を有しており、
   前記第１電極パッドから前記第１辺までの距離は、前記第２電極パッドから前記第２辺までの距離よりも大きい、半導体装置の製造方法。
7. 請求項１において、
   前記第１ワイヤは銅を主成分とする材料から成る、半導体装置の製造方法。
8. 請求項１において、
   前記（ｃ）工程では、前記第１電極パッドに複数の前記第１ワイヤを接続する、半導体装置の製造方法。
9. 第１面、前記第１面に形成された複数のボンディングリード、前記第１面とは反対側の第２面、および前記第２面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランドを有する配線基板と、
   主面、前記主面に形成された複数の電極パッド、および前記主面とは反対側の裏面を有し、前記裏面が前記配線基板の前記第１面と対向するように、前記配線基板の前記第１面上に搭載された半導体チップと、
   前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数のワイヤと、
   前記半導体チップおよび前記複数のワイヤを封止する封止体と、
   を含み、
   前記複数の電極パッドには、第１電極パッドが含まれ、
   前記複数のボンディングリードには、前記第１電極パッドと電気的に接続されている第１ボンディングリードが含まれ、
   前記複数のワイヤのうち、前記第１電極パッドと電気的に接続される第１ワイヤは、前記第１電極パッド側に位置するパッド接続部を有し、かつ湾曲するように形成された第１曲げ加工部を有する第１部分と、前記第１部分と連結される第２曲げ加工部、および前記第１ボンディングリードと接続されるリード接続部を有する第２部分と、を備えており、
   前記第２部分は、前記第１部分と連結される第１延在部と、前記第１延在部と繋がる第２延在部と、を有し、
   前記第１ワイヤのうちの前記第１延在部と第２延在部との間の第３曲げ加工部は、前記第１ワイヤのうちの前記第２曲げ加工部と前記リード接続部との間の高さに位置している、半導体装置。
10. 請求項９において、
    前記第３曲げ加工部の曲率半径は、前記第１曲げ加工部の曲率半径よりも大きい、半導体装置。
11. 請求項９において、
    前記複数の電極パッドのうちの第１電極パッドは、平面視において、他の電極パッドよりも前記半導体チップの中央部側に配置されている、半導体装置。
12. 請求項９において、
    前記複数のワイヤのそれぞれは、銅を主成分とする材料から成る、半導体装置。
13. 請求項９において、
    前記第１電極パッドには、複数の前記第１ワイヤが接続されている、半導体装置。

Images