JP2013038370A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013038370A JP2013038370A JP2011175765A JP2011175765A JP2013038370A JP 2013038370 A JP2013038370 A JP 2013038370A JP 2011175765 A JP2011175765 A JP 2011175765A JP 2011175765 A JP2011175765 A JP 2011175765A JP 2013038370 A JP2013038370 A JP 2013038370A
- Authority
- JP
- Japan
- Prior art keywords
- capillary
- wire
- semiconductor device
- tip
- pressing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ワイヤとリードの接続性を向上する。
【解決手段】先端に向けて突出自在にスライド可能な押さえ部材6dが外周部に設けられたキャピラリ6aを用いてワイヤボンディングを行うことで、キャピラリ6aのワイヤボンディングの動作中にキャピラリ先端による押圧面積を増やすことができるため、インナリード2aに対してワイヤボンディングする際に、キャピラリ6aの先端部6cに近接して押さえ部材6dのワイヤ押圧部6fを配置してキャピラリ6aの先端部6cと押さえ部材6dのワイヤ押圧部6fとで銅ワイヤ5を押圧することで、銅ワイヤ5の接続面積を増やすことができ、その結果、ワイヤボンディング工程のスループットを低下させることなく、銅ワイヤ5とインナリード2aの接続性を向上させることができる。
【選択図】図14
【解決手段】先端に向けて突出自在にスライド可能な押さえ部材6dが外周部に設けられたキャピラリ6aを用いてワイヤボンディングを行うことで、キャピラリ6aのワイヤボンディングの動作中にキャピラリ先端による押圧面積を増やすことができるため、インナリード2aに対してワイヤボンディングする際に、キャピラリ6aの先端部6cに近接して押さえ部材6dのワイヤ押圧部6fを配置してキャピラリ6aの先端部6cと押さえ部材6dのワイヤ押圧部6fとで銅ワイヤ5を押圧することで、銅ワイヤ5の接続面積を増やすことができ、その結果、ワイヤボンディング工程のスループットを低下させることなく、銅ワイヤ5とインナリード2aの接続性を向上させることができる。
【選択図】図14
Description
本発明は、半導体装置の製造技術に関し、特に、ワイヤボンディングが行われる半導体装置の組み立てに適用して有効な技術に関する。
ワイヤボンディング用のツールであるキャピラリにおいて、少なくとも先端部分をAl2O3−TiC系セラミックスによって形成する技術が、例えば、特開平6−314721号公報(特許文献1)に記載されており、前記文献にキャピラリの構造が示されている。
近年、半導体デバイスのプロセスルールの微細化やチップサイズの小型化などの影響により、半導体チップの電極パッドの開口寸法は縮小される傾向であり、これに追従してワイヤボンディング用のツールであるキャピラリの先端部の形状も半導体チップの電極パッドの開口寸法に合うように縮小されている。
このようなキャピラリを用いて基板(配線基板)もしくはリードフレームのリードにワイヤを接続する場合、キャピラリの先端が細いために押し付け荷重や超音波振動が接続箇所に伝わりにくく、接続不良の要因の一つとなっている。
一般的にリードの幅は半導体チップの電極パッドより寸法が大きいので、キャピラリの先端部の形状をリードに合わせた大きな形状にすればこの問題は解決するが、半導体チップの電極パッドからリードにワイヤを接続する工程中に治工具を変えることは出来ないので、一番小さな接続箇所である電極パッド側に合わせた小径の先端のキャピラリを用いらざるを得ない。
特に、近年の材料コストの低減化のために注目されている銅(Cu)ワイヤでは、リードとの接続性が金(Au)ワイヤに比較して低いため、前述の接続不良が特に多く発生することが課題となっている。
なお、前記特許文献1(特開平6−314721号公報)に記載された構造のキャピラリを用いた際にもキャピラリの先端部は細いため、リードに対するワイヤ接続で、接続不良が発生し易いものと思われる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ワイヤとリードの接続性を向上することができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、キャピラリのワイヤボンディングの動作中に押さえ部材をキャピラリの先端部に近接して配置し、キャピラリとキャピラリの先端部に近接して配置された押さえ部材とによって導電性ワイヤをリードに押さえ付けてワイヤボンディングを行うものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ワイヤボンディングの接続性を向上することができる。
また、半導体装置の信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示すA−A線に沿って切断した構造を示す断面図である。
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示すA−A線に沿って切断した構造を示す断面図である。
本実施の形態の半導体装置は、リードフレームを用いて組み立てられる多ピンで、かつ樹脂封止型の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、図1に示すような多ピンのQFP(Quad Flat Package)1を取り上げて説明する。
図1、図2に示すQFP1の構成について説明すると、半導体集積回路が形成された半導体チップ4と、半導体チップ4の周囲に放射状に配置された複数のインナリード(リード)2aと、インナリード2aと一体に形成された複数のアウタリード2bと、半導体チップ4の主面4aに形成された表面電極である電極パッド4cとこれに対応するインナリード2aとを電気的に接続する銅ワイヤ(導電性ワイヤ)5とを有している。
さらに、QFP1は、銀ペースト等のダイボンディング材を介して半導体チップ4が固定されたチップ搭載部であるタブ(ダイパッドともいう)2cと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ4とタブ2cと複数の銅ワイヤ5と複数のインナリード2aを封止する封止体3とを有している。QFP1であるため、複数のインナリード2aそれぞれと一体に形成された複数のアウタリード2bは、封止体3の4辺それぞれから外部に向かって突出しており、各アウタリード2bは、ガルウィング状に曲げ成形されている。
ここで、QFP1に搭載された半導体チップ4は、その主面4aに形成された複数の電極パッド4cが、狭パッドピッチで設けられており、これにより、多ピン化が図られている。つまり、半導体チップ4の主面4aには、その周縁部に複数の電極パッド4cが略四角形に並んで配列されている。複数の電極パッド4cそれぞれは、アルミニウムを主成分とした表面電極である。
また、半導体チップ4の複数の電極パッド4cとそれぞれに対応する複数のインナリード2aとをそれぞれ電気的に接続する複数の銅ワイヤ5は、銅を主成分とする銅線である。すなわち、本実施の形態のQFP1は、導電性ワイヤとして銅線(銅ワイヤ5)を採用しており、低コスト化が図られている。なお、銅ワイヤ5に含まれる銅は、例えば、99.99%銅、もしくは99.999%銅等の純銅である。ただし、導電性ワイヤは、金ワイヤ等であってもよい。
また、半導体チップ4は、各リードに対してワイヤ接続されているため、その主面4aを上方に向けてフェイスアップ実装でタブ2c上に搭載されている。つまり、半導体チップ4の裏面4bとタブ2cとがダイボンディング材を介して接合されている。
また、インナリード2a、アウタリード2b及びタブ2cは、例えば、銅合金等の薄板状の部材によって形成され、さらに、封止体3は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。
次に、本実施の形態の半導体装置(QFP1)の製造方法を、図3に示すフロー図に沿って説明する。
図3は図1に示す半導体装置の組み立て手順の一例を示す製造フロー図、図4は図1に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図5は図1に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図、図6は図1に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。
また、図7は図1に示す半導体装置の組み立てのワイヤボンディング工程で用いられるボンディングツールであるキャピラリの構造の一例を示す部分側面図と先端図、図8は図7のB−B線に沿って切断した構造の一例を示す拡大断面図、図9は図7に示すキャピラリの延在方向に沿って切断した構造の一例を示す部分断面図である。
また、図10は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるボール形成時のキャピラリ動作の一例を示す部分概念図、図11は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるチップ側ボンド時のキャピラリ動作の一例を示す部分概念図、図12は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるキャピラリ上昇時のキャピラリ動作の一例を示す部分概念図である。さらに、図13は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるキャピラリ下降時のキャピラリ動作の一例を示す部分概念図、図14は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるリード側ボンド時のキャピラリ動作の一例を示す部分概念図、図15は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるワイヤ切断時のキャピラリ動作の一例を示す部分概念図である。
また、図16は図1に示す半導体装置の組み立てのワイヤボンディング工程におけるリード側接続後の接続部の構造の一例を示すキャピラリ先端図、部分側面図、部分平面図及びステッチ形状図、図17は図1に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図、図18は図1に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。
まず、図3のステップS1に示すリードフレーム準備を行う。ここでは、図4に示すリードフレームの一例であるマトリクスフレーム2を準備する。マトリクスフレーム2には、半導体チップ4が搭載されるデバイス領域2dが複数個並んで形成されているとともに、それぞれのデバイス領域2dに複数のインナリード(リード)2aやアウタリード(リード)2bが設けられている。
本実施の形態で用いられる図4に示すマトリクスフレーム2は、1つのQFP1を形成するための領域であるデバイス領域2dが複数行×複数列(例えば、図4では2行×2列の領域のみを表示している)に亘ってマトリクス配置で複数個形成された多連の薄板部材であり、各デバイス領域2dには、1つのタブ(ダイパッド)2c、複数のインナリード2aと複数のアウタリード2b等が形成されている。
また、マトリクスフレーム2は、例えば、銅合金(銅を主成分とする金属)等によって形成された長方形の薄板材であり、タブ2c、複数のインナリード2a及びアウタリード2bが一体に形成されている。図4に示すマトリクスフレーム2では、X方向が長方形の長手方向であり、Y方向が長方形の幅方向である。
また、マトリクスフレーム2の幅方向の両端部の枠部2eには、処理の際の位置決め用の長孔2gやガイド用のスプロケットホール2fが複数個設けられている。
なお、図4に示すマトリクスフレーム2における1つのデバイス領域2dのインナリード2aの本数は、図1に示すQFP1におけるアウタリード2bの本数と異なっているが、これはマトリクスフレーム2のリード部分の形状をわかり易く示すためのものであり、QFP1を組み立てるために用いられるマトリクスフレーム2の1つのデバイス領域2dのインナリード2aの本数は、QFP1のアウタリード2bの本数と同じであることは言うまでもない。
さらに、マトリクスフレーム2は、複数のデバイス領域2dが単列で配置されたものであってもよい。
その後、図3のステップS2に示すダイボンディングを行う。ここでは、主面4aに複数の電極パッド4cが形成された半導体チップ4を準備し、その後、マトリクスフレーム2の複数のデバイス領域2dのタブ(チップ搭載部)2cに、図5に示すようにダイボンディング材を介して半導体チップ4を搭載する。すなわち、半導体チップ4の裏面4bとタブ2cとを前記ダイボンディング材によって接合する。
なお、半導体チップ4の主面4aには、その周縁部に複数の電極パッド4cが並んで配置されている。
その後、図3のステップS3に示すワイヤボンディングを行う。すなわち、図6に示すように、半導体チップ4の主面4aの電極パッド4cと、これに対応するインナリード2aとを図7に示すボンディングツールであるキャピラリ6aの案内によって銅ワイヤ(導電性ワイヤ)5で電気的に接続する。なお、銅ワイヤ5は、銅を主成分とする銅線である。
ここで、ステップS3のワイヤボンディング工程で使用される図7に示すボンディングツールであるキャピラリ6aの構造について説明する。
ワイヤボンディング工程で用いられるワイヤボンダの主要部であるボンディングヘッド(図示せず)には、ワイヤボンディング時に銅ワイヤ5を案内するキャピラリ6aが設けられている。
本実施の形態で用いられるキャピラリ6aは、図7〜図9に示すように円筒形のものであるが、先端部6cに向けて途中から先細りの円錐形状となっており、その中心には図10に示す銅ワイヤ5を通すための貫通孔6bがキャピラリ6aの延在方向に沿って形成されている。
さらに、図8及び図9に示すように、キャピラリ6aの円錐形状部分の外周部の一部には、細長い棒状の押さえ部材6dを収容可能な収容部6hが設けられている。その際、押さえ部材6dは、収容部6hから突出・収容可能に設けられ、スライド自在に取り付けられている。
ここで、押さえ部材6dは、銅ワイヤ5を押圧する先端側のワイヤ押圧部6fと、このワイヤ押圧部6fを支持し、かつ収容部6hに収容される細長い棒状の支持部6gとを有している。つまり、押さえ部材6dの収容部6hに収容される支持部6gは、細長い棒状であり、収容部6hから突出及び収容部6hに収容自在に設けられており、キャピラリ6aの外周部に設けられた駆動部6iによって収容部6hから突出及び収容されるように設けられている。
詳細には、押さえ部材6dは、その先端部6eであるワイヤ押圧部6fを、キャピラリ6aの先端部6cに近接配置可能なように、また、収容部6hから突出した支持部6gが再度収容部6hに収まるように設けられている。つまり、押さえ部材6dは、キャピラリ6aの円錐部分の外周部に設けられた収容部6hに支持部6gが収まるように設けられており、突出時には、先端部6eであるワイヤ押圧部6fがキャピラリ6aの先端部6cに並んで近接配置され、一方、退避時には突出した支持部6gが収容部6hに収容されてワイヤ押圧部6fがキャピラリ6aの先端部6cより引っ込んだ状態となる。
つまり、押さえ部材6dは、図7に示すキャピラリ6aの円錐部分の外周部においてキャピラリ6aの延在方向Pに対してスライド移動自在に設けられている。その際、押さえ部材6dのスライド移動は、駆動部6iによって行われる。
なお、押さえ部材6dのワイヤ押圧部6fの収容部6hからの突出動作及び退避動作は、キャピラリ6aの移動動作とともにワイヤボンダにおける自動制御によって行われる。すなわち、ワイヤボンダでのプログラムの設定により、キャピラリ6aの動作と同様に、押さえ部材6dの突出や退避のタイミングを駆動部6iを介して制御する。
これにより、キャピラリ6aのワイヤボンディングの動作中に、押さえ部材6dをキャピラリ6aの先端部6cに近接して配置することができる。
すなわち、ワイヤボンディングにおけるキャピラリ6aの動作(キャピラリ6aの移動動作や停止動作等を含む)中に、必要に応じて押さえ部材6dを収容部6hから突出させ、キャピラリ6aの先端部6cに押さえ部材6dの先端部6e(ワイヤ押圧部6f)を近接させ、キャピラリ6aと押さえ部材6dによって銅ワイヤ5を押圧することができ、また、キャピラリ6aの前記動作中に押さえ部材6dの支持部6gを収容部6hに退避させることができる。
このように、ワイヤボンディングにおいて、押さえ部材6dを収容部6hから突出させ、キャピラリ6aの先端部6cに押さえ部材6dの先端部6eを近接させてキャピラリ6aと押さえ部材6dのワイヤ押圧部6fとによって銅ワイヤ5を押圧することで、銅ワイヤ5とリード等の接続面積を増加させることができ、その結果、ワイヤ接続部の接続強度を高めてその接続性を向上させることができる。
また、ワイヤ押圧部6fの銅ワイヤ5を押圧する押圧面積は、支持部6gのキャピラリ6aの延在方向と交差する方向の断面積より大きい。
すなわち、押さえ部材6dの先端部6eに形成されたワイヤ押圧部6fは、ワイヤ接続時に銅ワイヤ5を押圧する面積が大きくなるように、その押圧面積は、支持部6gの横断面積(キャピラリ6aの支持部6gの延在方向と交差する方向の断面積)に比べて遥かに大きい。
つまり、押さえ部材6dにおいて収容部6hに収まる支持部6gは、スライド動作し易いように細長い棒状になっており、一方、ワイヤボンディング時に銅ワイヤ5を押圧するワイヤ押圧部6fは、銅ワイヤ5を広い(大きな)面積で押圧し、かつ収容部6hに収まる必要はないため、大きな面積となっている。
このようにワイヤ押圧部6fの面積を大きくすることにより、銅ワイヤ5の押圧面積を増やすことができ、したがって、銅ワイヤ5とインナリード2aの接続面積を増やすことができるため、銅ワイヤ5の接続強度を高めてその接続性を向上させることができる。
さらに、ワイヤ押圧部6fの面積を大きくすることで、キャピラリ6aの先端部6cと一緒に銅ワイヤ5を押圧する際に、押さえ部材6dの収容部6hにおける支持部6gのガタ等による位置ずれが生じても確実に銅ワイヤ5を押圧することができる。
以上のように、本実施の形態のキャピラリ6aでは、押さえ部材6dがキャピラリ6aの先端部6cより引っ込んでいる場合には、半導体チップ4の電極パッド4c等の比較的小さい面積の場所にワイヤボンディングを行い、一方、押さえ部材6dを収容部6hから突出させてその先端部6eであるワイヤ押圧部6fをキャピラリ6aの先端部6cに並ぶように近接させた場合には、インナリード2a等の比較的大きな(広い)面積の場所にワイヤボンディングを行う。
すなわち、キャピラリ6aの先端部6cの面積と押さえ部材6dのワイヤ押圧部6fの面積とを合わせた面積より大きな面積の箇所にワイヤボンディングを行う場合に、押さえ部材6dを収容部6hから突出させてそのワイヤ押圧部6fをキャピラリ6aの先端部6cに並ぶように近接させ、一方、キャピラリ6aの先端部6cの面積と押さえ部材6dのワイヤ押圧部6fの面積とを合わせた面積より小さな面積の箇所にワイヤボンディングを行う場合には、押さえ部材6dを収容部6hに収容してキャピラリ6aの先端部6cのみによりワイヤボンディングを行う。
なお、押さえ部材6dの材質は、キャピラリ6aの材質と同じであることが好ましい。キャピラリ6aは、例えば、セラミックやルビー等から形成されており、押さえ部材6dもセラミックやルビー等から形成されていることが好ましい。
これにより、押さえ部材6dの熱膨張係数を、キャピラリ6aの熱膨張係数と同じにすることができ、キャピラリ6aが高温で熱膨張した際にも押さえ部材6dも同様に熱膨張するため、キャピラリ6aの熱膨張が押さえ部材6dのスライド移動の妨げになることを防ぐことができる。
次に、図10〜図15に示すワイヤボンディングにおけるキャピラリ6aの動作について説明する。
本実施の形態では、超音波・熱圧着によるボールボンディングの場合を一例として、取り上げて説明する。
まず、図10に示すボール形成を行う。ここでは、半導体チップ4の電極パッド4c上にキャピラリ6aを配置した後、キャピラリ6aによって案内された銅ワイヤ5の先端をトーチ(図示せず)でアーク放電してボール5aを形成する。
その後、図11に示すように、チップ側ボンドを行う。すなわち、半導体チップ4の電極パッド4cにキャピラリ6aを用いて銅ワイヤ5の先端のボール5aを電気的に接続する。その際、キャピラリ6aの先端部6cで銅ワイヤ5のボール5aを電極パッド4cに押さえ付けて接続する。つまり、キャピラリ6aの押さえ部材6dは収容部6hから突出させることなく収容部6hに収容した(引っ込ませた)状態で隣り合う電極パッド4cに干渉しないようにし、かつ超音波と熱を印加してキャピラリ6aの先端部6cのみによってボール5aを電極パッド4cに押さえ付けてワイヤボンディングを行う。
これにより、半導体チップ4の電極パッド4cと銅ワイヤ5が電気的に接続される。
その後、図12に示すように、キャピラリ6aを上方に移動させる。その際、押さえ部材6dの先端部6eであるワイヤ押圧部6fをキャピラリ6aの先端部6cに近接して配置する。すなわち、図7の駆動部6iにより押さえ部材6dを収容部6hから突出させて(押さえ部材6dを下方向に移動させて)、キャピラリ6aの先端部6cに押さえ部材6dの先端部6eが近接して並ぶように押さえ部材6dをキャピラリ6aの先端方向にスライドさせる(キャピラリ先端のワイヤ押さえ付け部分の面積が広くなるようにする)。
つまり、キャピラリ6aの上方への移動時に、押さえ部材6dの突出動作を終えておく。
したがって、図13に示すキャピラリ移動・下降において、キャピラリ6aがインナリード2aに向かって下降移動を行う際には、押さえ部材6dの突出動作は完了しており、キャピラリ6aの先端部6cと押さえ部材6dのワイヤ押圧部6fとがキャピラリ先端で並んだ状態となっている。
このようにチップ側ボンドを終えた後、キャピラリ6aを上昇させた際に、押さえ部材6dの突出動作を完了することで、リード側ボンドのための押さえ部材6dの押圧準備を早期に済ませることができ、一連のキャピラリ6aのボンディング動作に悪影響を及ぼすことを避けることができる。
すなわち、一連のキャピラリ6aのボンディング動作の速度(スループット)を低下させることなく、リード側ボンドで押さえ部材6dによる押圧動作を行うことができる。
以上のように、図13に示すようにキャピラリ6aの先端部6cと押さえ部材6dのワイヤ押圧部6fとが並んだ状態を維持して、キャピラリ6aをインナリード2aに向けて下降移動させる。
その後、図14に示すように、インナリード2a上にキャピラリ6aを着地させてリード側ボンドを行う。ここでは、キャピラリ6aを用いて銅ワイヤ5とインナリード2aとを電気的に接続する。その際、キャピラリ6aと、キャピラリ6aの先端部6cに近接して配置された押さえ部材6dとによって銅ワイヤ5をインナリード2aに押さえ付けて接続する。
すなわち、キャピラリ6aの先端部6cと、押さえ部材6dの先端部6eであるワイヤ押圧部6fとによって銅ワイヤ5をインナリード2aに押さえ付けて接続する(キャピラリ先端のワイヤ押さえ付け部分の面積が広くなるようにして接続する)。その際、チップ側ボンドと同様に、超音波と熱を印加してキャピラリ6aと押さえ部材6dとで銅ワイヤ5をインナリード2aに押さえ付けてワイヤボンディングを行う。
これにより、ワイヤボンディング時に、銅ワイヤ5は、キャピラリ6aだけでなく押さえ部材6dによっても加圧が行われた状態で(キャピラリ先端のワイヤ押さえ付け部分の面積が広くなった状態で押さえ付けられて)ワイヤボンディングされるため、銅ワイヤ5のインナリード2aとの接続面積(接合面積)を増やすことができ、その結果、ワイヤボンディングの接続性を向上することができる。
なお、リード側ボンド前の押さえ部材6dを収容部6hから突出させる動作は、前述のようなチップ側ボンド後のキャピラリ上昇時に行うことに限定されるものではなく、リード側ボンドが行われる前であれば、チップ側ボンド後、何れのタイミングで行ってもよい。
リード側ボンド完了後、図15に示すワイヤ切断を行う。ここでは、まず、キャピラリ6aを上昇させる。さらに、クランパ6jによって銅ワイヤ5をクランプした後、上方に銅ワイヤ5を引っ張って銅ワイヤ5を引きちぎる(切断する)。その際、例えば、キャピラリ6aを上昇させた際に、図7の駆動部6iにより押さえ部材6dを収容部6hに戻す(退避させる)動作を行う。すなわち、駆動部6iによって押さえ部材6dを引き上げて押さえ部材6dの支持部6gを収容部6hに収容する。
このようにリード側ボンドを終えた後、キャピラリ6aを上昇させた際に、押さえ部材6dを収容部6hに収容しておくことで、次の電極パッド4cへのキャピラリ6aのワイヤボンディング動作の準備を早期に済ませることができ、一連のキャピラリ6aのボンディング動作に悪影響を及ぼすことを避けることができる。
すなわち、一連のキャピラリ6aのボンディング動作の速度(スループット)を低下させることなく、チップ側ボンドに移ることができる。
なお、リード側ボンド後の押さえ部材6dの収容動作(退避動作)は、リード側ボンド後のキャピラリ上昇時のタイミングに限定されるものではなく、例えば、リード側ボンド後のキャピラリ6aの上昇動作前に行っても良く、すなわち、リード側ボンド後で、かつ次のチップ側ボンド前であれば、何れのタイミングで行ってもよい。
これらの動作を同様のワイヤボンディング方法で所定の電極パッド4cに対して行い、ワイヤボンディングの完了となる。
ワイヤボンディング工程完了後、図3のステップS4に示す樹脂モールディングを行う。ここでは、図示しない樹脂成形金型を用いて図4のマトリクスフレーム2のデバイス領域2dにおける図6に示すタブ2c、半導体チップ4、複数のインナリード2a及び銅ワイヤ5を封止用樹脂を用いて樹脂封止し、図17に示す封止体3を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
その後、図3のステップS5に示す切断・成形を行う。ここでは、マトリクスフレーム2を切断して各パッケージ単位に個片化する。その際、図18に示すように、封止体3から突出する複数のアウタリード2bのそれぞれをマトリクスフレーム2から切断・分離し、さらにガルウィング状に曲げ成形してQFP1の組立て完了となる。
本実施の形態の半導体装置の製造方法によれば、キャピラリ6aのワイヤボンディングの動作中にキャピラリ先端による押圧面積を変えることができ、したがって、接続箇所に応じたキャピラリ6aの先端形状でワイヤボンディングを行うことができる。本実施の形態のキャピラリ6aでは、押さえ部材6dのワイヤ押圧部6fによってキャピラリ先端による押圧面積を増やすことができ、その結果、ワイヤボンディング工程のスループットを低下させることなく、ワイヤボンディングの接続性を向上することができる。特に、銅ワイヤ5とインナリード2a等のリードとの接続性を向上させることができる。
すなわち、一般的なキャピラリは先端形状が固定であるのに対して、本実施の形態のキャピラリ6aでは、接続箇所の面積の大きさに応じてキャピラリ先端の押圧部の大きさ(面積)をキャピラリ6aのワイヤボンディング動作中に変えることが可能なものである。したがって、半導体チップ4の電極パッド4c等のように比較的小さい面積の接続箇所に対してワイヤ接続をする際にはキャピラリ6aそのものの先端部6cのみで銅ワイヤ5を押圧し、一方、インナリード2a等のように比較的広い(大きい)面積の接続箇所に対してワイヤ接続する際には、キャピラリ6aの先端部6cと押さえ部材6dのワイヤ押圧部6fとで銅ワイヤ5を押さえ付けることにより、キャピラリ6aが押さえ付ける面積を増やすことができ、これにより、荷重や超音波振動をより伝わり易くすることができる。
その結果、銅ワイヤ5とインナリード2aの接続性(接合性)を向上させることができる。
ここで、図16は、本実施の形態のキャピラリ6aを用いてリード側ボンドを行った際のステッチ形状を示すものである。斜線部Qは、キャピラリ本体そのものの先端部6cによる押さえ付けのステッチ面積を示しており、一方、斜線部Rは、押さえ部材6dのワイヤ押圧部6fによる押さえ付けのステッチ面積を示している。
本実施の形態のキャピラリ6aを用いてインナリード2a等のリードにワイヤ接続を行った際には、斜線部Q+斜線部Rのステッチ面積となり、キャピラリ本体そのものの先端部6cのみによる押さえ付け(斜線部Q)の場合に比較してステッチ面積が大幅に増えていることが示されており、その結果、銅ワイヤ5とインナリード2aの接続性を向上させることができる。
また、銅ワイヤ5とインナリード2aの接続性を向上できるため、QFP1(半導体装置)の信頼性の向上を図ることができる。
また、インナリード2a等のリードとの接続性が金ワイヤに比較して低い銅ワイヤ5を用いる際にも、インナリード2aとの接続面積を増やすことができるため、インナリード2aと銅ワイヤ5の接続性を高めることができる。その結果、銅ワイヤ5を用いることが可能になるため、QFP1の材料コストの低減化を図ることができる。
次に、本実施の形態の変形例について説明する。
図19は本発明の変形例の半導体装置(BGA)の構造を示す断面図、図20は図19に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。
図19、図20に示す変形例は、本実施の形態のキャピラリ6aを用いたボールボンディングによって組み立てられる半導体装置が基板タイプのBGA(Ball Grid Array)7の場合であり、そのBGA7の構造と、ボールボンディングを含む組み立て工程で用いられる多数個取り基板9の構造を示すものである。
図19に示すBGA7は、BGA基板8の主面8a上に樹脂ペースト材10等のダイボンディング材を介して搭載された半導体チップ4を有するものであり、半導体チップ4の表面電極とBGA基板8の主面8aのボンディングリード(リード)8cとが複数の銅ワイヤ5によって電気的に接続されている。さらに、半導体チップ4と複数の銅ワイヤ5がBGA基板8の主面8a上において封止用樹脂から成る封止体3によって樹脂封止されている。
また、BGA基板8の裏面8b側には、外部接続端子となる複数の半田ボール11がグリッド状(格子状)に並んで設けられている。
図20は、BGA7の組み立てに用いられる多数個取り基板9の構造を示すものであり、その主面9d上には、1つのBGA7を組み立て可能な領域であるデバイス領域9aが複数個マトリクス配列で形成されている。それぞれのデバイス領域9aは、ダイシングライン9bによって区画されている。また、多数個取り基板9の主面9dの外周部には、基板の搬送などで位置決めやガイド用として用いられる複数の貫通孔9cが形成されている。
このような多数個取り基板9を用い、かつ本実施の形態のキャピラリ6aを用いてボールボンディングを行ってBGA7を組み立てることで、QFP1の場合と同様に、銅ワイヤ5とボンディングリード8cの接続性を向上させることができる。
さらに、銅ワイヤ5とボンディングリード8cの接続性を向上できるため、BGA7(半導体装置)の信頼性の向上を図ることができる。
なお、図19及び図20に示す前記変形例によって得られるその他の効果については、本実施の形態のQFP1の製造方法によって得られるその他の効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、前記半導体装置がリードフレーム(マトリクスフレーム2)を用いて組み立てられるQFP1の場合を一例として取り上げて説明したが、前記半導体装置は、本実施の形態のキャピラリ6aを用いてワイヤボンディングが行われて組み立てられるものであれば、例えば、QFN(Quad Flat Non-leaded Package) 等のQFP以外の半導体装置であってもよい。
さらに、基板タイプの半導体装置においても、本実施の形態のキャピラリ6aを用いてワイヤボンディングが行われて組み立てられるものであれば、例えば、LGA(Land Grid Array)等のBGA以外の半導体装置であってもよい。
すなわち、本実施の形態の半導体装置の製造方法は、本実施の形態のキャピラリ6aを用いてワイヤボンディングが行われて組み立てられる全ての半導体パッケージ(半導体装置)に適用することが可能である。
本発明は、ワイヤボンディングが行われる電子装置の組み立てに好適である。
1 QFP(半導体装置)
2 マトリクスフレーム
2a インナリード(リード)
2b アウタリード
2c タブ
2d デバイス領域
2e 枠部
2f スプロケットホール
2g 長孔
3 封止体
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
5 銅ワイヤ(導電性ワイヤ)
5a ボール
6a キャピラリ(ボンディングツール)
6b 貫通孔
6c 先端部
6d 押さえ部材
6e 先端部
6f ワイヤ押圧部
6g 支持部
6h 収容部
6i 駆動部
6j クランパ
7 BGA(半導体装置)
8 BGA基板
8a 主面
8b 裏面
8c ボンディングリード(リード)
9 多数個取り基板
9a デバイス領域
9b ダイシングライン
9c 貫通孔
9d 主面
10 樹脂ペースト材
11 半田ボール
2 マトリクスフレーム
2a インナリード(リード)
2b アウタリード
2c タブ
2d デバイス領域
2e 枠部
2f スプロケットホール
2g 長孔
3 封止体
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
5 銅ワイヤ(導電性ワイヤ)
5a ボール
6a キャピラリ(ボンディングツール)
6b 貫通孔
6c 先端部
6d 押さえ部材
6e 先端部
6f ワイヤ押圧部
6g 支持部
6h 収容部
6i 駆動部
6j クランパ
7 BGA(半導体装置)
8 BGA基板
8a 主面
8b 裏面
8c ボンディングリード(リード)
9 多数個取り基板
9a デバイス領域
9b ダイシングライン
9c 貫通孔
9d 主面
10 樹脂ペースト材
11 半田ボール
Claims (5)
- ボンディングツールであるキャピラリに通した導電性ワイヤを用いて半導体チップの電極パッドと前記半導体チップの周囲に配置されたリードとをワイヤボンディングする半導体装置の製造方法であって、
(a)主面に複数の電極パッドが形成された前記半導体チップを準備する工程と、
(b)前記半導体チップの前記電極パッドに前記キャピラリを用いて前記導電性ワイヤを電気的に接続する工程と、
(c)前記キャピラリを用いて前記導電性ワイヤと前記リードとを電気的に接続する工程と、
を有し、
前記(b)工程で、前記キャピラリの先端部で前記導電性ワイヤを前記電極パッドに押さえ付けて接続し、
前記(c)工程で、前記キャピラリと、前記キャピラリの先端部に近接して設けられた押さえ部材とによって前記導電性ワイヤを前記リードに押さえ付けて接続し、
前記半導体チップの前記電極パッドと前記リードとを前記導電性ワイヤで接続する際の前記キャピラリのワイヤボンディングの動作中に、前記押さえ部材を前記キャピラリの先端部に近接して配置し得ることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記押さえ部材の材質は、前記キャピラリの材質と同じであることを特徴とする半導体装置の製造方法。
- 請求項2記載の半導体装置の製造方法において、前記押さえ部材は、前記導電性ワイヤを押圧するワイヤ押圧部と、前記ワイヤ押圧部を支持する支持部とを有し、前記ワイヤ押圧部の押圧面積は、前記支持部の延在方向と交差する方向の断面積より大きいことを特徴とする半導体装置の製造方法。
- 請求項3記載の半導体装置の製造方法において、前記(b)工程で前記導電性ワイヤを前記電極パッドに接続した後、前記キャピラリを上方に移動させた際に、前記押さえ部材の先端部を前記キャピラリの先端部に近接して配置することを特徴とする半導体装置の製造方法。
- 請求項4記載の半導体装置の製造方法において、前記導電性ワイヤは、銅を主成分とする銅ワイヤであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011175765A JP2013038370A (ja) | 2011-08-11 | 2011-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011175765A JP2013038370A (ja) | 2011-08-11 | 2011-08-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013038370A true JP2013038370A (ja) | 2013-02-21 |
Family
ID=47887657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011175765A Withdrawn JP2013038370A (ja) | 2011-08-11 | 2011-08-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013038370A (ja) |
-
2011
- 2011-08-11 JP JP2011175765A patent/JP2013038370A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8415245B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US8569163B2 (en) | Ultrasonic wire bonding method for a semiconductor device | |
KR100541494B1 (ko) | 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 | |
KR101286874B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5001872B2 (ja) | 半導体装置 | |
JP2003243600A (ja) | 半導体装置およびその製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
US10170402B2 (en) | Semiconductor device | |
JPH1167809A (ja) | 半導体装置 | |
JP4146290B2 (ja) | 半導体装置 | |
US10134705B2 (en) | Method of manufacturing semiconductor device | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2008277751A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP5586901B2 (ja) | 半導体装置の製造方法 | |
JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
JP2013038370A (ja) | 半導体装置の製造方法 | |
JP6408038B2 (ja) | 半導体装置の製造方法 | |
JP5444125B2 (ja) | 半導体装置の製造方法 | |
JP4477976B2 (ja) | 半導体装置の製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
KR100557976B1 (ko) | 랜드 그리드 어레이 패키지 및 그 제조방법 | |
JP2011249838A (ja) | 半導体装置及びその製造方法 | |
JPH088285A (ja) | 半導体装置 | |
JP2005203815A (ja) | 半導体装置の製造方法 | |
JP2016189420A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |