JP2014045161A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2014045161A
JP2014045161A JP2012188277A JP2012188277A JP2014045161A JP 2014045161 A JP2014045161 A JP 2014045161A JP 2012188277 A JP2012188277 A JP 2012188277A JP 2012188277 A JP2012188277 A JP 2012188277A JP 2014045161 A JP2014045161 A JP 2014045161A
Authority
JP
Japan
Prior art keywords
semiconductor device
connection
wire
metal wire
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012188277A
Other languages
English (en)
Inventor
Mitsuo Tokumaru
光夫 得丸
Hiroshi Horibe
裕史 堀部
Yasunori Takada
泰紀 高田
Kaori Sumitomo
芳 住友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012188277A priority Critical patent/JP2014045161A/ja
Publication of JP2014045161A publication Critical patent/JP2014045161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48455Details of wedge bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • H01L2224/78302Shape
    • H01L2224/78303Shape of the pressing surface, e.g. tip or head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】Cuワイヤを用いたワイヤボンディングにおいて、先端部のチャンファ部とフェイス部とを跨がる彫り込み部が、複数個円周上に配列されて形成されたキャピラリを用いる。このキャピラリを用いてワイヤボンディングを行うことで、2nd側(リード側)のリード側接合部7cに、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fを部分的に設けることができ、リード側接合部7cの強度を高められる。さらに、リード側接合部7cの強度を高くすることができるため、ワイヤボンディング時の印加エネルギを大きくできる。
【選択図】図4

Description

本発明は、半導体装置およびその製造技術に関し、例えば銅(Cu)ワイヤを用いたCuワイヤボンディングに適用して有効な技術に関するものである。
ワイヤボンディングにおいて、先端面が凹凸面を有したキャピラリの構造が、例えば特開平2−137342号公報(特許文献1)に開示されている。
また、内側傾斜面部が内外二重に面取りされて形成されたキャピラリの構造が、例えば特開平2−125631号公報(特許文献2)に開示されている。
また、内部に貫通孔を形成する第一の傾斜面及び第一の傾斜面からワイヤ導出口にかけての第二の傾斜面が設けられ、第二の傾斜面のなす角度が第一の傾斜面のなす角度より大きく形成されたキャピラリの構造が、例えば特開平11−186315号公報(特許文献3)に開示されている。
また、内側傾斜面と先端面とがなす角部が面取りされたキャピラリの構造が、例えば特開平4−69942号公報(特許文献4)に開示されている。
特開平2−137342号公報 特開平2−125631号公報 特開平11−186315号公報 特開平4−69942号公報
近年、金(Au)のコスト高騰によりCuワイヤを用いたワイヤボンディングが採用されつつある。しかしながら、Cuワイヤボンディングでは、Auワイヤボンディングに比べてショートテールという不具合が発生し易い。
ショートテールとは、CuがAuに比べて「硬い」、「延性が劣る」、「超音波(US:ultrasonic)が伝わりにくい」といった性質を保有していることから、2nd側のワイヤボンディングでステッチを形成した後、ワイヤを引き出す際、ワイヤが途中で切れてしまう不良現象である。
ショートテールが発生すると、ボンディング終了後、キャピラリの先端からワイヤが突出しなくなる。そのため、1stボール(初期ボール、イニシャルボール)の形成を行うことができなくなり、その結果、ボンディングを連続して行うことができなくなる。
また、Cuワイヤボンディングでは、Cuが上述した性質を有するため、Auワイヤボンディングに比べて印加する荷重と超音波のパワーが大きくなる傾向にある。そのため、ワイヤにダメージ(傷)が形成され易くなり、ショートテールの発生をより加速させる要因となっている。
さらに、Cuワイヤボンディングには、前述のAuワイヤボンディングよりもショートテールが発生し易いという課題が存在すると共に、Cuワイヤボンディングは、最適ボンディング条件の範囲が狭く、製造マージンが少ないという別の課題も存在する。
本願において開示される実施の形態の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置の製造方法は、配線部材の第1端子と半導体チップの第1パッドとを第1金属ワイヤにより電気的に接続する工程を有し、さらに、この工程は、キャピラリに超音波を印加して、キャピラリの先端部で第1金属ワイヤの一部を第1端子上に圧着し、第2接続部を形成すると共に第1接続部と第2接続部との間に第1金属ワイヤを形成する工程を有している。また、キャピラリの先端部は、平面視において、ホール部の周囲に配置された第1先端領域と、第1先端領域の周囲に配置された第2先端領域と、を備え、先端部上には、第1先端領域と第2先端領域とに跨る凹部が形成されている。さらに、キャピラリの中心からキャピラリの第2先端領域の周縁部に向かう方向において、凹部が第2先端領域に形成されている部分の長さは、凹部が第1先端領域に形成されている部分の長さよりも長く、かつ凹部が第2先端領域に形成されている部分の長さは、第2先端領域の周縁部から第2先端領域上に位置する凹部の端部までの長さよりも短くなっている。
また、一実施の形態の半導体装置は、第1端子を含む複数の端子が形成された配線部材と、第1パッドを含む複数のパッドが形成され、配線部材の第1主面上に搭載された半導体チップと、配線部材の複数の端子と半導体チップの複数のパッドとをそれぞれ電気的に接続する第1金属ワイヤを含む複数の金属ワイヤと、半導体チップおよび複数の金属ワイヤを封止する封止体と、を有している。さらに、第1金属ワイヤの一端は、半導体チップの第1パッドに接続され、第1金属ワイヤの他端は、配線部材の第1端子に接続されている。さらに、第1金属ワイヤは、第1パッドと接続された第1接続部、第1端子と接続された第2接続部、および第1および第2接続部との間に位置し、第1および第2接続部とに電気的に接続されたワイヤ部を有し、第2接続部は、第1接続領域と、ワイヤ部と第1接続領域との間に位置する第2接続領域と、を有し、第2接続部上には第1接続領域と第2接続領域とを跨る凸部が形成されている。さらに、第1金属ワイヤが第1接続部から第2接続部に向かって張られている方向において、凸部が第2接続領域に形成されている部分の長さは、ワイヤ部と第2接続領域とが接続している境界線から第2接続領域上に位置する凸部の端部までの長さよりも短くなっている。
一実施の形態によれば、例えば、半導体装置の信頼性の向上を図ることができる。
実施の形態の半導体装置の構造の一例を示す平面図である。 図1のA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の半導体チップとリードの接続状態の一例を示す部分平面図である。 図1に示す半導体装置におけるリード側(2nd側)のワイヤ接合部の構造の一例を示す拡大部分断面図および拡大部分平面図である。 図1の半導体装置の組み立て手順の一例を示すプロセスフロー図である。 図5の組み立て手順におけるワイヤボンディング方法の一例を示す斜視図である。 図6のワイヤボンディングにおけるボール形成方法の一例を示す斜視図である。 図6のワイヤボンディングで用いられるキャピラリの構造の一例を示す拡大部分断面図である。 図8のキャピラリの先端の構造の一例を示す平面図である。 図9のA部の構造を示す拡大部分平面図である。 図6のワイヤボンディングにおける1stボンディングの一例を示す部分断面図である。 図6のワイヤボンディングの1stボンディング後のキャピラリ動作の一例を示す部分断面図である。 図6のワイヤボンディングにおける2ndボンディングの一例を示す部分断面図である。 図13の2ndボンディングの詳細構造を示す拡大部分断面図である。 図14の2ndボンディング後のキャピラリ動作の一例を示す拡大部分断面図である。 図6の2ndボンディング時のキャピラリのテールカット動作の一例を示す動作説明図である。 図14の2ndボンディング後のワイヤ接合部(リード側接合部)の構造の一例を示す拡大部分断面図および拡大部分平面図である。 実施の形態のワイヤボンディングによるステッチ側(2nd側)接合条件とショートテール発生率の関係の一例を示す相関関係図である。 比較例のワイヤボンディングにおけるリード側(2nd側)のワイヤ接合部の構造を示す拡大部分断面図および拡大部分平面図である。 図7のワイヤボンディングにおける超音波印加方向の一例を示す部分平面図である。 図20のA部における肉厚部の平面視の形状の一例を示す部分平面図である。 図21の超音波印加方向と肉厚部の平面視の形状の関係の一例を示す断面図および平面図である。 図20のB部における肉厚部の平面視の形状の一例を示す部分平面図である。 図23の超音波印加方向と肉厚部の平面視の形状の関係の一例を示す断面図および平面図である。 実施の形態のリード側(2nd側)のワイヤ接合部の構造の第1変形例を示す部分平面図である。 実施の形態のリード側(2nd側)のワイヤ接合部の構造の第2変形例を示す部分平面図である。 実施の形態の半導体装置の構造の第3変形例を示す断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態)
図1は実施の形態の半導体装置の構造の一例を示す平面図、図2は図1のA−A線に沿って切断した構造の一例を示す断面図、図3は図1の半導体装置の半導体チップとリードの接続状態の一例を示す部分平面図、図4は図1に示す半導体装置における2nd側のワイヤ接合部の構造の一例を示す拡大部分断面図および拡大部分平面図である。
図1〜図3に示す本実施の形態の半導体装置は、後述する図5に示すリードフレーム(配線部材)3を用いて組み立てられるフレームタイプの半導体パッケージ(リード品)であり、本実施の形態では、前記半導体装置の一例として、樹脂封止型のQFP(Quad Flat Package)8を取り上げ、このQFP8の構造とその製造方法について説明する。
まず、図1〜図3を用いてQFP8の構造について説明すると、半導体集積回路が形成された半導体チップ1と、半導体チップ1の周囲に放射状に配置された複数のリード3bを有している。なお、複数のリード3bのそれぞれは、インナーリード(第1端子)3baと、インナーリード3baと一体に形成されたアウターリード3bbとから構成されている。さらに、複数のリード3bのそれぞれのインナーリード3baは、半導体チップ1の主面(表面)1aの周縁部に形成された複数の電極パッド(パッド)1cのそれぞれと複数のワイヤ7を介して電気的に接続されている。
さらに、QFP8は、図2に示すように、銀ペースト等のダイボンド材6を介して半導体チップ1が固定されたチップ搭載部(ダイパッド、タブ)3aと、樹脂封止によって封止用樹脂等から形成され、かつ半導体チップ1、チップ搭載部3a、複数のワイヤ7、および複数のインナーリード3baを封止する封止体4を有している。
また、複数のインナーリード3baそれぞれと一体に形成された複数のアウターリード3bbは、図1に示すように、封止体4の側面から外部に向かって4方向に突出しており、各アウターリード3bbは、ガルウィング状に曲げ成形されている。
なお、図2に示すように、QFP8はワイヤボンディングタイプであるため、チップ搭載部3a上に搭載された半導体チップ1は、その主面(表面)1aを上方に向けてリードフレーム3のチップ搭載部3aの上面(第1主面、表面)3aa上に搭載されており、チップ搭載部3aの上面3aaと半導体チップ1の裏面1bとがダイボンド材6を介して接合されている。さらに、前述の通り、半導体チップ1の主面1aに形成された複数の電極パッド1cが、それぞれワイヤ7を介してインナーリード3baと電気的に接続されており、これによって、半導体チップ1と、インナーリード3baおよび外部端子となるアウターリード3bbとが電気的に接続されている。
なお、複数のワイヤ7は、例えば、金(Au)ワイヤや銅(Cu)ワイヤ等が挙げられるが、本実施の形態では、ワイヤ7が銅ワイヤの場合について説明する。
ここでは、リードフレーム3の複数のインナーリード3baと半導体チップ1の複数の電極パッド1cとが、ワイヤ(第1金属ワイヤ)7aを含む複数のワイヤ7によってそれぞれ電気的に接続されている。
なお、ワイヤ7aの一端は、半導体チップ1の電極パッド1cのうちの電極パッド(第1パッド)1caに電気的に接続されている。一方、ワイヤ7aの他端は、リードフレーム3のインナーリード3baに電気的に接続されている。
そこで、ワイヤ7aは、電極パッド1caと接続された図3の1st側のボール部(第1接続部)7bと、インナーリード3baと接続されたリード側(2nd側)の接合部である図4のリード側接合部(第2接続部)7cと、ボール部7bおよびリード側接合部7cとの間に位置し、かつボール部7bおよびリード側接合部7cとに電気的に接続されたワイヤ部7gとを有している。
また、インナーリード3ba、アウターリード3bbおよびチップ搭載部3aは、例えば銅合金や鉄−ニッケル合金等から成る薄板状の部材によって形成され、さらに封止体4は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂封止によって形成されたものである。封止体4は、例えば図5に示すような樹脂成形金型13によって形成されるものであり、リードフレーム3の一部であるインナーリード3ba、チップ搭載部3a、半導体チップ1、および複数のワイヤ7を封止している。
本実施の形態のQFP8では、図4に示すように、ワイヤ7aのリード側接合部7cは、第1接続領域であるテール接合部7dと、ワイヤ部7gとテール接合部7dとの間に位置する第2接続領域であるステッチ接合部7eとを有している。すなわち、2nd側のワイヤボンディングによって形成されるリード側接合部7cは、テール接合部7dとステッチ接合部7eを有している。
さらに、リード側接合部7c上には、テール接合部7dとステッチ接合部7eとに跨る肉厚部(凸部)7fが形成されている。
すなわち、ワイヤ7aがテール接合部7dからステッチ接合部7eに向かって張られているワイヤリング方向7hにおいて、厚さが厚い肉厚部7fがテール接合部7dとステッチ接合部7eに跨がって形成されている。ここで、肉厚部7fは、ワイヤリング方向7hと交差する方向の肉厚部7fの両側の箇所(B部)の厚さT2に比べてその厚さ(T1:肉厚部7fを含んだ接合部の厚さ)が厚く形成されているものであり、T1>T2となっている。
また、肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、ワイヤ部7gとステッチ接合部7eとが接続している境界線7iからステッチ接合部7e上に位置する肉厚部7fの端部までの長さL3よりも短い(L1<L3)。
別の表現をすると、ワイヤリング方向7hにおける肉厚部7fのステッチ接合部7e上での長さL1は、ワイヤリング方向7hにおけるステッチ接合部7e上での肉厚部7fの端部からステッチ接合部7eの端までの長さL3よりも短い(L1<L3)。
つまり、ステッチ接合部7e上における平面視で、肉厚部7fの面積に比べて、肉厚部7fが形成されていない領域の面積は遥かに大きい。
また、肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、肉厚部7fがテール接合部7dに形成されている部分の長さL2よりも長い(L1>L2)。言い換えると、ワイヤリング方向7hにおける肉厚部7fのステッチ接合部7e上での長さL1は、肉厚部7fのテール接合部7d上での長さL2よりも長い(L1>L2)。
つまり、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fは、平面視で、テール接合部7d側よりもステッチ接合部7e側が大きく(長く)なるように形成されている。
なお、肉厚部7fは、ワイヤボンディングのリード側(2nd側)のボンディングの際に、後述する図8に示すキャピラリ11の先端部11aに設けられた凹部によって形成されるものである。
また、図4に示すように、本実施の形態の肉厚部7fは、平面視でワイヤリング方向7hに沿った方向が長軸となるような楕円形に形成されており、1つのリード側接合部7c上に複数個(ここでは3個)の楕円形の肉厚部7fが形成されている。
このようにテール接合部7dとステッチ接合部7eを備えたリード側接合部7cにおいて、両接合部に跨がるように肉厚部7fが形成されていることにより、リード側接合部7cの強度を高めることができ、ワイヤ7aを切れにくくすることができる。
なお、肉厚部7fの平面視の形状は、楕円形に限定されるものではなく、その他の形状であってもよい。また、肉厚部7fの数も3個に限定されるものではなく、3個以外の複数個であってもよく、また1個であってもよい。肉厚部7fを1個でも設ければ、肉厚部7fを全く設けない場合に比べて、リード側接合部7cの強度を確実に高めることができ、ワイヤ7aを切れにくくすることができる。さらに、肉厚部7fを複数個設けることにより、1個設ける場合に比べて強度を高めた部分が増えるので、ワイヤ7aをさらに切れにくくすることができる。
次に、本実施の形態の半導体装置(QFP8)の組み立て手順を、図5に示す製造フロー図に沿って説明する。
図5は図1の半導体装置の組み立て手順の一例を示すプロセスフロー図、図6は図5の組み立て手順におけるワイヤボンディング方法の一例を示す斜視図、図7は図6のワイヤボンディングにおけるボール形成方法の一例を示す斜視図である。また、図8は図6のワイヤボンディングで用いられるキャピラリの構造の一例を示す拡大部分断面図、図9は図8のキャピラリの先端の構造の一例を示す平面図、図10は図9のA部の構造を示す拡大部分平面図である。さらに、図11は図6のワイヤボンディングにおける1stボンディングの一例を示す部分断面図、図12は図6のワイヤボンディングの1stボンディング後のキャピラリ動作の一例を示す部分断面図、図13は図6のワイヤボンディングにおける2ndボンディングの一例を示す部分断面図、図14は図13の2ndボンディングの詳細構造を示す拡大部分断面図である。
また、図15は図14の2ndボンディング後のキャピラリ動作の一例を示す拡大部分断面図、図16は図6の2ndボンディング時のキャピラリのテールカット動作の一例を示す動作説明図、図17は図14の2ndボンディング後のリード側接合部の構造の一例を示す拡大部分断面図および拡大部分平面図である。さらに、図18は実施の形態のワイヤボンディングによるステッチ側(2nd側)接合条件とショートテール発生率の関係の一例を示す相関関係図、図19は比較例のワイヤボンディングにおける2nd側のワイヤ接合部の構造を示す拡大部分断面図および拡大部分平面図である。
まず、図5のステップS1に示すダイシングを行って良品の半導体チップ1を取得する。
その後、ステップS2に示すダイボンドを行う。まず、図2に示すような複数のリード(端子、第1端子)3bとチップ搭載部3aを有する図5のリードフレーム(配線部材)3を準備し、その後、チップ搭載部3aの上面3aa上に半導体チップ1を搭載する。
ここでは、図3に示すように主面1aに複数の電極パッド(第1パッド)1cが形成された半導体チップ1を、図5のリードフレーム3のチップ搭載部3aの上面3aa上に、図2に示すダイボンド材6を介して搭載する。すなわち、半導体チップ1の裏面1bとチップ搭載部3aの上面3aaとをダイボンド材6によって接合する。
その後、ステップS3に示すワイヤボンドを行う。すなわち、図2に示すように、半導体チップ1の主面1aの電極パッド1cと、これに対応するリードフレーム3のインナーリード3baとをワイヤ7(7a)によって電気的に接続する。なお、ワイヤ7は、例えば、CuワイヤやAuワイヤであるが、ここではCuワイヤの場合を説明する。
ワイヤボンド工程では、図6に示すように、超音波ホーン12の先端に設けられたキャピラリ11内にワイヤ7を通した状態で半導体チップ1の電極パッド1cに1st側のボンディングを行い、その後、インナーリード3baに対して2nd側のボンディングを行って半導体チップ1の電極パッド1cとインナーリード3baとを電気的に接続する。
この時、1st側のワイヤボンディングでは、図7に示すように、まず、トーチ16によって放電16aを行ってワイヤ7の先端にボール(初期ボール、イニシャルボール)7jを形成し、その後、ワイヤボンディングを行う。
ここで、本実施の形態で用いるキャピラリ11の構造について説明する。キャピラリ11は、主にセラミックスや工業用ルビーを研削したものからなる。図8に示すようにキャピラリ11の先端部11aには、図4に示すワイヤ7を通し、かつ最も小さい孔径となるホール部11bと、ホール部11bの周囲に配置され、かつワイヤ7のテール接合部7dを形成するチャンファ部(第1先端領域)11cと、チャンファ部11cの周囲に配置され、かつワイヤ7のステッチ接合部7eを形成するフェイス部(第2先端領域)11dとが形成されている。
つまり、図9、図10示すように、キャピラリ11の先端部11aには、平面視において、ホール部11bがほぼ先端部11aの中心に配置され、ホール部11bの周囲を囲うようにチャンファ部(第1先端領域、テール接合部形成領域、第1接続領域形成部(第1接続領域を形成する部分))11cが形成・配置されている。さらに、チャンファ部11cの周囲を囲うようにフェイス部(第2先端領域、ステッチ接合部形成領域、第2接続領域形成部(第2接続領域を形成する部分))11dが形成・配置されている。
なお、図8に示すように、チャンファ部11cは、キャピラリ11の断面視において、テーパ形状となっており、図4に示すテール接合部7dのテーパ部分を形成する部分である。
また、図9、図10に示すように、キャピラリ11の先端部11a上には、チャンファ部11cとフェイス部11dとを跨がる凹部である彫り込み部(肉厚部形成部、凸部形成部)11eが、複数個円周上に配列されて形成されている。
なお、彫り込み部11eは、平面視の形状が、キャピラリ11のホール部11bの直径方向11fに沿った方向の長軸を有する楕円形状となっている。
また、キャピラリ11の中心11gからキャピラリ11の周縁部に向かう直径方向11f(ホール部11bの直径方向11f)において、図10に示すように彫り込み部11eがフェイス部11dに形成されている部分の長さM1は、彫り込み部11eがチャンファ部11cに形成されている部分の長さM2よりも長くなるように形成されている(M1>M2)。
さらに、彫り込み部11eがフェイス部11dに形成されている部分の長さM1は、フェイス部11dの周縁部からフェイス部11d上に位置する彫り込み部11eの端部までの長さM3よりも短くなるように形成されている(M1<M3)。
すなわち、2ndボンディングにおいて、キャピラリ11の先端部11aでワイヤ7をインナーリード3baに押し付けた際に、先端部11aに凹状の彫り込み部11eが形成されているため、図4に示すようにステッチ接合部7eとテール接合部7dとに跨がって肉厚部7fを形成することができる。さらに、ステッチ接合部7e上における平面視で肉厚部7fの面積に比べて、肉厚部7fが形成されていない領域の面積を遥かに大きく形成することができる。
ワイヤボンディングでは、まず、図11に示すようにチップ側(1st側)のボンディングを行う。
その際、まず、図7に示すように、トーチ16によって放電16aを行ってワイヤ7の先端にボール7jを形成する。その後、キャピラリ11の図8のホール部11bから突出したワイヤ7の一部である上記ボール7jを、半導体チップ1の電極パッド1ca上に接続し、図11に示すようにボール部(第1接続部)7bを形成する。
その後、図12に示すように、キャピラリ11を上方に移動させ、キャピラリ11の上記ホール部11bからワイヤ7を引き出す。
さらに、キャピラリ11をインナーリード(第1端子)3baに向けて降下させ、図13に示すように、ワイヤ7の一部をキャピラリ11の上記先端部11aでインナーリード3ba上に押し付ける。この状態でキャピラリ11に超音波を印加することで、キャピラリ11の上記先端部11aによりワイヤ7(7a)の一部をインナーリード3ba上に圧着し、図4に示すようなリード側接合部(第2接続部)7cを形成するとともに、上記ボール部7bと上記リード側接合部7cとの間にワイヤ(第1金属ワイヤ)7aを形成する。
この時、2nd側(リード側)のワイヤボンディングでは、キャピラリ11の先端部11aでワイヤ7をインナーリード3baに対して押圧した際に、キャピラリ11の先端部11aに彫り込み部11eが形成されているため、図14、図15に示すように、ワイヤ7のリード側接合部7cに、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fが彫り込み部11eによって形成される。
すなわち、キャピラリ11の先端部11aの彫り込み部11eとインナーリード3baとの間にワイヤ7が位置するようにキャピラリ11を配置し、その後、キャピラリ11の先端部11aをインナーリード3baに押し付けることにより、肉厚部7fおよびリード側接合部7cを形成してワイヤ7をインナーリード3baに接合する。
ワイヤ7を接合した後、図15に示すように、キャピラリ11を上昇させてキャピラリ11のホール部11bからワイヤ7を引き出し、ワイヤ7をリード側接合部7cから切断する。
ここで、図16に示すキャピラリ11のテールカット動作について説明する。
2nd側(リード側)の接合完了後、クランパ17を開放した状態でキャピラリ11を引き上げてワイヤ7(テール)を出す(A:引き上げ)。その後、クランパ17を閉じてワイヤ7をクランプし(B:クランプ)、クランパ17によってワイヤ7を上方に引き上げることで、ワイヤ7をテール接合部7dから切断する(C:引き上げ(切断))。
以上、本実施の形態の2nd側のワイヤボンディングでは、ボンディング後、図17に示すように、インナーリード3ba上に形成されたリード側接合部7cにおいて、ステッチ接合部7eとテール接合部7dとに跨がる位置に、平面視が楕円形を成す肉厚部7fが形成される。
ここで、肉厚部7fは、ワイヤリング方向7hと交差する方向の肉厚部7fの両側の箇所(B部)の厚さT2に比べてその厚さ(T1:肉厚部7fを含んだ接合部の厚さ)が厚く形成されているものであり、T1>T2となっている。
また、肉厚部7fは、平面視でワイヤリング方向7hに沿った方向が長軸となるような楕円形に形成されており、本実施の形態では、1つのリード側接合部7c上に複数個(ここでは3個)の楕円形の肉厚部7fが形成されている。ただし、肉厚部7fの平面視の形状は、楕円形に限定されるものではなく、またその数も3個に限定されるものではなく、3個以外の複数個であってもよく、また1個であってもよい。
また、肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、ワイヤ部7gとステッチ接合部7eとが接続している境界線7iからステッチ接合部7e上に位置する肉厚部7fの端部までの長さL3よりも短い(L1<L3)。
別の表現をすると、ワイヤリング方向7hにおける肉厚部7fのステッチ接合部7e上での長さL1は、ワイヤリング方向7hにおけるステッチ接合部7e上での肉厚部7fの端部からステッチ接合部7eの端までの長さL3よりも短い(L1<L3)。
つまり、ステッチ接合部7e上における平面視で、肉厚部7fの面積に比べて、肉厚部7fが形成されていない領域の面積は遥かに大きい。
また、肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、肉厚部7fがテール接合部7dに形成されている部分の長さL2よりも長い(L1>L2)。言い換えると、ワイヤリング方向7hにおける肉厚部7fのステッチ接合部7e上での長さL1は、肉厚部7fのテール接合部7d上での長さL2よりも長い(L1>L2)。
つまり、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fは、平面視で、テール接合部7d側よりもステッチ接合部7e側が大きく(長く)なるように形成されている。
このようにテール接合部7dとステッチ接合部7eを含むリード側接合部7cにおいて、両方に跨がるように肉厚部7fが形成され、かつ肉厚部7fにおいてはステッチ接合部7e側が大きくなるように形成されたことにより、ステッチ接合部7eの接合力を高めることができるとともに、テール接合部7dを含むリード側接合部7cの強度を高めることができる。
また、本実施の形態の主な特徴は、ステッチ接合部7eにおいて、平面視で広い面積に亘って肉厚化を行わず、肉厚部7fを1個もしくは複数個に分割して設けている点にある。その理由について説明する。ステッチ接合部7eにおいて、平面視で広い面積に亘って肉厚化を行った場合、ワイヤボンディング時の超音波の伝達が低下し、ステッチ接合部7eの接合力が低下する場合がある。しかしながら、本実施の形態の主な特徴のように、ステッチ接合部7eの一部のみを肉厚化することにより、広い面積に亘って肉厚化を行った場合に比べて超音波の伝達が阻害されることが少なくなるので、ステッチ接合部7eの接合強度を高く保ち、ワイヤ7を切れにくくすることができる。さらに、リード側接合部7c全体の強度が高くなったことで、超音波印加時の印加エネルギも大きくすることが可能となり、テール接合部7dの接合性も高めることができる。このことは、冒頭で説明したCuワイヤボンディングは、最適ボンディング条件の範囲が狭く、製造マージンが少ないという課題についても解決することを意味し、最適ボンディング条件の範囲を広げ、製造マージンを大きく確保することができるようになる。
ここで、図18を用いて、図17の肉厚部7fが設けられたリード側接合部7cと、図19の肉厚部が設けられていない比較例のリード側接合部18とで、2nd側のワイヤボンディングの接合条件(ステッチ側接合条件)の範囲について説明する。
図18はその横軸が荷重や超音波等のステッチ側接合条件であり、また縦軸がショートテールの発生率(線分I)を示すものである。すなわち、荷重・超音波は小さ過ぎてもショートテールが発生し(D領域)、大き過ぎてもショートテールが発生する(E領域またはG領域)。
なお、ショートテールの発生については、テール接合性不足と、荷重・超音波印加時のワイヤダメージが主の要因と考えられている。そのうち、テール接合性不足については、銅(Cu)は金(Au)に比べて合金生成速度が遅いため、途中で切れ易い。これは図18の領域Dに相当し、荷重・超音波が小さ過ぎる場合に起こるテール接合性不足が原因である。図17に示すテール接合部7dがインナーリード3baに対してしっかりと接合していないと、ワイヤ7のテール部分を十分に引き出せない。
つまり、テール接合部7dがしっかりとインナーリード3baと接合していないと、キャピラリ11とワイヤ7の摩擦抵抗により、キャピラリ11を引き上げた時にワイヤ7が切れてショートテールとなってしまう。ショートテールが発生すると、2nd側の接合を行ってキャピラリ11の引き上げ動作を行った際に、キャピラリ11の先端部11aに突出するワイヤ7の長さが十分得られず、次のワイヤボンディングのためのボール形成ができずに連続ボンディングが不可能になってしまう。
そこで、テール接合性不足を解消するためには、荷重・超音波の条件(印加エネルギ)を大きくする必要がある。
一方、ワイヤダメージについては、銅(Cu)が金(Au)に比べて延性に劣るため、ワイヤが脆く、かつ切れ易い。これは、図18の領域Eに相当し、荷重・超音波が大き過ぎる場合に起こるワイヤへのダメージが原因である。
つまり、ショートテールの発生を抑えるために、荷重・超音波の条件(印加エネルギ)を大きくし過ぎると、ワイヤダメージを引き起こすことになる。
したがって、図19の比較例のリード側接合部18の場合には、荷重・超音波のステッチ側接合条件は、小さ過ぎても、大き過ぎてもショートテールの原因となるため、荷重・超音波の最適条件が領域Dと領域Eの間のFの範囲となり、その範囲が非常に狭く、マージンが少ない。
これに対して、図17に示す本実施の形態のリード側接合部7cでは、部分的に肉厚部7fを設けたことにより、リード側接合部7cの強度を高めることができ、その結果、ワイヤ7を切れにくくすることができる。すなわち、ステッチ接合部7eとテール接合部7dとに跨がり、かつ部分的な箇所に肉厚部7fを設けたことにより、切れてほしくない箇所、つまりステッチ接合部7eとテール接合部7dの境界線の強度を高めることができる。
これにより、ワイヤダメージに対してマージンを広げることができる。つまり、ワイヤダメージを受けにくくすることができる(ワイヤダメージの発生領域を領域Eから領域Gに狭くすることができる)。
また、リード側接合部7cの強度が高まるため、荷重・超音波の印加エネルギを大きくすることができる。これにより、銅の合金生成速度を速めることができ、テール接合性不足を解消することができる。
したがって、荷重・超音波の印加エネルギを大きくすることができ、その結果、荷重・超音波が大きいことによるショートテール発生の領域がGとなり、G<Eであるため、図17の本実施の形態のリード側接合部7cの場合には、荷重・超音波の最適条件がHの範囲となり、F<Hであるため、荷重・超音波の最適条件を広くすることができる。
なお、ステッチ接合部7eにおける肉厚部7f以外の領域は、図17のワイヤリング方向7hにおける肉厚部7fのステッチ接合部7e上での長さL1と、ステッチ接合部7e上での肉厚部7fの端部からステッチ接合部7eの端までの長さL3の関係(L3>L1)から、広い面積で肉厚化されていない。つまり、ステッチ接合部7eにおいては、広い面積で肉厚化されていない領域が存在しており、これにより、ワイヤボンディング時の超音波を十分に伝播することができる。
以上により、ワイヤボンド工程を終了する。
ワイヤボンド終了後、図5のステップS4に示すモールドを行う。本実施の形態のモールド工程では、上金型14と下金型15の両方にキャビティ14a,15aが形成された樹脂成形金型13を用いて樹脂封止(モールド)を行う。
モールド工程では、リードフレーム3の一部であるチップ搭載部3aや複数のインナーリード3ba、さらに半導体チップ1および複数のワイヤ7(7a)をキャビティ14a,15aに配置した後、絶縁樹脂10をキャビティ14a,15aに充填し、その後、絶縁樹脂10を硬化させてこれらの部材を封止する封止体4を形成する。
樹脂モールド完了後、図5のステップS5のマークを行って目的とするマークを封止体4に付し、その後、ステップS6の個片カットを行ってQFP8の組み立て完了となる。なお、個片カットの際には各アウターリード3bbの切断を行った後、ガルウィング形状となるようにアウターリード3bbの曲げ成形を行う。
本実施の形態の半導体装置(QFP8)の製造方法および半導体装置によれば、2nd側(リード側)のワイヤボンディングにおいて、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fを部分的に設けることにより、リード側接合部7cの強度を高めることができ、ワイヤ7(7a)を切れにくくすることができる。
さらに、リード側接合部7cの強度を高くすることができるため、ワイヤボンディング時の荷重・超音波の印加エネルギを大きくすることができる。
これにより、銅(Cu)の合金生成速度を速くすることができ、テール接合部7dの接合性を高めることができる。
したがって、ワイヤボンディング時の荷重・超音波の最適条件の範囲を広げることができる。すなわち、ワイヤボンディング時の荷重・超音波の最適条件のマージンを増やすことができる。
なお、ステッチ接合部7eにおける肉厚部7fと肉厚部7f以外の領域とのワイヤリング方向7hの長さの関係が、図17に示すL3>L1であることから、ステッチ接合部7eにおいて広い面積で肉厚化されていない領域が存在しており、これにより、ワイヤボンディング時の超音波を十分に伝播することができる。
すなわち、本実施の形態のQFP8の組み立てにおけるワイヤボンディング(2nd側)では、超音波を確実に伝えることができるとともに、リード側接合部7cの接合強度も高めることができる。
以上により、ワイヤボンディングにおいてショートテールが発生しにくくなるため、QFP(半導体装置)8の信頼性を向上させることができる。
また、ショートテールが発生しにくくなるため、2nd側のワイヤボンディング後、キャピラリ11の引き上げ動作を行った際に、キャピラリ11の先端部11aに飛び出すワイヤ7の長さを十分得ることができる。
これにより、キャピラリ11から飛び出したワイヤ7の先端に次のワイヤボンディングのためのボール7jを形成することができ、その結果、連続ボンディングを行うことができる。
次に、本実施の形態のワイヤボンディングにおける超音波の印加方向と肉厚部の形状の関係について説明する。
図20は図7のワイヤボンディングにおける超音波印加方向の一例を示す部分平面図、図21は図20のA部における肉厚部の平面視の形状の一例を示す部分平面図、図22は図21の超音波印加方向と肉厚部の平面視の形状の関係の一例を示す断面図および平面図である。また、図23は図20のB部における肉厚部の平面視の形状の一例を示す部分平面図、図24は図23の超音波印加方向と肉厚部の平面視の形状の関係の一例を示す断面図および平面図である。
図20に示すように、平面視が略四角形の半導体チップ1は、第1方向19に延びる第1辺1dと、第1方向19に直交する(交差する)方向の第2方向20に延びる第2辺1eとを有している。
また、主面1aには、その周縁部に沿って複数の電極パッド1cが形成されており、これら複数の電極パッド1cは、複数の電極パッド(第1パッド)1caと複数の電極パッド(第2パッド)1cbを含んでいる。
また、複数の電極パッド1cbのそれぞれには、複数のワイヤ(第2金属ワイヤ)7aaのそれぞれの一端が接続され、一方、複数のワイヤ7aaのそれぞれの他端が複数のインナーリード(第2端子)3bcのそれぞれに接続されている。
なお、複数のワイヤ7aaのそれぞれは、電極パッド1cbのそれぞれと接続されたボール部7b、複数のインナーリード3bcのそれぞれと接続されたリード側接合部7c、およびボール部7bとリード側接合部7cの間に位置し、かつボール部7bとリード側接合部7cに電気的に接続されたワイヤ部7gを有している(図13、図14参照)。
また、図21に示すように、リード側接合部7cは、テール接合部7dと、ワイヤ部7gとテール接合部7dとの間に位置するステッチ接合部7eとを有しており、リード側接合部7c上にはテール接合部7dとステッチ接合部7eとを跨がる肉厚部7fが形成されている。
ここで、複数の電極パッド1caのそれぞれは、第1辺1dに沿って配置されており、さらに複数のインナーリード(第1端子)3bcのそれぞれは、平面視において複数のワイヤ(第1金属ワイヤ)7aのそれぞれが第1辺1dと重なる(交差する)ように配置されている。
また、複数の電極パッド1cbのそれぞれは、第2辺1eに沿って配置されており、さらに複数のインナーリード3bcのそれぞれは、平面視において複数のワイヤ7aaのそれぞれが第2辺1eと重なる(交差する)ように配置されている。
このような半導体チップ1と各インナーリードと各ワイヤの配置関係において、図21に示す第1方向19におけるワイヤ7aの肉厚部7fの幅B1は、図23に示す第2方向20におけるワイヤ7aaの肉厚部7fの幅B2よりも狭い(B1<B2)。
これは、図22に示すように、超音波の印加方向12aに対してキャピラリ11が振幅動作するため、キャピラリ11の彫り込み部11eの内壁部11h(図22参照)によって肉厚部7fの端部が引きずられて肉厚部7fの両側に引きずり痕7kが形成される。彫り込み部11eの幅は一定であるため、内壁部11hによって引きずられた分、肉厚部7fの幅は超音波の印加方向12aに対して小さくなる。
一方、図21に示す第2方向20におけるワイヤ7aの肉厚部7fの幅A1は、図23に示す第1方向19におけるワイヤ7aaの肉厚部7fの幅A2よりも広い(A1>A2)。
これは、図24に示すように、超音波の印加方向12aに対してキャピラリ11が振幅動作し、同様にキャピラリ11の彫り込み部11eの片側の内壁部11hによって肉厚部7fの片側の端部のみが引きずられて肉厚部7fの片側のみに引きずり痕7kが形成される。この場合、超音波の印加方向12aに対して、キャピラリ11の彫り込み部11eの片側(図8のキャピラリ11のホール部11b側)は、ホール部11bに向けて開口しているため、上記内壁部11hが形成されておらず、引きずり痕7kは形成されない。したがって、引きずり痕7kは、肉厚部7fの超音波の印加方向12aの片側にしか形成されない。
なお、図17に示す肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、肉厚部7fがテール接合部7dに形成されている部分の長さL2よりも長い(L1>L2)。ただし、キャピラリ11の振幅の大きさ等に起因して引きずり痕7kの大きさの影響により、肉厚部7fがステッチ接合部7eに形成されている部分の長さL1は、肉厚部7fがテール接合部7dに形成されている部分の長さL2以下となってもよい(L1≦L2)。
次に、本実施の形態の変形例について説明する。
図25は実施の形態の2nd側のワイヤ接合部の構造の第1変形例を示す部分平面図、図26は実施の形態の2nd側のワイヤ接合部の構造の第2変形例を示す部分平面図、図27は実施の形態の半導体装置の構造の第3変形例を示す断面図である。
図25に示す第1変形例は、ワイヤ7のリード側接合部7cのステッチ接合部7eとテール接合部7dに跨がって形成される肉厚部7fの平面視の形状を三角形としたものであり、この肉厚部7fを形成する図8のキャピラリ11の先端部11aの彫り込み部11eの平面視の形状を同様の三角形とするものである。また、図26に示す第2変形例も肉厚部7fの平面視の形状を三角形としたものであり、図25の第1変形例の三角形と向きを逆にした三角形の肉厚部7fを形成するものである。
図25および図26のそれぞれの変形例においても、図4に示すリード側接合部7cが形成された実施の形態と同様の効果を得ることができる。
また、図27に示す第3変形例は、半導体装置がBGA(Ball Grid Array)9の場合である。
BGA9は、半導体チップ1が配線基板(配線部材)2上に搭載された半導体パッケージ(基板品)であり、配線基板2上に形成された複数のランド(端子、第1端子)2cと半導体チップ1が電気的に接続されている。
すなわち、BGA9は、半導体チップ1が配線基板2の上面(第1主面)2a上にダイボンド材6を介して搭載され、かつ封止体4によって樹脂封止されるとともに、半導体チップ1の電極パッド1cが配線基板2のランド2cとワイヤ7a(7)を介して電気的に接続されて成る基板タイプの半導体パッケージである。
また、BGA9は、配線基板2の下面2bに複数の外部端子である半田ボール5が、例えば格子状(グリッド状)に設けられている。
このようなBGA9においても、ワイヤ7の2nd側の接合部である図4に示すようなリード側接合部7cに、ステッチ接合部7eとテール接合部7dに跨がる肉厚部7fを部分的に設けることにより、リード側接合部7cの強度を高めることができ、ワイヤ7a(7)を切れにくくすることができる。
すなわち、図27に示すBGA9においても、図1および図2に示すQFP8と同様の効果を得ることができる。
なお、BGA9によって得られるその他の効果については、QFP8によって得られる効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、半導体装置のリード品の一例としてQFP8を取り上げて説明したが、上記半導体装置は、QFP以外のQFN(Quad Flat Non-leaded Package) やSOP(Small Outline Package)等であってもよい。
また、基板品の半導体装置の一例としてBGA9を取り上げて説明したが、上記半導体装置は、BGA以外のLGA(Land Grid Array)等であってもよい。
また、上記実施の形態では、1つのリード側接合部7cに3つの肉厚部7fが形成されている場合を説明したが、1つのリード側接合部7cに設けられる肉厚部7fの数は、1つであってもよく、また、2つ以上の複数個であってもよい。
さらに、ステッチ接合部7eとテール接合部7dに跨がって形成される肉厚部7fの平面視の形状は、楕円形や三角形以外の他の形状であってもよい。
1 半導体チップ
1a 主面
1b 裏面
1c,1ca,1cb 電極パッド
1d 第1辺
1e 第2辺
2 配線基板
2a 上面
2b 下面
2c ランド
3 リードフレーム
3a チップ搭載部
3aa 上面
3b リード
3ba,3bc インナーリード
3bb アウターリード
4 封止体
5 半田ボール
6 ダイボンド材
7,7a,7aa ワイヤ
7b ボール部
7c リード側接合部
7d テール接合部
7e ステッチ接合部
7f 肉厚部
7g ワイヤ部
7h ワイヤリング方向
7i 境界線
7j ボール
7k 引きずり痕
8 QFP
9 BGA
10 絶縁樹脂
11 キャピラリ
11a 先端部
11b ホール部
11c チャンファ部
11d フェイス部
11e 彫り込み部
11f 直径方向
11g 中心
11h 内壁部
12 超音波ホーン
12a 印加方向
13 樹脂成形金型
14 上金型
14a キャビティ
15 下金型
15a キャビティ
16 トーチ
16a 放電
17 クランパ
18 リード側接合部
19 第1方向
20 第2方向

Claims (17)

  1. (a)第1端子を含む複数の端子が形成された第1主面を有する配線部材を準備する工程と、
    (b)第1パッドを含む複数のパッドが形成された表面を有する半導体チップを前記配線部材の前記第1主面上に搭載する工程と、
    (c)前記配線部材の前記第1端子と前記半導体チップの前記第1パッドとを第1金属ワイヤにより電気的に接続する工程と、
    (d)前記配線部材の一部、前記半導体チップ、および前記第1金属ワイヤを絶縁樹脂により封止し、封止体を形成する工程と、を有し、
    前記(c)工程は、
    (c1)キャピラリのホール部から突出した金属ワイヤの一部を前記半導体チップの前記第1パッド上に接続し、第1接続部を形成する工程と、
    (c2)前記キャピラリの前記ホール部から前記金属ワイヤを引き出す工程と、
    (c3)前記キャピラリの先端部で前記金属ワイヤの一部を前記第1端子上に押し付ける工程と、
    (c4)前記キャピラリに超音波を印加することにより、前記キャピラリの前記先端部で前記第1金属ワイヤの一部を前記第1端子上に圧着し、第2接続部を形成すると共に前記第1接続部と前記第2接続部との間に前記第1金属ワイヤを形成する工程と、
    (c5)前記金属ワイヤを前記第2接続部から切断する工程と、を有し、
    前記キャピラリの前記先端部は、平面視において、前記ホール部の周囲に配置された第1先端領域と、前記第1先端領域の周囲に配置された第2先端領域と、を備え、
    前記先端部上には、前記第1先端領域と前記第2先端領域とに跨る凹部が形成されており、
    前記キャピラリの中心から前記キャピラリの前記第2先端領域の周縁部に向かう方向において、前記凹部が前記第2先端領域に形成されている部分の長さは、前記凹部が前記第1先端領域に形成されている部分の長さよりも長く、かつ前記凹部が前記第2先端領域に形成されている部分の長さは、前記第2先端領域の前記周縁部から前記第2先端領域上に位置する前記凹部の端部までの長さよりも短い半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記(c3)工程は、前記キャピラリの前記凹部と前記第1端子との間に前記金属ワイヤが位置するように行う半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    前記キャピラリの前記先端部には、前記凹部が複数形成されている半導体装置の製造方法。
  4. 請求項1に記載の半導体装置の製造方法において、
    前記(c5)工程は、前記金属ワイヤを上方に引き上げることにより行う半導体装置の製造方法。
  5. 請求項1に記載の半導体装置の製造方法において、
    前記キャピラリの断面視において、前記第1先端領域はテーパ形状となっている半導体装置の製造方法。
  6. 請求項1に記載の半導体装置の製造方法において、
    前記凹部は、平面視において楕円形状となっている半導体装置の製造方法。
  7. 請求項1に記載の半導体装置の製造方法において、
    前記第1金属ワイヤは、銅ワイヤである半導体装置の製造方法。
  8. 請求項1に記載の半導体装置の製造方法において、
    前記配線部材は、リードフレーム、もしくは配線基板のいずれかである半導体装置の製造方法。
  9. 第1端子を含む複数の端子が形成された第1主面を有する配線部材と、
    第1パッドを含む複数のパッドが形成された表面を有し、前記配線部材の前記第1主面上に搭載された半導体チップと、
    前記配線部材の前記複数の端子と前記半導体チップの前記複数のパッドとをそれぞれ電気的に接続する第1金属ワイヤを含む複数の金属ワイヤと、
    前記配線部材の一部、前記半導体チップ、および前記複数の金属ワイヤを封止する封止体と、を有し、
    前記第1金属ワイヤの一端は、前記半導体チップの前記第1パッドに接続され、
    前記第1金属ワイヤの他端は、前記配線部材の前記第1端子に接続され、
    前記第1金属ワイヤは、前記第1パッドと接続された第1接続部、前記第1端子と接続された第2接続部、および前記第1および第2接続部との間に位置し、前記第1および第2接続部とに電気的に接続されたワイヤ部を有し、
    前記第2接続部は、第1接続領域と、前記ワイヤ部と前記第1接続領域との間に位置する第2接続領域と、を有し、
    前記第2接続部上には前記第1接続領域と前記第2接続領域とに跨る凸部が形成されており、
    前記第1金属ワイヤが前記第1接続部から前記第2接続部に向かって張られている方向において、前記凸部が前記第2接続領域に形成されている部分の長さは、前記ワイヤ部と前記第2接続領域とが接続している境界線から前記第2接続領域上に位置する前記凸部の端部までの長さよりも短い半導体装置。
  10. 請求項9に記載の半導体装置において、
    前記凸部が前記第2接続領域に形成されている部分の長さは、前記凸部が前記第1接続領域に形成されている部分の長さよりも長い半導体装置。
  11. 請求項10に記載の半導体装置において、
    前記凸部は、前記第2接続部上に複数形成されている半導体装置。
  12. 請求項9に記載の半導体装置において、
    前記半導体チップは、第2パッドを有し、
    前記配線部材は、第2端子を有し、
    前記第2パッドには、第2金属ワイヤの一端が接続され、
    前記第2端子には、前記第2金属ワイヤの他端が接続され、
    前記第2金属ワイヤは、前記第2パッドと接続された第1接続部、前記第2端子と接続された第2接続部、および前記第1および第2接続部との間に位置し、前記第1および第2接続部とに電気的に接続されたワイヤ部を有し、
    前記第2接続部は、第1接続領域と、前記ワイヤ部と前記第1接続領域との間に位置する第2接続領域と、を有し、
    前記第2接続部上には前記第1接続領域と前記第2接続領域とに跨る凸部が形成されており、
    前記第2金属ワイヤが前記第1接続部から前記第2接続部に向かって張られている方向において、前記凸部が前記第2接続領域に形成されている部分の長さは、前記ワイヤ部と前記第2接続領域とが接続している境界線から前記第2接続領域上に位置する前記凸部の端部までの長さよりも短く、
    前記半導体チップは略四角形であって、第1方向に延びる第1辺と、前記第1方向に直交する方向の第2方向に延びる第2辺と、を有し、
    前記第1パッドは、前記第1辺に沿って配置され、
    前記第1端子は、平面視において、前記第1金属ワイヤが前記第1辺と重なるように配置され、
    前記第2パッドは、前記第2辺に沿って配置され、
    前記第2端子は、平面視において、前記第2金属ワイヤが前記第2辺と重なるように配置され、
    前記第1方向における前記第1金属ワイヤの前記凸部の幅は、前記第2方向における前記第2金属ワイヤの前記凸部の幅よりも狭い半導体装置。
  13. 請求項12に記載の半導体装置において、
    前記第2方向における前記第1金属ワイヤの前記凸部の幅は、前記第1方向における前記第2金属ワイヤの前記凸部の幅よりも広い半導体装置。
  14. 請求項9に記載の半導体装置において、
    前記凸部が前記第2接続領域に形成されている部分の長さは、前記凸部が前記第1接続領域に形成されている部分の長さ以下である半導体装置。
  15. 請求項9に記載の半導体装置において、
    前記複数の金属ワイヤは、銅ワイヤである半導体装置。
  16. 請求項15に記載の半導体装置において、
    前記半導体チップはチップ搭載部上に搭載されており、前記複数の端子は、複数のリードである半導体装置。
  17. 請求項15に記載の半導体装置において、
    前記半導体チップは配線基板上に搭載されており、前記複数の端子は、前記配線基板上に形成された複数のランドである半導体装置。
JP2012188277A 2012-08-29 2012-08-29 半導体装置の製造方法および半導体装置 Pending JP2014045161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012188277A JP2014045161A (ja) 2012-08-29 2012-08-29 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012188277A JP2014045161A (ja) 2012-08-29 2012-08-29 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2014045161A true JP2014045161A (ja) 2014-03-13

Family

ID=50396206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012188277A Pending JP2014045161A (ja) 2012-08-29 2012-08-29 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2014045161A (ja)

Similar Documents

Publication Publication Date Title
JP6121692B2 (ja) 半導体装置およびその製造方法
US9324644B2 (en) Semiconductor device
US9443794B2 (en) Semiconductor device
JP5001872B2 (ja) 半導体装置
US8415245B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9543235B2 (en) Semiconductor package and method therefor
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US8569163B2 (en) Ultrasonic wire bonding method for a semiconductor device
JP2009140962A (ja) 半導体装置およびその製造方法
US9385071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2006222471A5 (ja)
JP2010166100A (ja) 樹脂封止型半導体装置
JP2014045161A (ja) 半導体装置の製造方法および半導体装置
JP6408038B2 (ja) 半導体装置の製造方法
JP2004207764A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP2005150294A (ja) 半導体装置およびその製造方法
JP2011210871A (ja) リードフレームおよび半導体装置
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2020205394A (ja) 半導体装置及びその製造方法
JP2017045944A (ja) 半導体装置
JP2019075474A (ja) 半導体装置の製造方法
JP2001210668A (ja) 半導体装置およびその製造方法
JP2003086749A (ja) 半導体装置およびその製造方法ならびにリードフレーム